JP2012047518A - プリント配線板の検査方法 - Google Patents
プリント配線板の検査方法 Download PDFInfo
- Publication number
- JP2012047518A JP2012047518A JP2010188122A JP2010188122A JP2012047518A JP 2012047518 A JP2012047518 A JP 2012047518A JP 2010188122 A JP2010188122 A JP 2010188122A JP 2010188122 A JP2010188122 A JP 2010188122A JP 2012047518 A JP2012047518 A JP 2012047518A
- Authority
- JP
- Japan
- Prior art keywords
- printed wiring
- wiring board
- conductor
- short
- inspection method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Measurement Of Resistance Or Impedance (AREA)
Abstract
【課題】製品内パターンでの高周波特性の保証を比較的低コストで実施でき、パッドに対する物理的ダメージを気にする必要がなく、且つ、複数箇所の同時検査も可能な実用性に秀れたプリント配線板の検査方法の提供。
【解決手段】グラウンド層及び信号層を有するプリント配線板の特性インピーダンス若しくはSパラメータ等を検査する方法であって、プリント配線板の導体ネットのうち少なくとも一組をショート導体により電気的にショートさせた状態で前記特性インピーダンス若しくは前記Sパラメータを測定した後、前記ショート導体を除去し、更に電気的な導通・絶縁検査を行う。
【選択図】図1
【解決手段】グラウンド層及び信号層を有するプリント配線板の特性インピーダンス若しくはSパラメータ等を検査する方法であって、プリント配線板の導体ネットのうち少なくとも一組をショート導体により電気的にショートさせた状態で前記特性インピーダンス若しくは前記Sパラメータを測定した後、前記ショート導体を除去し、更に電気的な導通・絶縁検査を行う。
【選択図】図1
Description
本発明は、プリント配線板の検査方法に関するものである。
近年、プリント配線板がGHz超オーダの高周波信号用に用いられるようになり、単なる電気的な導通・絶縁検査(オープン・ショート検査)での保証のみでは不十分になってきている。
より高周波領域での検査として、特性インピーダンスやSパラメータによる検査も行われるようになってきており、例えば従来は、特性インピーダンスやSパラメータの検査は、TDR(タイムドメイン・リフレクトリ)装置若しくはVNA(ベクトルネットワークアナライザ)といった測定器と、高周波対応の同軸ケーブル及び高周波プローブを用いる以下の(1),(2)に示す方法が採られていた。
(1) 保証対象とは別の製品外のテストクーポンに対して、代理且つ代替の検査をす
る。
る。
(2) 特許文献1に開示されるように、製品内の複数パターンを高周波ケーブルとプ
ローブピンで導通させる治具を使用して、特性インピーダンスを検査する。
ローブピンで導通させる治具を使用して、特性インピーダンスを検査する。
しかしながら、上記(1)においては、本来保証したい製品内のパターン(トレース)の検査ができず、また、製品内に複数のパターンがある場合にその全ての検査も当然できない。
また、上記(2)においては、同時に複数のトレースを検査できるという利点があるものの、プリント配線板毎(異なる図番毎)に治具作成が必要となり、高コストとなる(上記(2)に限らず、製品内のパターン検査は、種々のピッチのプローブが必要になるため、全ピッチに対応しようとするとかなりの高コストになってしまう。)。更に、プローブピンで製品内パッド表面をプロービングする必要があるため、プローブピンによる打痕等の外観上の問題と接触抵抗による損失や反射がトレース分だけ累積されるといった精度上の問題を有する。
本発明は、上述のような問題点に鑑みなされたもので、製品内パターンでの高周波特性の保証を比較的低コストで実施でき、パッドに対する物理的ダメージを気にする必要がなく、且つ、複数箇所の同時検査も可能な実用性に秀れたプリント配線板の検査方法を提供するものである。
本発明の要旨を説明する。
グラウンド層及び信号層を有するプリント配線板の特性インピーダンス若しくはSパラメータ等を検査する方法であって、プリント配線板の導体ネットのうち少なくとも一組をショート導体により電気的にショートさせた状態で前記特性インピーダンス若しくは前記Sパラメータを測定した後、前記ショート導体を除去し、更に電気的な導通・絶縁検査を行うことを特徴とするプリント配線板の検査方法に係るものである。
また、前記ショート導体の除去をルータビット若しくはドリルビットを用いて行うことを特徴とする請求項1記載のプリント配線板の検査方法に係るものである。
また、前記ショート導体の除去をエッチングにより行うことを特徴とする請求項1記載のプリント配線板の検査方法に係るものである。
また、前記ショート導体は半田からなり、この半田を加熱し吸引することで除去することを特徴とする請求項1記載のプリント配線板の検査方法に係るものである。
また、前記導体ネットはプリント配線板の実製品領域に設けられる製品内パターンであり、前記ショート導体は製品外領域のテストクーポン部に設けられ、前記特性インピーダンス若しくは前記Sパラメータを測定した後、前記テストクーポン部を除去することを特徴とする請求項1〜4のいずれか1項に記載のプリント配線板の検査方法に係るものである。
また、前記テストクーポン部には、終端部品、伝送ドライバ部品若しくは高周波対応コネクタが半田で実装されていることを特徴とする請求項5記載のプリント配線板の検査方法に係るものである。
本発明は上述のように構成したから、製品内パターンでの高周波特性の保証を比較的低コストで実施でき、パッドに対する物理的ダメージを気にする必要がなく、且つ、複数箇所の同時検査も可能な実用性に秀れたプリント配線板の検査方法となる。
好適と考える本発明の実施形態を本発明の作用を示して簡単に説明する。
プリント配線板の導体ネット(信号層等の配線パターン)のうち少なくとも一組をショート導体により意図的に電気的にショートさせた状態で特性インピーダンス若しくはSパラメータを測定する。
例えば、プリント配線板上において区画される各実製品領域における信号層の配線パターンを、夫々実製品領域外のテストクーポン部に設けたショート導体により意図的に電気的にショートさせた状態で、特性インピーダンス若しくはSパラメータをTDR装置を用いて測定する。
その後、導体ネットをショートさせるショート導体を、例えばテストクーポン部を除去する等して除去し、各実製品毎に更に電気的な導通・絶縁検査(オープン・ショート検査)を行う。
従って、ショート導体の配線パターンを適宜設計することで、1回の測定で複数箇所での測定が可能となり、それだけ検査時間を短縮できる。また、図番毎に治具を設けたり種々のピッチのプローブを用意したりする必要がなく、それだけ低コストとなる。更に、実製品領域外のテストクーポン部にショート導体を設けることで、プローブのダメージを気にせずに高周波対応のコネクタ部品等を半田付けできるため、特性項目に応じてプローブロスやコネクタロスを抑えることが可能となる。
本発明の具体的な実施例について図面に基づいて説明する。
本実施例は、グラウンド層及び信号層を有するプリント配線板の特性インピーダンス若しくはSパラメータ等を検査する方法であって、プリント配線板の導体ネットのうち少なくとも一組をショート導体により電気的にショートさせた状態で前記特性インピーダンス若しくは前記Sパラメータを測定した後、前記ショート導体を除去し、更に電気的な導通・絶縁検査を行うものである。
本実施例で実施対象とするプリント配線板から得られる実製品は、高周波信号を中継する用途を持つものを想定しており、グラウンド層及び信号層を夫々1層ずつ有する2層の層構成である。尚、3層以上の層構成としても同様である。
図1の灰色パターンは信号層(配線パターン)を示しており、白色で示した部分はルータで分割するビットラインを示している(図2はグランド層も示した場合である。)。
図1中では、中央に配置される縦一列の3区画(ビットラインにより夫々長方形状に区切られた部分であって配線パターンが密集して設けられる部分)が実製品領域となり、その3区画の周辺の製品外領域がテストクーポン部(製品外で最終的に捨てられる部分)となる(最終的に出荷される部分は実製品領域部分)。実製品領域には、抵抗・コンデンサ等の部品が実装され、テストクーポン部にはショート導体が設けられる。
本実施例は、ルータで分割して実製品を得る前に、板上に信号パターンを略一筆書きにて意図的に電気的に接続をさせておいて極力少ないネットトレースにまとめておくことを特徴とし、この状態で例えば公知のTDR装置を用いてTDR測定を行う。その測定により測定されたTDRの元波形より、例えば、多重反射等の除去を取り除く波形演算を施してから測定値を読み取っても良いし、そのままの波形で良品データ(ゴールデンボードデータ)の波形を登録して、その波形との差分または、ずれから、製品基板の特性インピーダンスの合否判定をしてもよい。
測定されたTDR波形に対して、TDR装置の読み取りマーカ時間軸の設定を切り替えることで一回の測定でほぼ同時に、製品内の複数個所の測定値を得ることができる。
本実施例では、TDR測定を終えた後に、ルータビットで分割することにより、意図的に実製品領域毎の信号パターン同士若しくは同一実製品領域における信号パターン同士をショートさせていたショート導体(実製品領域外のテストクーポン部上のパターン)を除去するが、ルータビットの変わりにドリルビットでショート導体を除去してもよいし、その他化学的な手段、たとえばエッチングにより除去してもよい。さらに信号パターンを一筆書き様に設ける際に導体ネット同士を完全にショートさせずに僅かなギャップを設けて別ネットにしておいて、そこに半田を溶融ブリッジさせた状態でTDR測定を行い、その後、半田を溶融吸い取り除去してもよい。
また、本実施例では、上記除去工程(実製品領域とテストクーポン部との分割)の後に各実製品毎に一般的なオープン・ショートの導通検査を行い、本来のネット妥当性を保証する。
加えて本実施例では、一筆書きされた測定パターンのパターンエンドをテストクーポン部に配置しており、このテストクーポン部上のパターンエンドにSMAコネクタ等の高周波部品(更に終端部品や伝送ドライバ部品等)を半田付けすることができるため、プローブ接触の接触状態の影響を除去することができ、また、プローブで測定する場合においても、テストクーポン部上のパターンエンドに接触させるが故にプローブによるダメージを気にする必要がなくなる。尚、本実施例においては、パターンエンドはテストクーポン部の端部に設け、パターン途中部より幅広で広大な方形状となるようにしている。
本実施例は上述のようにするから、製品内パターンでの高周波特性の保証を比較的低コストで実施でき、パッドに対する物理的ダメージを気にする必要がなく、且つ、複数箇所の同時検査も可能な実用性に秀れたプリント配線板の検査方法となる。
Claims (6)
- グラウンド層及び信号層を有するプリント配線板の特性インピーダンス若しくはSパラメータ等を検査する方法であって、プリント配線板の導体ネットのうち少なくとも一組をショート導体により電気的にショートさせた状態で前記特性インピーダンス若しくは前記Sパラメータを測定した後、前記ショート導体を除去し、更に電気的な導通・絶縁検査を行うことを特徴とするプリント配線板の検査方法。
- 前記ショート導体の除去をルータビット若しくはドリルビットを用いて行うことを特徴とする請求項1記載のプリント配線板の検査方法。
- 前記ショート導体の除去をエッチングにより行うことを特徴とする請求項1記載のプリント配線板の検査方法。
- 前記ショート導体は半田からなり、この半田を加熱し吸引することで除去することを特徴とする請求項1記載のプリント配線板の検査方法。
- 前記導体ネットはプリント配線板の実製品領域に設けられる製品内パターンであり、前記ショート導体は製品外領域のテストクーポン部に設けられ、前記特性インピーダンス若しくは前記Sパラメータを測定した後、前記テストクーポン部を除去することを特徴とする請求項1〜4のいずれか1項に記載のプリント配線板の検査方法。
- 前記テストクーポン部には、終端部品、伝送ドライバ部品若しくは高周波対応コネクタが半田で実装されていることを特徴とする請求項5記載のプリント配線板の検査方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010188122A JP2012047518A (ja) | 2010-08-25 | 2010-08-25 | プリント配線板の検査方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010188122A JP2012047518A (ja) | 2010-08-25 | 2010-08-25 | プリント配線板の検査方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012047518A true JP2012047518A (ja) | 2012-03-08 |
Family
ID=45902582
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010188122A Pending JP2012047518A (ja) | 2010-08-25 | 2010-08-25 | プリント配線板の検査方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012047518A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113608100A (zh) * | 2021-06-25 | 2021-11-05 | 中国电子产品可靠性与环境试验研究所((工业和信息化部电子第五研究所)(中国赛宝实验室)) | 开路失效分析方法和系统 |
-
2010
- 2010-08-25 JP JP2010188122A patent/JP2012047518A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113608100A (zh) * | 2021-06-25 | 2021-11-05 | 中国电子产品可靠性与环境试验研究所((工业和信息化部电子第五研究所)(中国赛宝实验室)) | 开路失效分析方法和系统 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6798212B2 (en) | Time domain reflectometer probe having a built-in reference ground point | |
JP7236848B2 (ja) | プローブ装置、電気検査装置、および電気検査方法 | |
JP5175311B2 (ja) | 回路パターンの欠陥検査装置およびその検査方法 | |
JP5538107B2 (ja) | 回路基板検査用プローブユニットおよび回路基板検査装置 | |
JP5105442B2 (ja) | プリント基板の検査装置および検査方法 | |
JP4639263B2 (ja) | 別の装置に接続されたあるいは接続可能な電気装置における電流リターン・パス完全性を判定する方法 | |
KR101039049B1 (ko) | 비접촉 검사방식을 적용한 단선 및 단락 검출용 칩 스케일 패키지 기판 및 그 검사장치 | |
JP6199010B2 (ja) | プローブカード | |
US6326797B2 (en) | Apparatus and method for evaluating printed circuit board assembly manufacturing processes | |
JP2012047518A (ja) | プリント配線板の検査方法 | |
JP6918659B2 (ja) | 回路基板検査装置 | |
JP2006234780A (ja) | 評価基板及びケーブルアッセンブリ評価方法 | |
JP2015007552A (ja) | プリント基板の検査方法 | |
US9880198B2 (en) | High bandwidth signal probe tip | |
KR20190130603A (ko) | 전기적 접속 장치 | |
JP6109060B2 (ja) | プリント基板検査装置 | |
CN110557882B (zh) | 用于传输并供测试高速信号的电路板 | |
EP2930523B1 (en) | Contactless conductive interconnect testing | |
JP6699215B2 (ja) | プリント配線板 | |
US6891392B2 (en) | Substrate impedance measurement | |
JPH10142271A (ja) | 回路基板のパターン静電容量測定方法 | |
JP2014020815A (ja) | 基板検査装置および基板検査方法 | |
JP5959204B2 (ja) | 実装状態判別装置および実装状態判別方法 | |
JP4411115B2 (ja) | 配線パターンの検査方法 | |
JP3191205B2 (ja) | プリント基板の検査装置 |