本発明は、昇圧型の電源装置に関する。
交流電源により発生した交流電圧を直流電圧に整流する整流回路、または、直流電源などから入力された直流の低電圧を昇圧して、直流の高電圧として出力する電源装置の方式として、昇圧型(もしくはブースト型)が知られている。
例えば、図11に示すように、非特許文献1の40ページ図3.1に記載の昇圧型の電源回路を必要な範囲において改変し例示すると、電源回路50は、電源51により発生した低電圧の入力電圧Vccを昇圧して、出力電圧Voとして負荷R50に供給するものであり、インダクタL50と、ダイオードD50と、Nチャネル型のMOSFET Q50と、制御回路52と、コンデンサC50と、を有している。(なお、この非特許文献の図3.1の題名が「降圧型コンバータの原理回路」となっているが、これは明らかに誤植であって、「昇圧型コンバータの原理回路」である。)
インダクタL50は、一端が電源51のプラス側に接続されている。ダイオードD50は、カソードがインダクタL50の他端と接続され、アノードが負荷R50のプラス側(出力電圧Voの出力端のプラス側)に接続されている。MOSFET Q50は、ドレインがダイオードD50のカソードに接続され、ソースがグランドGNDに接続されている。制御回路52は、MOSFET Q50のゲートに接続されている。コンデンサC50は、ダイオードD50のアノードとグランドGNDとの間に接続されている。
そして、制御回路52は、MOSFET Q50のゲートに入力される電圧を制御して、MOSFET Q50のON/OFF動作を制御しており、出力電圧Voが入力電圧Vccよりも昇圧された所定値となるように、MOSFET Q50にON/OFF動作を繰り返すスイッチング動作を行わせる。
この電源回路50による昇圧動作を行うには、コンデンサC50の両端電圧が0V、インダクタL50に流れる電流が0Aの状態(すなわち、電荷、磁束のどちらの形でもエネルギー蓄積がない状態)を想定した上で、まず、電源回路50に電源51を接続した状態で、制御回路52によりMOSFET Q50をONし、電源51からインダクタL50、MOSFET Q50の順に電流を流し、電源51の電気エネルギーをインダクタL50に磁気エネルギーとして蓄える。
その後、制御回路52によりMOSFET Q50をOFFにすると、インダクタL50はMOSFET Q50をOFFする直前の方向に電流を流し続けようとするので、インダクタL50の電源51側にはマイナス、ダイオードD50側にはプラスの極性を有する電圧を発生する。この電圧と電源51の入力電圧Vccとの和が、ダイオードD50を介して、出力電圧VoとしてコンデンサC50と負荷R50に供給される。
コンデンサC50は、MOSFET Q50がONの間には蓄えた電荷、すなわち電気エネルギーを負荷R50に供給する一方、MOSFET Q50がOFFの間にはダイオードD50を介して供給される電気エネルギーを蓄積しており、出力電圧Voを平滑化している。
このように、電源回路50からコンデンサC50と負荷R50に供給される出力電圧Voは、MOSFET Q50がOFFの間にインダクタL50が発生する電圧が電源51の入力電圧Vccに加わったものであるため、この電源回路50は、入力電圧Vccを昇圧した出力電圧VoをコンデンサC50と負荷R50に供給することができる。
ところで、上述した電源回路50では、昇圧動作の開始前における過渡現象により、期待される所定値以上の高い電圧が出力電圧Voとして発生することがある。例えば、昇圧動作の開始前には、MOSFET Q50はOFFになっており、このようにMOSFET Q50がOFFの状態で、電源51を電源回路50に接続して、電源51から電源回路50に入力電圧Vccを印加するのが一般的である。
すると、入力電圧Vccと等しくなるまでコンデンサC50を充電しようとして、電源51、インダクタL50、ダイオードD50、コンデンサC50の順に電流が流れる。そして、出力電圧VoとダイオードD50の順方向電圧降下分との和の電圧が電源51の入力電圧Vccと等しくなれば、電流の流れは停止し、出力電圧Voは初期状態として電源51の入力電圧Vccとなった上で、その状態から電源回路50による昇圧動作を開始するというのが、理想的な昇圧動作の開始状態である。
しかしながら、電源回路50においては、電源51からコンデンサC50への充電経路の途中にインダクタL50が挿入されている。そのため、コンデンサC50とインダクタL50で正弦波状の振動であるいわゆるLC共振が生じてしまい、コンデンサC50に電源51の入力電圧Vccを上回る電圧が充電されてしまうことがあった。
一例として、PowerSIM社製のシミュレーションソフトウェアPSIMを用いて、コンデンサC50とインダクタL50で上述したようなLC共振が生じていることを実証するためにシミュレーションを行う。
図12に示すように、シミュレーションを行う第4シミュレーション回路は、電源回路50による昇圧動作の開始前には不必要な素子を取り去って簡略化している。具体的には、電源回路50による昇圧動作の開始前には、MOSFET Q50はOFF状態なので不必要な素子として取り去る。また、MOSFET Q50のON/OFF動作を制御する制御回路52も不必要な素子として取り去る。そして、負荷R50は十分軽く、無負荷状態と仮定する。その上で、各素子の回路定数をインダクタL50のインダクタンス:22[μH]、コンデンサC50の静電容量:100[μF]、ダイオードD50の順方向電圧降下:0.5[V]、電源51の入力電圧Vcc:10[V]として、シミュレーションを行った結果の波形を図13に示す。
図13の上段には、ダイオードD50に流れる電流I1の波形、下段には、出力電圧Vo(コンデンサC50の両端電圧)の波形と、電源51の入力電圧Vccの波形と、インダクタL50の両端電圧V1の波形とを示している。なお、インダクタL50の電圧は、ダイオードD50側がプラスになったときにプラス電圧として表示している。図13に示すように、明らかに出力電圧Voは入力電圧Vccを超えており、インダクタL50の両端電圧V1の最高電圧値と電源51の入力電圧Vccとの和の電圧近くまで上がっていることがわかる。
この出力電圧Voの上昇は、インダクタL50とコンデンサC50のLC共振によるものであり、出力電圧Voが上がりきった時点で、ダイオードD50の作用により、コンデンサC50からインダクタL50側への電流の逆流が阻止されるために、出力電圧Voが上がりきった高い電圧に維持されていると考えられる。このような高い出力電圧Voとなると、負荷R50がコンデンサC50に蓄えられた電気エネルギーを消費するまで、所望の値に降下しなくなってしまう。なお、この出力電圧Voの最高電圧値は、インダクタL50のインダクタンスが0[μH]であれば、入力電圧Vccまでしか上昇しないが、これでは、昇圧動作に支障をきたしてしまう。また、コンデンサC50の静電容量が小さな値であれば、かなり高い値となる。
次に、図14に示すような、図12に示す第4シミュレーション回路からダイオードD50を取り去った第5シミュレーション回路でシミュレーションを行った結果の波形を図15に示す。なお、図14に示す回路では、ダイオードD50を取り去っているので、図15の上段には、インダクタL50に流れる電流I3の波形を示している。
図15に示すように、これらの波形を見るとダイオードD50を取り去った状態ではLC共振が生じており、この共振周波数を計算すると、f=1/(2π√LC)=3393[Hz]である。そして、その周期tはt=295[μs]となっており、図13に示す電流や電圧の立ち上がり時の周期とほぼ一致している。したがって、LC共振により入力電圧VccにインダクタL50の両端電圧V1が加わったときの、最初にプラス側ピークを迎えた瞬間の電圧である約20[V]がコンデンサC50に蓄えられ、出力電圧Voとなっていることがわかる。なお、図15に示す出力電圧Voが、図13に示す出力電圧Voより僅かに大きいのは、ダイオードD50を除去したため、ダイオードD50の順方向電圧降下がなくなったことに起因している。
次に、図16に示すように、図14に示す第5シミュレーション回路にダイオードD50を元に戻して、負荷R50として10[Ω]を接続した第6シミュレーション回路でシミュレーションを行った結果の波形を図17に示す。なお、電源51の入力電圧Vccを10[V]としているので、10[Ω]の負荷R50は昇圧動作をしない場合でも1[A]の電流を流し、10[W]の電力を消費する。そのため、出力電圧Voは、LC共振が生じていない場合には、入力電圧Vccを下回るはずである。しかしながら、図17の下段に示すように、出力電圧Voは、LC共振により約0.7[μs]程度の間、入力電圧Vccを上回っている。
したがって、例えば、電源51の入力電圧Vcc=10[V]、負荷R50が必要あるいは期待する所定の出力電圧Vo=12[V]とすれば、10[Ω]相当の負荷R50を付した状態でも数百[μs]の間、過電圧が負荷R50に印加されることになる。このとき、負荷R50が、単なる抵抗体であれば、この過電圧は許容される場合もあるが、過大な電圧・電流に対する感度の高い半導体、例えばLED(発光ダイオード)などであれば、この過電圧で破壊される危険性がありえる。また、コンデンサC50やダイオードD50もこのLC共振による高電圧にさらされることになり、耐電圧の高い高価なものを使用しなければならない。
そこで、このLC共振を抑制する回路構成として、例えば、特許文献1に記載のコンデンサ充電装置においては、直流電源と共振用インダクタンス手段との間に半導体スイッチを、その半導体スイッチと共振用インダクタンス手段の接続点がグランドGNDと逆バイアス方向に接続されるように、いわゆるフリーホイール(またはフライホイール)ダイオードで接続している。そして、このコンデンサ充電装置は、エネルギー蓄積コンデンサの充電量を予測・演算して半導体スイッチのON/OFF動作を制御して、LC共振を抑制している。また、コンデンサ充電装置は、もう1つ昇圧動作用の半導体スイッチを有しており、制御回路でそれぞれの半導体スイッチの制御を行っている。
岡山 務 著、「スイッチングコンバータ回路入門」、日刊工業新聞社、2006年9月20日初版第1刷発行、39ページ乃至49ページ、及び51ページ乃至63ページ
しかしながら、この特許文献1に記載のコンデンサ充電装置のように、半導体スイッチを用いて、LC共振を抑制すると、さまざまな問題が生じてしまう。例えば、コンデンサの充電量を予測・演算する必要があり、高速処理が必要となって消費電力が大きくなってしまう。また、2つの半導体スイッチを制御する必要があり、これを実現可能な回路構成としては、汎用的な電源ICなどを用いることは困難であり、例えばDSP(Digital Signal Processor)やMPU(Micro Processing Unit)などの高性能な電源ICが必要となり、コストが増大してしまう。
また、昇圧用にインダクタに磁気エネルギーを蓄積するときには、半導体スイッチをONする必要があり、この蓄積を行うたびに半導体スイッチの電圧降下分だけ電力損失が生じてしまい、電力変換効率が低減してしまう。さらに、コンデンサの充電量を予測・演算する精度が低く、インダクタに電流を流しすぎて磁気エネルギーが過度に蓄積されると、この過度な磁気エネルギーを無駄に消費することになり、電力変換効率が低減してしまう。
そこで、本発明の目的は、コストを低減するとともに、電力変換効率を向上させた電源装置を提供することである。
本発明の電源装置は、昇圧型の電源装置であって、直流入力電圧の入力端に一端が接続されたインダクタと、前記インダクタの他端と直流出力電圧の出力端との間に接続され、前記インダクタの他端から前記出力端に向かう方向にのみ導通可能な第1逆流防止素子と、前記第1逆流防止素子の上流端と基準電位との間に接続された第1スイッチング素子と、前記第1スイッチング素子を制御する制御回路と、を有するチョッパ回路と、前記第1逆流防止素子の下流端と基準電位との間に接続されたコンデンサと、前記チョッパ回路の前記インダクタを経由せずに、前記入力端と前記出力端とをバイパス接続し、前記入力端から前記出力端に向かう方向にのみ導通可能な第2逆流防止素子が直列に接続され、インダクタを含まないバイパス回路と、を備えている。
本発明の電源装置によると、昇圧動作の開始前に直流入力電圧が印加された際に、バイパス回路を介してコンデンサが充電されるため、チョッパ回路に電流が流れるのが抑制され、チョッパ回路のインダクタとコンデンサでLC共振が生じにくくなる。したがって、電源装置を構成する部品に対して、LC共振による過電圧に対応した耐圧の高い部品を用いる必要がなく、汎用性の安価な部品を用いることができ、コストを低減することができる。また、出力端に接続される負荷をLC共振による過電圧で損傷することがなく、安全性や信頼性を高くすることができる。
また、仮に、バイパス回路に第2逆流防止素子が接続されていないとすると、第1スイッチング素子のスイッチング動作が開始され、昇圧動作が開始し、直流出力電圧が直流入力電圧を上回ったときに、バイパス回路を介して出力端のコンデンサから入力端側に電流が逆流して、入力端と出力端が短絡してしまい、昇圧動作に支障をきたしてしまう。そこで、バイパス回路に第2逆流防止素子を設けることで、バイパス回路を介した逆流を防止して、昇圧動作を確実に行うことができる。
このように、チョッパ回路にLC共振を発生させる原因となる電流が流れるのを抑制して、LC共振により出力端に過電圧が出力されるのを防止することができる。このとき、バイパス回路が安価な部品で構成可能であるため、コストを低減することができる。また、LC共振を生じにくくするために、チョッパ回路の定常的な電流経路に直列に例えば抵抗などの電流制限素子を接続するのではなく、あくまでも昇圧動作開始前の一時的にだけ通電するバイパス回路を構成している。そのため、このバイパス回路に設けられた素子の電圧降下分による電力損失はその一時的な期間に生じるだけであって定常的に発生するものではないので、バイパス回路を設けることによる電力変換効率の低下をほぼ無視することができる。また、バイパス回路によって昇圧動作開始前にインダクタに電流が流れるのを最小限に抑制できるので、インダクタに過度に磁気エネルギーが蓄積されることがなく、この過度な磁気エネルギーを無駄に消費することもなく、電力変換効率を向上させることができる。
一方、別の観点では、本発明の電源装置は、昇圧型の電源装置であって、直流入力電圧の入力端に一端が接続されたインダクタと、前記インダクタの他端と直流出力電圧の出力端との間に接続され、前記インダクタの他端から前記出力端に向かう方向にのみ導通可能な第1逆流防止素子と、前記第1逆流防止素子の上流端と基準電位との間に接続された第1スイッチング素子と、前記第1スイッチング素子を制御する制御回路と、を有するチョッパ回路と、前記第1逆流防止素子の下流端と基準電位との間に接続されたコンデンサと、前記チョッパ回路の前記インダクタを経由せずに、前記入力端と前記出力端とをバイパス接続し、前記制御回路により制御される第2スイッチング素子が直列に接続され、インダクタを含まないバイパス回路と、を備えている。前記制御回路は、前記第1スイッチング素子にスイッチング動作を行わせていない間、前記第2スイッチング素子をONし、前記第1スイッチング素子にスイッチング動作を行わせている間、前記第2スイッチング素子をOFFする。
本発明の電源装置によると、第1スイッチング素子によるスイッチング動作を行う前である昇圧動作の開始前に直流入力電圧が印加された際に、バイパス回路の第2スイッチング素子をONしており、バイパス回路を介してコンデンサが充電されるため、チョッパ回路に電流が流れるのが抑制され、チョッパ回路のインダクタとコンデンサでLC共振が生じにくくなる。したがって、電源装置を構成する部品に対して、LC共振による過電圧に対応した耐圧の高い部品を用いる必要がなく、汎用性の安価な部品を用いることができ、コストを低減することができる。また、出力端に接続される負荷をLC共振による過電圧で損傷することがなく、安全性や信頼性を高くすることができる。
また、仮に、第1スイッチング素子のスイッチング動作が行われ、昇圧動作が開始している間、バイパス回路の第2スイッチング素子がONされているとすると、直流出力電圧が直流入力電圧を上回ったときに、バイパス回路を介して出力端のコンデンサから入力端側に電流が逆流して、入力端と出力端が短絡してしまい、昇圧動作に支障をきたしてしまう。そこで、第1スイッチング素子のスイッチング動作が行われ、昇圧動作が開始している間、バイパス回路の第2スイッチング素子をOFFすることで、バイパス回路を介した逆流を防止して、昇圧動作を確実に行うことができる。
このように、チョッパ回路にLC共振を発生させる原因となる電流が流れるのを抑制して、LC共振により出力端に過電圧が出力されるのを防止することができる。このとき、バイパス回路が安価な部品で構成可能であるため、コストを低減することができる。また、LC共振を生じにくくするために、チョッパ回路の定常的な電流経路に直列に例えば抵抗などの電流制限素子を接続するのではなく、あくまでも昇圧動作開始前の一時的にだけ通電するバイパス回路を構成している。そのため、このバイパス回路に設けられた素子の電圧降下分による電力損失はその一時的な期間に生じるだけであって定常的に発生するものではないので、バイパス回路を設けることによる電力変換効率の低下をほぼ無視することができる。また、バイパス回路によって昇圧動作開始前にインダクタに電流が流れるのを最小限に抑制できるので、インダクタに過度に磁気エネルギーが蓄積されることがなく、この過度な磁気エネルギーを無駄に消費することもなく、電力変換効率を向上させることができる。
さらに、第2スイッチング素子はダイオードと異なり、ON時には双方向に電流を流す素子である。そのため、第1スイッチング素子のスイッチング動作を停止して、昇圧動作停止後に、第2スイッチング素子をONすることで、コンデンサの電気エネルギーをバイパス回路を介して入力端に還流することができ、入力端に別の負荷が接続されている場合には、コンデンサから還流した電気エネルギーを有効活用することができる。
また、前記第2スイッチング素子は、前記入力端から前記出力端に向かう方向にのみ導通可能な第2逆流防止素子を含んだMOSFETであることが好ましい。これによると、MOSFETは、バイポーラトランジスタと異なり電圧制御であるため、駆動に要する電力が少なくて済む。また、MOSFETは、第2逆流防止素子を含んでいるため、仮に、第1スイッチング素子によるスイッチング動作を行う前である昇圧動作の開始前に直流入力電圧が印加された際に、バイパス回路のMOSFETが何らかの理由でONせずにOFFになっていたとしても、第2逆流防止素子を介してコンデンサが充電されるため、チョッパ回路に電流が流れるのが抑制され、チョッパ回路のインダクタとコンデンサでLC共振が生じにくくなる。このように、バイパス回路に第2逆流防止素子を含むMOSFETを設けることで、LC共振にともなう制御不能な高電圧の発生を防止するという観点でのフェールセーフな電源装置を構成することができる。
また、前記第2スイッチング素子は、バイポーラトランジスタであり、前記バイパス回路は、前記第2スイッチング素子と並列に接続され、前記入力端から前記出力端に向かう方向にのみ導通可能な第2逆流防止素子をさらに有していてもよい。これによると、バイパス回路には、バイポーラトランジスタと第2逆流防止素子が並列に接続されているため、仮に、第1スイッチング素子によるスイッチング動作を行う前である昇圧動作の開始前に直流入力電圧が印加された際に、バイパス回路のバイポーラトランジスタが何らかの理由でONせずにOFFになっていたとしても、第2逆流防止素子を介してコンデンサが充電されるため、チョッパ回路に電流が流れるのが抑制され、チョッパ回路のインダクタとコンデンサでLC共振が生じにくくなる。このように、バイパス回路にバイポーラトランジスタと第2逆流防止素子並列に設けることで、やはりLC共振にともなう制御不能な高電圧の発生を防止するという観点でのフェールセーフな電源装置を構成することができる。
さらに、前記バイパス回路には、電流制限素子がさらに直列に接続されていることが好ましい。これによると、バイパス回路を介してコンデンサを充電する際に流れる電流が過大となって、第2逆流防止素子や入力端に接続された電源が損傷するのを防止することができる。
加えて、前記バイパス回路の有する抵抗成分と前記コンデンサの静電容量との時定数は、前記制御回路により前記第1スイッチング素子がスイッチング動作を行っていない状態における前記チョッパ回路の有する抵抗成分と前記コンデンサの静電容量との時定数(具体的には、チョッパ回路を構成するインダクタ及び第1逆流防止素子の等価的な抵抗と、コンデンサとで求まる時定数)以下であることが好ましい。これによると、チョッパ回路を介してコンデンサを充電するよりも、バイパス回路を介してコンデンサを充電する速度が速くすることができ、LC共振をより生じにくくすることができる。
チョッパ回路にLC共振を発生させる原因となる電流が流れるのを抑制して、LC共振により出力端に過電圧が出力されるのを防止することができる。このとき、バイパス回路が安価な部品で構成可能であるため、コストを低減することができる。また、LC共振を生じにくくするために、直列に例えば抵抗などの電流制限素子を接続するのではなく、バイパス回路を構成している。そのため、このバイパス回路に設けられた素子の電圧降下分による電力損失は一時的に生じるだけであって定常的に発生するものではないので、バイパス回路を設けることによる電力変換効率の低下をほぼ無視することができる。また、バイパス回路によって昇圧動作開始前にインダクタに電流が流れるのを最小限に抑制できるので、インダクタに過度に磁気エネルギーが蓄積されることがなく、この過度な磁気エネルギーを無駄に消費することもなく、電力変換効率を向上させることができる。
本発明の第1実施形態に係る電源回路の回路図である。
本発明の第1実施形態に係る電源回路の第1シミュレーション回路図である。
図2の第1シミュレーション回路図における波形図である。
本発明の第1実施形態に係る電源回路の第2シミュレーション回路図である。
図4の第2シミュレーション回路図における波形図である。
本発明の第2実施形態に係る電源回路の回路図である。
図6のバイパス経路に配置されたMOSFETの周辺回路図である。
本発明の第2実施形態に係る電源回路の第3シミュレーション回路図である。
図8の第3シミュレーション回路図における波形図である。
図7のバイパス経路に配置されたMOSFETに代わってトランジスタで構成したときのトランジスタの周辺回路図である。
従来例における電源回路の回路図である。
従来例における電源回路の第4シミュレーション回路図である。
図12の第4シミュレーション回路図における波形図である。
従来例における電源回路の第5シミュレーション回路図である。
図14の第5シミュレーション回路図における波形図である。
従来例における電源回路の第6シミュレーション回路図である。
図16の第6シミュレーション回路図における波形図である。
<第1実施形態>
次に、本発明の第1実施形態について説明する。本実施形態は、直流電源と接続されて、直流電源から入力された低電圧の入力電圧を昇圧し、高電圧の出力電圧として負荷に供給する昇圧型のスイッチング電源回路に本発明を適用した一例である。図1は、本発明の第1実施形態に係る電源回路の回路図である。
図1に示すように、電源回路10(電源装置)は、電源11により発生した低電圧の入力電圧Vccを昇圧して、高電圧の出力電圧Voとして負荷R10に供給しており、インダクタL10と、2つのダイオードD10(第1逆流防止素子)、D11(第2逆流防止素子)と、Nチャネル型のMOSFET Q10(第1スイッチング素子)と、制御回路12と、コンデンサC10と、抵抗R11(電流制限素子)と、を有している。
インダクタL10は、電源11のプラス側に一端が接続されている。ダイオードD10は、カソードがインダクタL10の他端と接続され、アノードが負荷R10のプラス側(出力電圧Voの出力端のプラス側)に接続されている。MOSFET Q10は、ドレインがダイオードD10のカソードに接続され、ソースがグランドGND(基準電位)と接続されている。制御回路12は、MOSFET Q10のゲートに接続されている。コンデンサC10は、ダイオードD10のアノードとグランドGNDとの間に接続されている。ダイオードD11は、カソードがインダクタL10の一端に接続されている。抵抗R11は、ダイオードD11のアノードと負荷R10のプラス側に接続されている。
このように、電源11のプラス側と負荷R10のプラス側とを結ぶ経路は、インダクタL10とダイオードD10が直列に接続された本経路15と、この本経路15に対して分岐したダイオードD11と抵抗R11が直列に接続されたバイパス経路16の2つの経路からなる。なお、本実施形態におけるバイパス経路16とこのバイパス経路16に設けられたダイオードD11及び抵抗R11が、本発明におけるバイパス回路に相当する。
そして、制御回路12は、MOSFET Q10のゲートに入力される電圧を制御して、MOSFET Q10のON/OFF動作を制御しており、出力電圧Voが所定値となるように、MOSFET Q10にON/OFF動作を繰り返すスイッチング動作を行わせる。
この電源回路10による昇圧動作は以下のように行う。
(1)まず、電源回路10に電源11から入力電圧Vccが印加される。この電源回路10への入力電圧Vccの印加は、電源回路10に常時ONの電源11を接続する場合、及び、OFFの電源11を電源回路10に接続した後、ONする場合を含んでいる。このとき、制御回路12によりMOSFET Q10のゲートには、電圧が印加されておらず、MOSFET Q10は、OFFとなっている。
(2)そして、電源回路10に入力電圧Vccが印加されると、本経路15のインダクタL10及びダイオードD10を経由して、コンデンサC10の充電が開始される。また、これに加えて、バイパス経路16のダイオードD11及び抵抗R11を経由してコンデンサC10の充電が行われる。すなわち、2つの経路を経由してコンデンサC10の充電が行われる。このとき、本経路15の時定数に対して、バイパス経路16の時定数を小さく設定することで、バイパス経路16に多くの電流が流れ、本経路15よりもバイパス経路16を経由してコンデンサC10が急速に充填される。
(3)すると、バイパス経路16を経由したコンデンサC10の充電により、コンデンサC10の両端電圧が急速に電源11の入力電圧Vccに接近することになる。そして、インダクタL10及びダイオードD10を直列接続した本経路15の両端の電圧がどちらもほぼ入力電圧Vccとなり、コンデンサC10の両端電圧との差が小さくなるため、インダクタL10及びダイオードD10からの充電は小さくなり、インダクタL10に流れる電流(磁束の変化量)も少なくなる。結果としてインダクタL10とコンデンサC10でのLC共振は生じないか、ごく微弱なものに留まる。
(4)したがって、制御回路12が、MOSFET Q10をスイッチング制御して昇圧動作を開始するまで、電源回路10の出力電圧Voが入力電圧Vcc以上の過電圧になることを抑制し、LC共振が生じることなく、入力電圧Vccと同等もしくは近傍の値に抑えられる。
このように、本実施形態は、電源11の電圧印加の初期状態などの過渡応答時において電源回路10でインダクタL10とコンデンサC10によるLC共振が生じる前に、バイパス経路16によりコンデンサC10を先行して急速に充電し、LC共振の原因となる本経路15へ流れる電流を抑圧することで、出力電圧Voが電源11の入力電圧Vcc以上の過電圧とならないようにしている。
なお、バイパス経路16にダイオードD11を設けるのは、上述したようにコンデンサC10を充電した後に、制御回路12及びMOSFET Q10が駆動して、昇圧動作が開始されると、コンデンサC10の両端電圧、すなわち出力電圧Voは電源11の入力電圧Vccを上回る。その場合に、コンデンサC10から電源11へ電流が逆流するのを防ぐためである。
仮に、バイパス経路16にこのダイオードD11が設けられていない場合、出力電圧Voは電源11の入力電圧Vccと抵抗R11を介して接続されることになるが、抵抗R11は後述するように必要最小限の値とすることが望ましいことを鑑みると、出力電圧Voと入力電圧Vccは実質的にはほぼ短絡された形になるので、昇圧動作に支障を来たす。このように、逆流防止素子としてダイオードD11を用いることで、安価且つ容易にバイパス経路16を介した電流の逆流を防止し、昇圧動作への支障を防ぐことができる。
また、抵抗R11は、コンデンサC10を充電する際の電流が過大となって、ダイオードD11もしくは電源11が損傷するのを防ぐために電流を制限している。なお、抵抗R11の抵抗値を大きくすることで、仮に、バイパス経路16にダイオードD11を設けていない場合に、上記したように出力電圧Voと電源11の入力電圧Vccが短絡するのを防止することは可能であるが、バイパス経路16の本来の目的であるコンデンサC10へ迅速に電流を流し、迅速に充電を行うという観点から逸脱したものとなる。すなわち、抵抗R11は、ダイオードD11もしくは電源11が損傷するのを防ぐことが可能な最小の抵抗値とすることが好ましい。
次に、一例として、PowerSIM社製のシミュレーションソフトウェアPSIMを用いて、上述したようにLC共振が抑制されたことを実証するためにシミュレーションを行う。以下に説明するシミュレーションは、昇圧動作を行う前の状態である。図2は、本発明の第1実施形態に係る電源回路の第1シミュレーション回路図である。図3は、図2の第1シミュレーション回路図における波形図である。
図2に示すように、シミュレーションを行う第1シミュレーション回路は、電源回路10による昇圧動作の開始前には不必要な素子を取り去っている。具体的には、電源回路10による昇圧動作の開始前には、MOSFET Q10はOFF状態であり、不必要なので取り去る。また、MOSFET Q10を制御する制御回路12も不必要なので取り去る。そして、負荷R10は十分軽く、無負荷状態と仮定する。その上で、各素子の回路定数をインダクタL10のインダクタンス:22[μH]、コンデンサC10の静電容量:100[μF]、ダイオードD10の順方向電圧降下:0.5[V]、電源11の入力電圧Vcc:10[V]、ダイオードD11の順方向電圧降下:0.5[V]、抵抗R11の抵抗値:0.1[Ω]として、シミュレーションを行った結果の波形を図3に示す。
図3の上段には、本経路15のダイオードD10に流れる電流I1の波形と、バイパス経路16のダイオードD11に流れる電流I2の波形、下段には、電源11の入力電圧Vccの波形と、インダクタL10の両端電圧V1の波形と、出力電圧Vo(コンデンサC10の両端電圧)の波形とを示している。図3に示すように、電源11による入力電圧Vccの印加直後(時間=0)近傍でバイパス経路16を経由してダイオードD11には大きな電流I2が流れており、これにともない出力電圧Vo、すなわちコンデンサC10の両端電圧も急激に増大している。
このとき、インダクタL10にも電流が流れ、それにともなってインダクタL10とコンデンサC10とでLC共振をわずかに生じているが、インダクタL10の両端電圧は2[V]程度の小さな値に収まっている。これは上述したように、バイパス経路16のダイオードD11及び抵抗R11によってコンデンサC10が急速に充電されたためである。その結果、出力電圧Voは約11[V]に収まっており、ダイオードD11及び抵抗R11が配置されたバイパス経路16が設けられていない従来技術の電源回路で発生していた電源11の入力電圧Vccの2倍近い20[V]近傍にまで至ってはいない(図11〜13参照)。
なお、上述したシミュレーション回路ではダイオードD11に流れる電流は、時間=0近傍で80[A]以上に至っているが、このような大電流が流れるのは電源11によって入力電圧Vccを印加した瞬間のみである。通常、ダイオードのような電力素子には短時間における(過渡的な)定格が定義されている。その許容値、例えば通電電流の定格は、連続的な定格に比べて大きな値が定義されている。したがって、この過渡的な電流が定常的に流れるものとしてダイオードD11や抵抗R11を選定する必要はなく、過渡的な特性として許容出来るものであればそれを選定すればよく、汎用的な部品を使用することができ、コストを低減することができる。
あるいは、コンデンサC10の両端電圧、すなわち出力電圧Voにおいて、若干大きめの過渡電圧が許容可能であれば、バイパス経路16の抵抗R11の抵抗値を増大させることで、ダイオードD11に流れる過渡的な電流を抑制することができる。
なお、上述した第1シミュレーション回路では、負荷R10を無負荷状態、すなわちLC共振により出力電圧Voが一番上昇しやすい条件の回路においてシミュレーションを行ったが、次では、図2の第1シミュレーション回路に10[Ω]の負荷R10を接続した場合の第2シミュレーション回路におけるシミュレーションを行う。図4は、本発明の第1実施形態に係る電源回路の第2シミュレーション回路図である。図5は、図4の第2シミュレーション回路図における波形図である。
図5に示すように、図4に示す第2シミュレーション回路では、出力電圧Voは負荷R10による電力消費があるため、電源11の入力電圧Vccより約1[V]程度超過するものの、速やかに減衰して入力電圧Vcc以下に収束している。したがって、負荷R10を有する場合においても、LC共振による過度な出力電圧Voの供給は小さく抑えられており、バイパス経路16によるコンデンサC10への充電によるLC共振の抑制効果はやはり大きい。
なお、上述したように、第1実施形態において、バイパス経路16を構成する素子の特性については、電源11からコンデンサC10に至るまでのバイパス経路16のダイオードD11や抵抗R11の有する抵抗成分とコンデンサC10で定まる時定数の値を、本経路15のインダクタL10のインダクタンス及びダイオードD10のON抵抗値とコンデンサC10で定まる時定数よりも小さくする。これにより、バイパス経路16を経由してコンデンサC10を充電する速度の方が、本経路15を経由してコンデンサC10を充電する速度より高速であるように設定しておけばよい。
しかしながら、完全にこの条件が満たされなくとも、バイパス経路16と本経路15のそれぞれ経由する充電速度の差異によらず、少なからずバイパス経路16を経由してコンデンサC10に充電が行われれば、少なくともLC共振によるコンデンサC10への過剰な電圧の充電は最低限に抑えられ、負荷R10の損傷などを防止することができる。
例えば、仮に、電源回路10にバイパス経路16が設けられていない場合、コンデンサC10には最大で入力電圧Vccの2倍の電圧が充電される。これに対して、バイパス経路16を設けていれば、たとえLC共振が生じたとしても、そのピーク電圧が入力電圧Vccの数割ないしは数パーセント増しで収まれば、負荷R10などの損傷を防止することができる。
なお、本実施形態におけるバイパス経路16でLC共振が効果的に抑圧できるのは、バイパス経路16にインダクタを設けずに、バイパス経路16からの充電がいわゆるCR(コンデンサと抵抗)回路での充電であって非振動的なものであるからである。LC共振による(元来振動的な)充電電流はインダクタL10の影響で電源11の電圧の立ち上がりより遅延する。これに対して、バイパス経路16での充電は電源11からの入力電圧Vccの印加に際して遅延なく開始され、コンデンサC10が充電されていない、すなわち電源11との電圧差が大きいときほど充電電流は大きく、速やかにコンデンサC10を充電する。
一方、LC共振を生じるために必要なインダクタL10への磁気エネルギーは、インダクタL10の両端電圧及び時間が大きいほど大きくなる。しかしながら、本実施形態によれば、コンデンサC10をほぼ入力電圧Vccまで先に充電するため、インダクタL10の両端電圧は小さくなる。したがって、入力電圧Vccが印加された直後にインダクタL10の保有する磁気エネルギーも小さく抑えられ、コンデンサC10への充電電圧は低く抑えることができる。
このように、本経路15にLC共振を発生させる原因となる電流が流れるのを抑制して、LC共振が生じて負荷R10に過電圧が出力されるのを防止することができる。したがって、負荷R10を過電圧で損傷することがなく、安全性や信頼性を高くすることができる。また、電源回路10を構成する部品に対して、LC共振にともなう過電圧に対応した耐圧の高い部品を用いる必要がなく、汎用性のある安価な部品を用いることができ、さらに、ダイオードD11や抵抗R11を含むバイパス経路16自体も安価な部品で構成可能であるため、コストを低減することができる。
具体的には、例えば、LC共振で出力電圧Vo=24Vまで上昇するようなことがある場合には、最低限耐圧25Vの製品、実用的には耐圧35V以上の製品が必要になる。そして、耐圧の高い製品になるにしたがい、コストも増大してしまう。しかしながら、LC共振を防止して、入力電圧Vcc=12V、出力電圧Vo=15Vとすれば、コンデンサC10は最低限耐圧16Vの製品、実用的には耐圧25Vの製品で十分となり、コストを低減することができる。
さらに、LC共振を生じにくくするために、本経路15中に直列に例えば抵抗などの電流制限素子を接続するのではなく、バイパス経路16を構成している。そのため、このバイパス経路16に設けられた素子の電圧降下分による電力損失は一時的に生じるだけであって定常的に発生するものではないので、バイパス経路16を設けることによる電力変換効率の低下をほぼ無視することができる。また、バイパス経路16によって昇圧動作開始前にインダクタに電流が流れるのを最小限に抑制できるので、インダクタL10に過度に磁気エネルギーが蓄積されることがなく、この過度な磁気エネルギーを無駄に消費することもなく、電力変換効率を向上させることができる。
なお、本実施形態において、電源回路10を構成する素子のうち、バイパス経路16に配置されたダイオードD11と抵抗R11、並びに、コンデンサC10を除く、昇圧動作に係る素子であるインダクタL10と、ダイオードD10と、Nチャネル型のMOSFET Q10と、制御回路12が、本発明におけるチョッパ回路に相当する。
<第2実施形態>
次に、本発明の第2実施形態について説明する。なお、第1実施形態と同様の機能を有する構成要素については説明を省略し、同一符号を付加する。図6は、本発明の第2実施形態に係る電源回路の回路図である。図6に示すように、第2実施形態における電源回路20のバイパス経路26では、第1実施形態におけるバイパス経路16のダイオードD11がMOSFET Q20となっているだけでその他の構成については同様である。
この電源回路20のMOSFET Q20(第2スイッチング素子)は、Pチャネル型のMOSFETであり、図6のバイパス経路26の左方から右方に向かう方向に素子構造に起因したボディダイオード(第2逆流防止素子)を有している。そして、MOSFET Q20は、ゲートが制御回路22に接続されており、MOSFET Q10と同様に動作タイミングは異なるがスイッチ素子として機能する。具体的には、制御回路22は、MOSFET Q10にスイッチング動作を行わせていない間、MOSFET Q20をONするように制御し、MOSFET Q10にスイッチング動作を行わせている間、MOSFET Q20をOFFするように制御する。
次に、このバイパス経路26に配置されたMOSFET Q20の周辺回路について説明する。図7は、図6のバイパス経路に配置されたMOSFETの周辺回路図である。図7に示すように、MOSFET Q20は、Pチャネル型であり、制御回路22からのON/OFF制御信号は抵抗R21を介してゲートに加えられる一方、同じくゲートは抵抗R20を介して電源21に接続されている。抵抗R22は制御回路22からOFF制御信号(コンデンサC10側の電圧値に近付く方向の信号)が与えられた場合に、MOSFET Q20をOFFするためのバイアス抵抗である。
これら各素子の定数は、制御回路22が駆動して昇圧動作を開始する際に、MOSFET Q20に対してOFF状態となり、且つ、昇圧動作の停止、制御回路22のリセット中または直後などのように昇圧動作を行う必要が無い、または、行えないときにON状態となるように設定する。電源21の電圧はプラス、マイナス、または0(GND)のいずれの値でもよく、上述した条件を満たし、且つ、MOSFET Q20が損傷しない範囲であればどのように選択してもよい。抵抗R20、R21、R22も同様であり、電源21を含めてMOSFET Q20のON/OFF条件を満たし、且つ、MOSFET Q20が損傷しない範囲であればどのように選択してもよく、要否を含めて随意に設計すれば良い。
また、制御回路22からのON/OFF制御信号のレベルが数[V]と低いのに対して、電源11や昇圧動作後のコンデンサC10の電圧が数十[V]以上もの高電圧になる場合、MOSFET Q20のゲート電圧が、ソース電圧に対して低くなりすぎ、MOSFET Q20のゲートと、ドレインまたはソースとの耐圧を超過したり、逆に制御回路22がMOSFET Q20をOFF使用としてもゲートの電圧が十分に上昇せずOFFしきれない可能性がある。その場合には、図7の破線で示した位置に定電圧を得るためにツエナーダイオードD20を挿入してもよい。
図6及び図7に示すように、Pチャネル型のMOSFET Q20は、MOSFETの構造に由来するダイオード(ボディダイオード)がドレインからソースに向かう方向に存在する。これによって、仮に、制御回路22の故障などにともなう動作異常により、電源11から入力電圧Vccが印加された時点で、制御回路22からMOSFET Q20へOFF制御信号がきた場合においても、上述した第1実施形態と同様に、電源11からコンデンサC10へのボディダイオードを経由したバイパス経路26が構成されるので、LC共振による過電圧の発生を防止することができる。なお、MOSFET Q20に加えて、別途ダイオードをこのボディダイオードと同方向に接続してもよい。
このとき、バイパス経路26における電圧降下は、通常、MOSFET Q20を通過する場合より大きくなるので、ダイオードまたはボディダイオードでの電力損失は若干大きくなる。しかしながら、コンデンサC10への充電は瞬時に終了するため大きな差異はない。このように、バイパス経路26にボディダイオードを含むMOSFET Q20を設けることで、バイパス経路26の動作、すなわちコンデンサC10への速やかな充電によるLC共振の抑圧を、MOSFET Q20が正常に動作しなかった場合でも実現できる、フェールセーフな電源回路20を構成することができる。
さらに、電源11から入力電圧Vccが印加されると、第1実施形態と同様に、バイパス経路26を経由してコンデンサC10へ充電が行われる。しかしながら、この第2実施形態では、バイパス経路26に、一方向だけ電流を導通するダイオードではなく、双方向に電流を導通するMOSFET Q20を設けることで、第1実施形態例よりもなお一層優れた特性を示す。具体的に、以下に説明する。
図8は、本発明の第2実施形態に係る電源回路の第3シミュレーション回路図である。図9は、図8の第3シミュレーション回路図における波形図である。第3シミュレーション回路は、第1実施形態に係る第1シミュレーション回路と同様のシミュレーション回路である。各素子の数値は、上述した第1実施形態と同一である。なお、MOSFET Q20のON抵抗は、抵抗R11に含まれるものとして考え、MOSFET Q20のボディダイオードの順方向電圧は、0.5[V]としている。
図9に示すように、無負荷でLC共振による過電圧が発生しやすい条件であるにも関わらず、出力電圧Voは、電源11による入力電圧Vccの印加(時間=0)直後でもほぼ入力電圧Vccと合致しており、過電圧は極めて小さい。これは、バイパス経路26によって、コンデンサC10を迅速に充電するとともに、過電圧による電気的エネルギーを電源11へと還流しているためである。すなわち、過渡状態でわずかに発生するLC共振による過渡電圧をも、この第2実施形態ではより一層抑圧することができる。
なお、当然のことではあるが、制御回路22が電源11からの入力電圧Vccの印加を検知し、昇圧動作を開始する前には、制御回路22はこのバイパス経路26のMOSFET Q20をOFFにして、昇圧後の出力が電源11と短絡しない、また、電流がバイパス経路26を介して逆流しないように制御している。このように、MOSFET Q20を用いて、MOSFET Q10のスイッチング動作には、MOSFET Q20をOFFすることで、容易にバイパス経路26を介した逆流を防止することができる。
さらに、この第2実施形態では別の利点が生じる。それは、昇圧動作を行って、負荷R10に電力を供給していた後、負荷R10に印加される電圧を速やかに電源11へ還流できる点にある。
例えば、負荷R10が単純な抵抗ではなく、LED(発光ダイオード)のように発光のために所定の閾値電圧を有しており、それ以下の電圧だとほとんど電流が流れないようなものであったとしても、この第2実施形態では、負荷R10に接続されたコンデンサC10の電気エネルギーを電源11に還流できる。
したがって、電源11に負荷R10とは異なる別の負荷が接続されている場合には、その負荷へとコンデンサC10の電気エネルギーを還流し、有効に活用することができる。あるいは何らかの要因で昇圧動作の停止の際に過電圧が発生したとしても、同じ経路を通じて電源11へと還流される。
これらの利点を活かすためには、昇圧動作が不要になった時点で、制御回路22は、昇圧用のMOSFET Q10をOFFしつつ、このバイパス用のMOSFET Q20をONさせればよい。
次に、前記実施形態に種々の変更を加えた変更形態について説明する。但し、前記実施形態と同様の構成を有するものについては、同じ符号を付して適宜その説明を省略する。
第2実施形態においては、バイパス経路26に配置されるスイッチ素子としてMOSFET Q20を例に挙げたが、MOSFET Q20に代わって、バイポーラトランジスタを用いてもよい。また、バイポーラトランジスタは、対応した回路構成にすればPNP型でもNPN型でも用いることができる。図10は、図7のバイパス経路に配置されたMOSFETに代わってトランジスタで構成したときのトランジスタの周辺回路図である。
本変形例は、バイパス経路26に図6及び図7に示す第2実施形態のMOSFET Q20に代わって、PNP型のバイポーラトランジスタQ21を配置している。さらに、バイポーラトランジスタQ21(第2スイッチング素子)のコレクタからエミッタに向かう方向にダイオードD21(第2逆流防止素子)が並列接続されている。これにより、第2実施形態のMOSFET Q20と同様に、バイポーラトランジスタQ21がONしている際には、電流をドレインとソース間で両方向に流すことができ、第2実施形態と同様の効果を得ることができる。ただし、MOSFETは、バイポーラトランジスタと異なり電圧制御であるため、駆動に要する電力が少なくて済み、消費電力を低減することができる。なお、本実施形態における
また、上述した実施形態及び変形例においては、電源から発生した直流の低電圧を昇圧して、直流の高電圧を負荷に供給していたが、電源回路に入力される直流電圧は、電源から直接発生した電圧に限らず、交流電源から発生した交流電圧を整流回路により整流して、整流された直流電圧を電源回路に入力してもよい。
さらに、上述した実施形態及び変形例においては、バイパス経路に電流制限用の抵抗R11を設けていたが、電流制限機能を有する素子であれば、定電流ダイオードなどいかなる素子であってもよい。また、この電流制限素子は、ダイオードD11や電源11がこの充電時の電流に対する耐量を有している場合には省略してもよい。
また、上述した第2実施形態及び変形例においては、バイパス経路に設けられたスイッチング素子として、MOSFETやバイポーラトランジスタを例に挙げて説明したが、昇圧用のMOSFET Q10にスイッチング動作を行わせていない間、バイパス経路を導通させて、MOSFET Q10にスイッチング動作を行わせている間、バイパス経路を遮断させることが可能なスイッチング素子であれば、いかなる素子であってもよい。
さらに、上述した第1実施形態においては、本経路15のインダクタL10とダイオードD10をバイパスするようにバイパス経路16を構成していたが、バイパス経路16は、少なくともLC共振の原因となる本経路15のインダクタL10をバイパスするように構成されていればよい。したがって、例えば、図1に示すような電源回路10においては、バイパス経路16の下流端は、ダイオードD10のカソードではなく、インダクタL10とダイオードD10のアノードとの接続点に接続されていてもよい。
10、20 電源回路
11 電源
16、26 バイパス経路
C10 コンデンサ
D10、D11、D21 ダイオード
L10 インダクタ
Q10、Q20 MOSFET
R11 抵抗
GND グランド
Vcc 入力電圧
Vo 出力電圧
本発明は、昇圧型の電源装置に関する。
交流電源により発生した交流電圧を直流電圧に整流する整流回路、または、直流電源などから入力された直流の低電圧を昇圧して、直流の高電圧として出力する電源装置の方式として、昇圧型(もしくはブースト型)が知られている。
例えば、図11に示すように、非特許文献1の40ページ図3.1に記載の昇圧型の電源回路を必要な範囲において改変し例示すると、電源回路50は、電源51により発生した低電圧の入力電圧Vccを昇圧して、出力電圧Voとして負荷R50に供給するものであり、インダクタL50と、ダイオードD50と、Nチャネル型のMOSFET Q50と、制御回路52と、コンデンサC50と、を有している。(なお、この非特許文献の図3.1の題名が「降圧型コンバータの原理回路」となっているが、これは明らかに誤植であって、「昇圧型コンバータの原理回路」である。)
インダクタL50は、一端が電源51のプラス側に接続されている。ダイオードD50は、カソードがインダクタL50の他端と接続され、アノードが負荷R50のプラス側(出力電圧Voの出力端のプラス側)に接続されている。MOSFET Q50は、ドレインがダイオードD50のカソードに接続され、ソースがグランドGNDに接続されている。制御回路52は、MOSFET Q50のゲートに接続されている。コンデンサC50は、ダイオードD50のアノードとグランドGNDとの間に接続されている。
そして、制御回路52は、MOSFET Q50のゲートに入力される電圧を制御して、MOSFET Q50のON/OFF動作を制御しており、出力電圧Voが入力電圧Vccよりも昇圧された所定値となるように、MOSFET Q50にON/OFF動作を繰り返すスイッチング動作を行わせる。
この電源回路50による昇圧動作を行うには、コンデンサC50の両端電圧が0V、インダクタL50に流れる電流が0Aの状態(すなわち、電荷、磁束のどちらの形でもエネルギー蓄積がない状態)を想定した上で、まず、電源回路50に電源51を接続した状態で、制御回路52によりMOSFET Q50をONし、電源51からインダクタL50、MOSFET Q50の順に電流を流し、電源51の電気エネルギーをインダクタL50に磁気エネルギーとして蓄える。
その後、制御回路52によりMOSFET Q50をOFFにすると、インダクタL50はMOSFET Q50をOFFする直前の方向に電流を流し続けようとするので、インダクタL50の電源51側にはマイナス、ダイオードD50側にはプラスの極性を有する電圧を発生する。この電圧と電源51の入力電圧Vccとの和が、ダイオードD50を介して、出力電圧VoとしてコンデンサC50と負荷R50に供給される。
コンデンサC50は、MOSFET Q50がONの間には蓄えた電荷、すなわち電気エネルギーを負荷R50に供給する一方、MOSFET Q50がOFFの間にはダイオードD50を介して供給される電気エネルギーを蓄積しており、出力電圧Voを平滑化している。
このように、電源回路50からコンデンサC50と負荷R50に供給される出力電圧Voは、MOSFET Q50がOFFの間にインダクタL50が発生する電圧が電源51の入力電圧Vccに加わったものであるため、この電源回路50は、入力電圧Vccを昇圧した出力電圧VoをコンデンサC50と負荷R50に供給することができる。
ところで、上述した電源回路50では、昇圧動作の開始前における過渡現象により、期待される所定値以上の高い電圧が出力電圧Voとして発生することがある。例えば、昇圧動作の開始前には、MOSFET Q50はOFFになっており、このようにMOSFET Q50がOFFの状態で、電源51を電源回路50に接続して、電源51から電源回路50に入力電圧Vccを印加するのが一般的である。
すると、入力電圧Vccと等しくなるまでコンデンサC50を充電しようとして、電源51、インダクタL50、ダイオードD50、コンデンサC50の順に電流が流れる。そして、出力電圧VoとダイオードD50の順方向電圧降下分との和の電圧が電源51の入力電圧Vccと等しくなれば、電流の流れは停止し、出力電圧Voは初期状態として電源51の入力電圧Vccとなった上で、その状態から電源回路50による昇圧動作を開始するというのが、理想的な昇圧動作の開始状態である。
しかしながら、電源回路50においては、電源51からコンデンサC50への充電経路の途中にインダクタL50が挿入されている。そのため、コンデンサC50とインダクタL50で正弦波状の振動であるいわゆるLC共振が生じてしまい、コンデンサC50に電源51の入力電圧Vccを上回る電圧が充電されてしまうことがあった。
一例として、PowerSIM社製のシミュレーションソフトウェアPSIMを用いて、コンデンサC50とインダクタL50で上述したようなLC共振が生じていることを実証するためにシミュレーションを行う。
図12に示すように、シミュレーションを行う第4シミュレーション回路は、電源回路50による昇圧動作の開始前には不必要な素子を取り去って簡略化している。具体的には、電源回路50による昇圧動作の開始前には、MOSFET Q50はOFF状態なので不必要な素子として取り去る。また、MOSFET Q50のON/OFF動作を制御する制御回路52も不必要な素子として取り去る。そして、負荷R50は十分軽く、無負荷状態と仮定する。その上で、各素子の回路定数をインダクタL50のインダクタンス:22[μH]、コンデンサC50の静電容量:100[μF]、ダイオードD50の順方向電圧降下:0.5[V]、電源51の入力電圧Vcc:10[V]として、シミュレーションを行った結果の波形を図13に示す。
図13の上段には、ダイオードD50に流れる電流I1の波形、下段には、出力電圧Vo(コンデンサC50の両端電圧)の波形と、電源51の入力電圧Vccの波形と、インダクタL50の両端電圧V1の波形とを示している。なお、インダクタL50の電圧は、ダイオードD50側がプラスになったときにプラス電圧として表示している。図13に示すように、明らかに出力電圧Voは入力電圧Vccを超えており、インダクタL50の両端電圧V1の最高電圧値と電源51の入力電圧Vccとの和の電圧近くまで上がっていることがわかる。
この出力電圧Voの上昇は、インダクタL50とコンデンサC50のLC共振によるものであり、出力電圧Voが上がりきった時点で、ダイオードD50の作用により、コンデンサC50からインダクタL50側への電流の逆流が阻止されるために、出力電圧Voが上がりきった高い電圧に維持されていると考えられる。このような高い出力電圧Voとなると、負荷R50がコンデンサC50に蓄えられた電気エネルギーを消費するまで、所望の値に降下しなくなってしまう。なお、この出力電圧Voの最高電圧値は、インダクタL50のインダクタンスが0[μH]であれば、入力電圧Vccまでしか上昇しないが、これでは、昇圧動作に支障をきたしてしまう。また、コンデンサC50の静電容量が小さな値であれば、かなり高い値となる。
次に、図14に示すような、図12に示す第4シミュレーション回路からダイオードD50を取り去った第5シミュレーション回路でシミュレーションを行った結果の波形を図15に示す。なお、図14に示す回路では、ダイオードD50を取り去っているので、図15の上段には、インダクタL50に流れる電流I3の波形を示している。
図15に示すように、これらの波形を見るとダイオードD50を取り去った状態ではLC共振が生じており、この共振周波数を計算すると、f=1/(2π√LC)=3393[Hz]である。そして、その周期tはt=295[μs]となっており、図13に示す電流や電圧の立ち上がり時の周期とほぼ一致している。したがって、LC共振により入力電圧VccにインダクタL50の両端電圧V1が加わったときの、最初にプラス側ピークを迎えた瞬間の電圧である約20[V]がコンデンサC50に蓄えられ、出力電圧Voとなっていることがわかる。なお、図15に示す出力電圧Voが、図13に示す出力電圧Voより僅かに大きいのは、ダイオードD50を除去したため、ダイオードD50の順方向電圧降下がなくなったことに起因している。
次に、図16に示すように、図14に示す第5シミュレーション回路にダイオードD50を元に戻して、負荷R50として10[Ω]を接続した第6シミュレーション回路でシミュレーションを行った結果の波形を図17に示す。なお、電源51の入力電圧Vccを10[V]としているので、10[Ω]の負荷R50は昇圧動作をしない場合でも1[A]の電流を流し、10[W]の電力を消費する。そのため、出力電圧Voは、LC共振が生じていない場合には、入力電圧Vccを下回るはずである。しかしながら、図17の下段に示すように、出力電圧Voは、LC共振により約0.7[μs]程度の間、入力電圧Vccを上回っている。
したがって、例えば、電源51の入力電圧Vcc=10[V]、負荷R50が必要あるいは期待する所定の出力電圧Vo=12[V]とすれば、10[Ω]相当の負荷R50を付した状態でも数百[μs]の間、過電圧が負荷R50に印加されることになる。このとき、負荷R50が、単なる抵抗体であれば、この過電圧は許容される場合もあるが、過大な電圧・電流に対する感度の高い半導体、例えばLED(発光ダイオード)などであれば、この過電圧で破壊される危険性がありえる。また、コンデンサC50やダイオードD50もこのLC共振による高電圧にさらされることになり、耐電圧の高い高価なものを使用しなければならない。
そこで、このLC共振を抑制する回路構成として、例えば、特許文献1に記載のコンデンサ充電装置においては、直流電源と共振用インダクタンス手段との間に半導体スイッチを、その半導体スイッチと共振用インダクタンス手段の接続点がグランドGNDと逆バイアス方向に接続されるように、いわゆるフリーホイール(またはフライホイール)ダイオードで接続している。そして、このコンデンサ充電装置は、エネルギー蓄積コンデンサの充電量を予測・演算して半導体スイッチのON/OFF動作を制御して、LC共振を抑制している。また、コンデンサ充電装置は、もう1つ昇圧動作用の半導体スイッチを有しており、制御回路でそれぞれの半導体スイッチの制御を行っている。
岡山 務 著、「スイッチングコンバータ回路入門」、日刊工業新聞社、2006年9月20日初版第1刷発行、39ページ乃至49ページ、及び51ページ乃至63ページ
しかしながら、この特許文献1に記載のコンデンサ充電装置のように、半導体スイッチを用いて、LC共振を抑制すると、さまざまな問題が生じてしまう。例えば、コンデンサの充電量を予測・演算する必要があり、高速処理が必要となって消費電力が大きくなってしまう。また、2つの半導体スイッチを制御する必要があり、これを実現可能な回路構成としては、汎用的な電源ICなどを用いることは困難であり、例えばDSP(Digital Signal Processor)やMPU(Micro Processing Unit)などの高性能な電源ICが必要となり、コストが増大してしまう。
また、昇圧用にインダクタに磁気エネルギーを蓄積するときには、半導体スイッチをONする必要があり、この蓄積を行うたびに半導体スイッチの電圧降下分だけ電力損失が生じてしまい、電力変換効率が低減してしまう。さらに、コンデンサの充電量を予測・演算する精度が低く、インダクタに電流を流しすぎて磁気エネルギーが過度に蓄積されると、この過度な磁気エネルギーを無駄に消費することになり、電力変換効率が低減してしまう。
そこで、本発明の目的は、コストを低減するとともに、電力変換効率を向上させた電源装置を提供することである。
本発明の電源装置は、昇圧型の電源装置であって、直流入力電圧の入力端に一端が接続されたインダクタと、前記インダクタの他端と直流出力電圧の出力端との間に接続され、前記インダクタの他端から前記出力端に向かう方向にのみ導通可能な第1逆流防止素子と、前記第1逆流防止素子の上流端と基準電位との間に接続された第1スイッチング素子と、前記第1スイッチング素子を制御する制御回路と、を有するチョッパ回路と、前記第1逆流防止素子の下流端と基準電位との間に接続されたコンデンサと、前記チョッパ回路の前記インダクタ及び前記第1逆流防止素子を経由せずに、前記入力端と前記出力端とをバイパス接続し、前記入力端から前記出力端に向かう方向にのみ導通可能な第2逆流防止素子が直列に接続され、インダクタを含まないバイパス回路と、を備えている。
本発明の電源装置によると、昇圧動作の開始前に直流入力電圧が印加された際に、バイパス回路を介してコンデンサが充電されるため、チョッパ回路に電流が流れるのが抑制され、チョッパ回路のインダクタとコンデンサでLC共振が生じにくくなる。したがって、電源装置を構成する部品に対して、LC共振による過電圧に対応した耐圧の高い部品を用いる必要がなく、汎用性の安価な部品を用いることができ、コストを低減することができる。また、出力端に接続される負荷をLC共振による過電圧で損傷することがなく、安全性や信頼性を高くすることができる。
また、仮に、バイパス回路に第2逆流防止素子が接続されていないとすると、第1スイッチング素子のスイッチング動作が開始され、昇圧動作が開始し、直流出力電圧が直流入力電圧を上回ったときに、バイパス回路を介して出力端のコンデンサから入力端側に電流が逆流して、入力端と出力端が短絡してしまい、昇圧動作に支障をきたしてしまう。そこで、バイパス回路に第2逆流防止素子を設けることで、バイパス回路を介した逆流を防止して、昇圧動作を確実に行うことができる。
このように、チョッパ回路にLC共振を発生させる原因となる電流が流れるのを抑制して、LC共振により出力端に過電圧が出力されるのを防止することができる。このとき、バイパス回路が安価な部品で構成可能であるため、コストを低減することができる。また、LC共振を生じにくくするために、チョッパ回路の定常的な電流経路に直列に例えば抵抗などの電流制限素子を接続するのではなく、あくまでも昇圧動作開始前の一時的にだけ通電するバイパス回路を構成している。そのため、このバイパス回路に設けられた素子の電圧降下分による電力損失はその一時的な期間に生じるだけであって定常的に発生するものではないので、バイパス回路を設けることによる電力変換効率の低下をほぼ無視することができる。また、バイパス回路によって昇圧動作開始前にインダクタに電流が流れるのを最小限に抑制できるので、インダクタに過度に磁気エネルギーが蓄積されることがなく、この過度な磁気エネルギーを無駄に消費することもなく、電力変換効率を向上させることができる。
一方、別の観点では、本発明の電源装置は、昇圧型の電源装置であって、直流入力電圧の入力端に一端が接続されたインダクタと、前記インダクタの他端と直流出力電圧の出力端との間に接続され、前記インダクタの他端から前記出力端に向かう方向にのみ導通可能な第1逆流防止素子と、前記第1逆流防止素子の上流端と基準電位との間に接続された第1スイッチング素子と、前記第1スイッチング素子を制御する制御回路と、を有するチョッパ回路と、前記第1逆流防止素子の下流端と基準電位との間に接続されたコンデンサと、前記チョッパ回路の前記インダクタ及び前記第1逆流防止素子を経由せずに、前記入力端と前記出力端とをバイパス接続し、前記制御回路により制御される第2スイッチング素子が直列に接続され、インダクタを含まないバイパス回路と、を備えている。前記制御回路は、前記第1スイッチング素子にスイッチング動作を行わせていない間、前記第2スイッチング素子をONし、前記第1スイッチング素子にスイッチング動作を行わせている間、前記第2スイッチング素子をOFFする。
本発明の電源装置によると、第1スイッチング素子によるスイッチング動作を行う前である昇圧動作の開始前に直流入力電圧が印加された際に、バイパス回路の第2スイッチング素子をONしており、バイパス回路を介してコンデンサが充電されるため、チョッパ回路に電流が流れるのが抑制され、チョッパ回路のインダクタとコンデンサでLC共振が生じにくくなる。したがって、電源装置を構成する部品に対して、LC共振による過電圧に対応した耐圧の高い部品を用いる必要がなく、汎用性の安価な部品を用いることができ、コストを低減することができる。また、出力端に接続される負荷をLC共振による過電圧で損傷することがなく、安全性や信頼性を高くすることができる。
また、仮に、第1スイッチング素子のスイッチング動作が行われ、昇圧動作が開始している間、バイパス回路の第2スイッチング素子がONされているとすると、直流出力電圧が直流入力電圧を上回ったときに、バイパス回路を介して出力端のコンデンサから入力端側に電流が逆流して、入力端と出力端が短絡してしまい、昇圧動作に支障をきたしてしまう。そこで、第1スイッチング素子のスイッチング動作が行われ、昇圧動作が開始している間、バイパス回路の第2スイッチング素子をOFFすることで、バイパス回路を介した逆流を防止して、昇圧動作を確実に行うことができる。
このように、チョッパ回路にLC共振を発生させる原因となる電流が流れるのを抑制して、LC共振により出力端に過電圧が出力されるのを防止することができる。このとき、バイパス回路が安価な部品で構成可能であるため、コストを低減することができる。また、LC共振を生じにくくするために、チョッパ回路の定常的な電流経路に直列に例えば抵抗などの電流制限素子を接続するのではなく、あくまでも昇圧動作開始前の一時的にだけ通電するバイパス回路を構成している。そのため、このバイパス回路に設けられた素子の電圧降下分による電力損失はその一時的な期間に生じるだけであって定常的に発生するものではないので、バイパス回路を設けることによる電力変換効率の低下をほぼ無視することができる。また、バイパス回路によって昇圧動作開始前にインダクタに電流が流れるのを最小限に抑制できるので、インダクタに過度に磁気エネルギーが蓄積されることがなく、この過度な磁気エネルギーを無駄に消費することもなく、電力変換効率を向上させることができる。
さらに、第2スイッチング素子はダイオードと異なり、ON時には双方向に電流を流す素子である。そのため、第1スイッチング素子のスイッチング動作を停止して、昇圧動作停止後に、第2スイッチング素子をONすることで、コンデンサの電気エネルギーをバイパス回路を介して入力端に還流することができ、入力端に別の負荷が接続されている場合には、コンデンサから還流した電気エネルギーを有効活用することができる。
また、前記第2スイッチング素子は、前記入力端から前記出力端に向かう方向にのみ導通可能な第2逆流防止素子を含んだMOSFETであることが好ましい。これによると、MOSFETは、バイポーラトランジスタと異なり電圧制御であるため、駆動に要する電力が少なくて済む。また、MOSFETは、第2逆流防止素子を含んでいるため、仮に、第1スイッチング素子によるスイッチング動作を行う前である昇圧動作の開始前に直流入力電圧が印加された際に、バイパス回路のMOSFETが何らかの理由でONせずにOFFになっていたとしても、第2逆流防止素子を介してコンデンサが充電されるため、チョッパ回路に電流が流れるのが抑制され、チョッパ回路のインダクタとコンデンサでLC共振が生じにくくなる。このように、バイパス回路に第2逆流防止素子を含むMOSFETを設けることで、LC共振にともなう制御不能な高電圧の発生を防止するという観点でのフェールセーフな電源装置を構成することができる。
また、前記第2スイッチング素子は、バイポーラトランジスタであり、前記バイパス回路は、前記第2スイッチング素子と並列に接続され、前記入力端から前記出力端に向かう方向にのみ導通可能な第2逆流防止素子をさらに有していてもよい。これによると、バイパス回路には、バイポーラトランジスタと第2逆流防止素子が並列に接続されているため、仮に、第1スイッチング素子によるスイッチング動作を行う前である昇圧動作の開始前に直流入力電圧が印加された際に、バイパス回路のバイポーラトランジスタが何らかの理由でONせずにOFFになっていたとしても、第2逆流防止素子を介してコンデンサが充電されるため、チョッパ回路に電流が流れるのが抑制され、チョッパ回路のインダクタとコンデンサでLC共振が生じにくくなる。このように、バイパス回路にバイポーラトランジスタと第2逆流防止素子並列に設けることで、やはりLC共振にともなう制御不能な高電圧の発生を防止するという観点でのフェールセーフな電源装置を構成することができる。
さらに、前記バイパス回路には、電流制限素子がさらに直列に接続されていることが好ましい。これによると、バイパス回路を介してコンデンサを充電する際に流れる電流が過大となって、第2逆流防止素子や入力端に接続された電源が損傷するのを防止することができる。
加えて、前記バイパス回路の有する抵抗成分と前記コンデンサの静電容量との時定数は、前記制御回路により前記第1スイッチング素子がスイッチング動作を行っていない状態における前記チョッパ回路の有する抵抗成分と前記コンデンサの静電容量との時定数(具体的には、チョッパ回路を構成するインダクタ及び第1逆流防止素子の等価的な抵抗と、コンデンサとで求まる時定数)以下であることが好ましい。これによると、チョッパ回路を介してコンデンサを充電するよりも、バイパス回路を介してコンデンサを充電する速度が速くすることができ、LC共振をより生じにくくすることができる。
チョッパ回路にLC共振を発生させる原因となる電流が流れるのを抑制して、LC共振により出力端に過電圧が出力されるのを防止することができる。このとき、バイパス回路が安価な部品で構成可能であるため、コストを低減することができる。また、LC共振を生じにくくするために、直列に例えば抵抗などの電流制限素子を接続するのではなく、バイパス回路を構成している。そのため、このバイパス回路に設けられた素子の電圧降下分による電力損失は一時的に生じるだけであって定常的に発生するものではないので、バイパス回路を設けることによる電力変換効率の低下をほぼ無視することができる。また、バイパス回路によって昇圧動作開始前にインダクタに電流が流れるのを最小限に抑制できるので、インダクタに過度に磁気エネルギーが蓄積されることがなく、この過度な磁気エネルギーを無駄に消費することもなく、電力変換効率を向上させることができる。
本発明の第1実施形態に係る電源回路の回路図である。
本発明の第1実施形態に係る電源回路の第1シミュレーション回路図である。
図2の第1シミュレーション回路図における波形図である。
本発明の第1実施形態に係る電源回路の第2シミュレーション回路図である。
図4の第2シミュレーション回路図における波形図である。
本発明の第2実施形態に係る電源回路の回路図である。
図6のバイパス経路に配置されたMOSFETの周辺回路図である。
本発明の第2実施形態に係る電源回路の第3シミュレーション回路図である。
図8の第3シミュレーション回路図における波形図である。
図7のバイパス経路に配置されたMOSFETに代わってトランジスタで構成したときのトランジスタの周辺回路図である。
従来例における電源回路の回路図である。
従来例における電源回路の第4シミュレーション回路図である。
図12の第4シミュレーション回路図における波形図である。
従来例における電源回路の第5シミュレーション回路図である。
図14の第5シミュレーション回路図における波形図である。
従来例における電源回路の第6シミュレーション回路図である。
図16の第6シミュレーション回路図における波形図である。
<第1実施形態>
次に、本発明の第1実施形態について説明する。本実施形態は、直流電源と接続されて、直流電源から入力された低電圧の入力電圧を昇圧し、高電圧の出力電圧として負荷に供給する昇圧型のスイッチング電源回路に本発明を適用した一例である。図1は、本発明の第1実施形態に係る電源回路の回路図である。
図1に示すように、電源回路10(電源装置)は、電源11により発生した低電圧の入力電圧Vccを昇圧して、高電圧の出力電圧Voとして負荷R10に供給しており、インダクタL10と、2つのダイオードD10(第1逆流防止素子)、D11(第2逆流防止素子)と、Nチャネル型のMOSFET Q10(第1スイッチング素子)と、制御回路12と、コンデンサC10と、抵抗R11(電流制限素子)と、を有している。
インダクタL10は、電源11のプラス側に一端が接続されている。ダイオードD10は、カソードがインダクタL10の他端と接続され、アノードが負荷R10のプラス側(出力電圧Voの出力端のプラス側)に接続されている。MOSFET Q10は、ドレインがダイオードD10のカソードに接続され、ソースがグランドGND(基準電位)と接続されている。制御回路12は、MOSFET Q10のゲートに接続されている。コンデンサC10は、ダイオードD10のアノードとグランドGNDとの間に接続されている。ダイオードD11は、カソードがインダクタL10の一端に接続されている。抵抗R11は、ダイオードD11のアノードと負荷R10のプラス側に接続されている。
このように、電源11のプラス側と負荷R10のプラス側とを結ぶ経路は、インダクタL10とダイオードD10が直列に接続された本経路15と、この本経路15に対して分岐したダイオードD11と抵抗R11が直列に接続されたバイパス経路16の2つの経路からなる。なお、本実施形態におけるバイパス経路16とこのバイパス経路16に設けられたダイオードD11及び抵抗R11が、本発明におけるバイパス回路に相当する。
そして、制御回路12は、MOSFET Q10のゲートに入力される電圧を制御して、MOSFET Q10のON/OFF動作を制御しており、出力電圧Voが所定値となるように、MOSFET Q10にON/OFF動作を繰り返すスイッチング動作を行わせる。
この電源回路10による昇圧動作は以下のように行う。
(1)まず、電源回路10に電源11から入力電圧Vccが印加される。この電源回路10への入力電圧Vccの印加は、電源回路10に常時ONの電源11を接続する場合、及び、OFFの電源11を電源回路10に接続した後、ONする場合を含んでいる。このとき、制御回路12によりMOSFET Q10のゲートには、電圧が印加されておらず、MOSFET Q10は、OFFとなっている。
(2)そして、電源回路10に入力電圧Vccが印加されると、本経路15のインダクタL10及びダイオードD10を経由して、コンデンサC10の充電が開始される。また、これに加えて、バイパス経路16のダイオードD11及び抵抗R11を経由してコンデンサC10の充電が行われる。すなわち、2つの経路を経由してコンデンサC10の充電が行われる。このとき、本経路15の時定数に対して、バイパス経路16の時定数を小さく設定することで、バイパス経路16に多くの電流が流れ、本経路15よりもバイパス経路16を経由してコンデンサC10が急速に充填される。
(3)すると、バイパス経路16を経由したコンデンサC10の充電により、コンデンサC10の両端電圧が急速に電源11の入力電圧Vccに接近することになる。そして、インダクタL10及びダイオードD10を直列接続した本経路15の両端の電圧がどちらもほぼ入力電圧Vccとなり、コンデンサC10の両端電圧との差が小さくなるため、インダクタL10及びダイオードD10からの充電は小さくなり、インダクタL10に流れる電流(磁束の変化量)も少なくなる。結果としてインダクタL10とコンデンサC10でのLC共振は生じないか、ごく微弱なものに留まる。
(4)したがって、制御回路12が、MOSFET Q10をスイッチング制御して昇圧動作を開始するまで、電源回路10の出力電圧Voが入力電圧Vcc以上の過電圧になることを抑制し、LC共振が生じることなく、入力電圧Vccと同等もしくは近傍の値に抑えられる。
このように、本実施形態は、電源11の電圧印加の初期状態などの過渡応答時において電源回路10でインダクタL10とコンデンサC10によるLC共振が生じる前に、バイパス経路16によりコンデンサC10を先行して急速に充電し、LC共振の原因となる本経路15へ流れる電流を抑圧することで、出力電圧Voが電源11の入力電圧Vcc以上の過電圧とならないようにしている。
なお、バイパス経路16にダイオードD11を設けるのは、上述したようにコンデンサC10を充電した後に、制御回路12及びMOSFET Q10が駆動して、昇圧動作が開始されると、コンデンサC10の両端電圧、すなわち出力電圧Voは電源11の入力電圧Vccを上回る。その場合に、コンデンサC10から電源11へ電流が逆流するのを防ぐためである。
仮に、バイパス経路16にこのダイオードD11が設けられていない場合、出力電圧Voは電源11の入力電圧Vccと抵抗R11を介して接続されることになるが、抵抗R11は後述するように必要最小限の値とすることが望ましいことを鑑みると、出力電圧Voと入力電圧Vccは実質的にはほぼ短絡された形になるので、昇圧動作に支障を来たす。このように、逆流防止素子としてダイオードD11を用いることで、安価且つ容易にバイパス経路16を介した電流の逆流を防止し、昇圧動作への支障を防ぐことができる。
また、抵抗R11は、コンデンサC10を充電する際の電流が過大となって、ダイオードD11もしくは電源11が損傷するのを防ぐために電流を制限している。なお、抵抗R11の抵抗値を大きくすることで、仮に、バイパス経路16にダイオードD11を設けていない場合に、上記したように出力電圧Voと電源11の入力電圧Vccが短絡するのを防止することは可能であるが、バイパス経路16の本来の目的であるコンデンサC10へ迅速に電流を流し、迅速に充電を行うという観点から逸脱したものとなる。すなわち、抵抗R11は、ダイオードD11もしくは電源11が損傷するのを防ぐことが可能な最小の抵抗値とすることが好ましい。
次に、一例として、PowerSIM社製のシミュレーションソフトウェアPSIMを用いて、上述したようにLC共振が抑制されたことを実証するためにシミュレーションを行う。以下に説明するシミュレーションは、昇圧動作を行う前の状態である。図2は、本発明の第1実施形態に係る電源回路の第1シミュレーション回路図である。図3は、図2の第1シミュレーション回路図における波形図である。
図2に示すように、シミュレーションを行う第1シミュレーション回路は、電源回路10による昇圧動作の開始前には不必要な素子を取り去っている。具体的には、電源回路10による昇圧動作の開始前には、MOSFET Q10はOFF状態であり、不必要なので取り去る。また、MOSFET Q10を制御する制御回路12も不必要なので取り去る。そして、負荷R10は十分軽く、無負荷状態と仮定する。その上で、各素子の回路定数をインダクタL10のインダクタンス:22[μH]、コンデンサC10の静電容量:100[μF]、ダイオードD10の順方向電圧降下:0.5[V]、電源11の入力電圧Vcc:10[V]、ダイオードD11の順方向電圧降下:0.5[V]、抵抗R11の抵抗値:0.1[Ω]として、シミュレーションを行った結果の波形を図3に示す。
図3の上段には、本経路15のダイオードD10に流れる電流I1の波形と、バイパス経路16のダイオードD11に流れる電流I2の波形、下段には、電源11の入力電圧Vccの波形と、インダクタL10の両端電圧V1の波形と、出力電圧Vo(コンデンサC10の両端電圧)の波形とを示している。図3に示すように、電源11による入力電圧Vccの印加直後(時間=0)近傍でバイパス経路16を経由してダイオードD11には大きな電流I2が流れており、これにともない出力電圧Vo、すなわちコンデンサC10の両端電圧も急激に増大している。
このとき、インダクタL10にも電流が流れ、それにともなってインダクタL10とコンデンサC10とでLC共振をわずかに生じているが、インダクタL10の両端電圧は2[V]程度の小さな値に収まっている。これは上述したように、バイパス経路16のダイオードD11及び抵抗R11によってコンデンサC10が急速に充電されたためである。その結果、出力電圧Voは約11[V]に収まっており、ダイオードD11及び抵抗R11が配置されたバイパス経路16が設けられていない従来技術の電源回路で発生していた電源11の入力電圧Vccの2倍近い20[V]近傍にまで至ってはいない(図11〜13参照)。
なお、上述したシミュレーション回路ではダイオードD11に流れる電流は、時間=0近傍で80[A]以上に至っているが、このような大電流が流れるのは電源11によって入力電圧Vccを印加した瞬間のみである。通常、ダイオードのような電力素子には短時間における(過渡的な)定格が定義されている。その許容値、例えば通電電流の定格は、連続的な定格に比べて大きな値が定義されている。したがって、この過渡的な電流が定常的に流れるものとしてダイオードD11や抵抗R11を選定する必要はなく、過渡的な特性として許容出来るものであればそれを選定すればよく、汎用的な部品を使用することができ、コストを低減することができる。
あるいは、コンデンサC10の両端電圧、すなわち出力電圧Voにおいて、若干大きめの過渡電圧が許容可能であれば、バイパス経路16の抵抗R11の抵抗値を増大させることで、ダイオードD11に流れる過渡的な電流を抑制することができる。
なお、上述した第1シミュレーション回路では、負荷R10を無負荷状態、すなわちLC共振により出力電圧Voが一番上昇しやすい条件の回路においてシミュレーションを行ったが、次では、図2の第1シミュレーション回路に10[Ω]の負荷R10を接続した場合の第2シミュレーション回路におけるシミュレーションを行う。図4は、本発明の第1実施形態に係る電源回路の第2シミュレーション回路図である。図5は、図4の第2シミュレーション回路図における波形図である。
図5に示すように、図4に示す第2シミュレーション回路では、出力電圧Voは負荷R10による電力消費があるため、電源11の入力電圧Vccより約1[V]程度超過するものの、速やかに減衰して入力電圧Vcc以下に収束している。したがって、負荷R10を有する場合においても、LC共振による過度な出力電圧Voの供給は小さく抑えられており、バイパス経路16によるコンデンサC10への充電によるLC共振の抑制効果はやはり大きい。
なお、上述したように、第1実施形態において、バイパス経路16を構成する素子の特性については、電源11からコンデンサC10に至るまでのバイパス経路16のダイオードD11や抵抗R11の有する抵抗成分とコンデンサC10で定まる時定数の値を、本経路15のインダクタL10のインダクタンス及びダイオードD10のON抵抗値とコンデンサC10で定まる時定数よりも小さくする。これにより、バイパス経路16を経由してコンデンサC10を充電する速度の方が、本経路15を経由してコンデンサC10を充電する速度より高速であるように設定しておけばよい。
しかしながら、完全にこの条件が満たされなくとも、バイパス経路16と本経路15のそれぞれ経由する充電速度の差異によらず、少なからずバイパス経路16を経由してコンデンサC10に充電が行われれば、少なくともLC共振によるコンデンサC10への過剰な電圧の充電は最低限に抑えられ、負荷R10の損傷などを防止することができる。
例えば、仮に、電源回路10にバイパス経路16が設けられていない場合、コンデンサC10には最大で入力電圧Vccの2倍の電圧が充電される。これに対して、バイパス経路16を設けていれば、たとえLC共振が生じたとしても、そのピーク電圧が入力電圧Vccの数割ないしは数パーセント増しで収まれば、負荷R10などの損傷を防止することができる。
なお、本実施形態におけるバイパス経路16でLC共振が効果的に抑圧できるのは、バイパス経路16にインダクタを設けずに、バイパス経路16からの充電がいわゆるCR(コンデンサと抵抗)回路での充電であって非振動的なものであるからである。LC共振による(元来振動的な)充電電流はインダクタL10の影響で電源11の電圧の立ち上がりより遅延する。これに対して、バイパス経路16での充電は電源11からの入力電圧Vccの印加に際して遅延なく開始され、コンデンサC10が充電されていない、すなわち電源11との電圧差が大きいときほど充電電流は大きく、速やかにコンデンサC10を充電する。
一方、LC共振を生じるために必要なインダクタL10への磁気エネルギーは、インダクタL10の両端電圧及び時間が大きいほど大きくなる。しかしながら、本実施形態によれば、コンデンサC10をほぼ入力電圧Vccまで先に充電するため、インダクタL10の両端電圧は小さくなる。したがって、入力電圧Vccが印加された直後にインダクタL10の保有する磁気エネルギーも小さく抑えられ、コンデンサC10への充電電圧は低く抑えることができる。
このように、本経路15にLC共振を発生させる原因となる電流が流れるのを抑制して、LC共振が生じて負荷R10に過電圧が出力されるのを防止することができる。したがって、負荷R10を過電圧で損傷することがなく、安全性や信頼性を高くすることができる。また、電源回路10を構成する部品に対して、LC共振にともなう過電圧に対応した耐圧の高い部品を用いる必要がなく、汎用性のある安価な部品を用いることができ、さらに、ダイオードD11や抵抗R11を含むバイパス経路16自体も安価な部品で構成可能であるため、コストを低減することができる。
具体的には、例えば、LC共振で出力電圧Vo=24Vまで上昇するようなことがある場合には、最低限耐圧25Vの製品、実用的には耐圧35V以上の製品が必要になる。そして、耐圧の高い製品になるにしたがい、コストも増大してしまう。しかしながら、LC共振を防止して、入力電圧Vcc=12V、出力電圧Vo=15Vとすれば、コンデンサC10は最低限耐圧16Vの製品、実用的には耐圧25Vの製品で十分となり、コストを低減することができる。
さらに、LC共振を生じにくくするために、本経路15中に直列に例えば抵抗などの電流制限素子を接続するのではなく、バイパス経路16を構成している。そのため、このバイパス経路16に設けられた素子の電圧降下分による電力損失は一時的に生じるだけであって定常的に発生するものではないので、バイパス経路16を設けることによる電力変換効率の低下をほぼ無視することができる。また、バイパス経路16によって昇圧動作開始前にインダクタに電流が流れるのを最小限に抑制できるので、インダクタL10に過度に磁気エネルギーが蓄積されることがなく、この過度な磁気エネルギーを無駄に消費することもなく、電力変換効率を向上させることができる。
なお、本実施形態において、電源回路10を構成する素子のうち、バイパス経路16に配置されたダイオードD11と抵抗R11、並びに、コンデンサC10を除く、昇圧動作に係る素子であるインダクタL10と、ダイオードD10と、Nチャネル型のMOSFET Q10と、制御回路12が、本発明におけるチョッパ回路に相当する。
<第2実施形態>
次に、本発明の第2実施形態について説明する。なお、第1実施形態と同様の機能を有する構成要素については説明を省略し、同一符号を付加する。図6は、本発明の第2実施形態に係る電源回路の回路図である。図6に示すように、第2実施形態における電源回路20のバイパス経路26では、第1実施形態におけるバイパス経路16のダイオードD11がMOSFET Q20となっているだけでその他の構成については同様である。
この電源回路20のMOSFET Q20(第2スイッチング素子)は、Pチャネル型のMOSFETであり、図6のバイパス経路26の左方から右方に向かう方向に素子構造に起因したボディダイオード(第2逆流防止素子)を有している。そして、MOSFET Q20は、ゲートが制御回路22に接続されており、MOSFET Q10と同様に動作タイミングは異なるがスイッチ素子として機能する。具体的には、制御回路22は、MOSFET Q10にスイッチング動作を行わせていない間、MOSFET Q20をONするように制御し、MOSFET Q10にスイッチング動作を行わせている間、MOSFET Q20をOFFするように制御する。
次に、このバイパス経路26に配置されたMOSFET Q20の周辺回路について説明する。図7は、図6のバイパス経路に配置されたMOSFETの周辺回路図である。図7に示すように、MOSFET Q20は、Pチャネル型であり、制御回路22からのON/OFF制御信号は抵抗R21を介してゲートに加えられる一方、同じくゲートは抵抗R20を介して電源21に接続されている。抵抗R22は制御回路22からOFF制御信号(コンデンサC10側の電圧値に近付く方向の信号)が与えられた場合に、MOSFET Q20をOFFするためのバイアス抵抗である。
これら各素子の定数は、制御回路22が駆動して昇圧動作を開始する際に、MOSFET Q20に対してOFF状態となり、且つ、昇圧動作の停止、制御回路22のリセット中または直後などのように昇圧動作を行う必要が無い、または、行えないときにON状態となるように設定する。電源21の電圧はプラス、マイナス、または0(GND)のいずれの値でもよく、上述した条件を満たし、且つ、MOSFET Q20が損傷しない範囲であればどのように選択してもよい。抵抗R20、R21、R22も同様であり、電源21を含めてMOSFET Q20のON/OFF条件を満たし、且つ、MOSFET Q20が損傷しない範囲であればどのように選択してもよく、要否を含めて随意に設計すれば良い。
また、制御回路22からのON/OFF制御信号のレベルが数[V]と低いのに対して、電源11や昇圧動作後のコンデンサC10の電圧が数十[V]以上もの高電圧になる場合、MOSFET Q20のゲート電圧が、ソース電圧に対して低くなりすぎ、MOSFET Q20のゲートと、ドレインまたはソースとの耐圧を超過したり、逆に制御回路22がMOSFET Q20をOFFしようとしてもゲートの電圧が十分に上昇せずOFFしきれない可能性がある。その場合には、図7の破線で示した位置に定電圧を得るためにツエナーダイオードD20を挿入してもよい。
図6及び図7に示すように、Pチャネル型のMOSFET Q20は、MOSFETの構造に由来するダイオード(ボディダイオード)がドレインからソースに向かう方向に存在する。これによって、仮に、制御回路22の故障などにともなう動作異常により、電源11から入力電圧Vccが印加された時点で、制御回路22からMOSFET Q20へOFF制御信号がきた場合においても、上述した第1実施形態と同様に、電源11からコンデンサC10へのボディダイオードを経由したバイパス経路26が構成されるので、LC共振による過電圧の発生を防止することができる。なお、MOSFET Q20に加えて、別途ダイオードをこのボディダイオードと同方向に接続してもよい。
このとき、バイパス経路26における電圧降下は、通常、MOSFET Q20を通過する場合より大きくなるので、ダイオードまたはボディダイオードでの電力損失は若干大きくなる。しかしながら、コンデンサC10への充電は瞬時に終了するため大きな差異はない。このように、バイパス経路26にボディダイオードを含むMOSFET Q20を設けることで、バイパス経路26の動作、すなわちコンデンサC10への速やかな充電によるLC共振の抑圧を、MOSFET Q20が正常に動作しなかった場合でも実現できる、フェールセーフな電源回路20を構成することができる。
さらに、電源11から入力電圧Vccが印加されると、第1実施形態と同様に、バイパス経路26を経由してコンデンサC10へ充電が行われる。しかしながら、この第2実施形態では、バイパス経路26に、一方向だけ電流を導通するダイオードではなく、双方向に電流を導通するMOSFET Q20を設けることで、第1実施形態例よりもなお一層優れた特性を示す。具体的に、以下に説明する。
図8は、本発明の第2実施形態に係る電源回路の第3シミュレーション回路図である。図9は、図8の第3シミュレーション回路図における波形図である。第3シミュレーション回路は、第1実施形態に係る第1シミュレーション回路と同様のシミュレーション回路である。各素子の数値は、上述した第1実施形態と同一である。なお、MOSFET Q20のON抵抗は、抵抗R11に含まれるものとして考え、MOSFET Q20のボディダイオードの順方向電圧は、0.5[V]としている。
図9に示すように、無負荷でLC共振による過電圧が発生しやすい条件であるにも関わらず、出力電圧Voは、電源11による入力電圧Vccの印加(時間=0)直後でもほぼ入力電圧Vccと合致しており、過電圧は極めて小さい。これは、バイパス経路26によって、コンデンサC10を迅速に充電するとともに、過電圧による電気的エネルギーを電源11へと還流しているためである。すなわち、過渡状態でわずかに発生するLC共振による過渡電圧をも、この第2実施形態ではより一層抑圧することができる。
なお、当然のことではあるが、制御回路22が電源11からの入力電圧Vccの印加を検知し、昇圧動作を開始する前には、制御回路22はこのバイパス経路26のMOSFET Q20をOFFにして、昇圧後の出力が電源11と短絡しない、また、電流がバイパス経路26を介して逆流しないように制御している。このように、MOSFET Q20を用いて、MOSFET Q10のスイッチング動作には、MOSFET Q20をOFFすることで、容易にバイパス経路26を介した逆流を防止することができる。
さらに、この第2実施形態では別の利点が生じる。それは、昇圧動作を行って、負荷R10に電力を供給していた後、負荷R10に印加される電圧を速やかに電源11へ還流できる点にある。
例えば、負荷R10が単純な抵抗ではなく、LED(発光ダイオード)のように発光のために所定の閾値電圧を有しており、それ以下の電圧だとほとんど電流が流れないようなものであったとしても、この第2実施形態では、負荷R10に接続されたコンデンサC10の電気エネルギーを電源11に還流できる。
したがって、電源11に負荷R10とは異なる別の負荷が接続されている場合には、その負荷へとコンデンサC10の電気エネルギーを還流し、有効に活用することができる。あるいは何らかの要因で昇圧動作の停止の際に過電圧が発生したとしても、同じ経路を通じて電源11へと還流される。
これらの利点を活かすためには、昇圧動作が不要になった時点で、制御回路22は、昇圧用のMOSFET Q10をOFFしつつ、このバイパス用のMOSFET Q20をONさせればよい。
次に、前記実施形態に種々の変更を加えた変更形態について説明する。但し、前記実施形態と同様の構成を有するものについては、同じ符号を付して適宜その説明を省略する。
第2実施形態においては、バイパス経路26に配置されるスイッチ素子としてMOSFET Q20を例に挙げたが、MOSFET Q20に代わって、バイポーラトランジスタを用いてもよい。また、バイポーラトランジスタは、対応した回路構成にすればPNP型でもNPN型でも用いることができる。図10は、図7のバイパス経路に配置されたMOSFETに代わってトランジスタで構成したときのトランジスタの周辺回路図である。
本変形例は、バイパス経路26に図6及び図7に示す第2実施形態のMOSFET Q20に代わって、PNP型のバイポーラトランジスタQ21を配置している。さらに、バイポーラトランジスタQ21(第2スイッチング素子)のコレクタからエミッタに向かう方向にダイオードD21(第2逆流防止素子)が並列接続されている。これにより、第2実施形態のMOSFET Q20と同様に、バイポーラトランジスタQ21がONしている際には、電流をドレインとソース間で両方向に流すことができ、第2実施形態と同様の効果を得ることができる。ただし、MOSFETは、バイポーラトランジスタと異なり電圧制御であるため、駆動に要する電力が少なくて済み、消費電力を低減することができる。なお、本実施形態における
また、上述した実施形態及び変形例においては、電源から発生した直流の低電圧を昇圧して、直流の高電圧を負荷に供給していたが、電源回路に入力される直流電圧は、電源から直接発生した電圧に限らず、交流電源から発生した交流電圧を整流回路により整流して、整流された直流電圧を電源回路に入力してもよい。
さらに、上述した実施形態及び変形例においては、バイパス経路に電流制限用の抵抗R11を設けていたが、電流制限機能を有する素子であれば、定電流ダイオードなどいかなる素子であってもよい。また、この電流制限素子は、ダイオードD11や電源11がこの充電時の電流に対する耐量を有している場合には省略してもよい。
また、上述した第2実施形態及び変形例においては、バイパス経路に設けられたスイッチング素子として、MOSFETやバイポーラトランジスタを例に挙げて説明したが、昇圧用のMOSFET Q10にスイッチング動作を行わせていない間、バイパス経路を導通させて、MOSFET Q10にスイッチング動作を行わせている間、バイパス経路を遮断させることが可能なスイッチング素子であれば、いかなる素子であってもよい。
さらに、上述した第1実施形態においては、本経路15のインダクタL10とダイオードD10をバイパスするようにバイパス経路16を構成していたが、バイパス経路16は、少なくともLC共振の原因となる本経路15のインダクタL10をバイパスするように構成されていればよい。したがって、例えば、図1に示すような電源回路10においては、バイパス経路16の下流端は、ダイオードD10のカソードではなく、インダクタL10とダイオードD10のアノードとの接続点に接続されていてもよい。
10、20 電源回路
11 電源
16、26 バイパス経路
C10 コンデンサ
D10、D11、D21 ダイオード
L10 インダクタ
Q10、Q20 MOSFET
R11 抵抗
GND グランド
Vcc 入力電圧
Vo 出力電圧