JP2006296179A - キャパシタの蓄電装置、及びその充放電方法 - Google Patents

キャパシタの蓄電装置、及びその充放電方法 Download PDF

Info

Publication number
JP2006296179A
JP2006296179A JP2005181475A JP2005181475A JP2006296179A JP 2006296179 A JP2006296179 A JP 2006296179A JP 2005181475 A JP2005181475 A JP 2005181475A JP 2005181475 A JP2005181475 A JP 2005181475A JP 2006296179 A JP2006296179 A JP 2006296179A
Authority
JP
Japan
Prior art keywords
capacitor
voltage
terminal
storage device
power storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005181475A
Other languages
English (en)
Inventor
Umeo Oshio
梅夫 押尾
Yoshiaki Sano
芳昭 佐野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macnica Inc
Original Assignee
Macnica Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macnica Inc filed Critical Macnica Inc
Priority to JP2005181475A priority Critical patent/JP2006296179A/ja
Publication of JP2006296179A publication Critical patent/JP2006296179A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electric Double-Layer Capacitors Or The Like (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)

Abstract

【課題】
従来の電気二重層キャパシタＣ１〜Ｃ３の蓄電装置は、キャパシタが満充電になると充電電流は全て損失電力となる。同時にキャパシタのばらつきで取り出すことができるエネルギーが制限される。また、キャパシタの容量値ばらつきに伴う充放電電圧の相違によりキャパシタの寿命にばらつきが発生する。
【解決手段】
各キャパシタの充放電電圧を充放電電圧設定回路１０５で監視し、満充電時には充電電流を電圧追従機能付充放電制御回路１０６〜１０８、トランスＫ１〜Ｋ３、ダイオードＤ１１〜Ｄ１３を経由して他のキャパシタの充電電流として戻し、放電時には放電電力が余っているキャパシタから電圧追従機能付充放電制御回路１０６〜１０８を経由して負荷電流として余分に放電させる。これにより各キャパシタの充電能力を１００％利用する。また、各キャパシタの電圧値が高電圧領域で揃えることができ、各キャパシタの寿命を揃えることができる。
【選択図】 図１

Description

本発明は、直列接続した複数キャパシタを蓄電体とする蓄電装置に係り、特にキャパシタの充放電時の電力損失を低減し、かつ、各キャパシタにかかる充放電電圧を各キャパシタの容量値バラツキに依存しない様に制御し各キャパシタにかかる電圧を均一化することで各キャパシタの寿命を揃えることができる蓄電装置に関する。
キャパシタのなかでも電気二重層キャパシタは、急速充電が可能、瞬時大電流の取り出しが可能、長寿命であるなどの特長があるので、この特長を利用した各種機器が開発されている。特開２００２−１７００１号公報（特許文献１）は電気二重層キャパシタをハイブリッド電気自動車に利用した例として挙げることができる。また、瞬時大電流の取り出しが可能な点を利用してウォームアップ時間を短縮した複写機なども発売されている。
電気二重層キャパシタはＮｉ水素２次電池やＬｉイオン２次電池などに比べ質量エネルギー密度が低い点が難点であったが、この点も改良が進められている。「蓄電革命」NIKKEI ELECTRONICS 2003.12.8 P99-121（非特許文献１）によれば、質量エネルギー密度を従来の約１０倍に向上した電気二重層キャパシタが紹介されている。したがって今後電気二重層キャパシタを利用した製品の開発にますます弾みがつくと予想される。
図１３は、特許文献１、非特許文献１などの従来技術で使用されている電気二重層キャパシタの蓄電装置を簡略化して代表例を記載したものである。
図１３において、Ｃ１,Ｃ２,・・・,Ｃnは電気二重層キャパシタを示す。ＥＱ1,ＥＱ2,・・・,ＥＱnは電気二重層キャパシタＣ１,Ｃ２,・・・,Ｃnのそれぞれの電圧をモニタして、電気二重層キャパシタＣ１,Ｃ２,・・・,Ｃnの充電電圧をキャパシタの絶対最大定格電圧を越えない様にするための電圧均等化回路である。４は電気二重層キャパシタＣ１,Ｃ２,・・・,Ｃnを充電するための電流源である。５は電気二重層キャパシタＣ１,Ｃ２,・・・,Ｃnが未充電時にＯＮし、満充電になったらＯＦＦするスイッチである。６はプラス出力端子、７はマイナス出力端子を示す。
上記スイッチ５をＯＮ／ＯＦＦするため、ヒステリシス特性を有する電圧検出器が設けられている。この電圧検出器は比較器８、電圧Ｖsの基準電源９、抵抗１０〜１３で構成されている。この電圧検出器のヒステリシス特性により、図１４に示すように、電気二重層キャパシタＣ１,Ｃ２,・・・,Ｃnの直列体全体の充電電圧の上限値Ｖref1と下限値Ｖref2が設定される。電気二重層キャパシタの直列体全体の充電電圧が上限値Ｖref1を上回ると比較器８の出力はHigh電圧（論理”１”）となり、このときスイッチ５はＯＦＦする。また下限値Ｖref2を下回ると比較器８の出力はLow電圧（論理”０”）となり、スイッチ５がＯＮするように構成されている。上限値Ｖref1と下限値Ｖref2は抵抗１０〜１３の抵抗値で調整できる。このヒステリシス特性を有する電圧検出器は従来技術としてよく知られたものであるから詳細説明は省略する。
そして、電気二重層キャパシタＣ１,Ｃ２,・・・,Ｃnの直列体全体の充電電圧が下限値Ｖref2を下回ったことを上記電圧検出器が検出して、スイッチ５がＯＮすると、電気二重層キャパシタＣ１,Ｃ２,・・・,Ｃnは電流源４で充電される。また、電気二重層キャパシタＣ１,Ｃ２,・・・,Ｃnの直列体全体の充電電圧が上限値Ｖref１を上回ったことを上記電圧検出器が検出して、スイッチ５がＯＦＦすると、電気二重層キャパシタＣ１,Ｃ２,・・・,Ｃnの充電は停止する。
図１５の（ａ）は電気二重層キャパシタの直列体全体の電圧、（ｂ）は比較器８の出力、（ｃ）はスイッチ５のＯＮ／ＯＦＦ状態を示したものである。時間t10でプラス出力端子６、マイナス出力端子７に接続された負荷がＯＮし負荷電流が流れると、電気二重層キャパシタＣ１,Ｃ２,・・・,Ｃnは放電を開始して電圧が降下する。時間t11で電気二重層キャパシタの直列体全体の電圧がＶref2に達すると比較器８の出力がLow電圧になり、これによりスイッチ５はＯＮする。すると電気二重層キャパシタＣ１,Ｃ２,・・・,Ｃnは電流源４による充電が開始される。時間t12で電気二重層キャパシタの直列体全体の電圧がＶref1に達すると比較器８の出力がHigh電圧になり、充電は停止する。これに伴って電気二重層キャパシタＣ１,Ｃ２,・・・,Ｃnの電圧は降下していく。このような動作により、電気二重層キャパシタの直列体全体の電圧はＶref1とＶref2の間の電圧に保たれる。なお、Ｖref1とＶref2の比率の一例を挙げると、Ｖref2／Ｖref1≒0.2である。このように、電圧が大きく変化するため、この蓄電装置を電圧源として使用する場合には出力側に所定電圧に変換するＤＣ／ＤＣコンバータなどが設けられる。
ところで、電圧均等化回路ＥＱ1,ＥＱ２,・・・,ＥＱnが無い場合、複数個の直列に接続された電気二重層キャパシタＣ１,Ｃ２,・・・,Ｃnは、静電容量値やリーク電流にばらつきがあるため、各電気二重層キャパシタの充電電圧にばらつきが発生する。このばらつきにより、過充電、未充電キャパシタが混在してしまうことになる。また、未充電キャパシタを充電するために流し続ける充電電流により過充電になる電気二重層キャパシタの寿命が短くなる影響が出る。そこで、この問題を解決するために、図１３に示したように、過充電防止のため充電電圧の上限を一定値に抑えるように電圧均等化回路ＥＱ1,ＥＱ２,・・・,ＥＱnを電気二重層キャパシタに並列に接続しているのである。
この電圧均等化回路ＥＱ1,ＥＱ２,・・・,ＥＱnの更に詳細な回路を従来技術の一例として図１６に示す。図１６において、直列接続された電気二重層キャパシタＣ１〜Ｃnの１つを代表してＣxと表示してある。電圧均等化回路ＥＱ1,ＥＱ２,・・・,ＥＱnは比較器２０、ＮＭＯＳトランジスタ２１、電圧Ｖrefpの比較電圧用電源２２で構成されている。
電気二重層キャパシタＣxが充電されて電圧が上昇して行きＶrefpに達したとき比較器２０は出力を反転させＮＭＯＳトランジスタ２１を導通させる。今までＣxを電流源で充電していた電流は、ＮＭＯＳトランジスタ２１の導通とともにＮＭＯＳトランジスタ２１へ流れるようになり、電気二重層キャパシタＣxの充電電圧はＶrefpに制限される。これにより複数個の直列に接続された電気二重層キャパシタのそれぞれの電圧は、全てＶrefpに制限されることになる。したがって電気二重層キャパシタＣxの充電電圧が耐圧を超えるのを防止することができる。
特開２００２−１７００１号公報 蓮田宏樹、淺川直樹、「蓄電革命」NIKKEI ELECTRONICS 2003.12.8 P99-121
上記従来技術には次の４つの問題がある。
（イ） 図１６の回路に示す様に、従来技術においては電気二重層キャパシタＣxへの充電電圧がＶrefpになると充電電流は全てＮＭＯＳトランジスタ２１に流れ、このときＮＭＯＳトランジスタ２１のソース、ドレイン間電圧はＶrefpが印加される。したがってＮＭＯＳトランジスタ２１において、〔充電電流Ｉ〕×Ｖrefp×ｔの損失電力が発生する。このため、全体としての蓄電効率が大きく悪化するとともに、この蓄電損失は発熱となるため、大きな放熱器を必要とし、冷却が必要になるなどの問題が発生する。
（ロ） また、図１３に示す回路で電気二重層キャパシタＣ１〜Ｃｎにばらつきがあると、最小の静電容量値を持ったものが早く満充電になり大容量になるほど遅く満充電に至るということが充放電を繰り返すたびに発生することになる。この様子を図１７に示した。図１７は分かり易くするために極端な例として各電気二重層キャパシタの端子電圧が０Vから満充電に至るまでの特性を示している。実線が小容量の電気二重層キャパシタの充放電特性で、点線が大容量の電気二重層キャパシタの充放電特性である。○で囲う部分が寿命に影響する問題の部分である。従来技術では小容量の電気二重層キャパシタがこの○で囲った部分において高電圧を保つ時間が長くなり、これにより寿命が短くなっていたのである。製品として長期に渡る充放電の繰り返しにより容量の小さいものほど満充電時間が相対的に長い時間となり寿命が短くなる。この結果、製品寿命が小容量キャパシタに律則されてしまうという問題が発生する。
（ハ） また、従来技術においては図１３のＥＱ1,ＥＱ２,・・・,ＥＱnＥＱ１〜ＥＱｎのように制御回路として使用している半導体素子の電源を対応する各キャパシタ両端から供給すると電源電圧が不足して所望の動作が得にくいという問題があった。
（ニ） また、従来の技術においては、充電状態にあるか、または放電状態にあるかということを知りうる手段がないため、制御回路は、このような状態にあるときでも動作を続行し、無駄な電力を消費してしまうという問題があった。
本発明の請求項１の発明の要旨は、複数個直列接続したキャパシタと、前記キャパシタに充電電流を供給する電流源と、前記キャパシタの充電時に、複数個直列接続された前記キャパシタのうち設定された充放電電圧より高い電圧に充電されたキャパシタへの充電電流を前記キャパシタの他のキャパシタへの充電電流として戻す制御手段を備えたことを特徴とする蓄電装置に存する。
また、本発明の請求項２の発明の要旨は、複数個直列接続したキャパシタと、前記キャパシタに充電電流を供給する電流源と、前記キャパシタの放電時に、複数個直列接続された前記キャパシタのうち設定された充放電電圧より高い電圧のキャパシタから負荷に電流を取り出す制御手段を備えたことを特徴とする蓄電装置に存する。
また、本発明の請求項３の発明の要旨は、複数個直列接続したキャパシタと、前記キャパシタに充電電流を供給する電流源と、前記キャパシタの充電時に、複数個直列接続された前記キャパシタのうち設定された充放電電圧より高い電圧に充電されたキャパシタへの充電電流を前記キャパシタの他のキャパシタへの充電電流として戻し、前記キャパシタの放電時に、複数個直列接続された前記キャパシタのうち設定された充放電電圧より高い電圧のキャパシタから負荷に電流を取り出す制御手段を備えたことを特徴とする蓄電装置に存する。
また、本発明の請求項４の発明の要旨は、前記キャパシタは電気二重層キャパシタであることを特徴とする請求項１乃至請求項３のいずれか一項に記載の蓄電装置に存する。
また、本発明の請求項５の発明の要旨は、前記キャパシタは２次電池であることを特徴とする請求項１乃至請求項３のいずれか一項に記載の蓄電装置に存する。
また、本発明の請求項６の発明の要旨は、前記キャパシタに充放電する際の前記充放電電圧を設定する充放電電圧設定回路を備えたことを特徴とする請求項１乃至請求項５のいずれか一項に記載の蓄電装置に存する。
また、本発明の請求項７の発明の要旨は、前記制御手段はスイッチング制御方式によるキャパシタ充放電電流処理手段であることを特徴とする請求項１乃至請求項６のいずれか一項に記載の蓄電装置に存する。
また、本発明の請求項８の発明の要旨は、前記キャパシタ充放電電流処理手段の出力部に１次側と２次側を絶縁した巻線トランスを備えたことを特徴とする請求項７に記載の蓄電装置に存する。
また、本発明の請求項９の発明の要旨は、複数個備わる前記巻線トランスの各２次側の一方を共通接続し、他方をダイオードを介して共通接続したことを特徴とする請求項８に記載の蓄電装置に存する。
また、本発明の請求項１０の発明の要旨は、前記キャパシタ充放電電流処理手段の出力部に１次側と２次側を絶縁した圧電トランスを備えたことを特徴とする請求項７に記載の蓄電装置に存する。
また、本発明の請求項１１の発明の要旨は、複数個備わる前記圧電トランスの各２次側の一方を共通接続し、他方をダイオードを介して共通接続したことを特徴とする請求項１０に記載の蓄電装置に存する。
また、本発明の請求項１２の発明の要旨は、前記キャパシタ充放電電流処理手段の出力部に、一方の端子が第１のスイッチング用トランジスタを介して前記キャパシタの正側に接続され他方の端子が第２のスイッチング用トランジスタを介して前記キャパシタの負側に接続されたインダクタンスと、前記インダクタンスの前記一方の端子にカソードが接続されアノードがマイナス出力端子に接続された第１のダイオードと、前記インダクタンスの前記他方の端子にアノードが接続されカソードがプラス出力端子に接続された第２のダイオードを備えたことを特徴とする請求項７に記載の蓄電装置に存する。
また、本発明の請求項１３の発明の要旨は、前記キャパシタ充放電電流処理手段毎に備わる前記第１のダイオードのアノード側を共通接続して前記マイナス出力端子に接続し、前記キャパシタ充放電電流処理手段毎に備わる前記第２のダイオードのカソード側を共通接続して前記プラス出力端子に接続したことを特徴とする請求項１２に記載の蓄電装置に存する。
また、本発明の請求項１４の発明の要旨は、前記キャパシタの充電電圧が所定値以下の場合に前記キャパシタ充放電電流処理手段の動作を停止させるＯＮ／ＯＦＦ制御回路を備えたことを特徴とする請求項７乃至請求１３のいずれか一項に記載の蓄電装置に存する。
また、本発明の請求項１５の発明の要旨は、前記キャパシタの電圧を昇圧して制御回路の電源として供給する昇圧手段を備えたことを特徴とする請求項１乃至請求１４のいずれか一項に記載の蓄電装置に存する。
また、本発明の請求項１６の発明の要旨は、前記キャパシタ充放電電流処理手段は、前記キャパシタの電圧値を所定の電圧以上の電圧領域で同じ電圧になる様に制御することを特徴とする請求項７乃至請求１５のいずれか一項に記載の蓄電装置に存する。
また、本発明の請求項１７の発明の要旨は、放電時に前記キャパシタ充放電電流処理手段の動作を停止するように切り替えるモード切替制御手段を備えたことを特徴とする請求項７乃至請求１５のいずれか一項に記載の蓄電装置に存する。
また、本発明の請求項１８の発明の要旨は、n個(nは２以上の自然数)のキャパシタを直列接続し、該直列接続された直列体の一方の端をプラス出力端子、他方の端をマイナス出力端子に接続してなる蓄電装置において、前記キャパシタが直列接続された前記直列体の両端にかかる電圧を検出して、該検出電圧を基に、前記各キャパシタの両端の間の電位を基準電圧として発生するn個の出力を持った基準電圧発生器と、前記キャパシタの各両端電圧を基にして前記キャパシタの各両端の間の電位として別途生成された電位と前記基準電圧とを比較する比較器と、前記比較器の出力に応じてスイッチング動作をオンオフするスイッチング制御回路、ゲートを前記スイッチング制御回路の出力に接続しソースを前記各キャパシタの低電位側端子に接続しドレインをトランス一次側端子の一端に接続したトランジスタ、及び一次側端子の一端が前記トランジスタの前記ドレインに接続され一次側端子の他端が前記キャパシタの高電位側端子に接続されたトランスを具備したキャパシタ充放電電流処理手段とを備え、前記比較器と前記キャパシタ充放電電流処理手段は、各々の前記キャパシタの両端に接続されており、前記基準電圧発生器、前記比較器、前記キャパシタ充放電電流処理手段を構成する制御回路の電源は、各々の前記キャパシタの両端、あるいは前記キャパシタの両端電圧を入力とした昇圧電源回路の出力に接続されており、前記プラス出力端子と前記マイナス出力端子の間に前記トランスの二次側巻線とダイードを前記マイナス出力端子から前記プラス出力端子方向に電流が流れるように直列にして接続したことを特徴とする充放電回路を有した蓄電装置に存する。
また、本発明の請求項１９の発明の要旨は、n個(nは２以上の自然数)のキャパシタを直列接続し、該直列接続された直列体の一方の端をプラス出力端子、他方の端をマイナス出力端子に接続してなる蓄電装置において、前記キャパシタが直列接続された前記直列体の両端にかかる電圧を検出して、該検出電圧を基に、前記各キャパシタの両端の間の電位を基準電圧として発生するn個の出力を持った基準電圧発生器と、前記キャパシタの各両端電圧を基にして前記キャパシタの各両端の間の電位として別途生成された電位と前記基準電圧とを比較する比較器と、前記比較器の出力に応じてスイッチング動作をオンオフするスイッチング制御回路、ゲートを前記スイッチング制御回路の第１の出力に接続しドレインを前記キャパシタの高電位側端子に接続した第１のトランジスタ、ゲートを前記スイッチング制御回路の第２の出力に接続しソースを前記各キャパシタの低電位側端子に接続した第２のトランジスタ、一方の端子を前記第１のトランジスタのソースに接続し他方の端子を前記第２のトランジスタのドレインに接続したインダクタンス、前記インダクタンスの前記一方の端子にカソードが接続された第１のダイオード、前記インダクタンスの前記他方の端子にアノードが接続された第２のダイオードを具備したキャパシタ充放電電流処理手段とを備え、前記比較器と前記キャパシタ充放電電流処理手段は、各々の前記キャパシタの両端に接続されており、前記基準電圧発生器、前記比較器、前記キャパシタ充放電電流処理手段を構成する制御回路の電源は、各々の前記キャパシタの両端、あるいはキャパシタの両端電圧を入力とした昇圧電源回路の出力に接続されており、前記キャパシタ充放電電流処理手段毎に備わる複数の前記第１のダイオードのアノードが共通接続されて前記マイナス出力端子に接続され、前記キャパシタ充放電電流処理手段毎に備わる複数の前記第２のダイオードのカソードが共通接続されて前記プラス出力端子に接続されたことを特徴とする充放電回路を有した蓄電装置に存する。
また、本発明の請求項２０の発明の要旨は、任意の１個または複数個の前記キャパシタの両端の電圧を入力とし、かつ互いに絶縁されたｎ対の電源・ＧＮＤ端子を出力として持つ多出力絶縁昇圧電源回路を形成し、該出力を前記基準電圧発生器、前記比較器、前記キャパシタ充放電電流処理手段を構成する前記制御回路の電源端子に各々接続したことを特徴とする請求項１８又は請求項１９に記載の蓄電装置に存する。
また、本発明の請求項２１の発明の要旨は、前記基準電圧発生器、前記比較器、前記キャパシタ充放電電流処理手段を構成する前記制御回路の電源端子の内、グランド端子側を任意の前記キャパシタの低電位側端子に接続するか、またはより低電位側に接続された任意のキャパシタの低電位側端子に接続し、前記制御回路の前記電源端子の内、高電位側を前記グランド端子側が接続された前記キャパシタの高電位側端子に接続するか、またはより高電位側に接続された任意のキャパシタの高電位側端子に接続したことを特徴とする請求項１８又は請求項１９に記載の蓄電装置に存する。
また、本発明の請求項２２の発明の要旨は、直列接続された各キャパシタ間の任意の接続線に設置し、該接続線に流れる電流の向きを検出する電流方向検出手段と、前記電流方向検出手段の出力に基づき、電流の向きが前記キャパシタから放電する方向の場合は前記キャパシタ充放電電流処理手段の動作を停止せしめる信号を出力し、該電流の向きが充電する方向の場合は前記キャパシタ充放電電流処理手段を動作する信号を出力する手段を有することを特徴とする請求項１８乃至請求項２１のいずれか一項に記載の蓄電装置に存する。
また、本発明の請求項２３の発明の要旨は、前記電流方向検出手段は、電流によって発生する磁界の向きを検出することにより電流の向きを検出せしめる手段であることを特徴とする請求項２２に記載の蓄電装置に存する。
また、本発明の請求項２４の発明の要旨は、前記トランジスタは、バイポーラトランジスタであることを特徴とした請求項１８乃至請求項２３のいずれか一項に記載の蓄電装置に存する。
また、本発明の請求項２５の発明の要旨は、前記キャパシタは、電気二重層キャパシタであることを特徴とした請求項１８乃至請求項２４のいずれか一項に記載の蓄電装置に存する。
また、本発明の請求項２６の発明の要旨は、前記キャパシタは、二次電池であることを特徴とした請求項１８乃至請求項２４のいずれか一項に記載の蓄電装置に存する。
また、本発明の請求項２７の発明の要旨は、n×Ｎ個(ｎ、Ｎは２以上の自然数)のキャパシタを直列接続し、該直列接続されたキャパシタの直列体を充電電源に接続すると共に、前記直列体の一方の端がプラス出力端子、他方の端がマイナス出力端子として負荷に接続される蓄電装置において、ｎ個直列接続された前記キャパシタの１つ毎に電圧を監視し前記キャパシタの充電時にｎ個直列接続された前記キャパシタのうち設定された充放電電圧より高い電圧に充電されたキャパシタへの充電電流を前記充電電源又は前記負荷に戻すキャパシタ充放電電流処理手段を有するキャパシタユニットをＮ個備え、Ｎ個の前記キャパシタユニットは、前記キャパシタユニット毎に前記ｎ個直列接続したキャパシタのトータルの電圧をモニターし、該モニターされた電圧が所定の電圧を越えたとき前記キャパシタユニットに対する充電電流を前記充電電源又は前記負荷に戻す電圧制限手段を備え、前記キャパシタユニットがＮ個直列接続されてn×Ｎ個直列接続された前記キャパシタの前記直列体を構成したことを特徴とする蓄電装置に存する。
また、本発明の請求項２８の発明の要旨は、前記電圧制限手段の出力部に１次側と２次側を絶縁した巻線トランスを備えたことを特徴とする請求項２７に記載の蓄電装置に存する。
また、本発明の請求項２９の発明の要旨は、前記キャパシタユニットの前記電圧制限手段毎に備わる前記巻線トランスの各２次側の一方を共通接続して前記マイナス出力端子に接続し、他方をダイオードを介して共通接続し前記プラス出力端子に接続したことを特徴とする請求項２８に記載の蓄電装置に存する。
また、本発明の請求項３０の発明の要旨は、前記キャパシタユニットの前記電圧制限手段毎に備わる前記巻線トランスの各２次側の一方の端子をダイオードを介し共通接続して前記マイナス出力端子に接続し、他方の端子を共通接続して前記プラス出力端子に接続したことを特徴とする請求項２８に記載の蓄電装置に存する。
また、本発明の請求項３１の発明の要旨は、前記電圧制限手段の出力部に、一方の端子が第３のスイッチング用トランジスタを介して前記ｎ個直列接続したキャパシタの直列体の正側に接続され他方の端子が第４のスイッチング用トランジスタを介して前記ｎ個直列接続したキャパシタの直列体の負側に接続されたインダクタンスと、前記インダクタンスの前記一方の端子にカソードが接続されアノードが前記マイナス出力端子に接続された第３のダイオードと、前記インダクタンスの前記他方の端子にアノードが接続されカソードが前記プラス出力端子に接続された第４のダイオードを備えたことを特徴とする請求項２７に記載の蓄電装置に存する。
また、本発明の請求項３２の発明の要旨は、前記電圧制限手段毎に備わる前記第３のダイオードのアノード側を共通接続して前記マイナス出力端子に接続し、前記電圧制限手段毎に備わる前記第４のダイオードのカソード側を共通接続して前記プラス出力端子に接続したことを特徴とする請求項３１に記載の蓄電装置に存する。
また、本発明の請求項３３の発明の要旨は、前記キャパシタ充放電電流処理手段の出力部に１次側と２次側を絶縁した巻線トランスを備えたことを特徴とする請求項２７乃至請求項３２のいずれか一項に記載の蓄電装置に存する。
また、本発明の請求項３４の発明の要旨は、前記キャパシタ充放電電流処理手段の出力部毎に備わる前記巻線トランスの各２次側端子の一方の端子を共通接続して前記マイナス出力端子に接続し、他方の端子をダイオードを介して共通接続し前記プラス出力端子に接続したことを特徴とする請求項３３に記載の蓄電装置に存する。
また、本発明の請求項３５の発明の要旨は、前記キャパシタ充放電電流処理手段の出力部毎に備わる前記巻線トランスの各２次側端子の一方の端子をダイオードを介し共通接続して前記マイナス出力端子に接続し、他方の端子を共通接続して前記プラス出力端子に接続したことを特徴とする請求項３３に記載の蓄電装置に存する。
また、本発明の請求項３６の発明の要旨は、前記キャパシタ充放電電流処理手段の出力部に、一方の端子が第１のスイッチング用トランジスタを介して前記ｎ個直列接続したキャパシタの直列体の正側に接続され他方の端子が第２のスイッチング用トランジスタを介して前記ｎ個直列接続したキャパシタの直列体の負側に接続されたインダクタンスと、前記インダクタンスの前記一方の端子にカソードが接続されアノードが前記マイナス出力端子に接続された第１のダイオードと、前記インダクタンスの前記他方の端子にアノードが接続されカソードが前記プラス出力端子に接続された第２のダイオードを備えたことを特徴とする請求項２７乃至請求項３２のいずれか一項に記載の蓄電装置に存する。
また、本発明の請求項３７の発明の要旨は、前記キャパシタ充放電電流処理手段毎に備わる前記第１のダイオードのアノード側を共通接続して前記マイナス出力端子に接続し、前記キャパシタ充放電電流処理手段毎に備わる前記第２のダイオードのカソード側を共通接続して前記プラス出力端子に接続したことを特徴とする請求項３６に記載の蓄電装置に存する。
また、本発明の請求項３８の発明の要旨は、複数個直列接続したキャパシタを充放電する際、前記複数個直列接続したキャパシタのうち設定された充放電電圧より高い電圧に充電されたキャパシタの両端に接続されたキャパシタ充放電電流処理手段を動作させ、該キャパシタへの充電電流を前記複数個直列接続した他のキャパシタへの充電電流として戻し、前記複数個直列接続したキャパシタを放電する際、前記キャパシタのうち設定された充放電電圧より高い電圧のキャパシタの両端に接続されたキャパシタ充放電電流処理手段を動作させて負荷に電流を取り出し、前記複数個直列接続したキャパシタの各電圧値を所定の電圧以上の電圧領域で同じ電圧に揃う様に制御する蓄電装置の充放電方法に存する。
また、本発明の請求項３９の発明の要旨は、複数個直列接続したキャパシタを充電する際、前記キャパシタに流れる電流を検出し、前記電流が前記キャパシタを充電する方向に流れているときは、前記複数個直列接続したキャパシタのうち設定された充放電電圧より高い電圧に充電されたキャパシタの両端に接続されたキャパシタ充放電電流処理手段を動作させて該キャパシタへの充電電流を前記複数個直列接続した他のキャパシタへの充電電流として戻し、前記電流が前記キャパシタを放電する方向に流れているときは、前記キャパシタ充放電電流処理手段の動作を停止させ、前記複数個直列接続したキャパシタの各電圧値を所定の電圧以上の電圧領域で充電時及び満充電状態において同じ電圧に揃う様に制御する蓄電装置の充放電方法に存する。
本発明によれば、従来技術において生じる不要な電力損失を、スイッチング制御技術を用いて充電器側にエネルギーを戻すことができ、充電効率の飛躍的な向上が図れる。これにより、不要な放熱器等が不要になり装置の小型化が可能になる。
また、本発明の均等電圧充電の機能により、図１７で○で囲った高電圧部分における各々のキャパシタの充電電圧特性が揃えられる。このため、従来技術では各キャパシタの寿命に大きな差がでてしまっていたものを緩和して、全キャパシタが同様な寿命を全うできるような効果が期待できる。ひいては製品寿命の長期化や蓄電器内のキャパシタの中間保守・メンテナンスが非常にし易くなるという効果がある。
また、キャパシタの電圧を昇圧して供給する昇圧型の電源回路を設けたので、制御回路の電圧が不足して所望の動作が得にくいという問題が解決される。
また、放電状態にある時は、モード切替により制御回路を強制的にオフすることで、蓄電された電力のほとんどを制御回路で一部が消化されることなく負荷回路側に放電させることができ、放電効率もよくできるという効果がある。
（１）各ブロック概略説明
図１は本発明を適用した蓄電装置の第１の実施の形態である。各ブロックにつき簡単に説明する。
Ｃ１、Ｃ２、Ｃ３は電気二重層キャパシタである。この例では直列接続された電気二重層キャパシタの数はＣ１、Ｃ２、Ｃ３の３個で示しているが、直列接続された電気二重層キャパシタの数は特に限定されるものではない。
１０４はＣＶ/ＣＣ機能（電圧源と電流源の両方の機能）を持つ充電器で、ＣＶ/ＣＣ機能で規定される上限電圧までは電流源として動作し、規定電圧になると一定の電圧の電圧源として動作するように設定されている。
１０５は充放電電圧設定回路の具体例であり、オペアンプAmp１、トランジスタＱ１〜Ｑ３、抵抗Ｒ１〜Ｒ８などから構成される。
１０６〜１０８は電圧追従機能付充放電制御回路である。図１では電圧追従機能付充放電制御回路１０８のみ詳細構成を示してある。以下の説明では電圧追従機能付充放電制御回路１０８を主に説明しているが、電圧追従機能付充放電制御回路１０６、１０７も同じ構成で、同様に動作するようになっている。
この電圧追従機能付充放電制御回路１０６〜１０８の電圧追従機能により充放電電圧設定回路１０５で設定された充放電電圧に電気二重層キャパシタの電圧を追従させることができる。
Ｑ４はスイッチング制御回路１１１の出力により駆動されるトランジスタである。
１１１はトランジスタＱ４のスイッチング動作を制御するスイッチング制御回路である。
１１２はスイッチング制御回路１１１をＯＮ／ＯＦＦ制御するＯＮ／ＯＦＦ制御回路である。図２にＯＮ／ＯＦＦ制御回路１１２の構成の一例を示した。図２の配線符号ｈ、ｊ、ｋは図１の符号ｈ、ｊ、ｋに対応している。
電気二重層キャパシタＣ３の両端電圧（ｈ−ｊ間電圧）は抵抗Ｒ２１、Ｒ２２で分圧され、オペアンプAmp３に入力されてモニターされる。オペアンプAmp３は基準電源回路１２１の基準電圧と抵抗Ｒ２１、Ｒ２２で分圧された電気二重層キャパシタＣ３の両端電圧とを比較し、電気二重層キャパシタＣ３の両端電圧が基準電源回路１２１の基準電圧より大きくなったときに出力がHigh電圧となる。また、電気二重層キャパシタＣ３の両端電圧が基準電源回路１２１の基準電圧より小さくなったときは出力がLow電圧となる。このオペアンプAmp３の出力信号は図中の信号ｋで示される。この信号ｋはＡＮＤ回路１１６の一方の入力端子に入力される。
Ｋ１〜Ｋ３は電圧追従機能付充放電制御回路１０６〜１０８の出力により動作するトランス、例えば、１次、２次を絶縁した巻線型のパルストランスで、一次側のスイッチング電流を二次側に伝える役目を持つ。
Ｄ１１〜Ｄ１３はダイオードで、トランスＫ１〜Ｋ３の二次側に発生するフライバック電圧をおおもとの充電器１０４側に電流として戻す役目を持つ。トランスＫ１〜Ｋ３の二次巻線の一方の出力端は共通に接続されてマイナス出力端子７に接続され、二次巻線の他方の出力端にはダイオードＤ１１〜Ｄ１３のアノードが接続され、カソード側が共通にプラス出力端子６に接続されている。なお、ダイオードＤ１１〜Ｄ１３をトランスＫ１〜Ｋ３の図示とは反対側の出力端に接続してもトランスＫ１〜Ｋ３の二次側に発生するフライバック電圧をおおもとの充電器１０４側に電流として同様に戻すことができる。すなわち、蓄電装置のプラス出力端子６とマイナス出力端子７の間に各トランスＫ１〜Ｋ３の二次側巻線とダイードＤ１１〜Ｄ１３をマイナス出力端子７からプラス出力端子６の方向に電流が流れるように直列にして接続すれば良い。
スイッチング制御回路１１１、トランジスタＱ４、トランスＫ１〜Ｋ３、ダイオードＤ１１〜Ｄ１３などは、後述するように、スイッチング制御方式によるキャパシタ充放電電流処理手段１１０を構成している。ここでのスイッチング制御方式によるキャパシタ充放電電流処理手段１１０は、従来のスイッチングレギュレータなどのスイッチング制御技術を利用して実施することができる。
１１３は、電気二重層キャパシタＣ１〜Ｃ３を流れる電流の方向を検出する電流方向検出回路であり、電流の方向が充電方向のときHigh電圧、放電方向のときLow電圧を出力する。
１１４は、モード切替信号を入力するモード切替信号入力部で、この入力信号はスイッチまたは信号源から入力される。このモード切替信号は、常にスイッチング制御回路１１１をEnableにしてキャパシタ充放電電流処理手段１１０を動作させる第１のモードと、放電動作状態のときにスイッチング制御回路１１１をDisableにしてキャパシタ充放電電流処理手段１１０の動作を停止する第２のモードを切り替える信号であり、第１のモードのときHigh電圧となり、第２のモードのときLow電圧となる。
１１５は、上記電流方向検出回路１１３の信号と上記モード切替信号入力部１１４の信号とのＯＲ論理をとるＯＲ回路で、このＯＲ回路の出力はＡＮＤ回路１１６の他方の入力端子に入力される。このＯＲ回路１１５は、モード切替信号入力部１１４からの信号がHigh電圧のとき電流方向検出回路１１３からの信号をブロックし、モード切替信号入力部１１４からの信号がLow電圧のとき電流方向検出回路１１３からの信号を通過させる。この出力により、放電時にスイッチング制御回路１１１をEnableにしてキャパシタ充放電電流処理手段１１０を動作させるかDisableにしてキャパシタ充放電電流処理手段１１０の動作を停止させるかのモード切替が行われる。このモード切替については（６）に後述する。
ＡＮＤ回路１１６の出力は、ＯＮ／ＯＦＦ制御回路１１２からの信号ｋがLow電圧の場合、他方のＯＲ回路１１５からの信号にかかわらずLow電圧となり、スイッチング制御回路１１１をDisableし後段のトランジスタＱ４の動作を停止（キャパシタ充放電電流処理手段１１０の動作を停止）する。すなわち、ＯＮ／ＯＦＦ制御回路１１２は、電気二重層キャパシタＣ３の両端電圧が、充放電電圧設定回路１０５や電圧追従機能付充放電制御回路１０８が正常動作する電源電圧に達していない状態では、スイッチング制御回路１１１の動作をDisableして低電源電圧での回路誤動作を防止するものである。
また、ＡＮＤ回路１１６の出力は、ＯＮ／ＯＦＦ制御回路１１２からの信号ｋがHigh電圧の場合、ＯＲ回路１１５からの信号通過させる。したがってＯＲ回路１１５の出力がHigh電圧の場合ＡＮＤ回路１１６の出力がHigh電圧となりスイッチング制御回路１１１をEnableとして後段のトランジスタＱ４を動作（キャパシタ充放電電流処理手段１１０を動作）させ、ＯＲ回路１１５の出力がLow電圧の場合ＡＮＤ回路１１６の出力がLow電圧となりスイッチング制御回路１１１をDisableし後段のトランジスタＱ４の動作を停止（キャパシタ充放電電流処理手段１１０の動作を停止）する。
（２）回路の動作説明（充電動作）
図１において、まず、充電器１０４からの充電電流によって電気二重層キャパシタＣ１〜Ｃ３が充電される。この電気二重層キャパシタＣ１〜Ｃ３の直列接続された合計充電電圧Ｖtotalが抵抗Ｒ１、Ｒ２を通してオペアンプAmp１に入力されてモニターされる。オペアンプAmp１の出力はトランジスタＱ１〜Ｑ３のベースをドライブする。トランジスタＱ１〜Ｑ３がＯＮすると、それぞれのトランジスタＱ１〜Ｑ３のコレクタに接続された抵抗Ｒ６〜Ｒ８には合計充電電圧Ｖtotalに比例した電圧Ｖrefが発生する。この抵抗Ｒ６〜Ｒ８の端子電圧Ｖrefは、例えばＲ２＝Ｒ３＝Ｒ４＝Ｒ５＝Ｒ６＝Ｒ７＝Ｒ８、Ｒ１＝Ｒ２×５とすると、Ｖref＝Ｖtotal／6となり、常にＶtotalに比例した電圧が抵抗Ｒ６〜Ｒ８の両端にＶrefとして発生する。
一方、図１の電圧追従機能付充放電制御回路１０８において、例えば抵抗Ｒ９、Ｒ１０を、Ｒ９＝Ｒ１０とした場合、オペアンプAmp２の正入力端子には電気二重層キャパシタＣ３の端子間電圧ＶC3の半分の電圧が印加される。
この時、電気二重層キャパシタＣ３の端子電圧が上昇し、Amp２の正入力端子の電圧（ＶC3／２）が、Amp２の負入力端子の電圧（抵抗Ｒ６の電圧Ｖref）よりも小さくなる（抵抗Ｒ６、Ｒ９の電気二重層キャパシタＣ３に接続された側（符号ｈで示したライン）が基準となり比較されるため負入力端子電圧が正入力端子電圧以上になる）と、Amp２は負電圧を出力し、スイッチング制御回路１１１がEnableとなり、トランジスタＱ４をスイッチングするようになる。
これにより、電気二重層キャパシタＣ３に流れようとしていた充電電流がトランジスタＱ４のＯＮ/ＯＦＦでＫ３の一次側に流れる様にバイパスされて電気二重層キャパシタＣ３への充電が抑えられる。このバイパス電流がトランジスタＱ４でスイッチングされ、Ｑ４がＯＦＦした時に高いフライバック電圧がＫ３の二次側に発生する。このフライバック電圧をダイオードＤ１３によって、充電器１０４側へ電流として戻すように機能する。
一方、電気二重層キャパシタＣ３の端子電圧をモニタするAmp２の正入力端子の電圧（ＶC3／２）が、Amp２の負入力端子の電圧（抵抗Ｒ６の電圧Ｖref）よりも大きくなる（抵抗Ｒ６、Ｒ９の電気二重層キャパシタＣ３に接続された側（符号ｈで示したライン）が基準となり比較されるため負入力端子電圧が正入力端子電圧以下になる）と、Amp２は正電圧を出力し、スイッチング制御回路１１１はDisableとなり、キャパシタ充放電電流処理手段１１０が動作停止し、電気二重層キャパシタＣ３へ充電電流が流れるようになる。
このようにして、電気二重層キャパシタＣ３の端子電圧ＶC3は、常にＶrefに比例し、ＶC3＝２×Ｖref＝Ｖtotal／３の関係を保つように動作する。
以上より、電気二重層キャパシタＣ１〜Ｃ３の充電動作において、電圧追従機能付充放電制御回路１０６〜１０８が動作する範囲においては、ＶC3＝ＶC2＝ＶC1を保持しながら各キャパシタが互いに均等電圧で充電動作が進められることがわかる。因みにＶtotal＝ＶC3＋ＶC2＋ＶC1である。
これは、電気二重層キャパシタＣ１，Ｃ２，Ｃ３の容量値が違っていても成り立ち、より具体的な各部の電圧変化の様子を図３に示す。電気二重層キャパシタＣ１〜Ｃ３の容量値が異なる場合、例えば使用したキャパシタ容量値がばらついた場合の充電時の動作を説明する図である。代表として電気二重層キャパシタＣ３が最小容量値で、電気二重層キャパシタＣ１が最大容量値のものとして説明する。キャパシタの充電電圧Ｖcは充電時間をｔ及びキャパシタ容量値をＣとするとＶc＝Ｉc×ｔ÷Ｃで表されるため、Ｉcが一定とすると、容量の小さいものほど早く充電されていくことがわかる。この例の場合、電気二重層キャパシタＣ３が最も早く充電されていくことになる。
充電を開始してからＴ１の期間中に、充放電電圧設定回路１０５とAmp２は動作を開始し、Ｃ３の端子電圧の上昇によって、Amp２は、スイッチング制御回路１１１に対してEnable（負電圧）の信号を出力するようになる。さらにＣ３の端子電圧が充電によって上昇すると、ＯＮ／ＯＦＦ制御回路１１２がスイッチング制御回路１１１に対してEnable信号（High電圧）を出す電圧に至る。このtimingがｔ２である。Ｔ１期間中はこの１１２が後段の制御回路をDisableする信号（Low電圧）を出しているため、スイッチング制御回路１１１、ひいては電圧追従機能が動作停止の状態にある。この期間では電圧追従機能付充放電制御回路１０６〜１０８に係るキャパシタ充放電電流処理手段１１０全てが動作停止（ＯＦＦ）状態となっているため、充電器１０４からの充電電流Ｉcは全ての電気二重層キャパシタＣ１〜Ｃ３の充電に使用されている。
期間Ｔ２だが、ｔ２に至ることでＯＮ／ＯＦＦ制御回路１１２が後段の制御回路にEnable（High電圧）を出すことでスイッチング制御回路１１１がEnableとなり後段のトランジスタＱ４がスイッチング動作を開始する。ここでは、電気二重層キャパシタＣ３に流れていた充電電流は、トランジスタＱ４のスイッチングでトランスＫ３の一次側に流される状態となる。トランジスタＱ４がＯＮしてＫ３の１次側に充電電流がバイパスされ磁気エネルギーとしてトランスに保持され、次にトランジスタＱ４がＯＦＦした時に２次側に高いフライバック電圧が発生する。このフライバック電圧がダイオードＤ１３によって充電器１０４側に電流として戻され回生することになる。この結果、戻された電流は電気二重層キャパシタＣ１，Ｃ２の充電電流となり、電気二重層キャパシタＣ１、Ｃ２の充電時間が早まることになる。
次に電気二重層キャパシタＣ２の電圧追従機能付充放電制御回路１０７がｔ３のタイミングで動作し期間Ｔ３に移行する。このときは電圧追従機能付充放電制御回路１０７のスイッチング制御回路１１１がEnableとなり後段のトランジスタＱ４が動作（キャパシタ充放電電流処理手段１１０が動作）して、上記電気二重層キャパシタＣ３の場合と同様、電気二重層キャパシタＣ２の充電電流がトランスＫ２とダイオードＤ１２を経由して充電器１０４側に戻され、充電電流が増加するように動作する。ここで電気二重層キャパシタＣ２、Ｃ３には充電電流は流れず、充電電流殆どが電気二重層キャパシタＣ１の充電に寄与され、電気二重層キャパシタＣ１の充電時間が更に早くなる。
その結果電気二重層キャパシタＣ１の電圧追従機能付充放電制御回路１０６に係るキャパシタ充放電電流処理手段１１０もタイミングｔ４で動作を開始し始める。この時点で、各電気二重層キャパシタＣ１〜Ｃ３の端子電圧（ＶC1〜ＶC3）は均等の電圧に揃うことになる。その後は電圧追従機能付充放電制御回路１０６〜１０８に係る各キャパシタ充放電電流処理手段１１０全てが動作するため各電気二重層キャパシタＣ１〜Ｃ３の両端電圧が均等に保たれながら充電されｔ５のタイミングで全てのキャパシタンスが同時に満充電となり充電動作が終了する。ｔ５以降の期間Ｔ５では、電気二重層キャパシタＣ１〜Ｃ３の合計電圧が所定の電圧になり充電器１０４はＶＣ／ＣＣ機能により充電を止めて一定電圧を保持する様になる。
以上述べたように、充電動作において、従来技術では課題（イ）で述べたような無駄に電力を消耗してしまうという問題が、本発明により無駄なく充電電流として再生、回生される。また、電圧が均等化された状態で個々のキャパシタが充電されるようになり、課題（ロ）でのべた製品寿命が小容量のキャパシタに律則されてしまうという問題も解消される。
（３）回路の動作説明（放電動作）
次に、図４を参照して容量値が前節と同じＣ３＜Ｃ２＜Ｃ１として放電時の動作を説明する。
期間Ｔ６は充放電も無く全ての電気二重層キャパシタに同じ電圧Ｖiが充電されてホールドされている状態である。
タイミングt７で放電が開始され期間Ｔ７に入ると充放電電圧設定回路１０５および電圧追従機能付充放電制御回路１０６〜１０８の各回路が動作し、各キャパシタの端子電圧が同じになる様にＶc1〜Ｖc3を制御する。
すなわち、電気二重層キャパシタＣ１は容量値が大きいためになかなか放電されずオペアンプAmp2の正入力端子電圧が上昇するが、負入力端子電圧は正入力端子電圧以上になる（抵抗Ｒ６、Ｒ９の電気二重層キャパシタに接続された側（符号ｈで示したライン）が基準となり比較されるため負入力端子電圧が正入力端子電圧以上になる）ためスイッチング制御回路１１１がEnableになり後段のトランジスタＱ４が動作（キャパシタ充放電電流処理手段１１０を動作）し、充電時の動作と同様にＣ１に蓄えられているエネルギーがＫ１、Ｄ１１をとおして放電電流として負荷に消費される。Ｋ１、Ｄ１１をとおした放電が止まるのはAmp２の正入力端子電圧と負入力端子電圧が等しくなる時で、この時は各キャパシタの端子電圧が揃っている状態である。
また、電圧追従機能付充放電制御回路１０７に係るキャパシタ充放電電流処理手段１１０は、電気二重層キャパシタＣ２の容量値の大小により動作する場合と動作しない場合がある。すなわち電気二重層キャパシタＣ２の容量値がＣ１〜Ｃ３の平均値より大きいときは動作し、小さいときは動作しない。
また、電気二重層キャパシタＣ３は容量値が小さいため速く放電するので、電圧追従機能付充放電制御回路１０８に係るキャパシタ充放電電流処理手段１１０は動作しない。
このようにして、期間Ｔ７では電気二重層キャパシタＣ１、Ｃ２の電圧が電気二重層キャパシタＣ３電圧に近づくように電圧追従機能付充放電制御回路１０６、１０７が動作するので、結局、各電気二重層キャパシタＣ１〜Ｃ３の端子電圧がほぼ同じ値の状態で放電していくのである。
タイミングt８以降のＴ８の期間では、電気二重層キャパシタＣ１〜Ｃ３の端子電圧が低くなって、電圧追従機能付充放電制御回路１０６〜１０８における各ＯＮ／ＯＦＦ制御回路１１２の出力がdisable信号（Low電圧）を出力し、各スイッチング制御回路１１１をDisableして全てのキャパシタ充放電電流処理手段１１０の動作を停止させるため、電圧均等化の作用は停止する。これ以降の放電は、全てキャパシタから直接放電される形となり、容量値が大きい電気二重層キャパシタの放電電圧が緩やかに低下し、容量値の小さい電気二重層キャパシタの放電電圧は急速に低下していく。
以上が放電動作の説明であり、充電動作時のＴ４期間と同様にＴ７期間でもＣ１〜Ｃ３の端子電圧が均等化されるため、課題（ロ）で述べた問題に対して効果を発揮する。
（４）充放電時のキャパシタ端子電圧
（２）（３）で述べた充電・放電時の各電気二重層キャパシタ（Ｃ１〜Ｃ３）端子電圧の様子をよりわかりやすく図５に示す。極端な例として各電気二重層キャパシタの端子電圧が０Vから満充電の間を繰り返す様子を示している。実線が小容量のＣ３の充放電特性、点線が中容量のＣ２の充放電特性、一点鎖線が大容量Ｃ１の電気二重層キャパシタの充放電特性である。
図５は、放電時も所定の電圧（t8で示した点）まで電圧追従機能付充放電制御回路１０６〜１０８に係るキャパシタ充放電電流処理手段１１０を動作させたときの放電特性である。
キャパシタは端子に高電圧がかかっている時間が長いほど製品寿命が短くなる。図５に示したように、本発明の回路では、○印で囲んだ高電圧にある時間が全てのキャパシタに対して均等化されるため、寿命を均等化出来ることがわかる。
従って、繰り返すが課題（ロ）に対して大きな効果を持つことがわかる。
（５）制御回路のための電源供給について
制御回路のための電源電圧供給については、図１や図２に示すように、対応するキャパシタの両端電圧をそのまま接続して電源として供給するように構成するものを第１の実施の形態として示した。しかし、前述の課題（ハ）を解決するには他の手段をとる必要がある。制御回路のための電源電圧供給を改良した第２、第３の実施の形態を図６、及び図７に示す。図６、図７で図１と同じ符号は同じものを示している。また、符号Ｒ９、Ｒ１０、Amp２、１１１、１１２、１１６、Ｑ4で、添え字−１〜−３が付いたものは、電圧追従機能付充放電制御回路１０６〜１０８において同一機能のものを示す。
図６の第２の実施の形態は、電気二重層キャパシタＣ１〜Ｃ３全体にかかる電圧Ｖtotalを入力（入力線Ａ、Ｃ）とした多出力絶縁昇圧電源回路３０を設け、互いの出力同士を絶縁した３対の電源出力を電圧追従機能付充放電制御回路１０６〜１０８の電源に接続したものである。多出力絶縁昇圧電源回路３０は入力線Ｂ、Ｄ（点線）で示したようにＣ１〜Ｃ３のいずれかの電気二重層キャパシタの両端から電圧を入力することも、または複数の電気二重層キャパシタにまたがってその両端から電圧を入力することもできる（図６の入力線Ｂ、ＤはＣ２に接続した例を示す）。多出力絶縁昇圧電源回路３０には電気二重層キャパシタＣ１〜Ｃ３へ絶縁された電圧を供給する３対の電源・ＧＮＤ端子（出力電源１〜３）が出ており、それぞれ、充放電電圧設定回路１０５、及び電圧追従機能付充放電制御回路１０６〜１０８の電源として接続されている。
図７の第３の実施の形態は、電気二重層キャパシタＣ１〜Ｃ３個々の端子電圧を入力とした昇圧型スイッチング電源回路（DC-DCコンバータ）３１〜３３を個々独立に設け、対応する電圧追従機能付充放電制御回路１０６〜１０８の電源として接続したものである。昇圧型スイッチング電源回路（DC-DCコンバータ）３３は充放電電圧設定回路１０５にも電源供給している。
図６、図７に示した第２、第３の実施の形態によれば、多出力絶縁昇圧電源回路３０あるいは昇圧型スイッチング電源回路（DC-DCコンバータ）３１〜３３により電気二重層キャパシタＣ１〜Ｃ３の電圧を昇圧して供給できるので、充放電電圧設定回路１０５、及び電圧追従機能付充放電制御回路１０６〜１０８に高い電源電圧が供給され課題（ハ）の問題を解決することができる。
（６）放電時の、モード切替によるスイッチング制御回路１１１の動作制御について
課題（ニ）にて述べたように、放電時は、充電された電力を極力最大限に負荷電流として放電電力として回したい、制御回路の動作での無駄な電力消費はさせたくないという要求がある。
放電時にスイッチング制御回路１１１をモード切替するための回路構成は、第１の実施の形態の図１に示すようにモード切替信号入力部１１４を設け、放電時に充電時同様キャパシタ充放電電流処理手段１１０を動作させる（第１のモード）か、またはキャパシタ充放電電流処理手段１１０の制御動作を強制的に停止させる（第２のモード）かという選択ができるようになっている。このために電気二重層キャパシタＣ１〜Ｃ３が放電状態にあるか充電状態にあるかを検出できる電流方向検出回路１１３を設けている。電流方向検出回路１１３は電気二重層キャパシタＣ１〜Ｃ３に流れる電流の向きを検出する。
電流方向検出回路１１３の具体例としては、例えば、市販のＭＲセンサー、ホールＩＣ、ＭＩセンサーなどを使用することができる。これらＭＲセンサー、ホールＩＣ、ＭＩセンサーは電流によって発生する磁気を感知して電流の向きを検出するものである。
次に、モード切替による放電時の電圧追従機能付充放電制御回路１０８の動作について説明する（電圧追従機能付充放電制御回路１０６、１０７も同様）。
まず、モード切替により放電時のキャパシタ充放電電流処理手段１１０制御動作を強制的に停止させる（第２のモード）ために、モード切替信号入力部１１４からの信号をLow電圧にする。ＯＲ回路１１５はモード切替信号入力部１１４からの信号がLow電圧なので、その出力が電流方向検出回路１１３の出力に依存して変化する。電流方向検出回路１１３は、電気二重層キャパシタＣ１〜Ｃ３に充電電流が流れているときに電流方向検出回路１１３の出力をHigh電圧、放電電流が流れているときLow電圧を出力するようになっている。したがってＯＮ／ＯＦＦ制御回路１１２の出力信号ｋがEnable（High電圧）であれば、電気二重層キャパシタＣ１〜Ｃ３に充電電流が流れているときにＡＮＤ回路１１６の出力はEnable（High電圧）となり、スイッチング制御回路１１１がEnableとなりキャパシタ充放電電流処理手段１１０は動作する。また、電気二重層キャパシタＣ１〜Ｃ３に放電電流が流れているときにＡＮＤ回路１１６の出力はDisable（Low電圧）となり、スイッチング制御回路１１１はDisableとなりキャパシタ充放電電流処理手段１１０は動作を停止する。
図８は、このときの放電特性（第２のモード）を示したものである。図８に示されるように、充電時は、t2時点から電圧追従機能付充放電制御回路１０６〜１０８に係るキャパシタ充放電電流処理手段１１０が動作して、所定以上の電圧で電気二重層キャパシタＣ１〜Ｃ３の各電圧は一致するように充電していく。一方放電時は、t8'時点で電流方向検出回路１１３は放電電流を検出して電圧追従機能付充放電制御回路１０６〜１０８に係るキャパシタ充放電電流処理手段１１０が動作停止しているため、電気二重層キャパシタＣ１〜Ｃ３の各電圧はそれぞれの容量値にしたがって放電していく。
この放電時のモード切替による違いは、モード切替信号入力部１１４からの信号をHigh電圧にしたときの図５（第１のモード）と比較すると明らかである。図５においては、モード切替信号入力部１１４からの信号をHigh電圧にしているため、ＯＲ回路１１５の出力は電流方向検出回路１１３の出力に拘わりなく常にHigh電圧となる。したがってＯＮ／ＯＦＦ制御回路１１２の出力信号ｋの信号がEnable（High電圧）になればＡＮＤ回路１１６の出力がHigh電圧となり各スイッチング制御回路１１１がEnableとなりキャパシタ充放電電流処理手段１１０が動作する。また、ＯＮ／ＯＦＦ制御回路１１２の出力信号ｋの信号がDisable（Low電圧）になればＡＮＤ回路１１６の出力がLow電圧となり各スイッチング制御回路１１１はDisableとなりキャパシタ充放電電流処理手段１１０は動作を停止する。したがってモード切替信号入力部１１４からの信号をHigh電圧（第１のモード）にすれば図５に示したような所定電圧以上で電気二重層キャパシタＣ１〜Ｃ３の各電圧は一致するように充放電する。
このように、放電時にスイッチング制御回路１１１をモード切替するための切替回路を設けることにより、モード切替信号入力部１１４の信号により充放電特性のモード切り替えを行うことができる。
（７）充放電電圧設定回路１０５の高精度化について
充放電電圧設定回路１０５の回路において、基準電圧を高精度にしたい場合として、本発明の第４の実施の形態を図９に示す。抵抗Ｒ６〜Ｒ８に流れる電流を独立にオペアンプAmp１-a〜Amp１-cで設定し、かつトランジスタＱ１〜Ｑ３にそれぞれ直列にトランジスタＱ５〜Ｑ７を図９のように入れることによりトランジスタＱ１〜Ｑ３のコレクタ、エミッタ間電圧を同じにしてアーリー効果によるＨfeの変化を抑えている。図９の配線符号ａ〜ｊは図１の符号ａ〜ｊに対応している。その他、図１と同一符号のものは同じものを示す。
なお、これらの回路は要求される精度によって自由に取捨選択可能である。
次に、キャパシタ充放電電流処理手段１１０の構成を変更した第５の実施の形態を図１０に示す。
図１０において、１３０は第１〜第４の実施の形態の図１に示されるキャパシタ充放電電流処理手段１１０（１１０、１１０−１〜１１０−３）に代わるキャパシタ充放電電流処理手段である。１３１はスイッチング制御回路であり、上記第１〜第４の実施の形態のスイッチング制御回路１１１（１１１、１１１−１〜１１１−３）に代わるものである。そして、スイッチング制御回路１３１はトランジスタＱ２１、Ｑ２２をＯＮ／ＯＦＦ制御する信号を出力する。スイッチング制御回路１３１は、具体的には発振器で構成することができる。ここで、トランジスタＱ２１、Ｑ２２は電界効果トランジスタとして図示してあるがバイポーラトランジスタであっても良い。
スイッチング制御回路１３１の入力信号はスイッチング制御回路１１１と同じであるが、スイッチング制御回路１３１の出力信号はトランジスタＱ２１をＯＮ／ＯＦＦ制御する第１出力とトランジスタＱ２２をＯＮ／ＯＦＦ制御する第２出力の２つがある。
また、トランジスタＱ２１、Ｑ２２の間に直列接続されたインダクタンスＬ１を備え、更にこのインダクタンスＬ１の両端にダイオードＤ２１のカソード、ダイオードＤ２２のアノードが接続されている。そして、ダイオードＤ２１のアノードはスイッチング制御回路１３１のアースラインに、ダイオードＤ２２のカソードはプラス出力端子６（符号ａで示したライン）に接続されている。
このように構成されたキャパシタ充放電電流処理手段１３０の動作を説明する。
スイッチング制御回路１３１の出力信号によりトランジスタＱ２１、Ｑ２２がスイッチング動作するときは、トランジスタＱ２１、Ｑ２２が同位相でＯＮ／ＯＦＦするように、スイッチング制御回路１３１からトランジスタＱ２１、Ｑ２２のゲートにＯＮ／ＯＦＦ信号が供給される。スイッチング制御回路１３１の出力信号は１（ＯＮ信号）、０（ＯＦＦ信号）のパルス信号である。
まず、トランジスタＱ２１、Ｑ２２がＯＮすると、トランジスタＱ２１からトランジスタＱ２２に向かってインダクタンスＬ１に電流が流れ、インダクタンスＬ１には磁気エネルギーが蓄えられる。このときインダクタンスＬ１の両端には電流の増加に伴ってトランジスタＱ２１側が正、トランジスタＱ２２側が負（図１０に示された極性）となるように電圧が発生する。この電圧により、インダクタンスＬ１に接続されたダイオードＤ２１、２２は逆バイアスされて電流がＯＦＦされ、入出力間（図１０に示した符号ｈラインと符号ａラインの間）が絶縁された状態となる。
次に、トランジスタＱ２１、Ｑ２２がＯＦＦすると、インダクタンスＬ１に蓄えられた磁気エネルギーはインダクタンスＬ１に逆起電力（トランジスタＱ２２側が正、トランジスタＱ２１側が負となる電圧）を発生させ、このときダイオードＤ２１、２２は順バイアスされて自動的にＯＮして電流が流れるようになる。これによりインダクタンスＬ１に蓄積された磁気エネルギーが充電端子（＝符号ａで示したライン＝プラス出力端子６）に戻される。このとき、トランジスタＱ２１、Ｑ２２はＯＦＦされているのでこのときも入出力間（図１０に示した符号ｈラインと符号ａラインの間）が絶縁される。
すなわち、入出力間は常時絶縁された状態で電流がダイオードＤ２１、２２を通して出力される。したがって、ダイオードＤ２２の出力に電圧平滑回路を設けると絶縁型定電圧電源となる。本実施の形態によれば、入出力間を絶縁するために絶縁トランスを使用しなくてもよい。
本第５の実施の形態によれば、トランスＫ１〜Ｋ３の代わりにインダクタンスＬ１を使用することができる。トランスＫ１〜Ｋ３はスイッチング回路用に設計されたパルストランスであるが、本実施の形態のインダクタンスＬ１に比べ設計が難しくカスタム品となるため、高価で、また実装面積や体積が大きく、重量も重くなる傾向にある。したがって、トランスＫ１〜Ｋ３の代わりにインダクタンスＬ１を使用することにより、安価で、小型、軽量の装置を実現できる効果がある。なお、種々実験した結果、スイッチング制御回路１３１によるトランジスタＱ２１、Ｑ２２のＯＮデューティを約７０％にすると、高効率で動作させることができることが分かった。
次に、キャパシタの蓄電装置を複数のキャパシタユニットに分割し、各キャパシタユニットに電圧モニターを設け、電圧リミッタ機能を追加した第６の実施の形態を図１１に示す。
図１１において、キャパシタの蓄電装置は第１キャパシタユニット〜第Ｎキャパシタユニットの複数のキャパシタユニットを備えている。そして、各キャパシタユニットは同じに構成されている。第１キャパシタユニット１のＣ１−１〜Ｃｎ−１、第ＮキャパシタユニットのＣ１−Ｎ〜Ｃｎ−Ｎは電気二重層キャパシタである。電気二重層キャパシタはそれぞれのキャパシタユニットにｎ個直列に接続された状態で接続されている。各符号の添え字１〜Ｎは第１キャパシタユニット〜第Ｎキャパシタユニットの数字に対応している。図１において電気二重層キャパシタは３個直列接続されているが、図１１ではｎ×Ｎ個直列接続されている。
１２５−１〜１２５−Ｎは、図１の１２５に相当する充放電電圧均等化制御回路である。
Ｄ１１−１１〜ＤｎＮ−ｎＮはダイオードであり、図１のＤ１１〜Ｄ１３に相当する。但し、図１ではダイオードはＤ１１〜Ｄ１３の３個であるが図１１ではｎ×Ｎ個である。蓄電装置のプラス出力端子６とマイナス出力端子７の間に、各トランスＫ１〜Ｋ３の二次側巻線とダイードＤ１１−１１〜ＤｎＮ−ｎＮをマイナス出力端子７からプラス出力端子６の方向に電流が流れるように直列にして接続してある。
１３５−１〜１３５−Ｎは電圧モニター回路である。電圧モニター回路１３５−１〜１３５−Ｎは第１キャパシタユニット〜第Ｎキャパシタユニットに接続された電気二重層キャパシタのトータル電圧をモニターする。すなわち、電圧モニター回路１３５−１は電気二重層キャパシタＣ１−１〜Ｃｎ−１のトータル電圧をモニターし、電圧モニター回路１３５−Ｎは電気二重層キャパシタＣ１−Ｎ〜Ｃｎ−Ｎのトータル電圧をモニターする。
１３６−１〜１３６−Ｎはスイッチング制御回路である。スイッチング制御回路１３６−１〜１３６−Ｎはそれぞれ対応する電圧モニター回路１３５−１〜１３５−Ｎの出力がチップイネーブル（ＣＥ端子）に入力されている。スイッチング制御回路１３６−１〜１３６−Ｎは電圧モニター回路１３５−１〜１３５−Ｎで各キャパシタユニットの電気二重層キャパシタのトータル電圧が基準値より大きくなったときトランジスタＱ８−１〜Ｑ８−Ｎを動作させる信号を出力する。
Ｋ４−１〜Ｋ４−Ｎはトランス、Ｄ３０−１〜Ｄ３０−Ｎはダイオードである。蓄電装置のプラス出力端子６とマイナス出力端子７の間に、各トランスＫ４−１〜Ｋ４−Ｎの二次側巻線とダイードＤ３０−１〜Ｄ３０−Ｎをマイナス出力端子７からプラス出力端子６の方向に電流が流れるように直列にして接続してある。
電圧モニター回路１３５−１〜１３５−Ｎは、電圧比較器Comp1〜CompN、抵抗Ｒ３１−１〜Ｒ３１−Ｎ、Ｒ３２−１〜Ｒ３２−Ｎ、基準電源回路１２２−１〜１２２−Ｎ（基準電圧Ｖrefs1〜ＶrefsN）からなっている。
電圧モニター回路１３５−１〜１３５−Ｎ、スイッチング制御回路１３６−１〜１３６−Ｎ、トランジスタＱ８−１〜Ｑ８−Ｎ，トランスＫ４−１〜Ｋ４−Ｎは電圧制限回路（電圧制限手段）１２７−１〜１２７−Ｎを構成している。
第１キャパシタユニット〜第Ｎキャパシタユニットは同じに構成されているので、第１キャパシタユニットで動作を説明する。
充電器１０４からの充電電流により電気二重層キャパシタＣ１−１〜Ｃｎ−１が充電される。充放電電圧均等化制御回路１２５−１の動作により、電気二重層キャパシタＣ１−１〜Ｃｎ−１の電圧は第１の実施の形態で説明したように所定の電圧以上では各電気二重層キャパシタが等しい電圧で充電されて上昇していく。このときの電気二重層キャパシタＣ１−１〜Ｃｎ−１のトータル電圧は電圧モニター回路１３５−１でモニターされている。電気二重層キャパシタＣ１−１〜Ｃｎ−１のトータル電圧が満充電状態となって、抵抗Ｒ３１−１、Ｒ３２−１で分圧された電圧（電圧比較器Comp1の正入力電圧）が基準電源回路１２２−１の基準電圧Ｖrefs1（電圧比較器Comp1の負入力電圧）を超えると、電圧比較器Comp1の出力はHighレベルとなる。これによりトランジスタＱ８−１をスイッチングする信号がスイッチング制御回路１３６−１からトランジスタＱ８−１のゲートに供給される。
スイッチング制御回路１３６−１、トランジスタＱ８−１、トランスＫ４−１、ダイオードＤ３０−１によるスイッチング動作と電流帰還動作は第１〜第４の実施の形態のスイッチング制御回路１１１、トランジスタＱ４、トランスＫ３、ダイオードＤ１３によるスイッチング動作と同じなので詳しい説明は省略する。
以上の動作により、制限電圧を超えた第１キャパシタユニットに供給される充電電流は再度充電端子に戻されて他のキャパシタユニットの充電に寄与される。その結果、電気二重層キャパシタＣ１−１〜Ｃｎ−１のトータル電圧は基準電圧Ｖrefs1で定まる電圧に制限される。
以上、第１キャパシタユニットで説明したが、他のキャパシタユニットも同様に動作する。
本第６の実施の形態によれば、各キャパシタユニット毎に電圧をモニターして電圧を制限できるので、電圧モニター回路の耐圧を低く抑えることができ、回路設計が容易となる。また、同じに構成のキャパシタユニットを重ね合わせて構成することにより、種々の出力電圧仕様に対応できる効果がある。また、キャパシタユニットを同じ構成に作れば良いので大量生産に向き、コストダウンを図ることができる。また、いずれかのキャパシタユニットが故障しても代わりの交換キャパシタユニットを容易に準備できる効果もある。
次に、キャパシタの蓄電装置を複数のキャパシタユニットに分割し、各キャパシタユニットに電圧モニターを設け、電圧リミッタ機能を追加した第２の例として第７の実施の形態を図１２に示す。
この第７の実施の形態は上記第６の実施の形態に似ているが、第６の実施の形態における充放電電圧均等化制御回路１２５−１〜１２５−Ｎを充放電電圧均等化制御回路１２６−１〜１２６−Ｎとした点、第６の実施の形態における電圧モニター回路１３５−１〜１３５−Ｎ、スイッチング制御回路１３６−１〜１３６−Ｎ、トランジスタＱ８−１〜Ｑ８−Ｎ、トランスＫ４−１〜Ｋ４−Ｎで構成された電圧制限回路１２７−１〜１２７−Ｎを、電圧モニター回路１３５−１〜１３５−Ｎ、スイッチング制御回路１３７−１〜１３７−Ｎ、トランジスタＱ２３−１〜Ｑ２３−Ｎ、Ｑ２４−１〜Ｑ２４−Ｎ、インダクタンスＬ２−１〜Ｌ２−Ｎで構成された電圧制限回路（電圧制限手段）１２８−１〜１２８−Ｎとしている点が異なっている。
上記充放電電圧均等化制御回路１２６−１〜１２６−Ｎは図１の符号１２５で示した回路に相当する充放電電圧均等化制御回路であるが、第６の実施の形態におけるキャパシタ充放電電流処理手段１１０に代えて第５の実施の形態で説明したキャパシタ充放電電流処理手段１３０を採用している。また、上記電圧制限回路１２８−１〜１２８−Ｎは、第６の実施の形態におけるトランスを使ったスイッチング制御方式に代えて第５の実施の形態で説明したインダクタンスを使ったスイッチング制御方式としている。
すなわち、本第７の実施の形態は、全体として、トランスを使用するスイッチング制御方式から上記第５の実施の形態で説明したインダクタンスを使用するスイッチング制御方式に代えている点が異なっている。
図１２において、キャパシタの蓄電装置は第１キャパシタユニット〜第Ｎキャパシタユニットの複数のキャパシタユニットが備わっている。各キャパシタユニットは同じに構成されている。第１キャパシタユニットのＣ１−１〜Ｃｎ−１、第ＮキャパシタユニットのＣ１−Ｎ〜Ｃｎ−Ｎは電気二重層キャパシタである。電気二重層キャパシタはそれぞれのキャパシタユニットにｎ個直列に接続された状態で接続されている。各符号の添え字１〜Ｎは第１キャパシタユニット〜第Ｎキャパシタユニットの数字に対応している。図１では電気二重層キャパシタは３個直列接続されているが図１２ではｎ×Ｎ個直列接続されている。
Ｄ２１−１１〜Ｄ２１−ｎＮ、Ｄ２２−１１〜Ｄ２２−ｎＮはダイオードであり、図１のＤ１１〜Ｄ１３に相当する。但し、図１ではダイオードはＤ１１〜Ｄ１３の３個であるが図１１ではｎ×Ｎ個である。
１３５−１〜１３５−Ｎは電圧モニター回路である。電圧モニター回路１３５−１〜１３５−Ｎは各キャパシタユニットに接続された電気二重層キャパシタのトータル電圧をモニターする。すなわち、電圧モニター回路１３５−１は電気二重層キャパシタＣ１−１〜Ｃｎ−１のトータル電圧をモニターし、電圧モニター回路１３５−Ｎは電気二重層キャパシタＣ１−Ｎ〜Ｃｎ−Ｎのトータル電圧をモニターする。
１３７−１〜１３７−Ｎはスイッチング制御回路である。スイッチング制御回路１３７−１〜１３７−Ｎはそれぞれ対応する電圧モニター回路１３５−１〜１３５−Ｎの出力がチップイネーブル（ＣＥ端子）に入力されている。スイッチング制御回路１３７−１〜１３７−Ｎは電圧モニター回路１３５−１〜１３５−Ｎで各キャパシタユニットの電気二重層キャパシタのトータル電圧が基準値より大きくなったときトランジスタＱ２３−１〜Ｑ２３−Ｎ、Ｑ２４−１〜Ｑ２４−Ｎを動作させる信号を出力する。
Ｌ２−１〜Ｌ２−Ｎはインダクタンス、Ｄ３１−１〜Ｄ３１−Ｎ、Ｄ３２−１〜Ｄ３２−Ｎはダイオードである。
電圧モニター回路１３５−１〜１３５−Ｎは、電圧比較器Comp1〜CompN、抵抗Ｒ３１−１〜Ｒ３１−Ｎ、Ｒ３２−１〜Ｒ３２−Ｎ、基準電源回路１２２−１〜１２２−Ｎ（基準電圧Ｖrefs1〜ＶrefsN）からなっている。
第１キャパシタユニット〜第Ｎキャパシタユニットは同じに構成されているので、第１キャパシタユニットで動作を説明する。
充電器１０４からの充電電流により電気二重層キャパシタＣ１−１〜Ｃｎ−１が充電される。充放電電圧均等化制御回路１２６−１の動作により、電気二重層キャパシタＣ１−１〜Ｃｎ−１の電圧は第１の実施の形態で説明したように所定の電圧以上では各電気二重層キャパシタが等しい電圧に充電されて上昇していく。このときの電気二重層キャパシタＣ１−１〜Ｃｎ−１のトータル電圧は電圧モニター回路１３５−１でモニターされている。電気二重層キャパシタＣ１−１〜Ｃｎ−１のトータル電圧が満充電状態となって、抵抗Ｒ３１−１、Ｒ３２−１で分圧された電圧（電圧比較器Comp1の正入力電圧）が基準電源回路１２２−１の基準電圧Ｖrefs1（電圧比較器Comp1の負入力電圧）を超えると、電圧比較器Comp1の出力はHighレベルとなる。これによりトランジスタＱ２３−１、Ｑ２４−１をスイッチングする信号がスイッチング制御回路１３７−１からトランジスタＱ２３−１、Ｑ２４−１のゲートに供給される。
スイッチング制御回路１３７−１、トランジスタＱ２３−１、Ｑ２４−１、インダクタンスＬ２−１、ダイオードＤ３１−１、Ｄ３２−１によるスイッチング動作と電流帰還動作は第５の実施の形態のスイッチング制御回路１３１、トランジスタＱ２１、Ｑ２２，インダクタンスＬ１、ダイオードＤ２１、Ｄ２２によるスイッチング動作と同じなので詳しい説明は省略する。
本第７の実施の形態においても、第５の実施の形態で説明したのと同様に、入出力間は常時絶縁された状態で電流がダイオードＤ３１−１〜Ｄ３１−Ｎ、Ｄ３２−１〜Ｄ３２−Ｎを通して出力される。したがって、ダイオードＤ３２−１〜Ｄ３２−Ｎの出力に電圧平滑回路を設けると絶縁型定電圧電源となる。本実施の形態によれば、入出力間を絶縁するために絶縁トランスを使用しなくてもよい。
以上の動作により、制限電圧を超えた第１キャパシタユニットに供給される充電電流は再度充電端子に戻されて他のキャパシタユニットの充電に寄与される。その結果、電気二重層キャパシタＣ１−１〜Ｃｎ−１のトータル電圧は基準電圧Ｖrefs1で定まる電圧に制限される。
以上、第１キャパシタユニットで説明したが、他のキャパシタユニットも同様に動作する。
本第７の実施の形態によれば、各キャパシタユニット毎に電圧をモニターして電圧を制限できるので、電圧モニター回路の耐圧を低く抑えることができ、回路設計が容易となる。また、同じ構成のキャパシタユニットを重ね合わせて構成することにより、種々の出力電圧仕様に対応できる効果がある。また、キャパシタユニットを同じ構成に作れば良いので大量生産に向き、コストダウンを図ることができる。また、いずれかのキャパシタユニットが故障しても代わりの交換キャパシタユニットを容易に準備できる効果もある。更に、第５の実施の形態と同様スイッチング回路にインダクタンスを使用しているので、第６の実施の形態に比べ安価で小型、軽量の装置を実現できる効果がある。
上記第６の実施の形態はトランスを使用したスイッチング制御方式、第７の実施の形態はインダクタンスを使用したスイッチング制御方式としたが、これらスイッチング制御方式を適宜混在して採用することもできる。例えば第７の実施の形態において充放電電圧均等化制御回路１２６−１〜１２６−Ｎを第６の実施の形態の充放電電圧均等化制御回路１２５−１〜１２５−Ｎに置き換えても実施が可能である。また、第６の実施の形態における電圧制限回路１２７−１〜１２７−Ｎを第７の実施の形態の電圧制限回路１２８−１〜１２８−Ｎに置き換えても実施が可能である。
また、上記第６、第７の実施の形態の電圧制限回路１２７−１〜１２７−Ｎ、１２８−１〜１２８−Ｎの出力電圧をモニターし、スイッチング制御回路１３１をＰＷＭ制御回路としてトランジスタＱ８−１〜Ｑ８−Ｎ、Ｑ２３−１〜Ｑ２３−Ｎ、Ｑ２４−１〜Ｑ２４−ＮをＯＮ／ＯＦＦ制御すれば、定電圧源としての出力電圧精度を向上させることができる。また、所望の任意の出力電圧となるようにトランジスタＱ８−１〜Ｑ８−Ｎ、Ｑ２３−１〜Ｑ２３−Ｎ、Ｑ２４−１〜Ｑ２４−ＮをＰＷＭ制御すれば可変電圧の電圧源とすることができる。この場合、入出力間が絶縁された絶縁型定電圧電源、あるいは絶縁型可変電圧電源とすることができる。
また、上記第５〜第７の実施の形態のダイオードＤ２２，Ｄ３０−１〜Ｄ３０−Ｎ、Ｄ３２−１〜Ｄ３２−Ｎの出力を直接利用することで電流源として使用することもできる。この場合、出力電流の平均値をモニターし、所定の平均電流となるようにＰＷＭ制御回路でトランジスタＱ８−１〜Ｑ８−Ｎ、Ｑ２３−１〜Ｑ２３−Ｎ、Ｑ２４−１〜Ｑ２４−ＮをＯＮ／ＯＦＦ制御すれば、定電流源とすることができる。また、所望の任意の平均電流となるようにＰＷＭ制御回路でトランジスタＱ８−１〜Ｑ８−Ｎ、Ｑ２３−１〜Ｑ２３−Ｎ、Ｑ２４−１〜Ｑ２４−ＮをＯＮ／ＯＦＦ制御すれば、可変電流の電流源とすることができる。
（８）その他
図１に示すスイッチングトランジスタＱ４は、電界効果トランジスタであっても、あるいはバイポーラ型トランジスタであっても本発明の回路は実現可能である。この場合、電界効果トランジスタのゲート、ソース、ドレインはバイポーラ型トランジスタのベース、エミッタ、コレクタに読み替えられる。
また、ここまでの説明では、キャパシタは電気二重層キャパシタを例にとって説明してきているが、本発明の回路は、電気二重層キャパシタ以外の大容量キャパシタや、充放電が可能な二次電池にも適用ができる。
トランスも、巻線トランスに限定せず、圧電トランスでも本発明の回路の実現ができる。
また、トランスの二次側に発生した電流を充電器側に戻して充電電流に上乗せして再度充電電流に足し込まれるように説明をしてきているが、充電器そのものに戻すことで充電器の効率を上げることも可能である。
また、スイッチング制御方式によるキャパシタ充放電電流処理手段１１０は、充電時にあるキャパシタが満充電になって、その電流をトランス側にバイパスする時は出来るだけ多くの電流をバイパスさせるためスイッチングのDutyを最適な固定値にすることを前提に説明してきているが、任意のDutyでも動作は可能である。
また、Ａｍｐ２にヒステリシスを持たせることやフィルターを入れることで全体回路の安定動作化させることは既知の技術として使用することができる。
また、トランス駆動としてNMOSやNPNを使ったローサイトでの実施例を説明してきたがPMOSやPNPを使ったハイサイトでも実現できる。
また各制御回路のスイッチングのタイミングをずらすことで低ノイズ化とトランスに発生する電流のピーク電流のタイミングをずらして平均化しピーク電流を抑えることも可能である。
また、上記実施の形態の説明ではHigh電圧（論理”１”）、Low電圧（論理”０”）で説明したが、論理を逆にしたものでも実施が可能である。
なお、上記実施の形態の具体的な回路例の説明から明らかなように、上記キャパシタ充放電電流処理手段１１０は、Amp２の正入力端子と負入力端子の電圧が等しくなるようにその出力電流が調整される。すなわち、このキャパシタ充放電電流処理手段１１０は、キャパシタへの充電時には所定の充電量を超えたキャパシタへの充電電流を他のキャパシタの充電電流として戻すように行い、放電時には他のキャパシタより多くの充電量が残っているキャパシタから負荷に電流を取り出すように行う。このように上記キャパシタ充放電電流処理手段１１０は特定の最大値を持った電流源として動作を行うので、負荷状態や動作開始タイミングなどで過電流を生じることがなく、且つ出力電圧に依存しないという特徴を有している。
以上、本発明を具体的な実施の形態によって説明してきたが、本発明は、上記実施の形態に限定されず、本発明の要旨を変更しない範囲で適宜変更して実施できることは言うまでも無い。
本発明は、電気二重層キャパシタを使用したハイブリッド電気自動車、複写機などの蓄電装置等に利用可能である。
本発明による電気二重層キャパシタの蓄電装置の第１の実施の形態を示す図である。 本発明によるＯＮ／ＯＦＦ制御回路の具体例を示す図である。 本発明による実施の形態における電気二重層キャパシタの充電特性を説明する図である。 本発明による実施の形態における電気二重層キャパシタの放電特性を説明する図である。 本発明によるＯＮ／ＯＦＦ制御回路を充放電時に使用した充放電特性を説明する図である。 本発明によるキャパシタ電圧が低い場合でも動作可能とした第２の実施の形態を示す図である。 本発明によるキャパシタ電圧が低い場合でも動作可能とした第３の実施の形態を示す図である。 本発明による第１の実施の形態において、ＯＮ／ＯＦＦ制御回路を放電時に不使用とした充放電特性を説明する図である。 本発明による充放電電圧設定回路での設定電圧をより高精度化を可能とした第４の実施の形態を示す図である。 本発明による電気二重層キャパシタの蓄電装置の第５の実施の形態を示す図である。 本発明による電気二重層キャパシタの蓄電装置の第６の実施の形態を示す図である。 本発明による電気二重層キャパシタの蓄電装置の第７の実施の形態を示す図である。 従来技術による電気二重層キャパシタの蓄電装置を示す図である。 従来技術による電気二重層キャパシタの蓄電装置に使用される比較器の特性を示す図である。 従来技術による電気二重層キャパシタの蓄電装置の動作を説明する図である。 従来技術による電圧均等化回路を示す図である。 従来技術による充放電特性を説明する図である。
符号の説明
４・・・電流源
５・・・スイッチ
６・・・プラス出力端子
７・・・マイナス出力端子
８、２０・・・比較器
９・・・基準電源
１０〜１３、Ｒ１〜Ｒ１０、Ｒ２１、Ｒ２２・・・抵抗
Ｒ３１−１〜Ｒ３１−Ｎ、Ｒ３２−１〜Ｒ３２−Ｎ・・・抵抗
２１・・・ＮＭＯＳトランジスタ
２２・・・比較電圧用電源
３０・・・多出力絶縁昇圧電源回路
３１〜３３・・・昇圧型スイッチング電源回路（DC-DCコンバータ）
１０４・・・充電器
１０５・・・充放電電圧設定回路
１０６〜１０８・・・電圧追従機能付充放電制御回路
１１０、１３０・・・キャパシタ充放電電流処理手段
１１１、１３１、１３６−１〜１３６−Ｎ、１３７−１〜１３７−Ｎ・・・スイッチング制御回路
１１２・・・ＯＮ／ＯＦＦ制御回路
１１３・・・電流方向検出回路
１１４・・・モード切替信号入力部
１１５・・・ＯＲ回路
１１６・・・ＡＮＤ回路
１２０、１２１、１２２−１〜１２２−Ｎ・・・基準電源回路
１２５、１２５−１〜１２５−Ｎ、１２６−１〜１２６−Ｎ・・・充放電電圧均等化制御回路
１２７−１〜１２７−Ｎ、１２８−１〜１２８−Ｎ・・・電圧制限回路（電圧制限手段）
１３５−１〜１３５−Ｎ・・・電圧モニター回路
Amp１〜Amp３、Amp１-a〜Amp１-c・・・オペアンプ
Comp1〜CompN・・・電圧比較器
Ｑ１〜Ｑ７、Ｑ８−１〜Ｑ８−Ｎ、Ｑ２１、Ｑ２２・・・トランジスタ
Ｑ２３−１〜Ｑ２３−Ｎ、Ｑ２４−１〜Ｑ２４−Ｎ・・・トランジスタ
Ｃx、Ｃ１〜Ｃn、Ｃ１−１〜Ｃｎ−Ｎ・・・電気二重層キャパシタ
ＥＱ1〜ＥＱn・・・電圧均等化回路
Ｄ１１、Ｄ１２、Ｄ１３、Ｄ２１、Ｄ２２・・・ダイオード
Ｄ１１−１１〜Ｄ１１−ｎＮ、Ｄ３０−１〜Ｄ３０−Ｎ・・・ダイオード
Ｄ２１−１１〜Ｄ２１−ｎＮ、Ｄ２２−１１〜Ｄ２２−ｎＮ・・・ダイオード
Ｄ３１−１〜Ｄ３１−Ｎ、Ｄ３２−１〜Ｄ３２−Ｎ・・・ダイオード
Ｋ１〜Ｋ３、Ｋ４−１〜Ｋ４−Ｎ・・・トランス
Ｌ１、Ｌ２−１〜Ｌ２−Ｎ・・・インダクタンス

Claims (39)

  1. 複数個直列接続したキャパシタと、
    前記キャパシタに充電電流を供給する電流源と、
    前記キャパシタの充電時に、複数個直列接続された前記キャパシタのうち設定された充放電電圧より高い電圧に充電されたキャパシタへの充電電流を前記キャパシタの他のキャパシタへの充電電流として戻す制御手段を備えたことを特徴とする蓄電装置。
  2. 複数個直列接続したキャパシタと、
    前記キャパシタに充電電流を供給する電流源と、
    前記キャパシタの放電時に、複数個直列接続された前記キャパシタのうち設定された充放電電圧より高い電圧のキャパシタから負荷に電流を取り出す制御手段を備えたことを特徴とする蓄電装置。
  3. 複数個直列接続したキャパシタと、
    前記キャパシタに充電電流を供給する電流源と、
    前記キャパシタの充電時に、複数個直列接続された前記キャパシタのうち設定された充放電電圧より高い電圧に充電されたキャパシタへの充電電流を前記キャパシタの他のキャパシタへの充電電流として戻し、前記キャパシタの放電時に、複数個直列接続された前記キャパシタのうち設定された充放電電圧より高い電圧のキャパシタから負荷に電流を取り出す制御手段を備えたことを特徴とする蓄電装置。
  4. 前記キャパシタは電気二重層キャパシタであることを特徴とする請求項１乃至請求項３のいずれか一項に記載の蓄電装置。
  5. 前記キャパシタは２次電池であることを特徴とする請求項１乃至請求項３のいずれか一項に記載の蓄電装置。
  6. 前記キャパシタに充放電する際の前記充放電電圧を設定する充放電電圧設定回路を備えたことを特徴とする請求項１乃至請求項５のいずれか一項に記載の蓄電装置。
  7. 前記制御手段はスイッチング制御方式によるキャパシタ充放電電流処理手段であることを特徴とする請求項１乃至請求項６のいずれか一項に記載の蓄電装置。
  8. 前記キャパシタ充放電電流処理手段の出力部に１次側と２次側を絶縁した巻線トランスを備えたことを特徴とする請求項７に記載の蓄電装置。
  9. 複数個備わる前記巻線トランスの各２次側の一方を共通接続し、他方をダイオードを介して共通接続したことを特徴とする請求項８に記載の蓄電装置。
  10. 前記キャパシタ充放電電流処理手段の出力部に１次側と２次側を絶縁した圧電トランスを備えたことを特徴とする請求項７に記載の蓄電装置。
  11. 複数個備わる前記圧電トランスの各２次側の一方を共通接続し、他方をダイオードを介して共通接続したことを特徴とする請求項１０に記載の蓄電装置。
  12. 前記キャパシタ充放電電流処理手段の出力部に、一方の端子が第１のスイッチング用トランジスタを介して前記キャパシタの正側に接続され他方の端子が第２のスイッチング用トランジスタを介して前記キャパシタの負側に接続されたインダクタンスと、前記インダクタンスの前記一方の端子にカソードが接続されアノードがマイナス出力端子に接続された第１のダイオードと、前記インダクタンスの前記他方の端子にアノードが接続されカソードがプラス出力端子に接続された第２のダイオードを備えたことを特徴とする請求項７に記載の蓄電装置。
  13. 前記キャパシタ充放電電流処理手段毎に備わる前記第１のダイオードのアノード側を共通接続して前記マイナス出力端子に接続し、前記キャパシタ充放電電流処理手段毎に備わる前記第２のダイオードのカソード側を共通接続して前記プラス出力端子に接続したことを特徴とする請求項１２に記載の蓄電装置。
  14. 前記キャパシタの充電電圧が所定値以下の場合に前記キャパシタ充放電電流処理手段の動作を停止させるＯＮ／ＯＦＦ制御回路を備えたことを特徴とする請求項７乃至請求１３のいずれか一項に記載の蓄電装置。
  15. 前記キャパシタの電圧を昇圧して制御回路の電源として供給する昇圧手段を備えたことを特徴とする請求項１乃至請求１４のいずれか一項に記載の蓄電装置。
  16. 前記キャパシタ充放電電流処理手段は、前記キャパシタの電圧値を所定の電圧以上の電圧領域で同じ電圧になる様に制御することを特徴とする請求項７乃至請求１５のいずれか一項に記載の蓄電装置。
  17. 放電時に前記キャパシタ充放電電流処理手段の動作を停止するように切り替えるモード切替制御手段を備えたことを特徴とする請求項７乃至請求１５のいずれか一項に記載の蓄電装置。
  18. n個(nは２以上の自然数)のキャパシタを直列接続し、該直列接続された直列体の一方の端をプラス出力端子、他方の端をマイナス出力端子に接続してなる蓄電装置において、
    前記キャパシタが直列接続された前記直列体の両端にかかる電圧を検出して、該検出電圧を基に、前記各キャパシタの両端の間の電位を基準電圧として発生するn個の出力を持った基準電圧発生器と、
    前記キャパシタの各両端電圧を基にして前記キャパシタの各両端の間の電位として別途生成された電位と前記基準電圧とを比較する比較器と、
    前記比較器の出力に応じてスイッチング動作をオンオフするスイッチング制御回路、ゲートを前記スイッチング制御回路の出力に接続しソースを前記各キャパシタの低電位側端子に接続しドレインをトランス一次側端子の一端に接続したトランジスタ、及び一次側端子の一端が前記トランジスタの前記ドレインに接続され一次側端子の他端が前記キャパシタの高電位側端子に接続されたトランスを具備したキャパシタ充放電電流処理手段とを備え、
    前記比較器と前記キャパシタ充放電電流処理手段は、各々の前記キャパシタの両端に接続されており、
    前記基準電圧発生器、前記比較器、前記キャパシタ充放電電流処理手段を構成する制御回路の電源は、各々の前記キャパシタの両端、あるいは前記キャパシタの両端電圧を入力とした昇圧電源回路の出力に接続されており、
    前記プラス出力端子と前記マイナス出力端子の間に前記トランスの二次側巻線とダイードを前記マイナス出力端子から前記プラス出力端子方向に電流が流れるように直列にして接続したことを特徴とする充放電回路を有した蓄電装置。
  19. n個(nは２以上の自然数)のキャパシタを直列接続し、該直列接続された直列体の一方の端をプラス出力端子、他方の端をマイナス出力端子に接続してなる蓄電装置において、
    前記キャパシタが直列接続された前記直列体の両端にかかる電圧を検出して、該検出電圧を基に、前記各キャパシタの両端の間の電位を基準電圧として発生するn個の出力を持った基準電圧発生器と、
    前記キャパシタの各両端電圧を基にして前記キャパシタの各両端の間の電位として別途生成された電位と前記基準電圧とを比較する比較器と、
    前記比較器の出力に応じてスイッチング動作をオンオフするスイッチング制御回路、ゲートを前記スイッチング制御回路の第１の出力に接続しドレインを前記キャパシタの高電位側端子に接続した第１のトランジスタ、ゲートを前記スイッチング制御回路の第２の出力に接続しソースを前記各キャパシタの低電位側端子に接続した第２のトランジスタ、一方の端子を前記第１のトランジスタのソースに接続し他方の端子を前記第２のトランジスタのドレインに接続したインダクタンス、前記インダクタンスの前記一方の端子にカソードが接続された第１のダイオード、前記インダクタンスの前記他方の端子にアノードが接続された第２のダイオードを具備したキャパシタ充放電電流処理手段とを備え、
    前記比較器と前記キャパシタ充放電電流処理手段は、各々の前記キャパシタの両端に接続されており、
    前記基準電圧発生器、前記比較器、前記キャパシタ充放電電流処理手段を構成する制御回路の電源は、各々の前記キャパシタの両端、あるいはキャパシタの両端電圧を入力とした昇圧電源回路の出力に接続されており、
    前記キャパシタ充放電電流処理手段毎に備わる複数の前記第１のダイオードのアノードが共通接続されて前記マイナス出力端子に接続され、
    前記キャパシタ充放電電流処理手段毎に備わる複数の前記第２のダイオードのカソードが共通接続されて前記プラス出力端子に接続されたことを特徴とする充放電回路を有した蓄電装置。
  20. 任意の１個または複数個の前記キャパシタの両端の電圧を入力とし、かつ互いに絶縁されたｎ対の電源・ＧＮＤ端子を出力として持つ多出力絶縁昇圧電源回路を形成し、該出力を前記基準電圧発生器、前記比較器、前記キャパシタ充放電電流処理手段を構成する前記制御回路の電源端子に各々接続したことを特徴とする請求項１８又は請求項１９に記載の蓄電装置。
  21. 前記基準電圧発生器、前記比較器、前記キャパシタ充放電電流処理手段を構成する前記制御回路の電源端子の内、グランド端子側を任意の前記キャパシタの低電位側端子に接続するか、またはより低電位側に接続された任意のキャパシタの低電位側端子に接続し、
    前記制御回路の前記電源端子の内、高電位側を前記グランド端子側が接続された前記キャパシタの高電位側端子に接続するか、またはより高電位側に接続された任意のキャパシタの高電位側端子に接続したことを特徴とする請求項１８又は請求項１９に記載の蓄電装置。
  22. 直列接続された各キャパシタ間の任意の接続線に設置し、該接続線に流れる電流の向きを検出する電流方向検出手段と、
    前記電流方向検出手段の出力に基づき、電流の向きが前記キャパシタから放電する方向の場合は前記キャパシタ充放電電流処理手段の動作を停止せしめる信号を出力し、該電流の向きが充電する方向の場合は前記キャパシタ充放電電流処理手段を動作する信号を出力する手段を有することを特徴とする請求項１８乃至請求項２１のいずれか一項に記載の蓄電装置。
  23. 前記電流方向検出手段は、電流によって発生する磁界の向きを検出することにより電流の向きを検出せしめる手段であることを特徴とする請求項２２に記載の蓄電装置。
  24. 前記トランジスタは、バイポーラトランジスタであることを特徴とした請求項１８乃至請求項２３のいずれか一項に記載の蓄電装置。
  25. 前記キャパシタは、電気二重層キャパシタであることを特徴とした請求項１８乃至請求項２４のいずれか一項に記載の蓄電装置。
  26. 前記キャパシタは、二次電池であることを特徴とした請求項１８乃至請求項２４のいずれか一項に記載の蓄電装置。
  27. n×Ｎ個(ｎ、Ｎは２以上の自然数)のキャパシタを直列接続し、該直列接続されたキャパシタの直列体を充電電源に接続すると共に、前記直列体の一方の端がプラス出力端子、他方の端がマイナス出力端子として負荷に接続される蓄電装置において、
    ｎ個直列接続された前記キャパシタの１つ毎に電圧を監視し前記キャパシタの充電時にｎ個直列接続された前記キャパシタのうち設定された充放電電圧より高い電圧に充電されたキャパシタへの充電電流を前記充電電源又は前記負荷に戻すキャパシタ充放電電流処理手段を有するキャパシタユニットをＮ個備え、
    Ｎ個の前記キャパシタユニットは、前記キャパシタユニット毎に前記ｎ個直列接続したキャパシタのトータルの電圧をモニターし、該モニターされた電圧が所定の電圧を越えたとき前記キャパシタユニットに対する充電電流を前記充電電源又は前記負荷に戻す電圧制限手段を備え、
    前記キャパシタユニットがＮ個直列接続されてn×Ｎ個直列接続された前記キャパシタの前記直列体を構成したことを特徴とする蓄電装置。
  28. 前記電圧制限手段の出力部に１次側と２次側を絶縁した巻線トランスを備えたことを特徴とする請求項２７に記載の蓄電装置。
  29. 前記キャパシタユニットの前記電圧制限手段毎に備わる前記巻線トランスの各２次側の一方を共通接続して前記マイナス出力端子に接続し、他方をダイオードを介して共通接続し前記プラス出力端子に接続したことを特徴とする請求項２８に記載の蓄電装置。
  30. 前記キャパシタユニットの前記電圧制限手段毎に備わる前記巻線トランスの各２次側の一方の端子をダイオードを介し共通接続して前記マイナス出力端子に接続し、他方の端子を共通接続して前記プラス出力端子に接続したことを特徴とする請求項２８に記載の蓄電装置。
  31. 前記電圧制限手段の出力部に、一方の端子が第３のスイッチング用トランジスタを介して前記ｎ個直列接続したキャパシタの直列体の正側に接続され他方の端子が第４のスイッチング用トランジスタを介して前記ｎ個直列接続したキャパシタの直列体の負側に接続されたインダクタンスと、前記インダクタンスの前記一方の端子にカソードが接続されアノードが前記マイナス出力端子に接続された第３のダイオードと、前記インダクタンスの前記他方の端子にアノードが接続されカソードが前記プラス出力端子に接続された第４のダイオードを備えたことを特徴とする請求項２７に記載の蓄電装置。
  32. 前記電圧制限手段毎に備わる前記第３のダイオードのアノード側を共通接続して前記マイナス出力端子に接続し、前記電圧制限手段毎に備わる前記第４のダイオードのカソード側を共通接続して前記プラス出力端子に接続したことを特徴とする請求項３１に記載の蓄電装置。
  33. 前記キャパシタ充放電電流処理手段の出力部に１次側と２次側を絶縁した巻線トランスを備えたことを特徴とする請求項２７乃至請求項３２のいずれか一項に記載の蓄電装置。
  34. 前記キャパシタ充放電電流処理手段の出力部毎に備わる前記巻線トランスの各２次側端子の一方の端子を共通接続して前記マイナス出力端子に接続し、他方の端子をダイオードを介して共通接続し前記プラス出力端子に接続したことを特徴とする請求項３３に記載の蓄電装置。
  35. 前記キャパシタ充放電電流処理手段の出力部毎に備わる前記巻線トランスの各２次側端子の一方の端子をダイオードを介し共通接続して前記マイナス出力端子に接続し、他方の端子を共通接続して前記プラス出力端子に接続したことを特徴とする請求項３３に記載の蓄電装置。
  36. 前記キャパシタ充放電電流処理手段の出力部に、一方の端子が第１のスイッチング用トランジスタを介して前記ｎ個直列接続したキャパシタの直列体の正側に接続され他方の端子が第２のスイッチング用トランジスタを介して前記ｎ個直列接続したキャパシタの直列体の負側に接続されたインダクタンスと、前記インダクタンスの前記一方の端子にカソードが接続されアノードが前記マイナス出力端子に接続された第１のダイオードと、前記インダクタンスの前記他方の端子にアノードが接続されカソードが前記プラス出力端子に接続された第２のダイオードを備えたことを特徴とする請求項２７乃至請求項３２のいずれか一項に記載の蓄電装置。
  37. 前記キャパシタ充放電電流処理手段毎に備わる前記第１のダイオードのアノード側を共通接続して前記マイナス出力端子に接続し、前記キャパシタ充放電電流処理手段毎に備わる前記第２のダイオードのカソード側を共通接続して前記プラス出力端子に接続したことを特徴とする請求項３６に記載の蓄電装置。
  38. 複数個直列接続したキャパシタを充放電する際、
    前記複数個直列接続したキャパシタのうち設定された充放電電圧より高い電圧に充電されたキャパシタの両端に接続されたキャパシタ充放電電流処理手段を動作させ、該キャパシタへの充電電流を前記複数個直列接続した他のキャパシタへの充電電流として戻し、
    前記複数個直列接続したキャパシタを放電する際、前記キャパシタのうち設定された充放電電圧より高い電圧のキャパシタの両端に接続されたキャパシタ充放電電流処理手段を動作させて負荷に電流を取り出し、
    前記複数個直列接続したキャパシタの各電圧値を所定の電圧以上の電圧領域で同じ電圧に揃う様に制御する蓄電装置の充放電方法。
  39. 複数個直列接続したキャパシタを充電する際、
    前記キャパシタに流れる電流を検出し、
    前記電流が前記キャパシタを充電する方向に流れているときは、前記複数個直列接続したキャパシタのうち設定された充放電電圧より高い電圧に充電されたキャパシタの両端に接続されたキャパシタ充放電電流処理手段を動作させて該キャパシタへの充電電流を前記複数個直列接続した他のキャパシタへの充電電流として戻し、
    前記電流が前記キャパシタを放電する方向に流れているときは、前記キャパシタ充放電電流処理手段の動作を停止させ、
    前記複数個直列接続したキャパシタの各電圧値を所定の電圧以上の電圧領域で充電時及び満充電状態において同じ電圧に揃う様に制御する蓄電装置の充放電方法。
JP2005181475A 2005-03-16 2005-06-22 キャパシタの蓄電装置、及びその充放電方法 Pending JP2006296179A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005181475A JP2006296179A (ja) 2005-03-16 2005-06-22 キャパシタの蓄電装置、及びその充放電方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005074398 2005-03-16
JP2005181475A JP2006296179A (ja) 2005-03-16 2005-06-22 キャパシタの蓄電装置、及びその充放電方法

Publications (1)

Publication Number Publication Date
JP2006296179A true JP2006296179A (ja) 2006-10-26

Family

ID=37416132

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005181475A Pending JP2006296179A (ja) 2005-03-16 2005-06-22 キャパシタの蓄電装置、及びその充放電方法

Country Status (1)

Country Link
JP (1) JP2006296179A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100938660B1 (ko) 2007-10-05 2010-01-25 코칩 주식회사 전기이중층캐패시터 모듈의 충전 장치
WO2011046223A1 (ja) 2009-10-14 2011-04-21 Ｕｄトラックス株式会社 蓄電装置
KR101167519B1 (ko) 2012-04-17 2012-07-19 코칩 주식회사 전기 이중층 커패시터의 밸런서
CN102612793A (zh) * 2009-11-19 2012-07-25 罗伯特·博世有限公司 电存储器单元的电压均衡
JP2013502673A (ja) * 2009-08-17 2013-01-24 リ−テック・バッテリー・ゲーエムベーハー エネルギー蓄積デバイスを備えるエネルギー蓄積装置
JP2013511943A (ja) * 2009-11-19 2013-04-04 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング 電気的な蓄積ユニットの電圧を等化するための方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100938660B1 (ko) 2007-10-05 2010-01-25 코칩 주식회사 전기이중층캐패시터 모듈의 충전 장치
JP2013502673A (ja) * 2009-08-17 2013-01-24 リ−テック・バッテリー・ゲーエムベーハー エネルギー蓄積デバイスを備えるエネルギー蓄積装置
WO2011046223A1 (ja) 2009-10-14 2011-04-21 Ｕｄトラックス株式会社 蓄電装置
US9496721B2 (en) 2009-10-14 2016-11-15 Ud Trucks Corporation Power storage apparatus
US10128694B2 (en) 2009-10-14 2018-11-13 Volvo Truck Corporation Power storage apparatus
CN102612793A (zh) * 2009-11-19 2012-07-25 罗伯特·博世有限公司 电存储器单元的电压均衡
JP2013511944A (ja) * 2009-11-19 2013-04-04 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング 電気的な蓄積ユニットの電圧を等化するための方法
JP2013511943A (ja) * 2009-11-19 2013-04-04 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング 電気的な蓄積ユニットの電圧を等化するための方法
US9831690B2 (en) 2009-11-19 2017-11-28 Robert Bosch Gmbh Method and device for balancing electrical voltages in electrical accumulator units
KR101167519B1 (ko) 2012-04-17 2012-07-19 코칩 주식회사 전기 이중층 커패시터의 밸런서

Similar Documents

Publication Publication Date Title
US10447158B2 (en) Reducing voltage rating of devices in a multilevel converter
US7965069B2 (en) Power converter and multiport power converter
US10050515B1 (en) Voltage control of flying capacitor in adaptive multilevel converters
US7061218B2 (en) Control circuit of DC—DC converter and control method thereof
KR100905983B1 (ko) Ｄｃ-ｄｃ 컨버터, ｄｃ-ｄｃ 컨버터의 제어 회로 및ｄｃ-ｄｃ 컨버터의 제어 방법
US9131582B2 (en) High efficiency LED driving circuit and driving method
US20190207519A1 (en) Converter topology with adaptive power path architecture
US8693276B2 (en) Power supply, associated management unit and method
KR20120056874A (ko) 무정전 전원 장치
US20060238178A1 (en) Constant-voltage circuit capable of reducing time required for starting, semiconductor apparatus including constant-voltage circuit, and control method of constant-voltage circuit
JP2006296179A (ja) キャパシタの蓄電装置、及びその充放電方法
EP2384536A1 (en) Switched power converter with extended hold-up time
CN109412212B (zh) 一种两级变化的级联式高压电场感应供电电路
KR20130010478A (ko) 스위치 모드 전원공급장치를 위한 저장된 에너지 소산 회로 및 방법
JP2000324712A (ja) 電気二重層コンデンサ装置とその電圧制御方法
JP4761209B2 (ja) 電気二重層コンデンサを適用した電力変換装置および電気二重層コンデンサの充電方法
US10886856B2 (en) Power converter and power converter control method
CN111313729B (zh) 一种功率变换器及其供电方法
JP2006158073A (ja) キャパシタの充放電方法および電力変換装置
KR20120133459A (ko) 에너지 저장체의 전압 안정화 장치
KR20170049177A (ko) 프리차지 회로를 포함한 비절연 양방향 dc-dc 컨버터
JP2010178528A (ja) 蓄電装置
JP4491431B2 (ja) 電源の平滑回路、電源装置、及び、スイッチング電源装置
WO2022211741A1 (en) Gate driver circuit for a power supply voltage converter
JP3772140B2 (ja) 自己補充電機能付き直列接続キャパシタ