JP3772140B2 - 自己補充電機能付き直列接続キャパシタ - Google Patents
自己補充電機能付き直列接続キャパシタ Download PDFInfo
- Publication number
- JP3772140B2 JP3772140B2 JP2002293339A JP2002293339A JP3772140B2 JP 3772140 B2 JP3772140 B2 JP 3772140B2 JP 2002293339 A JP2002293339 A JP 2002293339A JP 2002293339 A JP2002293339 A JP 2002293339A JP 3772140 B2 JP3772140 B2 JP 3772140B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- voltage
- capacitors
- series
- charging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Direct Current Feeding And Distribution (AREA)
- Charge And Discharge Circuits For Batteries Or The Like (AREA)
Description
【発明の属する技術分野】
本発明は、電気二重層大容量電解コンデンサやリチウムイオン電池を複数個直列接続して得られる高電圧大容量キャパシタにおいて、各キャパシタのキャパシティが不均一であっても充電時に均等電圧充電制御することにより、許容電圧限界まで最大エネルギーの蓄積が出来、放電時にも均等電圧に補充電制御することにより、蓄積エネルギーを有効に取り出すことが可能になる。
【0002】
従って、鉛蓄電池、リチウム二次電池、ポリマー二次電池、または、電気二重層大容量電解コンデンサを直列接続して使用する電気自動車において、電気自動車の航続距離を限界まで伸ばすことが出来る。
電気二重層大容量電解コンデンサは繰り返し急速充・放電に耐えるため、15ボルト耐圧程度にすることで自動車の鉛蓄電器に置き換え、現状の自動車でもアイドリングストップを可能に出来る。
【0003】
【従来の技術】
電解コンデンサを高耐圧化し、リップル電流を吸収する回路としては図15に示す構成としていた。
直列接続した抵抗器R1501〜1503により等電圧に分割し、電解コンデンサC1501〜1503の電圧が高いところでは抵抗器R1501〜1503を通して放電し、電解コンデンサの電圧が低いところでは抵抗器R1501〜1503を通して充電が行われ、結果として等電圧となる。
【0004】
図16はフライバック型DC−DCコンバータにより均等電圧充電を行う回路で、フライバックトランスT1601の2次巻き線L1601〜1603をそれぞれ同じ巻き数とすることで検波電圧が等しくなり、結果として各キャパシタ素子は均等電圧に充電される。
【0005】
【特許文献1】
特開2001−136660号公報
【0006】
【発明が解決しようとする課題】
図15の従来技術では抵抗器R1501〜1503により常時放電が行われている為に、抵抗値を小さくすれば均等充電速度を速めることが出来るが、抵抗器により放電するエネルギーが大きくなり、抵抗値を大きくすると放電量を小さく出来るが均等電圧動作が遅くなる欠点があった。
【0007】
また、図16の従来技術では均等電圧充電により耐電圧限界まで蓄積エネルギーを上げることは出来るが、各素子のキャパシティにアンバランスがあると均等電圧放電とはならない為、蓄積した最大エネルギーを取り出せない、或いは、充分にエネルギーを取り出さない内に逆充電を受ける素子が現れ、劣化・破壊を起こす欠点があった。
【0008】
さらに、均等充電回路のみで充電を行っている為に、整流用ダイオードCD1601〜1603の順方向ドロップ電圧によるエネルギー損失が大きく、充電効率を大幅に低下させる欠点があった。
【0009】
【課題を解決するための手段】
本発明は、充電に従って端子電圧が上昇する複数個のキャパシタまたは2次電池(以下、キャパシタと云う)と、複数の巻線を持つ共通トランスと、該共通トランス巻線と前記キャパシタの間の接続を切換る複数のスイッチと、該スイッチを同期して高周波で切換る制御信号を発生させるスイッチ制御回路から成るキャパシタ・ブロックで、
該キャパシタ・ブロックは前記共通トランスの複数個の巻線を介して充電または放電電流を流し、前記キャパシタを等電圧にする補充電機能付きキャパシタ・ブロックであって、前記キャパシタ・ブロック2個以上から成り、 2 個以上のブロックで前記キャパシタ1個以上を共通に使用し、全キャパシタを直列接続することを特徴とする。
【0010】
また、本発明は、前記各キャパシタの電圧差を測定し、各キャパシタ間に電圧差が生じた場合は全てのスイッチ制御を起動し、各キャパシタ間に電圧差が生じない場合は全てのスイッチ制御を停止することを特徴とする。
【0011】
また、本発明は、外部充電回路により、前記直列接続キャパシタを充電する充電電流及び負荷回路に放電する放電電流を検出する充・放電電流検出回路を付加し、充・放電時にスイッチ制御を起動することを特徴とする。
【0012】
また上記発明にかかる自己補充電機能付き直列接続キャパシタにおいて、自己補充電機能付き直列接続キャパシタで構成されるブロック複数個からなり、2個以上のブロック間で1個以上のキャパシタを共用し、全キャパシタを直列接続することを特徴とする。
ブロック複数個接続により多数のキャパシタを直列接続できるようになる。
【0013】
また上記本発明にかかる自己補充電機能付き直列接続キャパシタにおいて、前記各キャパシタの電圧を測定し、各キャパシタ間に電圧差が生じた場合はスイッチ制御を起動し、各キャパシタ間に電圧差が生じない場合はスイッチ制御を停止することを特徴とする。
【0014】
また上記本発明にかかる自己補充電機能付き直列接続キャパシタにおいて、外部充電回路により本自己補充電機能付き直列接続キャパシタを充電する充電電流及び負荷回路に放電する放電電流を検出する充・放電電流検出回路を付加し、充・放電時にスイッチ制御を起動することを特徴とする。
【0015】
【発明の実施の形態】
図1は本発明の1実施例で、C101〜106は直列接続したキャパシタ、TM101は直列接続キャパシタのプラス端子、TM102は直列接続キャパシタのマイナス端子、T101は巻き線L101〜107を持つ共通トランス、SW101〜SW106はスイッチ、CD101は整流ダイオード、B101はスイッチ制御回路でSW101〜SW106を切換えする制御信号を発生する。
【0016】
図2はより具体的な回路を示したもので、図3は動作説明図である。
SW201〜SW206に電界効果トランジスタ(以下FETと言う)を使用し、スイッチの制御信号をトランスT202で分配している。
トランスT201の巻き線L201〜206の巻き数は同じであるため、FETスイッチSW201〜206を同期して高周波でON−OFFさせるとONの時の巻き線電圧は全て同じで、ほぼキャパシタC201〜206の電圧の平均電圧となる。
従って、キャパシタの電圧が異なる場合電圧が高いキャパシタからは巻き線の方向に放電電流が流れ、トランスの性質による逆起電流により電圧が低いキャパシタに対しては充電電流が流れ、各キャパシタの電圧は同じくなる。
各スイッチを同時にOFFとすると、共通トランスT201に蓄えられた磁気エネルギーにより逆起電圧が発生するが、巻き線L207と整流ダイオードCD201により直列接続したキャパシタ全部に対してエネルギー回収される。
各キャパシタの電圧が等しくなるとトランスの巻き線に向かって流れる電流はトランスのインダクタンスL(巻き線L201〜206)に対して流れる電流のみとなる。
I=e/L×t 式(1)
I;電流値 e;キャパシタの電圧
L;トランスのインダクタンス t;パルスのON時間
この式(1)から分かるように電流を小さく押さえるにはトランス巻き線の巻き数を多く、パルスのON時間を小さくすることが望ましいが、巻き数を多くすると巻き線抵抗による損失が大きくなるので、可能な限りパルスのON時間を短くする、つまり、ON−OFF周波数を高くすることが必要となる。
この電流と電圧積のパルス時間積分値はトランスに蓄えられる磁気エネルギーで、前述の様に巻き線L207と整流ダイオードCD201によりエネルギー回収が行われる。
【0017】
図3は巻き線L207の巻き数を巻き線L201〜206の6倍にした場合の巻き線電圧波形例で、ON時間t1に対し、OFF時の逆起電圧は順方向電圧とほぼ同じで、持続時間t2もt1とほぼ同じとなる。
【0018】
図4は別の実施例で、共通トランス T401 の巻き線 L1 、 L2 、 L3 は巻き数が同じで、中点タップ C を持っています。
この巻き線によりそれぞれでプッシュ・プル動作させるものです。
ある時間、巻き線 L1 においては、スイッチ制御信号 CS1 により、スイッチ SW401 は巻き線 L1 の端子 1 側に接続され、 L1 の端子 1 と端子 C の間にキャパシタ C401 に蓄えられている電圧が励起されます。
また、スイッチ制御信号 CS2 により、スイッチ SW402 は巻き線 L1 の端子 2 側に接続され、 L1 の端子 C と端子 2 の間にキャパシタ C402 に蓄えられている電圧が加えられます。
同様に、それぞれの制御信号とスイッチ SW403 〜 SW406 により、キャパシタ C403 の電圧は巻き線 L2 の端子 1 と端子 C の間に、キャパシタ C404 の電圧は巻き線 L2 の端子 C と端子 2 の間に、キャパシタ C405 の電圧は巻き線 L3 の端子 1 と端子 C の間に、キャパシタ C406 の電圧は巻き線 L3 の端子 C と端子 2 の間にと電圧が加えられます。
共通トランス T401 ではトランスの性質上、同じ巻き数の巻き線端子間には等しい電圧が励起されますので、キャパシタ C401 〜 C406 の平均電圧が各巻き線端子間に励起されることになります。
従って、この励起電圧とキャパシタに蓄えられている電圧との間に差がある場合、この電圧差と回路に存在するインピーダンス(巻き線抵抗・インダクタンス・キャパシタ内部抵抗・スイッチ ON 抵抗・配線抵抗等)で決まる電流が流れます。
つまり、平均電圧より高い電圧のキャパシタからは放電電流が流れ、平均電圧より低い電圧のキャパシタからは充電電流が流れ込むことになります。
次の時間、スイッチ制御信号 CS1 〜 CS6 により、スイッチ SW401 は巻き線 L1 の端子 2 に、 SW402 は L1 の端子 1 に、・・・ SW406 は L3 の端子 1 に切り替えます。
この場合、トランス T401 に励起される電圧はプラス・マイナスが反転しますが、前の時間と同様、トランス巻き線にはキャパシタ C401 〜 C406 の平均電圧が各巻き線端子間に励起されることになります。
従って、平均電圧より高い電圧のキャパシタからは放電電流が流れ出し、平均電圧より低い電圧のキャパシタからは充電電流が流れ込むことになります。
トランスの持つインダクタンスは有限ですから、ゆっくりした切り替えではトランスは励起電圧を保持出来ませんが、高速にスイッチを切り替えることで、連続して充・放電動作し、キャパシタ電圧が等しく成って安定します。
【0019】
図5はより具体的な回路を示したもので、図6は動作説明図である。
パルス発生回路 B01 で発生した方形波信号をトランジスタ Tr01 と Tr02 により増幅し、トランス T502 によりスイッチ制御信号を生成します。
トランジスタ Tr501 〜 Tr512 は N-ch の MOS トランジスタを使用した例で、 Tr501 と Tr502 で図4の回路でのスイッチ SW 4 01 を構成、以下同様に、 Tr503 と Tr504 で SW502 を、・・・・ Tr511 と Tr521 で SW506 を構成しています。
N-ch の MOS トランジスタの場合、ゲート電圧プラスで ON マイナスで OFF 動作しますので、 ON-OFF 動作させるに充分なスイッチ制御信号を与えます。
スイッチ制御信号 CS1-1,CS2-1,CS3-1, ・・・・ CS6-1 がプラス( CS1-2,CS2-2,CS3-2, ・・・・ CS6-2 がマイナス)の場合、 Tr501,Tr503,Tr505, ・・・・ Tr511 は ON で Tr502,Tr504,Tr506, ・・・・ Tr512 は OFF となり、トランス T501 の巻線 L1 〜 L3 の端子 1 側にはそれぞれキャパシタ C501,C503,C505 のプラス電圧が加えられ、巻線 L1 〜 L3 の端子 2 側にはそれぞれキャパシタ C502,C504,C506 のマイナス電圧が加えられます。
スイッチ制御信号はプラス・マイナスに変化する方形波信号ですから、次の半サイクルでは、 Tr501,Tr503,Tr505, ・・・・ Tr511 は OFF で Tr502,Tr504,Tr506, ・・・・ Tr512 は ON となり、トランス T501 の巻線 L1 〜 L3 の端子 1 側にはそれぞれキャパシタ C502,C504,C506 のマイナス電圧が加えられ、巻線 L1 〜 L3 の端子 2 側にはそれぞれキャパシタ C501,C503,C505 のプラス電圧が加えられ、図6に示すようにトランス T501 の巻線にも方形波電圧が励起されます。
トランス T501 の各巻線は同じ巻数としていますので、励起電圧はキャパシタ C501 〜 C506 の平均電圧となり、図6に示すように、キャパシタ電圧が高い場合には放電電流が流れ出し、低い場合には充電電流が流れ込みます。
ON-OFF および OFF-ON のパルス制御信号は、波形率 50 %の方形波でよく、各キャパシタとトランス巻線との結合はプッシュ・プル動作の為、充電或いは放電の接続率はほぼ 100 %となり、補充電動作を効率よく行うことが出来る。
図6に示すように、鋸歯状波電流となるのはトランスに蓄えられる磁気エネルギーの為ですが、何れかのスイッチが常に ON となっている為に磁気エネルギーは常に回収され、半サイクル動作の補充電回路に比べ、エネルギー回収の為の巻線と整流ダイオードは不要となる。
【0020】
図7は共通トランスを3つに分割した例で、直列キャパシタの数が多くなると1つの共通トランスでは巻線数を確保出来なくなります。
図7でトランス T701 、 T702 及び T703 はそれぞれ独立したトランスですが、各トランスに2次巻線 L4 を設け、各巻線間を並列接続することで、あたかも1つの共通トランスのように働きます。
トランス T701 、 T702 及び T703 の間で励起電圧が異なる場合、2次巻線の端子間に異なった電圧が発生することになりますが、3つの平均電圧より高いトランスからは電位差と巻線抵抗等のインピーダンスにより決定する電流が流れ出し、平均電圧より低いトランスからは電位差と巻線抵抗等のインピーダンスにより決定する電流が流れ込み、エネルギーの移送が行われます。
図7の例では2個ずつの直列接続キャパシタが1単位となって整然と直列接続されているが、1単位毎は独立している為、接続順は任意である。
【0021】
図8、図9は複数の自己補充電直列接続キャパシタブロックを共有したキャパシタにより結合させた例で、図8は2個のキャパシタ(C806、807)を共用してキャパシタを直列接続している。
図8でキャパシタC801の電圧が高く、C812の電圧が低い場合について検証すると、C812には共通トランスT802を介してC806〜811より充電電流を受け、C801からは共通トランスT801を介してC802〜807に充電する。
従って、C801〜807ではC801の電圧が高く、C806とC807の電圧が低くなり、C806〜812ではC806とC807の電圧が高く、C812の電圧が低くなり、結果として、C801からC806とC807を介してC812に補充電が行われる。
図9では補充電する経路が多重化され、大電流化が図れる。
【0022】
補充電によりキャパシタ全部の電圧が等しくなると充・放電電流は小さくなり、従って、回路損失も小さくなるので、常時補充電動作をさせていても損失は小さいが、更に損失を小さくする手段として、電圧がアンバランスとなった時のみ補充電動作をさせる、或いは、外部回路による充・放電の時にアンバランスが発生するので、充・放電時にのみ補充電動作をさせる方法がある。
【0023】
図10は電圧アンバランスを検出して補充電動作をさせる回路例で、図11、図12は電圧アンバランス検出回路例で、図11はキャパシタ6個の直列電圧の6分の1電圧と夫々のキャパシタ電圧の差を絶対値増幅し加算したもので、全て等しくなれば出力電圧は直列キャパシタの中点電圧となる。
【0024】
図12では6個の抵抗器Rと12個の抵抗器rにより直列キャパシタ電圧を6等分し、抵抗器rにより誤差許容範囲を設定し、オープンコレクタ型(または、オープンドレイン型)のコンパレータにより誤差検出し、ワイアードオアにより合成したもので、全てが許容範囲電圧の場合にはHレベルとなり、1箇所でも許容範囲を超えていればLレベルとなる。
この信号を受けてスイッチ制御回路の動作をON−OFFさせる。
【0025】
図13は直列接続キャパシタの充・放電電流を電流検出回路で検出してスイッチ制御回路を起動するようにしたもので、図14は電流検出回路例である。
直列接続キャパシタに微小抵抗R1401を直列接続し、微小抵抗に発生する電圧を絶対値増幅することで充・放電電流を検出する。
充・放電電流がゼロで有れば、出力電圧は直列接続キャパシタの中点電圧となる。
【0026】
上記実施例で示したキャパシタとしては、電気二重層大容量電解コンデンサ、鉛蓄電器、リチウムイオン電池、ポリマー電池の様に、充電に従って端子電圧が上昇するコンデンサまたは二次電池等も含まれる。
【0027】
【発明の効果】
以上述べたように、補充電動作により直列接続キャパシタの充・放電時にも常にキャパシタ電圧を等しく保つことが出来る為、最大電力の蓄積と最大電力の取り出しが可能になり、キャパシティのアンバランスを補う補充電動作をスイッチングで行ってるので、エネルギー効率が高くなる。
また、図7、図8、図9のようにすることで多くのキャパシタを直列接続出来るので、たとえ2〜3ボルトのキャパシタでも数百ボルトのキャパシタとすることが出来、電気自動車等で電力効率を高くすることが出来る。
【図面の簡単な説明】
【図1】 本発明の1実施例である。
【図2】 本発明の具体的な回路である。
【図3】 本発明の動作説明図である。
【図4】 本発明の他の実施例である。
【図5】 本発明の他の具体的な回路である。
【図6】 本発明の他の動作説明図である。
【図7】 共通トランスを3つに分割した例である。
【図8】 複数の自己補充電機能付直列接続キャパシタブロックを共有したキャパシタにより結合させた例である。
【図9】 複数の自己補充電機能付直列接続キャパシタブロックを共有したキャパシタにより結合させた例である。
【図10】 電圧差を検出して補充電動作をさせる回路例である。
【図11】 電圧差検出回路例である。
【図12】 電圧差検出回路例である。
【図13】 直列接続キャパシタの充・放電電流を検出してスイッチ制御回路を起動する例である。
【図14】 電流検出回路例である。
【図15】 抵抗器を使用した従来の均等電圧充電回路例である。
【図16】 フライバックトランス使用した従来の均等電圧充電回路例である。
【符号の説明】
C101〜106、 201〜206、 401〜406、 501〜506、701〜706、 1001〜1006、 1101〜1106、1201〜1206、 1401〜1406、 1501〜1503、1601〜1606・・・キャパシタ
CB801、802、901〜903・・・自己補充電機能付直列接続キャパシタブロック
CD101、201、1601〜1606・・・整流ダイオード
B101、201、401、501、701・・・スイッチ制御回路
B202、502・・・パルス発生回路
L101〜107、201〜207、501〜506、1601〜1606・・・トランスの巻き線
SW101〜106、201〜206、401〜406、701〜718・・・スイッチ
T101、201、401、501、701〜703、801〜802・・・共通トランス
T202、205・・・制御信号分配トランス
T1601・・・フライバックトランス
TM101、201、401、501、701、801、1001、1101、1201、1301、1401・・・直列接続キャパシタのプラス端子
TM102、202、402、502、702、802、1002、1102、1202、1302、1402・・・直列接続キャパシタのマイナス端子
R1401・・・微小抵抗器
R1501〜1503・・・充放電用抵抗器
R・・・抵抗器
r・・・抵抗器
Claims (3)
- 充電に従って端子電圧が上昇する複数個のキャパシタまたは2次電池(以下、キャパシタと云う)と、複数の巻線を持つ共通トランスと、該共通トランス巻線と前記キャパシタの間の接続を切換る複数のスイッチと、該スイッチを同期して高周波で切換る制御信号を発生させるスイッチ制御回路から成るキャパシタ・ブロックで、
該キャパシタ・ブロックは前記共通トランスの複数個の巻線を介して充電または放電電流を流し、前記キャパシタを等電圧にする補充電機能付きキャパシタ・ブロックであって、前記キャパシタ・ブロック2個以上から成り、 2 個以上のブロックで前記キャパシタ1個以上を共通に使用し、全キャパシタを直列接続することを特徴とする自己補充電機能付き直列接続キャパシタ。 - 請求項 1 の自己補充電機能付き直列接続キャパシタにおいて、
前記各キャパシタの電圧差を測定し、各キャパシタ間に電圧差が生じた場合は全てのスイッチ制御を起動し、各キャパシタ間に電圧差が生じない場合は全てのスイッチ制御を停止することを特徴とする自己補充電機能付き直列接続キャパシタ。 - 請求項1の自己補充電機能付き直列接続キャパシタにおいて、
外部充電回路により、前記直列接続キャパシタを充電する充電電流及び負荷回路に放電する放電電流を検出する充・放電電流検出回路を付加し、充・放電時にスイッチ制御を起動することを特徴とする自己補充電機能付き直列接続キャパシタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002293339A JP3772140B2 (ja) | 2002-10-07 | 2002-10-07 | 自己補充電機能付き直列接続キャパシタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002293339A JP3772140B2 (ja) | 2002-10-07 | 2002-10-07 | 自己補充電機能付き直列接続キャパシタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004129455A JP2004129455A (ja) | 2004-04-22 |
JP3772140B2 true JP3772140B2 (ja) | 2006-05-10 |
Family
ID=32284276
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002293339A Expired - Fee Related JP3772140B2 (ja) | 2002-10-07 | 2002-10-07 | 自己補充電機能付き直列接続キャパシタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3772140B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4119985B2 (ja) * | 2005-08-01 | 2008-07-16 | 国立大学法人埼玉大学 | 直列電気二重層コンデンサ装置 |
JP4827566B2 (ja) * | 2006-03-15 | 2011-11-30 | 日本無線株式会社 | 均等蓄放電回路 |
US8541980B2 (en) * | 2009-05-22 | 2013-09-24 | Intersil Americas LLC | System and method for cell balancing and charging |
US9397508B2 (en) | 2009-05-22 | 2016-07-19 | Intersil Americas LLC | System and method for cell balancing and charging using a serially coupled inductor and capacitor |
JP2013123344A (ja) | 2011-12-12 | 2013-06-20 | Toyota Industries Corp | 電池セル電圧を均等化する装置 |
DE102015112524A1 (de) | 2015-07-30 | 2017-02-02 | Halla Visteon Climate Control Corporation | Verfahren zur Spannungsbalancierung von in Reihe geschalteten Kondensatoren |
-
2002
- 2002-10-07 JP JP2002293339A patent/JP3772140B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004129455A (ja) | 2004-04-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Wang et al. | A single switch quadratic boost high step up DC–DC converter | |
Ye et al. | Topology, modeling, and design of switched-capacitor-based cell balancing systems and their balancing exploration | |
Kwon et al. | High gain soft-switching bidirectional DC–DC converter for eco-friendly vehicles | |
CN100456613C (zh) | 开关电源装置 | |
US9160179B2 (en) | Charging apparatus and charging method | |
Moghaddam et al. | Multi-winding equalization technique for lithium ion batteries for electrical vehicles | |
EP3255771B1 (en) | Bidirectional dc-dc convertor | |
CN105939108A (zh) | 一种开关电感型准开关升压dc-dc变换器 | |
JP3772140B2 (ja) | 自己補充電機能付き直列接続キャパシタ | |
Uno et al. | Direct cell-to-cell voltage equalizer using capacitively-isolated parallel-resonant converter for series-connected energy storage cells | |
JP2006296179A (ja) | キャパシタの蓄電装置、及びその充放電方法 | |
JPH11329907A (ja) | 電気二重層コンデンサ | |
Yu et al. | A multi-cell-to-multi-cell equalizer for series-connected batteries based on flyback conversion | |
Reema et al. | An enhanced coupled inductor based voltage equalizer for matrix connected ultracapacitor bank | |
Dam et al. | A Multi-Active-Half-Bridge Converter based Soft-switched Fast Voltage Equalizer for Multi-cell to Multi-cell Charge Transfer | |
JP2006158073A (ja) | キャパシタの充放電方法および電力変換装置 | |
Jain et al. | Multi-layer cell balancing using switched inductor and switched capacitor topology | |
Hulea et al. | An improved bidirectional hybrid switched capacitor converter | |
Jwo et al. | Design and implementation of a charge equalization using positive/negative pulse charger | |
Peng et al. | Hierarchical modular battery equalizer with open-loop control and mitigated recovery effect | |
Fan et al. | The balancing system of super capacitor based on active clamped forward converter | |
Lee et al. | Soft-switching interleaved bidirectional DC-DC converter for advanced vehicle applications | |
Kirshenboim et al. | Non-isolated parallel balancing converter for serially connected batteries string | |
Lavanya | Design and Component Analysis of High Gain Quadratic Boost Converters with fault diagnosis and remedial measure. | |
Shang et al. | A star-structured switched-capacitor equalizer for series-connected battery strings |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040401 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050711 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050802 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050929 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060131 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060213 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090217 Year of fee payment: 3 |
|
S201 | Request for registration of exclusive licence |
Free format text: JAPANESE INTERMEDIATE CODE: R314201 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090217 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100217 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110217 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120217 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120217 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130217 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |