JP2012023431A - 正弦波発生回路 - Google Patents
正弦波発生回路 Download PDFInfo
- Publication number
- JP2012023431A JP2012023431A JP2010157657A JP2010157657A JP2012023431A JP 2012023431 A JP2012023431 A JP 2012023431A JP 2010157657 A JP2010157657 A JP 2010157657A JP 2010157657 A JP2010157657 A JP 2010157657A JP 2012023431 A JP2012023431 A JP 2012023431A
- Authority
- JP
- Japan
- Prior art keywords
- current
- clock
- sine wave
- phase
- clocks
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
【課題】比較的簡単な回路で精度のよい正弦波を生成する正弦波発生回路を提供する。
【解決手段】π/2n(nは2以上の整数)ずつ位相がずれた2n−1相のクロックC1〜Ckを発生するクロック発生回路10と、2n−1相のクロックにそれぞれ対応して設けられ、互いに所定の電流比を有する2n−1個の電流源20−1〜20−kと、2n−1個の電流源をそれぞれ対応する2n−1相のクロックによってスイッチングする2n−1個のスイッチを備え、2n−1個のスイッチに流れる電流を加算する重み付け電流加算回路30と、重み付け電流加算回路により加算された電流を入力し、高周波成分を除去する電流入力フィルタ40と、を備える。
【選択図】図1
【解決手段】π/2n(nは2以上の整数)ずつ位相がずれた2n−1相のクロックC1〜Ckを発生するクロック発生回路10と、2n−1相のクロックにそれぞれ対応して設けられ、互いに所定の電流比を有する2n−1個の電流源20−1〜20−kと、2n−1個の電流源をそれぞれ対応する2n−1相のクロックによってスイッチングする2n−1個のスイッチを備え、2n−1個のスイッチに流れる電流を加算する重み付け電流加算回路30と、重み付け電流加算回路により加算された電流を入力し、高周波成分を除去する電流入力フィルタ40と、を備える。
【選択図】図1
Description
本発明は、正弦波発生回路に関する。特に、クロック信号に同期して擬似的に高精度な正弦波波形を発生させる正弦波発生回路に関する。
特許文献1には、比較的簡単な回路を用いて、クロック信号に同期して擬似的に正弦波波形を発生させる正弦波発生回路が記載されている。
図16に特許文献1に記載の従来の正弦波発生回路のブロック図を示す。正弦波発生回路1の電圧出力回路3は、n個の切換回路SW1〜SWnを備えている。n個の切換回路のうち、一つの切換回路SW1は2値の電圧を切り換えて出力し、SW1以外のn−1個の切換回路SW2〜SWnは3値の電圧を切り換えて出力する。また、各切換回路SW1〜SWnの切換のタイミングを制御するためにパルス発生回路2が設けられる。さらに各切換回路SW1〜SWnの出力電圧を加算する加算器4が設けられている。また、n=2の場合には、3倍、5倍の高調波が除去できることが記載されている。
以下の分析は本発明により与えられる。特許文献1に記載されている従来の正弦波発生回路では、各切換回路毎の正負の電圧源や電圧を加算する加算器、3値を出力する切換回路が必要になり回路の構成が複雑になる。また、正弦波の波形生成では、切換タイミングの各区間が厳密に等しくないと不必要な偶数倍の高調波成分が発生し、奇数倍の高調波の抑圧特性も劣化する。したがって、高精度なパルス発生回路が必要である。しかし、この従来の技術では、3値生成回路をスイッチングするための論理回路が複雑になり、各区間のスイッチングを高精度に行うことが困難である。各論理回路のばらつき等により各区間のスイッチング信号のタイミングが理想状態よりばらつくと、実際の回路では、特性が劣化する。
本発明の1つの側面による正弦波発生回路は、π/2n(nは2以上の整数)ずつ位相がずれた2n−1相のクロックを発生するクロック発生回路と、前記2n−1相のクロックにそれぞれ対応して設けられ互いに所定の電流比を有する2n−1個の電流源と、前記2n−1個の電流源をそれぞれ対応する前記2n−1相のクロックによってスイッチングする2n−1個のスイッチを備え、前記2n−1個のスイッチに流れる電流を加算する重み付け電流加算回路と、前記重み付け電流加算回路により加算された電流を入力し高周波成分を除去する電流入力フィルタと、を備える。
本発明によれば、スイッチの切換は、等間隔に位相をずらすだけでよいので、タイミング制御に複雑な回路は用いる必要がない。また、複数の電圧の電圧源は用いる必要がなく、それぞれ2値の電流を切り換えるだけでよい。したがって、より単純な回路で、高精度な正弦波を発生することができる。
図1は、本発明の実施形態1の正弦波発生回路全体のブロック図である。実施形態1の正弦波発生回路100の構成について説明する。実施形態1の正弦波発生回路は、基準クロック入力端子60から動作の基準となる基準クロック信号を入力し、π/2n(nは2以上の整数)ずつ位相がずれた2n−1相のクロック(C1、C2〜Ck)を発生するクロック発生回路10を備えている。また、2n−1相のクロック(C1、C2〜Ck)にそれぞれ対応して設けられ、互いに所定の電流比を有する2n−1個の電流源(20−1〜20−k)を備えている。各電流源の電流比については、より具体的な実施例の説明の中で後述する。
重み付け電流加算回路30は、2n−1個の電流源(20−1〜20−k)をそれぞれ対応する2n−1相のクロック(C1〜Ck)によってスイッチングする2n−1個のスイッチを備え、2n−1個のスイッチに流れる電流を加算する。重み付け電流加算回路30の内部構成についても実施例の説明の中で後述する。電流入力フィルタ40は、重み付け電流加算回路30により加算された電流を入力し、高周波成分を除去して出力端子70から正弦波形を出力する。
以下、この実施形態1のより具体的な各実施例について、より詳しく説明する。
実施例1は、実施形態1の正弦波発生回路において、n=2の場合の実施例である。n=2の場合には、π/4(45度)ずつ位相がずれた3相のクロックが必要である。必要な電流源20−1〜20−kの数は3であり、少なくとも3個のスイッチが必要になる。
π/4(45度)ずつ位相がずれたクロックを生成するのは、例えば、図6に示すクロック発生回路を用いることにより簡単に生成することができる。図6のクロック発生回路10の構成について説明する。図6のクロック発生回路10は4段に縦続接続されたデータフリップフロップ11、12、13、14を備えている。データフリップフロップ11、12、13、14には、基準クロックCLKが共通に接続され、前段のデータ出力端子Qが後段のデータ入力端子Dに接続され、最終段14のデータ出力端子Qがインバータ15で位相が反転されて初段のデータ入力端子Dに接続されている。データフリップフロップ11、12、13、14には共通にリセット信号rstが接続されている。
この図6に示すクロック発生回路10は、リセット信号rst信号を解除した後、基準クロックCLKを入力すると、図2の波形図に示すように基準クロックCLKに同期して基準クロックCLKの周期の8倍の周期のクロックを生成する。C1〜C4〜C1b〜C4bの位相はそれぞれπ/4(45度)ずつ位相がずれた8相のクロックを生成する。この8相のクロックのうち、位相が連続したC1、C2、C3の3相のクロックが重み付け電流加算回路30に供給される。なお、ここでは、C1、C2、C3の連続する3相のクロックを重み付け電流加算回路30に接続されているが、連続する3相のクロックがあれば、8相のクロックのうち、どの3相のクロックを用いてもよい。ただし、回路の対称性からは、C1、C2、C3または、C1b、C2b、C3bの3相のクロックを用いることが、間隔の等しい高精度なクロックを得るには好ましい。
なお、実施例1ではn=2であるので、図6において、縦続接続されたデータフリップフロップの数は4個(データフリップフロップ11〜14)であるが、一般的にπ/2nずつ位相が遅れた2n−1相のクロックを得るには、2n個のデータフリップフロップを縦続接続し、その2n個縦続接続されたデータフリップフロップの最終段の出力を反転させて初段に入力させればよい。
図7に、実施例1における3個の電流源20−1〜20−3と、重み付け電流加算回路30の具体的な一例を示す。図7において、電流源20−1〜20−3は、それぞれソースが接地電位GNDに、ゲートが基準バイアス電圧VBias1に共通に接続されたNMOSトランジスタである電流源トランジスタを備えている。電流源20−1〜20−3の電流比がそれぞれ、1:a:1になるように電流源トランジスタのサイズ比があらかじめ設定されている。これら電流源20−1〜20−3となる電流源トランジスタのソースとゲートには共通の電位が与えられているので、トランジスタのサイズ比によって、高精度な電流比を得ることができる。
また、各電流源20−1〜20−3となる電流源トランジスタのドレインは、重み付け電流加算回路30に接続され、重み付け電流加算回路30の中で、それぞれ、一対のスイッチトランジスタ31aと31b、32aと32b、33aと33bのソースに接続されている。スイッチトランジスタ31a、31b、32a、32b、33a、33bはそれぞれNMOSトランジスタである。
スイッチトランジスタ31aのゲートには、クロック発生回路10(図6)の出力信号であるクロックC1が接続され、スイッチトランジスタ31aと対となるスイッチトランジスタ31bのゲートには、クロックC1の反転信号であるクロックC1bが接続されている。同様に、スイッチトランジスタ32aのゲートには、クロックC2が接続され、対となるスイッチトランジスタ32bのゲートには、C2の反転信号であるクロックC2bが接続されている。また、スイッチトランジスタ33aのゲートには、クロックC3が接続され、対となるスイッチトランジスタ33bのゲートには、C3の反転信号であるクロックC3bが接続されている。
なお、図7では、スイッチトランジスタ31b、32b、33bのゲートには、クロック発生回路10から直接クロックC1b、C2b、C3bが接続されている。しかし、クロック発生回路10からは、クロックC1、C2、C3のみを重み付け電流加算回路30に接続し、重み付け電流加算回路30の内部でクロックC1、C2、C3をインバータ回路により位相を反転させて、クロックC1、C2、C3が接続されるスイッチトランジスタ31a、32a、33aと対となるスイッチトランジスタ31b、32b、33bにクロックC1、C2、C3の反転クロックを与えることもできる。
また、重み付け電流加算回路30は、スイッチトランジスタ31a、32a、33aの各ドレインが第1ノードN1に共通に接続され、第1ノードN1に擬似正弦波電流出力信号Ioutを出力する。また、スイッチトランジスタ31b、32b、33bのドレインを第1反転ノードN1bで共通に接続し、擬似正弦波電流出力信号Ioutbとして出力する。このIoutとIoutbは互いに位相が反転した擬似正弦波電流出力信号である。なお、電流の加算は、第1ノードN1と第1反転ノードN1bで各スイッチトランジスタ31a、32a、33aと31b、32b、33bのドレインを共通に接続すればよく、特に特別な加算器等を設ける必要はない。
図13に、実施例1の電流入力フィルタ40の一部の構成を示す。図13に示す電流入力フィルタは、カレントミラー回路を応用したものでカレントミラー対を構成するMOSトランジスタ(入力トランジスタ41と出力トランジスタ42)のゲートと高電圧側の電源VDDとの間に容量43を接続したものである。図13に示すように、共にPMOSトランジスタで構成される入力トランジスタ41と出力トランジスタ42は共にソースが高電圧側の電源である電源VDDに、ゲートが電流入力端子inに接続されている。したがって、入力トランジスタ41のソースドレイン間に流れる電流と出力トランジスタ42のソースドレイン間に流れる電流は入力トランジスタ41と出力トランジスタ42のサイズ比に比例する電流が流れる。入力トランジスタ41と出力トランジスタ42のゲートと電源VDDとの間には、容量43が接続されている。容量43は図示するように可変容量であってもよいし、固定容量であってもよい。
また、入力トランジスタ41のドレインは、PMOSトランジスタ44のソースに接続され、PMOSトランジスタ44のドレインは電流入力端子inに接続される。さらに、出力トランジスタ42のドレインは、PMOSトランジスタ45のソースに接続され、PMOSトランジスタ45のドレインは電流出力端子outに接続される。そして、PMOSトランジスタ44と45のゲートは基準バイアス電圧Vbias2に接続されている。基準バイアス電圧Vbias2をゲートに接続されているPMOSトランジスタ44と45により、入力トランジスタ41と出力トランジスタ42は常に飽和領域で動作し、入力トランジスタ41のソースドレイン間に流れる電流と出力トランジスタ42のソースドレイン間に流れる電流はトランジスタのサイズ比に精度よく比例した電流となる。また、容量43により入力電流inの高周波成分が除去されて電流出力端子outから出力する。この電流入力フィルタ、1段のフィルタ帯域は、MOSトランジスタのトランスコンダクタンスと容量値によって決まる。フィルタ次数を増加させたいときは、この回路を縦続接続させればよい。
なお、実施例1では、図13のフィルタ回路を2段縦続接続させて2次の低域通過フィルタとしている。なお、電流入力フィルタ40としては、図13の回路構成が好ましい一例であるが、図13以外の構成の電流入力フィルタを用いてもよい。その場合、高調波成分を−40dB以下に抑制するためには、2次の次数を持つバタワース型フィルタを用いることが好ましい。
次に、実施例1による正弦波発生回路の動作について説明する。図3(a)は図7のスイッチトランジスタ31aに流れる電流を縦軸(Y軸)の正の側に、スイッチトランジスタ31bに流れる電流を縦軸の負の側に記載している。横軸(X軸)はクロックC1等の周期をラジアンで表示している。図2を用いて説明したとおり、スイッチトランジスタ31aと31bの導通、非導通を制御するクロックC1とクロックC1bは位相が逆の信号であり、共に1/2デューティーのクロック信号である。したがって、クロックC1の立ち上がりに同期してスイッチトランジスタ31aに電流量の相対値が1である電流が電流源20−1からスイッチトランジスタ31aのドレインに電流が流れる。クロック信号C1が立ち下がるとスイッチトランジスタ31aが非導通となり、代わりにクロック信号C1bがロウレベルからハイレベルに立ち上がるので、スイッチトランジスタ31bに電流量の相対値が1である電流が電流源20−1からスイッチトランジスタ31bのドレインに電流が流れる。クロックC1が再び立ち上がると、スイッチトランジスタ31bが非導通となり、代わりにスイッチトランジスタ31aに電流源20−1からスイッチトランジスタ31aのドレインに電流が流れるようになる。
同様に、図3(b)には、図7のスイッチトランジスタ32aに流れる電流を縦軸(Y軸)の正の側に、スイッチトランジスタ32bに流れる電流を縦軸の負の側に記載している。なお、横軸は、図3(a)と共通であり、図3(b)は図3(a)と横軸の位相を揃えて記載している。図2に示すとおり、スイッチトランジスタ32aと32bの導通、非導通を制御するクロックC2とクロックC2bは位相が逆の信号であり、共に1/2デューティーのクロック信号である。また、クロックC2の位相はクロックC1の位相よりπ/4(45度)だけ位相が遅れている。また、電流源20−2は、電流源20−1に対してa倍の電流を流す電流源である。したがって、1周期を2πの繰り返し周期であるとするとπ/4から4π/5までの半周期は、電流源20−2からスイッチトランジスタ32aのドレインに相対値aの電流が流れ、スイッチトランジスタ32bには電流が流れない。次に4π/5からπ/4までの次の半周期は、電流源20−2からスイッチトランジスタ32bのドレインに相対値aの電流が流れ、スイッチトランジスタ32aには電流が流れない。この動作を1周期毎に繰り返す。
また、図3(c)には、図7のスイッチトランジスタ33aに流れる電流を縦軸(Y軸)の正の側に、スイッチトランジスタ33bに流れる電流を縦軸の負の側に記載している。横軸は、図3(a)、(b)と共通である。スイッチトランジスタ33aと33bの導通、非導通を制御するクロックC3とクロックC3bは位相が逆の1/2デューティーの信号であり、クロックC3はクロックC2よりさらにπ/4(45度)だけ位相が遅れた信号である。また、電流源20−3の電流供給能力は、電流源20−1と同一であり、電流源20−2の1/aである。クロックの周期を2πの繰り返し周期であるとすると、π/2から3π/2までの半周期は、電流源20−3からスイッチトランジスタ33aのドレインに相対値1の電流が流れ、スイッチトランジスタ33bには電流が流れない。次に3π/2からπ/2までの次の半周期は、電流源20−3からスイッチトランジスタ33bのドレインに相対値aの電流が流れ、スイッチトランジスタ33aには電流が流れない。この動作を1周期毎に繰り返す。
次に、図4は、重み付け電流加算回路30が出力する擬似正弦波電流出力信号Iout、Ioutbの電流出力波形を示す。図4では、縦軸に電流Ioutから電流Ioutbを減算した電流の値を縦軸に示す。横軸は周期をラジアンで表示している。以下の説明では、電流Ioutに流れる電流を正の値、電流Ioutbに流れる電流を負の値として説明する。
(1)0〜π/4の周期では、スイッチトランジスタ31aに相対的な電流値1が、スイッチトランジスタ32bに電流−aが、スイッチトランジスタ33bに電流−1が、流れる。したがってIoutとIoutbの合計値は、−aである。
(2)π/4〜π/2の周期では、スイッチトランジスタ31aに電流1が、スイッチトランジスタ32aに電流aが、スイッチトランジスタ33bに電流−1が、流れる。したがってIoutとIoutbの合計値は、aである。
(3)π/2〜πの周期では、スイッチトランジスタ31aに電流1が、スイッチトランジスタ32aに電流aが、スイッチトランジスタ33aに電流1が、流れる。したがってIoutとIoutbの合計値は、2+aである。
(4)π〜5π/4の周期では、スイッチトランジスタ31bに電流−1が、スイッチトランジスタ32aに電流aが、スイッチトランジスタ33aに電流1が、流れる。したがってIoutとIoutbの合計値は、aである。
(5)5π/4〜3π/2の周期では、スイッチトランジスタ31bに電流−1が、スイッチトランジスタ32bに電流−aが、スイッチトランジスタ33aに電流1が、流れる。したがってIoutとIoutbの合計値は、−aである。
(6)3π/2〜2π(または0)の周期では、スイッチトランジスタ31bに電流−1が、スイッチトランジスタ32bに電流−aが、スイッチトランジスタ33bに電流−1が、流れる。したがってIoutとIoutbの合計値は、−2−aである。
周期2π(または0)以降は、上記(1)の周期に戻って同じ動作を繰り返す。したがって、図4に示すようにIoutからIoutbを減算した電流出力は、図4のような電流波形となる。なお、図4では、電流IoutからIoutbを減算しているが、電流Iout、Ioutb単独でも図4と同様な電流波形が得られる。ただし、その場合、電流値は正の値にしかならず、相対的な電流値0〜2+aの間で振幅する。また、IoutとIoutbの電流の合計値は常に2+aで一定であるので、電流IoutとIoutbでは電流は逆の位相になり、電流Ioutがピーク電流2+aとなるとき、電流Ioutbは0であり、電流Ioutbがピーク電流2+aとなるとき、電流Ioutは0となる。
次に、電流源20−1、20−3の電流値に対して電流源20−2の電流値aの値をどのように決めればよいかについて説明する。一定の周波数で変化する矩形波は、その周波数の奇数倍(3、5、7、・・・)の高調波成分を含んでいることが知られている。したがって、複数のスイッチトランジスタを周期的にスイッチングさせることによりこの高調波成分を取り除く必要がある。
図5(a)にクロックC1、C2、C3によりスイッチトランジスタをスイッチさせることによる生じる3倍の高調波の大きさと位相をフェーザ(ベクトル)で示す。クロックC1、クロックC2、クロックC3はそれぞれπ/4ずつ位相が遅れているので、3倍の高調波は、その位相差が3倍になる。すなわち、クロックC2は、クロックC3に対して3π/4だけ位相が進んでおり、クロックC1はクロックC3に対して3π/2だけ位相が進んでいる。ここで、クロックC1、C2、C3のスイッチングによる3倍高調波のベクトルを考えると、クロックC1とC3に基づくベクトルの和は、クロックC2に基づくベクトルと方向が逆である。したがって、クロックC1、C3に基づくベクトルの和の大きさとクロックC2に基づくベクトルの大きさを同じにすれば、クロックC1、C2、C3のスイッチングにより合成した波形から3倍の高調波を取り除くことができる。ベクトルの大きさは、電流源に流す電流の大きさによって決まるので、電流源20−1〜20−3の電流比を1:√2:1に設定すればよい。
次に図5(b)にクロックC1、C2、C3によりスイッチトランジスタをスイッチさせることによる生じる5倍の高調波の大きさと位相をフェーザ(ベクトル)で示す。3倍の高調波と同様に、クロックC1、クロックC2、クロックC3はそれぞれπ/4ずつ位相が遅れているので、5倍の高調波は、その位相差が5倍になる。したがって、クロックC2は、クロックC3に対して5π/4だけ位相が進んでおり、クロックC1は、クロックC3に対して5π/2だけ位相が進んでいる。ここで、クロックC1、C2、C3のスイッチングによる5倍高調波のベクトルを考えると、クロックC1とC3に基づくベクトルの和は、クロックC2に基づくベクトルと方向が逆である。したがって、クロックC1、C3に基づくベクトルの和の大きさとクロックC2に基づくベクトルの大きさを同じにすれば、クロックC1、C2、C3のスイッチングにより合成した波形から5倍の高調波を取り除くことができる。ベクトルの大きさは、電流源に流す電流の大きさによって決まるので、電流源20−1〜20−3の電流比を1:√2:1に設定すればよい。この電流比は3倍の高調波を取り除く場合と同一であり、電流比を上記値にすれば、3倍の高調波も5倍の高調波も除去することができる。目的とする正弦波の周波数に最も近い3倍と5倍の高調波を取り除くことができれば、後段のフィルタ(電流入力フィルタ)で残る高調波を取り除くことは容易になる。
以上、説明したように実施例1の正弦波発生回路では、3倍と5倍の高調波を少なくとも抑制できる。また、実施例1では、クロック発生回路、電流加算回路共に対称的な構成を持っているため、デバイスばらつき等の影響を受けにくく、少ない回路素子を用いて歪の少ない正弦波を得ることができる。
実施例2では、3倍と5倍の高調波に加えて、7倍、9倍の高調波を抑圧できる実施例を示す。実施例2は、図1に示す実施形態1の正弦波発生回路において、n=3の場合の実施例である。n=3の場合には、π/2n=π/8(22.5度)ずつ位相がずれた少なくとも2n−1=7相のクロックが必要である。必要な電流源20−1〜20−kの数は7であり、少なくとも7個のスイッチが必要になる。
まず、図8を用いて、実施例2において、高調波を抑制する考え方について説明する。実施例2では、π/8(22.5度)ずつ位相がずれたクロックを生成するために、図6に示す実施例1のクロック生成回路の縦続接続されているデータフリップフロップの段数を22=4から23=8に増やす。すると図8に示すようにC1〜C8、C1b〜C8bの16相のクロックを生成することができる。図8に示すようにこの16相のクロックのうち、位相が連続する少なくとも7相のクロックを用いる。ここでは、C1〜C7の7相のクロックを用いる。ここで、クロックC1〜C7の7相のクロックのうち、C1、C3、C5の3相のクロックは位相のずれがそれぞれπ/4であるから、実施例1により3倍、5倍高調波を抑制することができる。このC1、C3、C5のクロックを第1群とする。また、同様に、C2、C4、C6の位相のずれも同様に位相差がπ/4であるから、実施例1により3倍、5倍高調波を抑制することができる。このC2、C4、C6のクロックを第2群とする。さらに、C3、C5、C7の位相のずれも同様に位相差がπ/4であるから、実施例1により3倍、5倍高調波を抑制することができる。このC3、C5、C7のクロックを第3群とする。
図9(a)〜(c)は、それぞれ、第1群、第2群、第3群のクロックを用いて実施例1の、電流源と重み付け電流加算回路により電流加算した場合の電流出力波形である。図9(a)〜(c)では、それぞれ縦軸に相対的な電流値を示し、横軸に周期をラジアンで示す。図9(a)〜(c)で横軸は同期して揃えて記載している。出力電流の相対的な値は、図9(a)の第1群のクロックC1、C3、C5に基づく電流出力波形と、図9(c)の第3群のクロックC3、C5、C7に基づく電流出力波形は、電流の相対的な大きさも図4に示した実施例1の電流出力波形と同じである。ただし、第3群のクロックに基づく電流出力波形は第1群のクロックに基づく電流出力波形に対してはπ/4(45度)だけ位相が遅れている。また、図9(b)の第2群のクロックC2、C4、C6に基づく電流出力波形は、第1群または第3群のクロックに基づく電流出力波形に対してc倍した電流を流す。また、位相は、第1群のクロックに基づく電流波形と第3群のクロックに基づく電流波形の中間であり、第1群のクロックに基づく電流波形より位相がπ/8だけ位相が遅く、第3群のクロックに基づく電流波形より位相がπ/8だけ位相が早い。
図10に、実施例2の正弦波発生回路の電流加算回路の構成例を示す。図10において、第1群のクロックC1、C3、C5を用いる3相重み付け電流加算回路30Aは、実施例1の重み付け電流加算回路30と同一構成である。また、第2群のクロックC2、C4、C6を用いる3相重み付け電流加算回路30B、第3群のクロックC3、C5、C7を用いる3相重み付け電流加算回路30Cも同様の構成である。これら3個の3相重み付け電流加算回路30A、30B、30Cをさらに電流加算回路35により加算する。
図11(a)は、それぞれ、位相がπ/8だけ異なるクロックC1、C2、C3に基づく7倍高調波のフェーザを示す。7倍の高調波は、クロックC1、C2、C3のクロック周波数に対して7倍の周波数であるので、位相差は、7倍に増加する。クロックC2に基づく電流ベクトルはクロックC3に基づく電流ベクトルに対して7π/8だけ位相が進んでおり、クロックC1に基づく電流ベクトルはクロックC3に基づく電流ベクトルに対して7π/4だけ位相が進んでいる。図11(a)を見て理解できるように、クロックC1に基づく電流ベクトルとクロックC1に基づく電流ベクトルとC3に基づく電流ベクトルの和は、クロックC2に基づく電流ベクトルと方向が逆である。したがって、クロックC1ないしC3に基づく電流ベクトルの大きさを適切に選ぶことによりクロックC1〜C3に基づく7倍の高調波を抑制し、理想的には、7倍の高調波を完全に除去することができる。具体的には、C2に基づく電流ベクトルをC1、C3に基づく電流ベクトルのそれぞれ√(2+2cos(π/4))倍とすることでクロックC1〜C3に基づく7倍の高調波を除去することができる。図10において、第1群を構成する3相のクロック(C1、C3、C5)の位相と第2群の構成する3相のクロック(C2、C4、C6)の位相はそれぞれπ/8だけ異なり、第2群の構成する3相のクロック(C2、C4、C6)の位相
と第3群を構成する3相のクロック(C3、C5、C7)の位相はそれぞれπ/8だけ異なる。したがって、第2群を構成する3相のクロック(C2、C4、C6)に基づく電流ベクトルを第1群、第3群を構成する3相のクロックに基づく電流の大きさの√(2+2cos(π/4))倍とすることにより、クロックC1〜C7の各相のクロックに起因する7倍の高調波を抑制し、理想的には、7倍の高調波を完全に除去することができる。
と第3群を構成する3相のクロック(C3、C5、C7)の位相はそれぞれπ/8だけ異なる。したがって、第2群を構成する3相のクロック(C2、C4、C6)に基づく電流ベクトルを第1群、第3群を構成する3相のクロックに基づく電流の大きさの√(2+2cos(π/4))倍とすることにより、クロックC1〜C7の各相のクロックに起因する7倍の高調波を抑制し、理想的には、7倍の高調波を完全に除去することができる。
図11(b)は、それぞれ、位相がπ/8だけ異なるクロックC1、C2、C3に基づく9倍高調波のフェーザを示す。9倍の高調波は位相差も9倍に拡大するので、クロックC2に基づく電流ベクトルはクロックC3に基づく電流ベクトルに対して9π/8だけ位相が進んでおり、クロックC1に基づく電流ベクトルはクロックC3に基づく電流ベクトルに対して9π/4だけ位相が進んでいる。図11(b)から容易に理解できるように、9倍高調波のクロックC1に基づく電流ベクトルとC3に基づく電流ベクトルの和は、クロックC2に基づく電流ベクトルと方向が逆である。したがって、クロックC1ないしC3に基づく電流ベクトルの大きさを適切に選ぶことによりクロックC1〜C3に基づく9倍の高調波を抑制し、理想的には、9倍の高調波を完全に除去することができる。具体的には、C2に基づく電流ベクトルをC1、C3に基づく電流ベクトルのそれぞれ√(2+2cos(π/4))倍とすることでクロックC1〜C3に基づく9倍の高調波を除去することができる。同様に、図10において、第2群の3相クロック(C2、C4、C6)に基づく電流ベクトルを第1群の3相クロック(C1、C3、C5)と、第3群の3相クロック(C3、C5、C7)に基づく電流の大きさの√(2+2cos(π/4))倍とすることにより、クロックC1〜C7の各相のクロックに起因する9倍の高調波を抑制し、理想的には、9倍の高調波を完全に除去することができる。すなわち、図10の構成例において、3相クロック重み付け電流加算回路30A、30B、30Cはそれぞれ3倍と5倍の高調波を除去することができる。また、実施例1では特に言及していないが、11倍と13倍の高調波も除去できる。ただし、3相クロック重み付け電流加算回路30A、30B、30Cでは、7倍と9倍の高調波は除去できていない。しかし、さらに、電流加算回路35を設けているので、電流加算回路35によって、残る7倍と9倍の高調波を除去することができる。すなわち、図10の重み付け電流加算回路30A、30B、30C、35によれば、原理的には、各電流源の電流比を適切に設定することにより、3〜13倍の高調波をすべて除去することができる。
図12は、実施例2のより具体的な電流源20−1〜20−7と重み付け電流加算回路30の構成を示す。図12では、図10の3相クロック重み付け電流加算回路30A〜30C、電流加算回路35の2段階に電流を加算する機能をフラットに構成した重み付け電流加算回路30により実現している。各電流源の電流比は、電流源20−1と20−7が1に対して、電流源20−2、20−6がc倍(具体的には、√(2+2cos(π/4))倍)、電流源20−3、20−5が1+a倍(具体的には、1+√2倍)、電流源20−4がa*c倍(具体的には、√2*√(2+2cos(π/4))倍)である。なお、電流源20−1〜20−7はそれぞれ、クロックC1〜C7がゲートに接続されるスイッチトランジスタと、クロックC1〜C7の逆相クロックであるC1b〜C7bがゲートに接続されるスイッチトランジスタのソースに接続され、電流を供給する。その他の基本的な重み付け電流加算回路30の構成は、スイッチトランジスタ対の数が増えていることを除いて実施例1の重み付け電流加算回路30と同一である。なお、図10の3相クロック重み付け電流加算回路30A〜30C、電流加算回路35の2段階に電流を加算する構成に比べて、図12の重み付け電流加算回路30は、各クロック出力に各1つの電流スイッチを対応させ、それに応じて電流スイッチの電流源サイズを変えているので、各クロック出力に対する負荷を均等にすることができる。このような構成により、各クロックの負荷が等しくしてより精度の高い正弦波を生成することができる。
なお、実施例1、実施例2のどちらの構成でも、11倍の高調波と13倍の高調波を同時に除去することができる。したがって、実施例2においては、3〜13倍の高調波を抑制、理想的には、完全に除去することが可能であり、残るのは15倍以上の高調波のみである。したがって、重み付け電流加算回路30の後段に設ける電流入力フィルタの次数は、1次のフィルタでも−40dB以下とすることができる。
重み付け電流加算回路30の正弦波出力電流は用途によって様々な形式に変換して出力することもできる。図14に示す実施例3の正弦波発生回路は、実施例1や実施例2の重み付け電流加算回路30が出力する互いに位相が反転した擬似正弦波電流出力信号Iout、Ioutbをそれぞれ電流入力フィルタ40に入力して高周波成分を除去し、その後段に電流出力波形を電圧出力波形に変換する演算増幅回路を用いた正弦波出力部50を設け、正弦波出力部50から互いに位相が反転した正弦波電圧出力信号VoutとVoutbをそれぞれ出力端子70Aと70Bから出力している。
図15に示す実施例4の正弦波発生回路は、重み付け電流加算回路30が出力する互いに位相が反転した擬似正弦波電流出力信号Iout、Ioutbをそれぞれ電流入力フィルタ40に入力して高周波成分を除去した後、正弦波出力部50において、図示しない演算増幅回路によって擬似正弦波電流出力信号Ioutから擬似正弦波電流出力信号Ioutbを減算して電圧に変換し、出力電圧Voutとして出力している。
なお、実施形態1のπ/2nずつ位相がずれた2n−1相のクロックを発生するクロック発生回路と、2n−1相のクロックにそれぞれ対応して設けられた2n−1個の電流源と、2n−1個の電流源をそれぞれ対応する2n−1相のクロックによってスイッチングする2n−1個のスイッチを備え、2n−1個のスイッチに流れる電流を加算する重み付け電流加算回路を設けた正弦波発生回路において、実施例1では、n=2として3倍と5倍の高調波を除去する実施例を示し、実施例2では、n=3として3〜13倍までの高調波を除去する実施例を示したが、nの数をさらに増やせば、さらに高次の高調波を除去することができる。たとえば、n=4とすれば、3〜29倍の高調波を除去することができる。したがって、nの値は必要に応じて決めることができる。
本発明の好ましいモード(形態)をさらに付記すると以下のとおりである。
(付記1)
多相クロックを出力するクロック生成回路と、
それぞれ所定の電流比を有する複数の電流源回路と、
第1ノードと、
前記複数の電流源回路と前記第1ノードとの間に接続され、前記多相クロックによってそれぞれ導通非導通が制御される複数のスイッチと、
を備え、
前記第1ノードに正弦波電流波形が得られるようにしたことを特徴とする正弦波発生回路。
多相クロックを出力するクロック生成回路と、
それぞれ所定の電流比を有する複数の電流源回路と、
第1ノードと、
前記複数の電流源回路と前記第1ノードとの間に接続され、前記多相クロックによってそれぞれ導通非導通が制御される複数のスイッチと、
を備え、
前記第1ノードに正弦波電流波形が得られるようにしたことを特徴とする正弦波発生回路。
(付記2)
電流入力端子が前記第1ノードに接続された電流入力フィルタをさらに備え、前記電流入力フィルタによって高周波成分が除去された正弦波を出力することを特徴とする付記1記載の正弦波発生回路。
電流入力端子が前記第1ノードに接続された電流入力フィルタをさらに備え、前記電流入力フィルタによって高周波成分が除去された正弦波を出力することを特徴とする付記1記載の正弦波発生回路。
上記付記1の正弦波発生回路によれば、クロック生成回路が出力する多相クロックにより所定の電流比を有する複数の電流源回路に流れる電流を複数のスイッチにより切り換えて正弦波電流波形を得ているので、特許文献1のように多数の電圧源を必要とせず、容易に正弦波電流波形を得ることができる。また、所定の電流比を有する電流源回路は、たとえば、カレントミラー回路を用いれば容易に得ることができる。さらに、用途によって、高周波成分を除去する必要がなければ、フィルタ回路を用いる必要はない。高周波成分を除去する必要があれば、付記2の正弦波発生回路のように電流入力フィルタを用いればよい。さらに、出力のフィルタ回路に電流入力フィルタを用いずに第1ノードの電流を電圧に変換し、その後にフィルタ回路を用いて高周波成分を除去してもよい。また、フィルタ回路は発生させる正弦波の周波数を通過させ、正弦波の周波数帯域以外の周波数成分を除去するものであれば、必ずしも低域通過フィルタに限られず、発生させる正弦波の周波数を通過させ、それ以外の周波数成分を除去する帯域通過フィルタであってもよい。
なお、本発明の全開示(請求の範囲を含む)の枠内において、さらにその基本的技術思想に基づいて、実施形態ないし実施例の変更・調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素の多様な組み合わせないし選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
本発明による正弦波発生回路は、各種のアナログ信号処理の分野において、広く用いることができる。
1、100:正弦波発生回路
2:パルス発生回路
3:電圧出力回路
4:加算器
SW1、SW2、SW3、SWn:切換回路
10:クロック発生回路
11、12、13、14:データフリップフロップ
15:インバータ
20−1、20−2、20−k:電流源(定電流源)
30、30A、30B、30C:重み付け電流加算回路
31a、31b、32a、32b、33a、33b:スイッチ(スイッチトランジスタ)
35:電流加算回路
40:電流入力フィルタ
41、42、44、45:トランジスタ(PMOSトランジスタ)
43:容量
50、50A:正弦波出力部
60:基準クロック入力端子
70、70A、70B:出力端子
N1:第1ノード
N1b:第1反転ノード
CLK:基準クロック
VBias1、VBias2:基準バイアス電圧
2:パルス発生回路
3:電圧出力回路
4:加算器
SW1、SW2、SW3、SWn:切換回路
10:クロック発生回路
11、12、13、14:データフリップフロップ
15:インバータ
20−1、20−2、20−k:電流源(定電流源)
30、30A、30B、30C:重み付け電流加算回路
31a、31b、32a、32b、33a、33b:スイッチ(スイッチトランジスタ)
35:電流加算回路
40:電流入力フィルタ
41、42、44、45:トランジスタ(PMOSトランジスタ)
43:容量
50、50A:正弦波出力部
60:基準クロック入力端子
70、70A、70B:出力端子
N1:第1ノード
N1b:第1反転ノード
CLK:基準クロック
VBias1、VBias2:基準バイアス電圧
Claims (12)
- π/2n(nは2以上の整数)ずつ位相がずれた2n−1相のクロックを発生するクロック発生回路と、
前記2n−1相のクロックにそれぞれ対応して設けられ、互いに所定の電流比を有する2n−1個の電流源と、
前記2n−1個の電流源をそれぞれ対応する前記2n−1相のクロックによってスイッチングする2n−1個のスイッチを備え、前記2n−1個のスイッチに流れる電流を加算する重み付け電流加算回路と、
前記重み付け電流加算回路により加算された電流を入力し、高周波成分を除去する電流入力フィルタと、
を備えることを特徴とする正弦波発生回路。 - 前記所定の電流比は、前記2n−1個のスイッチのうち、最も位相の早いクロックによってスイッチングするスイッチと最も位相の遅いクロックによってスイッチングするスイッチを除く2n−3個のスイッチのスイッチングに起因する出力波形の高調波成分が、
それぞれ、
当該スイッチに入力されるクロックの位相より位相の早いクロックによってスイッチングするスイッチのスイッチングに起因する出力波形の高調波成分と、
当該スイッチに入力されるクロックの位相より位相の遅いクロックによってスイッチングするスイッチのスイッチングに起因する出力波形の高調波成分と、
によって互いに高調波成分が打ち消しあうような電流比であることを特徴とする請求項1記載の正弦波発生回路。 - 前記所定の電流比を有する2n−1個の電流源は、それぞれ共通のバイアス電圧が与えられ、所定のサイズ比を有する電流源トランジスタを備えていることを特徴とする請求項1又は2記載の正弦波発生回路。
- 前記nの値が2であって、前記所定の電流比は、前記2n−1個のスイッチのスイッチングにより生じる3倍と5倍の高調波成分が互いに打ち消しあうような電流比であることを特徴とする請求項1乃至3いずれか1項記載の正弦波発生回路。
- 前記nの値が2であって、前記2n−1相のクロックを位相が早い順に第1乃至第3相の3相のクロックとしたときに、
前記第1乃至第3の3相のクロックにそれぞれ対応して設けられた第1乃至第3の電流源の電流比が、第1乃至第3の電流源の順番に、1:√2:1であることを特徴とする請求項1乃至4いずれか1項記載の正弦波発生回路。 - 前記nの値が3であって、前記所定の電流比は、前記2n−1個のスイッチのスイッチングにより生じる9倍以下の各高調波成分が互いに打ち消しあうような電流比であることを特徴とする請求項1乃至3いずれか1項記載の正弦波発生回路。
- 前記nの値が3であって、前記2n−1相のクロックを位相が早い順に第1乃至第7の7相のクロックとしたときに、
前記第1乃至第7の7相のクロックにそれぞれ対応して設けられた第1乃至第7の電流源の電流比が、第1乃至第7の電流源の順番に、1:√(2+2cos(π/4)):1+√2:√2*√(2+2cos(π/4)):1+√2:√(2+2cos(π/4)):1であることを特徴とする請求項1乃至3、6いずれか1項記載の正弦波発生回路。 - 前記2n−1相のクロックは、それぞれ1/2デューティーのクロックであり、
前記重み付け加算回路は、
前記2n−1相のクロックのうち、それぞれ対応するクロックの第1のエッジで導通し、第2のエッジで非導通になるように制御される2n−1個のスイッチを備える第1の重み付け加算回路と、
前記2n−1相のクロックのうち、それぞれ対応するクロックの前記第2のエッジで導通し、前記第1のエッジで非導通になるように制御される2n−1個のスイッチを備える第2の重み付け加算回路と、
を備え、
前記第1の重み付け加算回路の2n−1個のスイッチと、前記第1の重み付け加算回路の2n−1個のスイッチと、はそれぞれ共通の前記2n−1個の電流源から電源が供給され、
前記電流入力フィルタは、
前記第1の重み付け電流加算回路により加算された電流を入力し、平滑化された正弦波電流波形を出力する第1の電流入力フィルタと、
前記第2の重み付け電流加算回路により加算された電流を入力し、前記第1の電流入力フィルタとは逆相の平滑化された正弦波電流波形を出力する第2の電流入力フィルタと、
を備えることを特徴とする請求項1乃至7いずれか1項記載の正弦波発生回路。 - 前記電流入力フィルタの出力する正弦波電流波形を電圧値に変換して出力する正弦波出力部をさらに備えることを特徴とする請求項1乃至8いずれか1項記載の正弦波発生回路。
- 前記第1の電流入力フィルタの出力電流と、前記第2の電流入力フィルタの出力電流について、一方の電流から他方の電流を減算し、減算結果を電圧に変換して出力する正弦波出力部をさらに備えることを特徴とする請求項8記載の正弦波発生回路。
- 前記クロック発生回路は、それぞれクロック入力端子に共通の基準クロック信号が接続され、前段のデータ出力信号が後段のデータ入力信号として入力し、最終段のデータ出力信号が反転して初段のデータ入力信号として入力する2n個の縦続接続されたデータフリップフロップを備えることを特徴とする請求項1乃至10いずれか1項記載の正弦波発生回路。
- 前記電流入力フィルタは、
電流入力端子に入力トランジスタの電流制御端子と出力トランジスタの電流制御端子とが共通に接続されたカレントミラー回路と、
前記共通に接続された電流制御端子と基準電源との間に接続された容量とを備えた
低域通過フィルタであることを特徴とする請求項1乃至11いずれか1項記載の正弦波発生回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010157657A JP2012023431A (ja) | 2010-07-12 | 2010-07-12 | 正弦波発生回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010157657A JP2012023431A (ja) | 2010-07-12 | 2010-07-12 | 正弦波発生回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012023431A true JP2012023431A (ja) | 2012-02-02 |
Family
ID=45777349
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010157657A Withdrawn JP2012023431A (ja) | 2010-07-12 | 2010-07-12 | 正弦波発生回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012023431A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015162798A (ja) * | 2014-02-27 | 2015-09-07 | パナソニック株式会社 | ハーモニックリジェクション電力増幅器 |
JPWO2014103265A1 (ja) * | 2012-12-25 | 2017-01-12 | パナソニック株式会社 | 電力増幅器 |
CN111464153A (zh) * | 2020-05-14 | 2020-07-28 | 京东方科技集团股份有限公司 | 脉冲信号生成电路、方法、时钟生成模组和显示装置 |
-
2010
- 2010-07-12 JP JP2010157657A patent/JP2012023431A/ja not_active Withdrawn
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2014103265A1 (ja) * | 2012-12-25 | 2017-01-12 | パナソニック株式会社 | 電力増幅器 |
JP2015162798A (ja) * | 2014-02-27 | 2015-09-07 | パナソニック株式会社 | ハーモニックリジェクション電力増幅器 |
CN111464153A (zh) * | 2020-05-14 | 2020-07-28 | 京东方科技集团股份有限公司 | 脉冲信号生成电路、方法、时钟生成模组和显示装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20090117537A (ko) | 전류 스티어링 기법을 적용한 고차 하모닉 제거 믹서 | |
Veirano et al. | Ultra low power pulse generator based on a ring oscillator with direct path current avoidance | |
JP4785801B2 (ja) | D級増幅器 | |
JP2012023431A (ja) | 正弦波発生回路 | |
US9130610B1 (en) | Transmission apparatus and transmission method | |
JP2013255134A (ja) | デューティ比補正回路、ダブルエッジ装置及びデューティ比補正方法 | |
US20110089987A1 (en) | Multi-phase signals generator | |
TWI664820B (zh) | 用於三倍頻的裝置與方法 | |
Malloug et al. | Design of a sinusoidal signal generator with calibrated harmonic cancellation for mixed-signal BIST in a 28 nm FDSOI technology | |
KR20180042388A (ko) | 정현파 승산 장치와 이것을 갖는 입력 장치 | |
Hsiao et al. | The design and analysis of a fully integrated multiplying DLL with adaptive current tuning | |
US9312849B2 (en) | Analog signal soft switching control with precise current steering generator | |
JP6075191B2 (ja) | 補間回路および受信回路 | |
JP6254014B2 (ja) | ハーモニックリジェクション電力増幅器 | |
Amara et al. | A 50% ripple reduction hybrid multiphase interleaving SC converter with bottom-plate charge sharing | |
JPWO2013021524A1 (ja) | オーバーサンプリング型時間差デジタル変換器 | |
KR101331794B1 (ko) | 이중 전압 제어가 가능한 3상 클록 구동 카오스 발진기 | |
JP2010109716A (ja) | 信号生成回路及びその信号生成方法 | |
JP7369618B2 (ja) | 位相シフト型高周波インバータ | |
RU2546073C1 (ru) | Управляемый кольцевой генератор импульсов | |
US8994408B2 (en) | Electronic circuit | |
Xue et al. | A generalized no dead-time control method for power inverter | |
Zulk et al. | Characterization of Dead Time Effects for Common-Mode-Reducing Modulation Methods | |
JP2015070464A (ja) | 発振回路 | |
Narsale et al. | Three Phase Improved Cascaded Multilevel Inverter Fed Induction Motor Drives For THD Reduction |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20131001 |