KR101331794B1

KR101331794B1 - 이중 전압 제어가 가능한 3상 클록 구동 카오스 발진기

Info

Publication number: KR101331794B1
Application number: KR1020120085252A
Authority: KR
Inventors: 송한정
Original assignee: 인제대학교 산학협력단
Priority date: 2012-08-03
Filing date: 2012-08-03
Publication date: 2013-11-21

Abstract

본 발명은 이산형 카오스 발진기에 관한 것으로서, 2개의 비선형 함수 회로(nonlinear function block)와, 레벨 쉬프터(Level Shifter) 회로와, 3개의 샘플 앤 홀드(sample and hold) 회로로 이루어지며, 3상 비겹침(non-overlapping) 클록에 의해 구동된다.
본 발명의 카오스 발진기는 이중 전압에 의해 용이하게 제어될 수 있으며, 양호한 카오스 특성을 나타낸다.

Description

이중 전압 제어가 가능한 3상 클록 구동 카오스 발진기{Three-phase Clock Driven Chaos Oscillator with Dual Voltage Controllability}

본 발명은 카오스 회로에 관한 것으로서, 특히 이중 전압 제어가 가능하고 3상 클록으로 구동되어 카오스 신호를 발생할 수 있는 카오스 발진기(Chaos Oscillator)에 관한 것이다.

카오스 현상은 비선형 동력계에서 광범위하게 일어나는 현상으로서, 지난 수십 년간 이에 대한 이론적 또는 실험적 연구가 많이 진행되어 왔다. 최근에는, 카오스 시스템을 전기 또는 전자 회로와 같은 하드웨어로 구현하는 연구가 많이 주목받고 있다.

카오스 시스템은 카오스 신호의 특성에 따라 크게 연속형과 이산형으로 구분할 수 있다.

연속형 카오스 시스템으로서는 추아 회로나 로렌츠 회로를 예로 들 수 있다. 이러한 시스템은 수동 소자인 인덕터, 저항, 커패시터 등과 연산증폭기로 이루어지는 혼성 회로로 구현될 수 있다.

이산형 카오스 시스템으로서는 스위치드 커패시터(SC) 또는 스위치드 커런트(SC) 방식과 같이, 클록 신호로 구동되는 집적 회로가 공지된 바 있다.이러한 회로는 일반적으로 비겹침 2상 클록 신호에 의해 구동된다.

상기한 이산형 카오스 시스템은 비선형 함수의 제어 문제 등으로 인하여, 정확한 제어가 곤란하다. 따라서 이산형 카오스 회로를 설계할 경우에는 회로의 집적화뿐만 아니라 회로의 전압 제어성도 함께 고려해야 한다.

그러므로 카오스 시스템에 유용하게 사용될 수 있으며, 더욱 안정적으로 제어가 가능한 이산형 카오스 회로에 대한 연구가 절실히 요구되고 있다.

본 발명의 목적은 다양한 카오스 응용 시스템에 적용할 수 있는 새로운 카오스 회로를 설계하기 위한 것으로서, 이산형 카오스 회로로서 3상 클록에 의해 구동되고, 안정적인 전압 제어성을 갖는 카오스 발진기를 제공하는 것을 그 해결하고자 하는 과제로 한다.

상기한 목적을 달성하기 위한 본 발명에 따른 카오스 발진기는 제1 및 제2 제어전압(Vc1, Vc2)에 의해 제어되어 카오스 신호를 발생한다. 상기 카오스 발진기는 제1 제어전압을 동시에 각각 입력받는 2개의 비선형 함수 회로(NFB1, NFB2)와, 제2 제어전압을 입력받아 상기 카오스 발진기의 출력 전압을 조정하기 위한 레벨 쉬프터(Level Shifter) 회로와, 클록 신호를 입력받아 상기 2개의 비선형 함수 회로와 상기 레벨 쉬프터 회로의 각각의 출력 신호를 샘플 앤 홀드(sample and hold) 처리하는 3개의 샘플 앤 홀드 회로를 포함한다.

상기 제1 비선형 함수 회로는, 1개의 CMOS 인버터와, 상기 CMOS 인버터와 역으로 배치된 2개의 MOS 트랜지스터로 이루어질 수 있고, 상기 제2 비선형 함수 회로는, 직렬 연결된 2개의 PMOS(p-type metal oxide semiconductor) 트랜지스터와, 상기 PMOS 트랜지스터 중 어느 하나에 연결되어 공통 소스 증폭기(common source amplifier)로서 동작하는 1개의 NMOS(n-type metal oxide semiconductor) 트랜지스터로 이루어질 수 있다. 또한, 상기 샘플 앤 홀드 회로는, 각각 MOS 트랜지스터 스위치와 커패시터로 이루어질 수 있다.

한편, 상기 클록 신호는 3상 비겹침(non overlapping) 신호를 사용할 수 있다.

또한, 상기 제1 비선형 함수 회로는 양(+)의 기울기의 전달특성을 가질 수 있으며, 상기 제2 비선형 함수 회로는 종형(bell-shape) 전달특성을 가질 수 있다.

본 발명에 따른 카오스 발진기는 이산형 카오스 회로로서, 3상 클록에 의해 구동되며, 이중 전압에 의해 용이하게 제어될 수 있으며, 양호한 카오스 특성을 나타낸다. 즉, 본 발명에 따른 카오스 발진기는 회로의 집적화가 용이할 뿐만 아니라, 안정적인 전압 제어가 가능한 특유의 효과를 나타내고 있다.

따라서 본 발명의 실시예에 따른 카오스 발진기는 카오스 비화 통신 등의 다양한 카오스 시스템 분야에서의 널리 이용될 수 있을 것이다.

도 1은 본 발명의 실시예에 따른 카오스 발진기의 기능 블록도.
도 2는 본 발명의 실시예에 따른 카오스 발진기를 구동하기 위한 3상 비겹침 클록 신호를 나타내는 파형도.
도 3은 본 발명의 실시예에 따른 카오스 발진기의 회로도.
도 4(a)는 본 발명의 실시예에 따른 카오스 발진기의 제1 비선형 함수 회로(NFB1)의 전달특성을 나타내는 그래프.
도 4(b)는 본 발명의 실시예에 따른 카오스 발진기의 제2 비선형 함수 회로(NFB2)의 전달특성을 나타내는 그래프.
도 4(c)는 본 발명의 실시예에 따른 카오스 발진기의 레벨 쉬프터의 전달특성을 나타내는 그래프.
도 5(a) 내지 도 5(e)는 본 발명의 실시예에 따른 카오스 발진기의 시간 파형 특성을 나타내는 그래프.
도 6(a) 내지 도 6(e)는 본 발명의 실시예에 따른 카오스 발진기의 3차원 상태도 특성을 나타내는 그래프.
도 7(a) 내지 도 7(e)는 본 발명의 실시예에 따른 카오스 발진기의 주파수 특성을 나타내는 그래프.
도 8(a)는 본 발명의 실시예에 따른 카오스 발진기의 제1 제어전압(Vc1)에 따른 분기도 특성을 나타내는 그래프.
도 8(b)는 본 발명의 실시예에 따른 카오스 발진기의 제2 제어전압(Vc2)에 따른 분기도 특성을 나타내는 그래프.

이하, 첨부한 도면을 참고하여 본 발명의 바람직한 실시예에 대해 설명한다.

본 발명의 실시예에서는, 0.6μm CMOS(complementary metal oxide semiconductor) 공정 파라미터를 사용하여 3상 클록 구동 카오스 발진기를 설계하였다. 본 발명의 실시예에 따른 카오스 발진기는 이산형 카오스 신호를 생성하는 것으로서, 일반적으로 이산형 카오스 신호 생성은 아래와 같은 차분 방정식으로 표현된다.

(2)

여기서, x는 상태 변수이고, f(x)는 카오스 신호 생성에 필요한 비선형 함수이다.

도 1에 본 발명의 실시예에 따른 카오스 발진기의 기능 블록도를 나타내었다. 도 1에 나타낸 바와 같이, 본 발명의 카오스 발진기는 2개의 비선형 함수 회로(nonlinear function block)(NFB1, NFB2)와, 3개의 샘플 앤 홀드(Sample and Hold) 회로(SH1, SH2, SH3)와 레벨 쉬프터(Level shifter)로 이루어진다.

카오스 신호 생성을 위해서는 적어도 하나 이상의 비선형 함수가 필요하다. 본 발명의 실시예에서는 귀환에서의 비선형성을 위해 2개의 비선형 함수, 즉 제1 비선형 함수 회로(NFB1)와 제2 비선형 함수 회로(NFB2)를 사용한다.

3개의 샘플 앤 홀드 회로(SH1, SH2, SH3)는 상태 변수의 귀환을 위한 지연 소자로 사용되는 것으로서, 클록 신호(Clock1, Clock2, Clock3)를 입력받아 동작한다.

레벨 쉬프터는 출력 전압을 조정하여 적절한 귀환 전압이 형성되도록 하는 것이다.

본 발명의 실시예에 따른 카오스 발진기는 3상 비겹침(non overlapping) 클록 신호(Clock1, Clock2, Clock3)로 구동된다. 도 2에 3상 비겹침 클록 신호의 파형도를 나타내었으며, 본 실시예에서는 주파수를 20kHz로 설정하였다.

도 3에 본 발명의 실시예에 따른 카오스 발진기의 회로도를 나타내었다.

도 3에 나타낸 바와 같이, 제1 비선형 함수 회로(NFB1)는 수정된 CMOS 인버터(M1, M2) 형태로서, 2개의 MOS 트랜지스터(M3, M4)가 역으로 배치된 부하가 1개의 CMOS 인버터에 병렬로 연결되어 이루어진다. 한편, 제2 비선형 함수 회로(NFB2)는 1개의 NMOS 트랜지스터(M7)와 2개의 PMOS 트랜지스터(M5, M6)로 이루어지며, 부하로서 기능하는 NMOS 트랜지스터(M7)는 위쪽의 PMOS 트랜지스터(M6)에 연결되어 공통 소스 증폭기(common source amplifier)의 역할을 한다.

샘플 앤 홀드 회로(SH1, SH2, SH3)는 각각 MOS 트랜지스터 스위치(Ms1, Ms2, Ms3)와 커패시터((C₁, C₂, C₃)로 이루어진다. MOS 트랜지스터 스위치(Ms1, Ms2, Ms3)와 커패시터((C₁, C₂, C₃)의 용량은 각각 W/L(width and length) = 10μm / 5μm, 5pF으로 최적화 되어 있다.

도 3에서, X, Y 및 Z는 각각 2개의 내부 상태 변수와 1개의 외부 상태 변수로 정의된다. 귀환에서의 비선형성을 위한 2개의 비선형 함수 회로(NFB1, NFB2)는 NMOS 트랜지스터로 이루어지는 MOS 스위치(Ms1, Ms2)에 연결되어 있다. 제1 제어전압(Vc1)은 제1 및 제2 비선형 함수 회로(NFB1, NFB2)에 동시에 연결되어 있다. 레벨 쉬프터(Level shifter)는 제2 제어전압(Vc2)에 의해서 적절한 귀환전압이 되도록 출력전압을 조정한다. 이와 같이, 본 발명의 실시예에 따른 카오스 발진기는 2개의 제어전압(Vc1, Vc2)에 의해 제어된다.

제1 비선형 함수 회로(NFB1)는 일반적인 CMOS 인버터와는 달리, 입력이 증가하면서 양(+)의 기울기를 가지는 전달함수 특성을 나타내며, 이를 도 4(a)에 나타내었다. 제2 비선형 함수 회로(NFB2)는 종(bell) 형태의 전달함수 특성을 나타내며, 이를 도 4(b)에 나타내었다. 도 4(c)에는 레벨 쉬프터의 전달함수 특성을 나타내었다.

상기한 본 발명의 실시예에 따른 카오스 발진기의 카오스 다이내믹스 특성에 대해 모의실험을 하였다. 즉, 도 3의 회로에서 2개의 제어전압(Vc1, Vc2)에 의해 카오스 특성이 어떻게 나타나는지에 대해, SPICE 회로해석 프로그램을 이용하여 확인하였다.

SPICE 모의실험은 0.35㎛ 단일 폴리 2층 배선 CMOS 공정의 파라메타를 이용하였으며, 전원전압은 5V로 클록 주파수는 20kHz로 설정하였다.

SPICE 모의실험 결과는 제어전압에 다른 여러 가지 출력의 변화, 즉 시간 파형, 상태도, 주파수 특성 등으로 나타내었으며, 도 5 내지 도 7에 그래프로 표시하였다. 이러한 실험 결과로부터, 본 발명의 카오스 발진기의 주기 상태나 카오스 상태 등의 변화를 확인할 수 있다.

먼저, 제1 제어전압(Vc1)의 변화에 따른 출력전압(Vout)의 변화, 즉 Z(t)의 시간 파형을 도 5(a) 내지 도 5(e)에 나타내었다. 이때, 제2 제어전압(Vc2)은 2V로 고정된 상태로 한다.

도 5(a)는 Vc1 = 1.0V, Vc2 = 2.0V의 경우로서, 출력은 2V의 직류 전압으로 수렴하는 평형 상태를 나타낸다. 이때 초기 조건으로서 X(0) = 0.3V, Y(0) = 1V, Z(0) = 0.2V이다.

제1 제어전압(Vc1)을 3.15V로 증가시키면, 도 5(b)에 나타낸 바와 같이, 출력은 평형 상태로부터 2주기 상태로 변화한다. 제1 제어전압(Vc1)을 1.9V로 변화시키면, 도 5(c)에 나타낸 바와 같이, 출력은 3주기 상태로 변화한다. 계속하여, 제1 제어전압(Vc1)을 2.4V로 변화시키면, 출력은 주기 상태로부터, 그림 5(d)에 나타낸 바와 같이, 카오스 신호 상태로 바뀐다. 마찬가지로, 제1 제어전압(Vc1)을 2.8V로 변화시키면, 도 5(e)에 나타낸 바와 같이, 출력은 또 다른 카오스 신호를 생성한다.

다음으로, 제1 제어전압(Vc1)의 변화에 따른 상태도의 변화, 즉 도 5와 같은 제어 조건 하에서의 상태 변수 X(t), Y(t) 및 Z(t)의 변화를 3차원으로 분석하여, 도 6(a) 내지 도 6(e)에 나타내었다.

도 6(a)는 도 5(a)와 동일한 제어 조건에서의 X(t), Y(t) 및 Z(t)의 3차원 상태도 변화를 나타내며, 평형상태로 수렴한다는 것을 알 수 있다. 또한, 도 5(b)와 5(c)에 각각 대응하는 경우를 도 6(b)와 도 6(c)에 나타내었으며, 주기 상태의 궤적을 표시하고 있다는 것을 알 수 있다. 마찬가지로, 도 6(d) 및 6(e)는 도 5(d) 및 5(e)에 각각 대응하는 경우의 3차원 상태도로서, 카오스 상태를 표시하고 있음을 알 수 있다.

다음으로, 본 발명의 실시예에 따른 카오스 발진기의 특성을 분석하기 위하여, 주파수 해석을 실시하였다. 도 7(a) 내지 도 7(e)에, 도 5에서와 같은 제어 조건에서의 출력전압(Vout=Z(t))의 주파수 특성을 나타내었다.

도 5(a)에 대응하는 도 7(a)의 경우(Vc1 = 1.0V), 평평한 주파수 대역을 표시하고 있으며, 이는 평형상태를 의미한다. 도 5(b)에 해당하는 도 7(b)의 경우(Vc1 = 3.15V), 20kHz 주파수 내에서 1개의 피크 주파수 성분, 즉 2주기를 나타내고 있다. 마찬가지로, 도 7(c)의 경우(Vc1 = 1.9V), 3주기를 의미하는 2개의 피크 주파수 성분을 나타내고 있다. 또한, 도 7(d)의 경우(Vc1 = 2.4V)와 도 7(e)의 경우(Vc1 = 2.8V)에서는, 20kHz 이내에 주파수 성분이 분포하는 전형적인 카오스 특성의 나타내고 있다.

다음으로, 제1 제어전압(Vc1)과 제2 제어전압(Vc2)에 따른 분기도(bifurcation diagram)를 통하여, 본 발명의 실시예에 따른 카오스 발진기의 특성을 분석하였다.

먼저, 도 8(a)의 경우는 제2 제어전압(Vc2)이 2.0V로 고정된 상태에서의 제1 제어전압(Vc1)에 따른 분기도이다. 도면으로부터 알 수 있듯이, 1.8V < Vc1 < 3.2V 영역에서 카오스 신호가 생성됨을 알 수 있다.

한편, 이와 반대로 도 8(b)에서는 제1 제어전압(Vc1)을 2.5V로 고정시킨 상태에서 제2 제어전압(Vc2)에 따른 분기도이다. 도면으로부터, 0V < Vc2 < 0.8V 구간과 1.8V < Vc2 < 2.8V 구간에서 카오스 신호가 생성됨을 확인할 수 있다.

이상 설명한 바와 같이, 본 발명의 실시예에 따른 카오스 발진기는 3상 클록에 의해 구동되며 이중 전압에 의해 용이하게 제어될 수 있다. 즉, 제어전압의 크기에 따라 주기 상태, 카오스 상태 등으로 분기될 수 있음을 시간 파형과 입출력 전달 특성 등을 통하여 확인할 수 있었다.

이와 같이, 본 발명의 카오스 발진기는 전형적인 카오스 특성을 나타내고 있으므로, 카오스 비화 통신 등의 다양한 카오스 시스템 분야에서의 널리 이용될 수 있을 것이다.

본 발명은 상기한 바람직한 실시예와 첨부한 도면을 참조하여 설명되었지만, 본 발명의 사상 및 범위 내에서 상이한 실시예를 구성할 수도 있다. 따라서 본 발명의 범위는 첨부된 청구범위에 의해 정해지며, 본 명세서에 기재된 특정 실시예에 의해 한정되지 않는 것으로 해석되어야 한다.

Claims

제1 및 제2 제어전압(Vc1, Vc2)에 의해 제어되어 카오스 신호를 발생하는 카오스 발진기로서,
상기 제1 제어전압을 각각 동시에 입력받는 제1 비선형 함수 회로(NFB1) 및 제2 비선형 함수 회로(NFB2)와,
상기 제2 제어전압을 입력받아 상기 카오스 발진기의 출력 전압을 조정하기 위한 레벨 쉬프터(Level Shifter) 회로와,
클록 신호를 입력받아 상기 제1 비선형 함수 회로(NFB1), 상기 제2 비선형 함수 회로(NFB2) 및 상기 레벨 쉬프터 회로의 각각의 출력 신호를 샘플 앤 홀드(sample and hold) 처리하는 3개의 샘플 앤 홀드 회로를 포함하는 것을 특징으로 하는 카오스 발진기.
청구항 1에 있어서,
상기 제1 비선형 함수 회로(NFB1)는, 1개의 CMOS 인버터와, 상기 CMOS 인버터와 역으로 배치된 2개의 MOS 트랜지스터로 이루어지며,
상기 제2 비선형 함수 회로(NFB2)는, 직렬 연결된 2개의 PMOS(p-type metal oxide semiconductor) 트랜지스터와, 상기 PMOS 트랜지스터 중 어느 하나에 연결되어 공통 소스 증폭기(common source amplifier)로서 동작하는 1개의 NMOS(n-type metal oxide semiconductor) 트랜지스터로 이루어지는 것을 특징으로 하는 카오스 발진기.
청구항 1에 있어서,
상기 샘플 앤 홀드 회로들 각각은 MOS 트랜지스터 스위치와 커패시터로 이루어지는 것을 특징으로 하는 카오스 발진기.
청구항 1에 있어서,
상기 클록 신호는 3상 비겹침(non overlapping) 신호인 것을 특징으로 하는 카오스 발진기.
청구항 1에 있어서,
상기 제1 비선형 함수 회로(NFB1)는 양(+)의 기울기의 전달특성을 가지며,
상기 제2 비선형 함수 회로(NFB2)는 종형(bell-shape) 전달특성을 갖는 것을 특징으로 하는 카오스 발진기.