JP6254014B2 - ハーモニックリジェクション電力増幅器 - Google Patents

ハーモニックリジェクション電力増幅器 Download PDF

Info

Publication number
JP6254014B2
JP6254014B2 JP2014036771A JP2014036771A JP6254014B2 JP 6254014 B2 JP6254014 B2 JP 6254014B2 JP 2014036771 A JP2014036771 A JP 2014036771A JP 2014036771 A JP2014036771 A JP 2014036771A JP 6254014 B2 JP6254014 B2 JP 6254014B2
Authority
JP
Japan
Prior art keywords
current
phase difference
timing signal
power amplifier
timing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014036771A
Other languages
English (en)
Other versions
JP2015162798A (ja
Inventor
英治 岡田
英治 岡田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2014036771A priority Critical patent/JP6254014B2/ja
Priority to US14/620,860 priority patent/US9397615B2/en
Publication of JP2015162798A publication Critical patent/JP2015162798A/ja
Application granted granted Critical
Publication of JP6254014B2 publication Critical patent/JP6254014B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0277—Selecting one or more amplifiers from a plurality of amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H03F3/2176—Class E amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/171—A filter circuit coupled to the output of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H03F2203/7215—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched on or off by a switch at the input of the amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Amplifiers (AREA)
  • Transmitters (AREA)

Description

本発明は、電力増幅器に関する。
例えばアンテナから電波を放射するために大振幅の信号を出力する回路として電力増幅器がある。
以前より、電力増幅器としては、図１１に示すように、Ｎチャネル形ＭＯＳトランジスタ８０１とインダクタ８０２と帯域フィルタ８０３とで構成され、入力信号にパルス波を用いた回路が広く利用されている。しかしながら、この構成では電力増幅器の出力はパルス波形に近く高調波成分を含む信号になる。
また、これとは別に、図１２に示すように、Ｎチャネル形ＭＯＳトランジスタ９０２とＰチャネル形ＭＯＳトランジスタ９０１とで構成されるインバータを用いたパルス型電力増幅器がある。この構成でも、出力に高調波が発生する。
従来、特に奇数次高調波を抑制するため、複数の増幅器の入力パルス波のデューティー比と位相とをそれぞれ独立に設定し、複数の増幅器の出力を合成する電力増幅器が提案されている（例えば、特許文献１参照）。
図１３は、特許文献１に記載された電力増幅器の回路図であり、図１４は、図１３の電力増幅器の各部の信号波形を示すタイミングチャートである。図１３の電力増幅器は、Ｎチャネル形ＭＯＳトランジスタ１００１とＰチャネル形ＭＯＳトランジスタ１００２とで構成されるインバータの出力と、Ｎチャネル形ＭＯＳトランジスタ１００３とＰチャネル形ＭＯＳトランジスタ１００４とで構成されるインバータの出力から、出力信号を合成している。図１４に示すように、各部へのタイミング信号Ａ１０、Ｂ１０、Ｃ１０はデューティー比と位相とがそれぞれ独立に設定され、これにより出力波形を正弦波に近づけて奇数次高調波を抑制する。
国際公開第２００８／０３２７８２号
しかしながら、図１３の電力増幅器では、高調波抑制のためにデューティー比の異なる複数のタイミング信号Ａ１０、Ｂ１０、Ｃ１０を生成するタイミング生成回路が必要になる。タイミング生成回路は、特許文献１に記載されているように、ＡＮＤ回路またはＯＲ回路などの論理回路を組み合わせた回路となる。このため、タイミング生成回路では、信号の周波数が高くなるほど、素子や配線による遅延の影響が大きくなり、タイミング信号の立ち上がりおよび立ち下がりのタイミングが理想よりずれてしまう。したがって、図１３の電力増幅器は、タイミング信号のずれにより奇数次高調波の抑圧量が劣化するという課題を有していた。
本発明の目的は、周波数が高くても容易に奇数次高調波を抑制することが出来る電力増幅器を提供することである。
本発明の一態様に係る電力増幅器は、可変の定電流を流すｎ個（ｎは３以上の自然数）の定電流源と、前記ｎ個の定電流源の電流経路をそれぞれ開閉するｎ個のスイッチと、前記ｎ個のスイッチをそれぞれオン／オフするｎ個のタイミング信号を生成し、前記ｎ個のタイミング信号は、デューティー比が互いに同一、且つ、位相が互いに異なる信号である、信号生成部と、前記ｎ個のタイミング信号間の各位相差を検出する位相差検出回路と、前記位相差に基づいて前記ｎ個の定電流源の電流値をそれぞれ調整する電流調整値を算出する電流調整値算出回路と、を具備する構成を採る。
本発明によれば、ｎ個のタイミング信号のデューティー比が同一となるので、周波数が高くても容易に奇数次高調波を抑制することができる。
本発明の実施の形態１における電力増幅器の構成図 本発明の実施の形態１における電力増幅器の動作を示すタイミングチャート 本発明の実施の形態１における電力増幅器の概念図 本発明の実施の形態１の変形例の構成図 図４のＮＭＯＳトランジスタのサイズを説明する模式図 本発明の実施の形態２における電力増幅器の概念図 本発明の実施の形態２における電力増幅器の動作の説明に供する図 本発明の実施の形態２における電力増幅器の構成図 本発明の実施の形態２における電力増幅器の位相差検出回路及び電流調整値算出回路の内部構成図 本発明の実施の形態２における電流調整値算出回路が保持するテーブルを示す図 従来の電力増幅器の構成図 従来のインバータ型電力増幅器の第１例の構成図 従来のインバータ型電力増幅器の第２例の構成図 従来のインバータ型電力増幅器の第２例の動作を示すタイミングチャート
以下、本発明の各実施の形態について図面を参照して詳細に説明する。
（実施の形態１）
図１は、本発明の実施の形態１における電力増幅器の構成図である。本実施の形態１における電力増幅器は、高調波を抑圧するハーモニックリジェクション電力増幅器である。
図１に示すように、本実施の形態１の電力増幅器は、基準電流源１０８、カレントミラー回路を構成する複数のＮＭＯＳトランジスタ（N-channel Metal-Oxide-Semiconductor Field-Effect Transistor）１００〜１０３と、スイッチとしての複数のＮＭＯＳトランジスタ１０４〜１０７と、プルアップ用のコイル１０９と、帯域通過フィルタ１１０と、タイミング信号生成部１１４とを備えている。そして、電力増幅器は、出力端子がアンテナ１１１に接続されて、アンテナ１１１へ大振幅の電流出力を行う。
図１において、基準電流源１０８とＮＭＯＳトランジスタ１００、１０１、１０２、１０３とはカレントミラー回路を構成する。基準電流源１０８は、例えば定電流源である。ＮＭＯＳトランジスタ１０１、１０２、１０３は、ドレイン・ソース間に一定以上の電圧が印加されているときに、転写元のＮＭＯＳトランジスタ１００に流れる電流を所定のミラー比で転写して自らに流す。これらの３組のカレントミラー回路（（１００、１０１）、（１００、１０２）、（１００、１０３））が、３個の電流源に相当する。
ＮＭＯＳトランジスタ１０１、１０２、１０３は、各ドレイン端子がコイル１０９のプルアップ端子と帯域通過フィルタ１１０の入力端子とに接続されている。帯域通過フィルタ１１０の他端が電力増幅器の出力端子であり、この出力端子がアンテナ１１１に接続されている。
ＮＭＯＳトランジスタ１０５、１０６、１０７は、スイッチであり、タイミング信号生成部１１４から送られるタイミング信号Ａ、Ｂ、Ｃによりオン／オフする。ＮＭＯＳトランジスタ１０５、１０６、１０７は、転写電流を流すＮＭＯＳトランジスタ１０１、１０２、１０３のソース端子とグラウンドとの間にそれぞれ接続されて、これらの電流経路を開閉する。転写元の回路のＮＭＯＳトランジスタ１０４は、転写先と転写元との特性を同一にするためのダミーのスイッチであり、常時オンにされる。
ＮＭＯＳトランジスタ１０１、１０２、１０３は、自らに流れる電流の比が１：２１/２：１になるように、ＮＭＯＳトランジスタ１０１、１０２、１０３のＷ／Ｌ比を１：２１/２：１に形成される。ここで、Ｗはトランジスタのゲート幅、Ｌはゲート長を表す。
タイミング信号生成部１１４は、スイッチであるＮＭＯＳトランジスタ１０５、１０６、１０７をオン／オフするタイミング信号Ａ、Ｂ、Ｃを生成する。タイミング信号生成部１１４は、入力信号に応じてタイミング信号Ａ、Ｂ、Ｃの周波数を変調することで、電力増幅器の出力電流の周波数が変調する。
コイル１０９は、直流的に十分に抵抗が小さく、高周波的に十分に抵抗が大きいものである。電力増幅器の動作中、コイル１０９は、電源ラインＶＤＤから回路に直流電流を供給する。ＮＭＯＳトランジスタ１０１、１０２、１０３に流れる合算された出力電流Ｔは、直流成分のみコイル１０９を流れ、高周波成分は帯域通過フィルタ１１０を介してアンテナ１１１に出力される。
図２は、実施の形態１の電力増幅器の動作を示すタイミングチャートである。
図２のように、タイミング信号Ａ、タイミング信号Ｂ、タイミング信号Ｃは、すべてデューティー比が５０％であり、位相のみが４５度ずつずれた信号である。例えば、タイミング信号Ａは位相０度、タイミング信号Ｂは位相−４５度、タイミング信号Ｃは位相−９０度で立ち上がる信号である。タイミング信号Ａ、タイミング信号Ｂ、タイミング信号Ｃは、ハイレベルの電圧値も等しい。
ＮＭＯＳトランジスタ１０１、１０２、１０３のドレイン端子にそれぞれ流れる出力電流ＩＡ、ＩＢ、ＩＣは、タイミング信号Ａ、Ｂ、Ｃがハイレベル期間に、所定の電流値となる波形になる。前述のように、ＮＭＯＳトランジスタ１０１、１０２、１０３のＷ／Ｌ比を１：２１/２：１に設定しているので、出力電流ＩＡ、ＩＢ、ＩＣの大きさは１：２１/２：１になる。
出力電流Ｔは、出力電流ＩＡ、ＩＢ、ＩＣを合算した電流であり、高周波成分が帯域通過フィルタ１１０を介してアンテナ１１１に出力される。出力電流Ｔの波形をスペクトルで見ると、３次と５次の高調波成分が抑圧されていることが分かる。
以上のように、本実施の形態１の電力増幅器によれば、同一のデューティー比で位相をずらした複数のタイミング信号Ａ、Ｂ、Ｃを使い、奇数次高調波が抑制された出力電流Ｔを得ることができる。よって、デューティー変換回路が必要でなく、高い周波数でも容易に奇数次高調波を抑制することが出来る。
また、本実施の形態１の電力増幅器は、オープンドレインの構成となるので、出力信号の電圧振幅を大きく設定することで大電力を出力することができる。
なお、図１で具体的に示した構成は様々な変更が可能である。
図３は、本発明の実施の形態１における電力増幅器の概念図を示す。
例えば、図１の電力増幅器では、３個の電流源として、３組のカレントミラー回路（（１００、１０１）、（１００、１０２）、（１００、１０３））を用いているが、図３に示すように、同様の機能を有する様々な電流源３０１、３０２、３０３を用いてもよい。また、図１の電力増幅器では、３個のスイッチとして、３個のＮＭＯＳトランジスタ１０５、１０６、１０７を用いているが、例えばバイポーラトランジスタなど同様の機能を有する様々な素子３０４、３０５、３０６を用いてもよい。
図４は、実施の形態１の変形例の電流増幅器の構成図である。
さらに、図１の電力増幅器では、基準電流源１０８の電流量が固定であると説明したが、図４に示すように、電流値制御信号により基準電流源１０８の電流量を調整できるようにしてもよい。この構成により、出力電流Ｔの振幅を変化させることが可能となる。振幅の変化は、信号レベルの切り替え、または、送信信号の振幅変調に使用することができる。
図５は、図４のＮＭＯＳトランジスタのサイズを説明する模式図である。
また、図１の電力増幅器において、スイッチであるＮＭＯＳトランジスタ１０４、１０５、１０６、１０７は、それぞれに流れる電流の電流密度を同じにするため、電流値の比に合わせてチャネルのサイズを設計するとよい。例えば、図５に示すように、電流値の比１：２１／２：１に合わせて、ＮＭＯＳトランジスタ１０５、１０６、１０７のゲート幅Ｗ１、Ｗ２、Ｗ３を１：２１／２：１（ゲート長は一定）にするとよい。
ただし、この構成を採用した場合、スイッチであるＮＭＯＳトランジスタ１０５、１０６、１０７のゲート負荷（寄生容量）が一定とならない。このため、同一条件でタイミング信号Ａ、Ｂ、Ｃを生成した場合、タイミング信号Ａ、Ｂ、Ｃの立上りおよび立下りの波形に変化が生じて、ＮＭＯＳトランジスタ１０５、１０６、１０７のオン／オフのタイミングに誤差が生じる恐れがある。
そこで、このタイミング誤差を防ぐために、図５の構成を採用するとよい。図５の構成は、サイズの小さなＮＭＯＳトランジスタ１０５、１０７に対応させて、サイズの差を埋める大きさの負荷調整用ＮＭＯＳトランジスタ１１２、１１３を有する構成である。そして、ＮＭＯＳトランジスタ１０５、１０７と負荷調整用ＮＭＯＳトランジスタ１１２、１１３とのゲート端子がそれぞれ接続されている。さらに、負荷調整用ＮＭＯＳトランジスタ１１２、１１３のソース端子およびドレイン端子は同電位点（例えばグラウンド）に接続され、負荷調整用ＮＭＯＳトランジスタ１１２、１１３には電流が流れないようにしている。
負荷調整用ＮＭＯＳトランジスタ１１２、１１３のゲート幅Ｗ４、Ｗ５は、例えばゲート長をＮＭＯＳトランジスタ１０５、１０６、１０７と同一として、Ｗ１＋Ｗ４ ≒ Ｗ２ ≒ Ｗ３＋Ｗ５のように設定すればよい。
このような構成により、タイミング信号生成部１１４から見た、ＮＭＯＳトランジスタ１０５、１０６、１０７の３つのゲート線の負荷（容量）が、ほぼ等しくなる。そして、同一条件で生成したタイミング信号Ａ，Ｂ，Ｃにより、タイミング誤差なくＮＭＯＳトランジスタ１０５、１０６、１０７をオン／オフすることが可能となる。
（実施の形態２）
図６は、本発明の実施の形態２の電力増幅器の概念図である。図６おいて、図３と同様の構成要素については同じ符号を用い、説明を省略する。
実施の形態２の電力増幅器は、図６に示すように、図３に示す電流源３０１、３０２、３０３の代わりに、定電流源４０１、４０２、４０３を有する。また、図６に示すように、図３と同様の構成に加えて、位相差検出回路４０４と、電流調整値算出回路４０５と、送信信号生成部４０６とを有する。
定電流源４０１、４０２、４０３は、実施の形態１と同様、自らに流れる電流の比が１：２１/２：１になるようにそれぞれ設定される。ただし、定電流源４０１、４０２、４０３は、電流値の調整を指示する制御信号が電流調整値算出回路４０５から入力される場合、当該制御信号に従って各々の電流値が設定される。すなわち、定電流源４０１、４０２、４０３は、可変の（調整可能な）定電流を流す定電流源である。
位相差検出回路４０４は、複数のタイミング信号間の各位相差を検出する。図６では、位相差検出回路４０４は、タイミング信号Ａとタイミング信号Ｂとの位相差α、及び、タイミング信号Ｂとタイミング信号Ｃとの位相差βを検出する。位相差検出回路４０４は、検出した位相差α、βを電流調整値算出回路４０５へ出力する。
電流調整値算出回路４０５は、位相差検出回路４０４から入力される位相差α、βに基づいて、定電流源４０１、４０２、４０３を流れる電流値をそれぞれ調整する値（以下、電流調整値と呼ぶ）を算出する。電流調整値算出回路４０５は、電流調整値に対応する制御信号を定電流源４０１、４０２、４０３へ出力する。
送信信号生成部４０６は、テストモード切替制御信号によって、変調波と連続波とを切り替えて生成する。具体的には、送信信号生成部４０６は、電力増幅器の電流を調整している期間は連続波を出力するように設定される。
以下、電流調整値算出回路４０５における電流調整値の算出方法について詳細に説明する。
例えば、図７Ａ、図７Ｂ、図７Ｃは、図６に示すフィルタ１１０を通過する前の信号の３次高調波のベクトルを示す。
なお、実施の形態１と同様、タイミング信号Ａ、タイミング信号Ｂ、タイミング信号Ｃは、デューティー比が５０％であり、位相のみが４５度ずつずれた信号である。また、タイミング信号Ａは位相０度、タイミング信号Ｂは位相−４５度、タイミング信号Ｃは位相−９０度で立ち上がる信号である。また、各定電流源４０１、４０２、４０３の出力電流ＩＡ４、ＩＢ４、ＩＣ４の大きさは１：２１/２：１に予め設定されている。
図７Ａに示すように、タイミング信号Ａ、Ｂ、Ｃの位相誤差（位相バラツキ）が無い場合、３次高調波は、３つのタイミング信号がそれぞれ打ち消し合う関係になっているのが分かる。この場合、電力増幅器は、奇数次高調波を抑制して出力電流を得ることができる。
一方、タイミング信号Ａ、タイミング信号Ｂ、タイミング信号Ｃの位相が０度、−４５度、−９０度からずれた場合、図７Ｂに示すように、３次高調波のベクトル間の位相差３α（αはタイミング信号Ａとタイミング信号Ｂとの位相差）及び３β（βはタイミング信号Ｂとタイミング信号Ｃとの位相差）はそれぞれ図７Ａに示すように１３５度にならない。この場合、図７Ｂに示すように、３次高調波は、３つのタイミング信号がそれぞれ打ち消し合う関係にならないことが分かる。すなわち、図７Ｂでは、複数のタイミング信号Ａ、Ｂ、Ｃを用いても、奇数次高調波（３次高調波）が抑制された出力電流を得ることができない。
そこで、電流調整値算出回路４０５は、複数のタイミング信号Ａ、Ｂ、Ｃ間の各位相差に基づいて、定電流源４０１、４０２、４０３の電流値を調整する値を算出する。例えば、図７Ｃにおいて、電流調整値算出回路４０５は、タイミング信号Ａとタイミング信号Ｂとの位相差α、及び、タイミング信号Ｂとタイミング信号Ｃとの位相差βに応じて、タイミング信号Ａの振幅レベル及びタイミング信号Ｃの振幅レベルを調整する。具体的には、３次高調波において３つのタイミング信号がそれぞれ打ち消しあう場合、図７Ｃに示す振幅レベル（Ａ、Ｂ）と位相差（α、β）との関係は、次式（１）、（２）で表される。
Ａｃｏｓ３α＋Ｂｃｏｓ３β＝−√２ …（１）
Ａｓｉｎ３α＋Ｂｓｉｎ３β＝０ …（２）
すなわち、図７Ｃに示す例では、電流調整値算出回路４０５は、上式（１）、（２）の関係式を満たすように、位相差検出回路４０４から入力される位相差α、βを用いて、タイミング信号Ａ及びタイミング信号Ｃの振幅レベルＡ、Ｂを算出する。そして、電流調整値算出回路４０５は、設定した振幅レベルＡ、Ｂに対する電流調整値を定電流源４０１、４０３に設定する。こうすることで、図７Ｃに示すように、３次高調波は、３つのタイミング信号がそれぞれ打ち消し合う関係になることが分かる。
以上のように、本実施の形態２の電力増幅器によれば、電流値を調整した複数のタイミング信号Ａ、Ｂ、Ｃを使い、奇数次高調波が抑制された出力電流Ｔ４を得ることができる。よって、例えば、製造ばらつき等により複数のタイミング信号Ａ、Ｂ、Ｃの各位相差が４５度からずれた場合でも、本実施の形態２の電力増幅器は、各タイミング信号の電流値（振幅レベル）を調整することにより、奇数次高調波を抑制して出力電流を得ることができる。
また、本実施の形態２の電力増幅器では、タイミング信号の位相差のバラツキに対して、位相調整回路を使わずに、各タイミング信号の電流値（振幅レベル）を調整することにより、位相差のずれに起因する奇数次高調波を抑制している。一般に、位相差を補正するための位相調整回路には、電圧により容量値を変化させるバラクタ容量、又は、複数の容量値を切り替える容量バンクが使用されるため、回路規模が大きくなる。また、容量値の絶対値のバラツキが大きいため、調整範囲を大きくする必要があり、位相調整回路の回路規模は更に大きくなることが想定される。これに対して、本実施の形態２の電力増幅器では位相調整回路が不要となるため、回路規模の増大を回避することができる。
図８は、本実施の形態２の電力増幅器の具体的な構成図である。図８おいて、図１と同様の構成要素については同じ符号を用い、説明を省略する。図８に示すように、図１と同様の構成に加えて、位相差検出回路４０４ａ、４０４ｂと、電流調整値算出回路４０５と、送信信号生成部４０６と、電流調整回路５１０、５２０、５３０とを有する。
電流調整回路５１０、５２０、５３０は、それぞれＮＭＯＳトランジスタ５０１、５０２、５０３、及び、スイッチ５０４、５０５、５０６から構成される。
ＮＭＯＳトランジスタ５０１、５０２、５０３は、各ドレイン端子がＮＭＯＳトランジスタ１０１、１０２、１０３の各ドレイン端子に接続され、各ソース端子がＮＭＯＳトランジスタ１０１、１０２、１０３の各ソース端子に接続されている。スイッチ５０４、５０５、５０６は、一方の端を基準電流が流れるＮＭＯＳトランジスタ１００のゲート端子に接続され、他端をＮＭＯＳトランジスタ１００のゲート端子及びＮＭＯＳトランジスタ５０１、５０２、５０３の互いのゲート端子に接続されている。スイッチ５０４、５０５、５０６は、電流調整値算出回路４０５から入力されるスイッチ切替制御信号Ａ、Ｂ、Ｃによりオン／オフを独立に切り替えられる。
スイッチ５０４、５０５、５０６がオンにされている場合、ＮＭＯＳトランジスタ５０１、５０２、５０３の互いのゲート端子とＮＭＯＳトランジスタ１００のゲート端子とが接続されて、カレントミラー回路を構成する。一方、スイッチ５０４、５０５、５０６がオフにされている場合、ゲート端子の電圧が不定にならないように、ＮＭＯＳトランジスタ５０１、５０２、５０３の各ゲート端子がグラウンドに接続される。
出力電流ＩＡ４、ＩＢ４、ＩＣ４は、ＮＭＯＳトランジスタ１０１、１０２、１０３のドレイン端子にそれぞれ流れる出力電流とＮＭＯＳトランジスタ５０１、５０２、５０３のドレイン端子にそれぞれ流れる出力電流とを合算した電流である。すなわち、本実施の形態２に係る電力増幅器は、スイッチ５０４、５０５、５０６をオン／オフすることにより、出力電流ＩＡ４、ＩＢ４、ＩＣ４の電流値を調整することができる。
すなわち、図８に示す電力増幅器では、３個の可変の定電流源として、カレントミラー回路及び電流調整回路から成る構成（（１００、１０１、５１０）、（１００、１０２、５２０）、（１００、１０３、５３０））を用いている。
位相差検出回路４０４ａは、タイミング信号Ａとタイミング信号Ｂとの位相差αを検出する。位相差検出回路４０４ｂは、タイミング信号Ｂとタイミング信号Ｃとの位相差βを検出する。電流調整値算出回路４０５は、位相差α、βに応じて、スイッチ切替制御信号Ａ、Ｂ、Ｃによりスイッチ５０４、５０５、５０６のオン／オフを切り替える。こうすることで、各電流調整回路５１０、５２０、５３０に対する電流調整値が設定される。
なお、図８では、電流調整用のトランジスタ（５０１、５０２、５０３）を１つずつ備える場合について説明したが、調整幅をより大きく、且つ、調整制度をより高くする場合には、電流調整用のトランジスタを複数個備えて、スイッチ５０４、５０５、５０６により各トランジスタの接続を切り替えられるようにしてもよい。
図９は、図８に示す位相差検出回路４０４ａ、４０４ｂ、及び、電流調整値算出回路４０５の内部構成図である。
位相差検出回路４０４ａ、４０４ｂは、ＥＸＯＲ（排他的論理和）回路６０１、６０２と、ＬＰＦ（低域通過フィルタ）６０３、６０４と、ＡＤＣ（アナログデジタル変換器）６０５、６０６からそれぞれ構成される。電流調整値算出回路４０５は、スイッチ切替部６０７とテーブル６０８とから構成される。
位相差検出回路４０４ａにおいて、ＥＸＯＲ回路６０１は、タイミング信号Ａとタイミング信号ＢとのＥＸＯＲ演算を行い、ＬＰＦ６０３は、ＥＸＯＲ回路６０１の出力信号を平滑化し、ＡＤＣ６０５は、ＬＰＦ６０３の平滑化された出力信号をデジタル値に変換し、出力Ａとして出力する。同様に、位相差検出回路４０４ｂにおいて、ＥＸＯＲ回路６０２は、タイミング信号Ｂとタイミング信号ＣとのＥＸＯＲ演算を行い、ＬＰＦ６０４は、ＥＸＯＲ回路６０２の出力信号を平滑化し、ＡＤＣ６０６は、ＬＰＦ６０４平滑化された出力信号をデジタル値に変換し、出力Ｂとして出力する。出力値Ａ、Ｂ（デジタル値）は、タイミング信号間の位相差α、βに相当する値である。
電流調整値算出回路４０５において、テーブル６０８には、位相差α、βと、スイッチ切替制御信号Ａ、Ｂ、Ｃの値とが予め対応付けられている。スイッチ切替部６０７は、テーブル６０８を参照して、出力Ａ、Ｂ（位相差α、β）に対応付けられた各電流調整回路５１０、５２０、５３０へ出力するスイッチ切替制御信号Ａ、Ｂ、Ｃの値（電流調整池）を特定する。
図１０は、テーブル６０８の一例を示す。なお、図１０では、図７Ｃに示すように、タイミング信号Ａ及びタイミング信号Ｃの電流値（振幅レベルＡ、Ｂ）を調整する場合について説明する。よって、テーブル６０８としては、図１０Ｂに示す位相差α、βと、スイッチ切替制御信号Ａ（タイミング信号Ａに対応）との対応付け、及び、図１０Ｃに示す位相差α、βと、スイッチ切替制御信号Ｃ（タイミング信号Ｃに対応）との対応付けが予め設定される。なお、この場合、タイミング信号Ｂに対するスイッチ切替制御信号Ｂの値は固定に設定されている。
また、図１０Ａに示すように、スイッチ切替制御信号は、電流調整回路の設定値（ＩＮＤＥＸ）により表される。図１０Ａは、ＩＮＤＥＸとして１６値（０〜１５）を採り、電流調整幅を＋３２％（１．３２倍）、−２８％（０．７２倍）とした場合の各設定値に対する電流調整値を表す。すなわち、図１０Ｂ及び図１０Ｃに示すテーブル６０８は、位相差α、βと対応付けられた電流調整値が図１０Ａに示すＩＮＤＥＸに変換されたものである。なお、ここでは、スイッチ切替制御信号ＢはＩＮＤＥＸ＝７で固定されている。
すなわち、テーブル６０８には、図７Ｃに示すような３次高調波において３つのタイミング信号がそれぞれ打ち消しあうように（つまり、上述した式（１）、（２）に示す関係式を満たすように）、位相差α、βと電力調整値とが予め対応付けられている。
例えば、位相差α＝４５度、β＝−４５度の場合（すなわち、図７Ａに示す位相バラツキが無い状態）、スイッチ切替制御信号Ａ＝７、スイッチ切替制御信号Ｃ＝７となる。図１０Ａに示すように、ＩＮＤＥＸ＝７は電流調整幅が０％、すなわち、調整無しであることを表す。
また、例えば、位相差α＝４４度、β＝−４７度の場合、スイッチ切替制御信号Ａ＝４、スイッチ切替制御信号Ｃ＝８となる。すなわち、図１０Ａに示すように、ＩＮＤＥＸ＝４は電流調整幅が−１２％となり、ＩＮＤＥＸ＝８は電流調整幅が＋４％であることを表す。この場合、タイミング信号Ａの振幅レベルが小さくなり、タイミング信号Ｃの振幅レベルが大きくなる。
なお、電流調整値算出回路４０５は、上述したように、式（１）、（２）に示す計算式を用いて電流調整値を設定してもよく、この場合、テーブル６０８は不要となる。
以上のように、本実施の形態２の電力増幅器によれば、定電流源の電流振幅を小型かつ高精度で自動的に調整することができるようになる。これにより、素子ばらつきによる定電流源をオン／オフする制御信号の位相誤差に起因した、３次高調波成分の抑圧量が劣化するのを改善できる。
以上、本発明の各実施の形態について説明した。
なお、上記実施の形態では、３個の定電流源を用いる場合について説明したが、定電流源の個数は３個に限らず、ｎ（ｎは３以上の自然数）個の定電流源を用いてもよい。
上記実施の形態の説明に用いた各ブロックは、典型的には集積回路であるＩＣとして実現される。これらは個別に１チップ化されてもよいし、一部又は全てを含むように１チップ化されてもよい。ここでは、ＩＣとしたが、集積度の違いにより、ＬＳＩ、システムＬＳＩ、スーパーＬＳＩ、ウルトラＬＳＩと呼称されることもある。
また、集積回路化の手法はＩＣに限るものではなく、専用回路で実現してもよい。ＬＳＩ製造後に、プログラムすることが可能なＦＰＧＡ（Field Programmable Gate Array）や、ＬＳＩ内部の回路セルの接続や設定を再構成可能なリコンフィギュラブル・プロセッサを利用してもよい。
さらには、半導体技術の進歩又は派生する別技術によりＬＳＩに置き換わる集積回路化の技術が登場すれば、当然、その技術を用いて回路の集積化を行ってもよい。バイオ技術の適用等が可能性としてありえる。
本発明は、例えばアンテナを駆動する電力増幅器に有用である。
１００、１０１、１０２、１０３、５０１、５０２、５０３ ＮＭＯＳトランジスタ（電流源、カレントミラー回路）
１０４、１０５、１０６、１０７ ＮＭＯＳトランジスタ（スイッチ）
１０８ 基準電流源
１０９ コイル
１１０ 帯域通過フィルタ
１１１ アンテナ
１１２、１１３ 負荷調整用ＮＭＯＳトランジスタ
１１４ タイミング信号生成部
３０１、３０２、３０３、４０１、４０２、４０３ 電流源
３０４、３０５、３０６ スイッチ
４０４、４０４ａ、４０４ｂ 位相差検出回路
４０５ 電流調整値算出回路
４０６ 送信信号生成部
５１０、５２０、５３０ 電流調整回路
５０４、５０５、５０６ スイッチ
６０１、６０２ ＥＸＯＲ回路
６０３、６０４ ＬＰＦ
６０５、６０６ ＡＤＣ
６０７ スイッチ切替部
６０８ テーブル
Ａ、Ｂ、Ｃ タイミング信号

Claims (6)

  1. 可変の定電流を流すｎ個（ｎは３以上の自然数）の定電流源と、
    前記ｎ個の定電流源の電流経路をそれぞれ開閉するｎ個のスイッチと、
    前記ｎ個のスイッチをそれぞれオン／オフするｎ個のタイミング信号を生成し、前記ｎ個のタイミング信号は、デューティー比が互いに同一、且つ、位相が互いに異なる信号である、信号生成部と、
    前記ｎ個のタイミング信号間の各位相差を検出する位相差検出回路と、
    前記位相差に基づいて前記ｎ個の定電流源の電流値をそれぞれ調整する電流調整値を算出する電流調整値算出回路と、
    を具備する電力増幅器。
  2. 前記ｎ個の定電流源は、
    基準電流を流す基準電流源と、
    前記基準電流を転写するｎ個のカレントミラー回路と、
    を具備する、
    請求項１記載の電力増幅器。
  3. 前記電流調整値算出回路は、前記ｎ個の定電流源の出力信号が合算された信号の奇数次高調波において前記ｎ個のタイミング信号がそれぞれ打ち消し合う関係式を満たすように、前記位相差検出回路において検出される前記位相差を用いて、各振幅レベルに対する前記電流調整値を算出する、
    請求項１記載の電力増幅器。
  4. 前記電流調整値算出回路は、前記ｎ個のタイミング信号間の各位相差と、前記電流調整値とが対応付けられたテーブルを保持し、前記テーブルを参照して、前記位相差検出回路において検出される前記位相差に対応付けられた電流調整値を特定する、
    請求項１記載の電力増幅器。
  5. 前記ｎは３であり、
    前記ｎ個のタイミング信号である第１のタイミング信号と第２のタイミング信号と第３のタイミング信号は０度、４５度、９０度に位相がそれぞれずれた信号であり、
    前記ｎ個の定電流源の電流値の比は、前記第１のタイミング信号と前記第２のタイミング信号と前記第３のタイミング信号とに対して１：２１／２：１であり、
    前記位相差検出回路は、前記第１のタイミング信号と前記第２のタイミング信号との第１の位相差、及び、前記第２のタイミング信号と前記第３のタイミング信号との第２の位相差を検出し、
    前記電流調整値算出回路は、前記第１の位相差及び前記第２の位相差に基づいて、前記第１のタイミング信号の第１の振幅レベルに対する第１の電流調整値、及び、前記第３のタイミング信号の第２の振幅レベルに対する第２の電流調整値を算出する、
    請求項１記載の電力増幅器。
  6. 前記位相差検出回路は、
    前記第１のタイミング信号と前記第２のタイミング信号との排他的論理和を算出する第１の排他的論理和回路と、
    前記第２のタイミング信号と前記第３のタイミング信号との排他的論理和を算出する第２の排他的論理和回路と、
    前記第１の排他的論理和回路の出力信号を平滑化する第１の低域通過フィルタと、
    前記第２の排他的論理和回路の出力信号を平滑化する第２の低域通過フィルタと、
    前記第１の低域通過フィルタの出力信号をデジタル値に変換して、前記第１の位相差を得る第１のアナログデジタル変換器と、
    前記第２の低域通過フィルタの出力信号をデジタル値に変換して、前記第２の位相差を得る第２のアナログデジタル変換器と、を具備する、
    請求項５記載の電力増幅器。
JP2014036771A 2014-02-27 2014-02-27 ハーモニックリジェクション電力増幅器 Expired - Fee Related JP6254014B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014036771A JP6254014B2 (ja) 2014-02-27 2014-02-27 ハーモニックリジェクション電力増幅器
US14/620,860 US9397615B2 (en) 2014-02-27 2015-02-12 Harmonic rejection power amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014036771A JP6254014B2 (ja) 2014-02-27 2014-02-27 ハーモニックリジェクション電力増幅器

Publications (2)

Publication Number Publication Date
JP2015162798A JP2015162798A (ja) 2015-09-07
JP6254014B2 true JP6254014B2 (ja) 2017-12-27

Family

ID=53883224

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014036771A Expired - Fee Related JP6254014B2 (ja) 2014-02-27 2014-02-27 ハーモニックリジェクション電力増幅器

Country Status (2)

Country Link
US (1) US9397615B2 (ja)
JP (1) JP6254014B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109068241B (zh) * 2018-08-27 2024-05-03 上海艾为电子技术股份有限公司 一种数字音频功放系统

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63184413A (ja) * 1987-01-26 1988-07-29 Nec Corp パルス波形整形方式
DE10217852B4 (de) * 2002-04-22 2006-01-26 Infineon Technologies Ag Verfahren und Vorrichtung zur Ansteuerung eines Oszillators oder einer Phasenverzögerungseinrichtung in einem Phasenregelkreis
JP2004336152A (ja) * 2003-04-30 2004-11-25 Sony Corp 正弦波発生回路
US7061307B2 (en) * 2003-09-26 2006-06-13 Teradyne, Inc. Current mirror compensation circuit and method
JP5267127B2 (ja) 2006-09-14 2013-08-21 日本電気株式会社 増幅装置、出力制御方法、および制御プログラム
US7551028B1 (en) * 2006-12-11 2009-06-23 Marvell International Ltd. Signal generators for current-mode three-level digital amplifiers
EP2246975B1 (en) * 2009-04-28 2014-02-26 Nxp B.V. Calibration of passive harmonic-rejection mixer
US8432218B1 (en) * 2010-04-13 2013-04-30 University Of Washington Through Its Center For Commercialization Harmonic-rejection power amplifier
JP2012023431A (ja) * 2010-07-12 2012-02-02 Renesas Electronics Corp 正弦波発生回路
JP2012065017A (ja) 2010-09-14 2012-03-29 Renesas Electronics Corp ハーモニックリジェクションミキサ及び位相調整方法
US8664986B2 (en) * 2011-07-28 2014-03-04 Intel Corporation System, method and emulation circuitry useful for adjusting a characteristic of a periodic signal
US9054722B2 (en) * 2013-09-12 2015-06-09 Fujitsu Semiconductor Limited Circuitry and methods for use in mixed-signal circuitry

Also Published As

Publication number Publication date
US20150244323A1 (en) 2015-08-27
JP2015162798A (ja) 2015-09-07
US9397615B2 (en) 2016-07-19

Similar Documents

Publication Publication Date Title
US9871504B2 (en) Differential phase adjustment of clock input signals
KR102580077B1 (ko) 위상 보간기 및 위상 보간기의 구현 방법
JP6496550B2 (ja) 電力増幅器
CN112042117A (zh) 具有多个独立输出级的d类放大器
JP2011113567A (ja) 低ドロップアウト線形レギュレータ（ｌｄｏ）、ｌｄｏを提供するための方法、およびｌｄｏを動作させるための方法
WO2012078733A1 (en) Digital to analog converter circuits and methods
JP6328028B2 (ja) 送信装置及び送信方法
JP2008537668A (ja) 抵抗に対する温度補償のためのアレンジメント及び方法
JP6690015B2 (ja) スケーラブル集積データ変換器
US20060145728A1 (en) System and method for high frequency, high output swing buffers
JP4836030B2 (ja) Ｌｃ発振回路
JP6254014B2 (ja) ハーモニックリジェクション電力増幅器
JP6240081B2 (ja) 増幅器
US8362844B2 (en) Delay circuit and voltage controlled oscillation circuit
EP2654204A2 (en) Distortion cancellation in analog circuits
JP2006135377A (ja) 半導体装置
US8461900B2 (en) Frequency converting circuit, signal processing circuit and receiver
JP2016111430A (ja) Ｐｗｍ変調装置および音声信号出力装置
US11431307B2 (en) Current signal generation useful for sampling
JP2018011167A (ja) 電圧制御発振器
JP2015095849A (ja) 発振器及び電圧発生回路
US20200395950A1 (en) Current signal generation useful for sampling
JP6640688B2 (ja) 無線通信装置および無線通信方法
JP2017092921A (ja) デューティ比調整回路
JP2005005801A (ja) Ｐｌｌ回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160905

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170915

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170926

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171110

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171121

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171129

R151 Written notification of patent or utility model registration

Ref document number: 6254014

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees