JP2012018973A - 半導体集積回路装置および半導体集積回路装置の製造方法 - Google Patents

半導体集積回路装置および半導体集積回路装置の製造方法 Download PDF

Info

Publication number
JP2012018973A
JP2012018973A JP2010153972A JP2010153972A JP2012018973A JP 2012018973 A JP2012018973 A JP 2012018973A JP 2010153972 A JP2010153972 A JP 2010153972A JP 2010153972 A JP2010153972 A JP 2010153972A JP 2012018973 A JP2012018973 A JP 2012018973A
Authority
JP
Japan
Prior art keywords
channel
misfet
integrated circuit
region
semiconductor integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010153972A
Other languages
English (en)
Other versions
JP5624816B2 (ja
Inventor
Hiromasa Yoshimori
宏雅 吉森
Toshiaki Iwamatsu
俊明 岩松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2010153972A priority Critical patent/JP5624816B2/ja
Priority to US13/166,289 priority patent/US20120007151A1/en
Priority to CN201110193874.XA priority patent/CN102315251B/zh
Priority to KR1020110066382A priority patent/KR101911084B1/ko
Publication of JP2012018973A publication Critical patent/JP2012018973A/ja
Application granted granted Critical
Publication of JP5624816B2 publication Critical patent/JP5624816B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/82385—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different shapes, lengths or dimensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】ＬＳＩ中の高耐圧ＭＯＳＦＥＴを含む高耐圧回路は、純粋な内部回路と異なり、外部との関係で動作電圧が高い状態で固定されているため、通常のように、低電圧化による微細化が適用できない。このため、内部回路部の低電圧化に伴って、ますます、チップ内の占有面積を肥大化させる結果となっている。この問題について、本願発明者等が、各種の対策について評価したところによると、ＣＭＯＳＦＥＴ回路構成およびデバイス構成との適合性等の問題がネックとなっていることが明らかとなった。
【解決手段】本願発明は、各チャネル表面に波状起伏が設けられたＮチャネル型およびＰチャネル型ＭＩＳＦＥＴを有する半導体集積回路装置において、Ｐチャネル型ＭＩＳＦＥＴのチャネル表面に設けられた波状起伏に比べて、Ｎチャネル型ＭＩＳＦＥＴのチャネル表面に設けられた波状起伏のピッチを狭くしたものである。
【選択図】図１８

Description

本発明は、低耐圧部と高耐圧部を含む半導体集積回路装置および半導体集積回路装置（または半導体装置）の製造方法における高集積＆高耐圧技術に適用して有効な技術に関する。
日本特開平６−２２４４２４号公報（特許文献１）および日本特開平５−２９１５７３号公報（特許文献２）には、パンチスルー耐圧を向上させるため、リセスチャネル（Ｒｅｃｅｓｓ Ｃｈａｎｎｅｌ）を導入し、ＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）プロセスを用いたＮチャネル型高耐圧ＭＯＳＦＥＴが開示されている。
日本特開平２−９０５６７号公報（特許文献３）には、パンチスルー耐圧を向上させるため、チャネルを縦方向に構成した微細高耐圧の縦型ＭＯＳＦＥＴが開示されている。
日本特開平６−１５１４５３号公報（特許文献４）には、隆起したチャネル領域の両側にオフセットの電界緩和領域を設けた高耐圧ＭＯＳＦＥＴが開示されている。
日本特開平７−１３１００９号公報（特許文献５）には、実効チャネル長や実効チャネル幅を確保するために、チャネル領域表面を縦断または横断する複数のトレンチや同内部領域表面に複数の同心正方形形状の局所的なトレンチを形成したＭＯＳＦＥＴが開示されている。
Ｙｕａｎｚｈｅｎｇ Ｚｈｕ，外４名、”Ｆｏｌｄｅｄ Ｇａｔｅ ＬＤＭＯＳ Ｔｒａｎｓｉｓｔｏｒ ｗｉｔｈ Ｌｏｗ Ｏｎ−ｒｅｓｉｓｔａｎｃｅ ａｎｄ Ｈｉｇｈ Ｔｒａｎｓｃｏｎｄｕｃｔａｎｃｅ”、ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎ ｏｎ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ， ｖｏｌ．４８，Ｎｏ．１２，Ｄｅｃｅｍｂｅｒ ２００１，頁２９１７−２９２８（非特許文献１）には、パワーＩＣに組み込むＮチャネル型ＬＤＭＯＳＦＥＴ（Ｌａｔｅｒａｌｌｙ ｄｉｆｆｕｓｅｄ ＭＯＳＦＥＴ）として、折りたたみゲート（Ｆｏｌｄｅｄ Ｇａｔｅ）構造を導入することによって、低オン抵抗（Ｏｎ−Ｒｅｓｉｓｔａｎｃｅ）と高トランスコンダクタンス（Ｔｒａｎｓｃｏｎｄｕｃｔａｎｃｅ）を得ることができるパワーデバイスが開示されている。
特開平６−２２４４２４号公報 特開平５−２９１５７３号公報 特開平２−９０５６７号公報 特開平６−１５１４５３号公報 特開平７−１３１００９号公報
Ｙｕａｎｚｈｅｎｇ Ｚｈｕ，外４名、"Ｆｏｌｄｅｄ Ｇａｔｅ ＬＤＭＯＳ Ｔｒａｎｓｉｓｔｏｒ ｗｉｔｈ Ｌｏｗ Ｏｎ−ｒｅｓｉｓｔａｎｃｅ ａｎｄ Ｈｉｇｈ Ｔｒａｎｓｃｏｎｄｕｃｔａｎｃｅ"、ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎ ｏｎ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ， ｖｏｌ．４８，Ｎｏ．１２，Ｄｅｃｅｍｂｅｒ ２００１，頁２９１７−２９２８
電池や電源の制御部品として、高耐圧ＭＯＳＦＥＴを組み込んだＣＭＯＳＦＥＴ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ ｍｅｔａｌ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）またはＣＭＩＳＦＥＴ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ ｍｅｔａｌ ｉｎｓｕｌａｔｏｒ ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）回路構成のＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ）、すなわち、高耐圧ＣＭＯＳＦＥＴ（ＣＭＩＳＦＥＴ）集積回路装置が広く使用されている。しかし、これらの高耐圧ＭＯＳＦＥＴ（ＭＩＳＦＥＴ）は、純粋な内部回路と異なり、外部との関係で動作電圧が高い状態で固定されているため、通常のように、低電圧化による微細化が適用できない。よって、内部回路部の低電圧化に伴って、ますます、チップ内の占有面積を肥大化させる結果となっている。この問題について、本願発明者等が、各種の対策について評価したところによると、ＣＭＯＳＦＥＴ（ＣＭＩＳＦＥＴ）回路構成およびデバイス構成との適合性（Ｃｏｍｐａｔｉｂｉｌｉｔｙ）等の問題がネックとなっていることが明らかとなった。
本願発明は、これらの課題を解決するためになされたものである。
本発明の目的は、高耐圧で且つ高集積の半導体集積回路装置を提供することにある。
本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
すなわち、本願の一つの発明は、各チャネル表面に波状起伏が設けられたＮチャネル型およびＰチャネル型ＭＩＳＦＥＴを有する半導体集積回路装置において、Ｐチャネル型ＭＩＳＦＥＴのチャネル表面に設けられた波状起伏に比べて、Ｎチャネル型ＭＩＳＦＥＴのチャネル表面に設けられた波状起伏のピッチを狭くしたものである。
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
すなわち、各チャネル表面に波状起伏が設けられたＮチャネル型およびＰチャネル型ＭＩＳＦＥＴを有する半導体集積回路装置において、Ｐチャネル型ＭＩＳＦＥＴのチャネル表面に設けられた波状起伏に比べて、Ｎチャネル型ＭＩＳＦＥＴのチャネル表面に設けられた波状起伏のピッチを狭くしたことにより、素子占有面積の微小化が可能となる。
本願の各実施の形態の半導体集積回路装置の対象デバイスの一例であるＣＭＯＳ集積回路チップの上面レイアウト図である。 本願の各実施の形態の半導体集積回路装置及びその製造方法におけるウエハプロセスフローのアウトラインを説明するデバイス断面図（ウエハ投入工程）である。 本願の各実施の形態の半導体集積回路装置及びその製造方法におけるウエハプロセスフローのアウトラインを説明するデバイス断面図（ＬＯＣＯＳ絶縁膜形成工程）である。 本願の各実施の形態の半導体集積回路装置及びその製造方法におけるウエハプロセスフローのアウトラインを説明するデバイス断面図（Ｎウエル導入工程）である。 本願の各実施の形態の半導体集積回路装置及びその製造方法におけるウエハプロセスフローのアウトラインを説明するデバイス断面図（Ｐウエル導入工程）である。 本願の各実施の形態の半導体集積回路装置及びその製造方法におけるウエハプロセスフローのアウトラインを説明するデバイス断面図（ゲート電極形成工程）である。 本願の各実施の形態の半導体集積回路装置及びその製造方法におけるウエハプロセスフローのアウトラインを説明するデバイス断面図（Ｎチャネル型低耐圧ＭＩＳＦＥＴの低濃度ソースドレイン領域導入工程）である。 本願の各実施の形態の半導体集積回路装置及びその製造方法におけるウエハプロセスフローのアウトラインを説明するデバイス断面図（Ｎチャネル型高耐圧ＭＩＳＦＥＴの低濃度ソースドレイン領域導入工程）である。 本願の各実施の形態の半導体集積回路装置及びその製造方法におけるウエハプロセスフローのアウトラインを説明するデバイス断面図（Ｐチャネル型高耐圧ＭＩＳＦＥＴの低濃度ソースドレイン領域導入のためのレジスト膜塗布工程）である。 本願の各実施の形態の半導体集積回路装置及びその製造方法におけるウエハプロセスフローのアウトラインを説明するデバイス断面図（Ｐチャネル型高耐圧ＭＩＳＦＥＴの低濃度ソースドレイン領域導入工程）である。 本願の各実施の形態の半導体集積回路装置及びその製造方法におけるウエハプロセスフローのアウトラインを説明するデバイス断面図（サイドウォール形成工程）である。 本願の各実施の形態の半導体集積回路装置及びその製造方法におけるウエハプロセスフローのアウトラインを説明するデバイス断面図（Ｎチャネル型ＭＩＳＦＥＴの高濃度ソースドレイン領域導入工程）である。 本願の各実施の形態の半導体集積回路装置及びその製造方法におけるウエハプロセスフローのアウトラインを説明するデバイス断面図（Ｐチャネル型ＭＩＳＦＥＴの高濃度ソースドレイン領域導入工程）である。 本願の各実施の形態の半導体集積回路装置及びその製造方法におけるウエハプロセスフローのアウトラインを説明するデバイス断面図（プリメタル絶縁膜形成および配線形成工程）である。 本願の各実施の形態の半導体集積回路装置に共通するデバイスの基本構造を示す半導体基板局所上面図である。 図１５のＡ−Ａ’断面に対応するデバイス局所断面図である。 図１５のＢ−Ｂ’断面に対応するデバイス局所断面図である。 本願の第１の実施の形態の半導体集積回路装置におけるＣＭＯＳ構成のデバイス構造を示す半導体基板局所上面図である。 図１８のＣ−Ｃ’断面における要部プロセスフローを説明するデバイス局所断面図（ＬＯＣＯＳ酸化前各種溝形成工程）である。 図１８のＣ−Ｃ’断面における要部プロセスフローを説明するデバイス局所断面図（ＬＯＣＯＳ酸化工程及びその後処理）である。 図１８のＣ−Ｃ’断面における要部プロセスフローを説明するデバイス局所断面図（リップル用溝内酸化膜除去）である。 図１８のＣ−Ｃ’断面における要部プロセスフローを説明するデバイス局所断面図（ゲート酸化およびゲートポリシリコン成膜工程）である。 図１８のＣ−Ｃ’断面における要部プロセスフローを説明するデバイス局所断面図（ゲートポリシリコン膜上平坦化工程）である。 図１８のＤ−Ｄ’断面における要部プロセスフローを説明するデバイス局所断面図（ＬＯＣＯＳ酸化前各種溝形成工程）である。 図１８のＤ−Ｄ’断面における要部プロセスフローを説明するデバイス局所断面図（リセス用溝内酸化膜除去）である。 図１８のＤ−Ｄ’断面における要部プロセスフローを説明するデバイス局所断面図（ゲートポリシリコン膜上平坦化工程）である。 図１８のＤ−Ｄ’断面における要部プロセスフローを説明するデバイス局所断面図（ゲートポリシリコン膜パターニング工程）である。 図１８のＥ−Ｅ’断面における要部プロセスフローを説明するデバイス局所断面図（ＬＯＣＯＳ酸化工程）である。 図１８のＦ−Ｆ’断面における要部プロセスフローを説明するデバイス局所断面図（ＬＯＣＯＳ酸化工程）である。 本願の各実施の形態の半導体集積回路装置に共通するサイドウォールプロセスを説明するためのゲート電極周辺斜視図（サイドウォール形成前）である。 図３０の断面１から断面３に対応するゲート電極周辺断面図（サイドウォール形成前）である。 図３０の断面１から断面３に対応するゲート電極周辺断面図（サイドウォール膜成膜工程）である。 図３０の断面１から断面３に対応するゲート電極周辺断面図（サイドウォール膜の上層膜ドライエッチング工程）である。 図３０の断面１から断面３に対応するゲート電極周辺断面図（サイドウォール膜の中間膜ドライエッチング工程）である。 図３０の断面１から断面３に対応するゲート電極周辺断面図（サイドウォール膜の下層膜ドライエッチング工程完了時点）である。 本願の各実施の形態の半導体集積回路装置に共通するサイドウォールプロセスを説明するためのゲート電極周辺斜視図（サイドウォール膜の下層膜ドライエッチング工程完了時点）である。 本願の第２の実施の形態の半導体集積回路装置におけるＣＭＯＳ構成のデバイス構造を示す半導体基板局所上面図である。 図３７のＣ−Ｃ’断面における要部プロセスフローを説明するデバイス局所断面図（ｎチャネル側リップル用溝形成工程）である。 図３７のＣ−Ｃ’断面における要部プロセスフローを説明するデバイス局所断面図（ｐチャネル側リップル用溝形成工程）である。 図３７のＣ−Ｃ’断面における要部プロセスフローを説明するデバイス局所断面図（ゲートポリシリコン膜上平坦化工程）である。 図３７のＤ−Ｄ’断面における要部プロセスフローを説明するデバイス局所断面図（ＬＯＣＯＳ酸化前ｎチャネル側リップル用溝形成工程）である。 図３７のＤ−Ｄ’断面における要部プロセスフローを説明するデバイス局所断面図（ＬＯＣＯＳ酸化前リセスチャネル部の溝およびリセスドレイン部の溝形成工程）である。 本願の各実施の形態の半導体集積回路装置に共通するシリコン単結晶の結晶面方位と高耐圧ＭＩＳＦＥＴのチャネル方向（チャネル長方向）との配向を説明するウエハ上面模式図（配向例１）である。 本願の各実施の形態の半導体集積回路装置に共通するシリコン単結晶の結晶面方位と高耐圧ＭＩＳＦＥＴのチャネル方向（チャネル長方向）との配向を説明するウエハ上面模式図（配向例２）である。 本願の各実施の形態の半導体集積回路装置に共通するシリコン単結晶の結晶面方位と高耐圧ＭＩＳＦＥＴのチャネル方向（チャネル長方向）との配向を説明するウエハ上面模式図（配向例３）である。 本願の各実施の形態の半導体集積回路装置に共通するシリコン単結晶の結晶面方位と高耐圧ＭＩＳＦＥＴのチャネル方向（チャネル長方向）との配向を説明するウエハ上面模式図（配向例４）である。 本願の各実施の形態の半導体集積回路装置に共通するシリコン単結晶の結晶面方位と高耐圧ＭＩＳＦＥＴのチャネル方向（チャネル長方向）との配向を説明するウエハ上面模式図（配向例５）である。 本願の各実施の形態の半導体集積回路装置に共通するシリコン単結晶の結晶面方位と高耐圧ＭＩＳＦＥＴのチャネル方向（チャネル長方向）との配向を説明するウエハ上面模式図（配向例６）である。 図４３の配向の場合の（１１０）面の出やすさの程度を示すための溝断面説明図である。 図４４の配向の場合の（１１０）面の出やすさの程度を示すための溝断面説明図である。 図１９、図２４、図３９、図４１等で形成されたリップル溝、各種リセス溝、素子分離溝等に対応する部分のＬＯＣＯＳ酸化用絶縁膜の後退処理を説明するための当該部分のデバイス断面図である。
〔実施の形態の概要〕
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。
１．以下を含む半導体集積回路装置：
（ａ）第１及び第２の主面を有する半導体基板；
（ｂ）前記半導体基板の前記第１の主面上に設けられた第１のＮチャネル型ＭＩＳＦＥＴおよび第１のＰチャネル型ＭＩＳＦＥＴ；
（ｃ）前記第１のＮチャネル型ＭＩＳＦＥＴの第１のチャネル領域の表面に、チャネル幅方向に沿うように設けられた第１の波状起伏；
（ｄ）前記第１のＰチャネル型ＭＩＳＦＥＴの第２のチャネル領域の表面に、チャネル幅方向に沿うように設けられた第２の波状起伏、
ここで、前記第１の波状起伏のピッチは、前記第２の波状起伏のピッチよりも、短い。
２．前記１項の半導体集積回路装置において、前記第１の波状起伏は、前記第１のＮチャネル型ＭＩＳＦＥＴの第１のソース領域及び第１のドレイン領域に渡って設けられており、前記第２の波状起伏は、前記第１のＰチャネル型ＭＩＳＦＥＴの第２のソース領域及び第２のドレイン領域に渡って設けられている。
３．前記２項の半導体集積回路装置において、前記第１の波状起伏は、前記第１のＮチャネル型ＭＩＳＦＥＴの前記第１のソース領域及び前記第１のドレイン領域のそれぞれのコンタクト領域に渡って設けられており、前記第２の波状起伏は、前記第１のＰチャネル型ＭＩＳＦＥＴの前記第２のソース領域及び前記第２のドレイン領域のそれぞれのコンタクト領域に渡って設けられている。
４．前記３項の半導体集積回路装置において、前記各コンタクト領域の各コンタクトは、前記第１の波状起伏および前記第２の波状起伏のそれぞれの頂部及び底部の両方に設けられている。
５．前記１から４項のいずれか一つの半導体集積回路装置において、前記第１のチャネル領域のほぼ中央部の表面には、チャネル幅方向に沿うように、第１のチャネル内リセス領域が設けられており、前記第２のチャネル領域のほぼ中央部の表面には、チャネル幅方向に沿うように、第２のチャネル内リセス領域が設けられている。
６．前記１から５項のいずれか一つの半導体集積回路装置において、更に以下を含む：
（ｅ）前記半導体基板の前記第１の主面上に設けられた第２のＮチャネル型ＭＩＳＦＥＴおよび第２のＰチャネル型ＭＩＳＦＥＴ、
ここで、前記第１のＮチャネル型ＭＩＳＦＥＴのソースドレイン耐圧は、前記第２のＮチャネル型ＭＩＳＦＥＴのソースドレイン耐圧よりも高く、また、前記第１のＰチャネル型ＭＩＳＦＥＴのソースドレイン耐圧は、前記第２のＰチャネル型ＭＩＳＦＥＴのソースドレイン耐圧よりも高い。
７．前記１から６項のいずれか一つの半導体集積回路装置において、前記第１のドレイン領域は以下を含む：
（ｘ１）低濃度Ｎ型ドレイン領域；
（ｘ２）前記低濃度Ｎ型ドレイン領域内であって、その表面領域に設けられ、これよりも高不純物濃度の高濃度Ｎ型ドレイン領域；
（ｘ３）前記高濃度Ｎ型ドレイン領域が設けられていない前記低濃度Ｎ型ドレイン領域の表面に、チャネル幅方向に沿うように設けられたＮ型ドレイン内リセス領域、
更に、前記第２のドレイン領域は以下を含む：
（ｙ１）低濃度Ｐ型ドレイン領域；
（ｙ２）前記低濃度Ｐ型ドレイン領域内であって、その表面領域に設けられ、これよりも高不純物濃度の高濃度Ｐ型ドレイン領域；
（ｙ３）前記高濃度Ｐ型ドレイン領域が設けられていない前記低濃度Ｐ型ドレイン領域の表面に、チャネル幅方向に沿うように設けられたＰ型ドレイン内リセス領域。
８．前記１から７項のいずれか一つの半導体集積回路装置において、前記第２の波状起伏の波高と、前記第１の波状起伏の波高とは、ほぼ等しい。
９．前記１から８項のいずれか一つの半導体集積回路装置において、前記半導体チップは、シリコン系半導体であり、前記第１の主面の結晶面は、ほぼ（１００）面であり、前記第１のＮチャネル型ＭＩＳＦＥＴおよび前記第１のＰチャネル型ＭＩＳＦＥＴの各チャネル長方向は、ほぼ結晶方位〈１００〉に沿っている。
１０．前記１から８項のいずれか一つの半導体集積回路装置において、前記半導体チップは、シリコン系半導体であり、前記第１の主面の結晶面は、ほぼ（１００）面であり、前記第１のＮチャネル型ＭＩＳＦＥＴおよび前記第１のＰチャネル型ＭＩＳＦＥＴの各チャネル長方向は、ほぼ結晶方位〈１１０〉に沿っている。
１１．以下を含む半導体集積回路装置：
（ａ）第１及び第２の主面を有する半導体基板；
（ｂ）前記半導体基板の前記第１の主面上に設けられた第１のＮチャネル型ＭＩＳＦＥＴおよび第１のＰチャネル型ＭＩＳＦＥＴ；
（ｃ）前記第１のＮチャネル型ＭＩＳＦＥＴの第１のチャネル領域の表面に、チャネル幅方向に沿うように設けられた第１の波状起伏；
（ｄ）前記第１のＰチャネル型ＭＩＳＦＥＴの第２のチャネル領域の表面に、チャネル幅方向に沿うように設けられた第２の波状起伏、
ここで、前記第２の波状起伏の波高は、前記第１の波状起伏の波高よりも、高い。
１２．前記１１項の半導体集積回路装置において、前記半導体チップは、シリコン系半導体であり、前記第１の主面の結晶面は、ほぼ（１００）面であり、前記第１のＮチャネル型ＭＩＳＦＥＴおよび前記第１のＰチャネル型ＭＩＳＦＥＴの各チャネル長方向は、ほぼ結晶方位〈１００〉に沿っている。
１３．前記１１項の半導体集積回路装置において、前記半導体チップは、シリコン系半導体であり、前記第１の主面の結晶面は、ほぼ（１００）面であり、前記第１のＮチャネル型ＭＩＳＦＥＴおよび前記第１のＰチャネル型ＭＩＳＦＥＴの各チャネル長方向は、ほぼ結晶方位〈１１０〉に沿っている。
１４．以下を含む半導体集積回路装置：
（ａ）第１及び第２の主面を有する半導体基板；
（ｂ）前記半導体基板の前記第１の主面上に相互に近接して設けられ、第１のＣＭＩＳＦＥＴ対を構成する第１のＮチャネル型ＭＩＳＦＥＴおよび第１のＰチャネル型ＭＩＳＦＥＴ；
（ｃ）前記第１のＮチャネル型ＭＩＳＦＥＴの第１のチャネル領域の表面に、チャネル幅方向に沿うように設けられた第１の波状起伏；
（ｄ）前記第１のＰチャネル型ＭＩＳＦＥＴの第２のチャネル領域の表面に、チャネル幅方向に沿うように設けられた第２の波状起伏。
１５．前記１４項の半導体集積回路装置において、更に以下を含む：
（ｅ）前記半導体基板の前記第１の主面上に設けられた第２のＮチャネル型ＭＩＳＦＥＴおよび第２のＰチャネル型ＭＩＳＦＥＴ、
ここで、前記第１のＮチャネル型ＭＩＳＦＥＴおよび前記第１のＰチャネル型ＭＩＳＦＥＴのソースドレイン耐圧は、前記第２のＮチャネル型ＭＩＳＦＥＴおよび前記第２のＰチャネル型ＭＩＳＦＥＴのソースドレイン耐圧よりも高い。
１６．半導体集積回路装置の製造方法であって、前記半導体集積回路装置は以下を含む：
（ａ）第１及び第２の主面を有する半導体基板；
（ｂ）前記半導体基板の前記第１の主面上に設けられた第１のＮチャネル型ＭＩＳＦＥＴおよび第１のＰチャネル型ＭＩＳＦＥＴ；
（ｃ）前記第１のＮチャネル型ＭＩＳＦＥＴの第１のチャネル領域の表面に、チャネル幅方向に沿うように設けられた第１の波状起伏；
（ｄ）前記第１のＰチャネル型ＭＩＳＦＥＴの第２のチャネル領域の表面に、チャネル幅方向に沿うように設けられた第２の波状起伏；
（ｅ）前記第１のチャネル領域のほぼ中央部の表面に、チャネル幅方向に沿うように設けられた第１のチャネル内リセス領域；
（ｆ）前記第２のチャネル領域のほぼ中央部の表面に、チャネル幅方向に沿うように設けられた第２のチャネル内リセス領域、
ここで、前記半導体集積回路装置の製造方法は、以下の工程を含む：
（ｐ１）前記第１の波状起伏および前記第１のチャネル内リセス領域をほぼ同時に形成する工程。
１７．前記１６項の半導体集積回路装置の製造方法において、前記半導体集積回路装置は以下を含む：
（ｇ）前記半導体基板の前記第１の主面上で、前記第１のＮチャネル型ＭＩＳＦＥＴおよび前記第１のＰチャネル型ＭＩＳＦＥＴを素子分離するＬＯＣＯＳ素子分離絶縁膜、
ここで、前記半導体集積回路装置の製造方法は、更に、以下の工程を含む：
（ｐ２）前記工程（ｐ１）の後、前記第１の波状起伏、前記第２の波状起伏、前記第１のチャネル内リセス領域、および前記第２のチャネル内リセス領域の各角部の面取りのための酸化と、前記ＬＯＣＯＳ素子分離絶縁膜を形成するための酸化をほぼ同時に実行する工程。
１８．前記１６または１７項の半導体集積回路装置の製造方法において、前記第１の波状起伏のピッチは、前記第２の波状起伏のピッチよりも、短い。
１９．前記１６から１８項のいずれか一つの半導体集積回路装置の製造方法において、前記第１の波状起伏と、前記第２の波状起伏とは、異なるプロセスで形成される。
２０．前記１７から１９項のいずれか一つの半導体集積回路装置の製造方法において、更に、以下の工程を含む：
（ｐ３）前記工程（ｐ２）の後、前記ＬＯＣＯＳ素子分離絶縁膜を耐エッチング部材で被覆した状態で、前記面取りのための酸化の際に形成された酸化膜を除去する工程。
〔本願における記載形式、基本的用語、用法の説明〕
１．本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクションに分けて記載する場合もあるが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しを省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。
更に、本願において、「半導体装置」または「半導体集積回路装置」というときは、主に、各種トランジスタ（能動素子）単体、および、それらを中心に、抵抗、コンデンサ等を半導体チップ等（たとえば単結晶シリコン基板）上に集積したものをいう。ここで、各種トランジスタの代表的なものとしては、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）に代表されるＭＩＳＦＥＴ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）を例示することができる。このとき、集積回路構成の代表的なものとしては、Ｎチャネル型ＭＩＳＦＥＴとＰチャネル型ＭＩＳＦＥＴを組み合わせたＣＭＯＳ（Ｃｏｍｐｌｅｍｅｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型集積回路に代表されるＣＭＩＳ（Ｃｏｍｐｌｅｍｅｔａｒｙ Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型集積回路を例示することができる。
今日の半導体集積回路装置、すなわち、ＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ）のウエハ工程は、通常、原材料としてのシリコンウエハの搬入からプリメタル（Ｐｒｅｍｅｔａｌ）工程（Ｍ１配線層下端とゲート電極構造の間の層間絶縁膜等の形成、コンタクトホール形成、タングステンプラグ、埋め込み等からなる工程）あたりまでのＦＥＯＬ（Ｆｒｏｎｔ Ｅｎｄ ｏｆ Ｌｉｎｅ）工程と、Ｍ１配線層形成から始まり、アルミニウム系パッド電極上のファイナルパッシベーション膜へのパッド開口の形成あたりまで（ウエハレベルパッケージプロセスにおいては、当該プロセスも含む）のＢＥＯＬ（Ｂａｃｋ Ｅｎｄ ｏｆ Ｌｉｎｅ）工程に大別できる。
２．同様に実施の態様等の記載において、材料、組成等について、「ＡからなるＸ」等といっても、特にそうでない旨明示した場合および文脈から明らかに、そうでない場合を除き、Ａ以外の要素を主要な構成要素のひとつとするものを排除するものではない。たとえば、成分についていえば、「Ａを主要な成分として含むＸ」等の意味である。たとえば、「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、SiGe合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。同様に、「酸化シリコン膜」、「酸化シリコン系絶縁膜」等と言っても、比較的純粋な非ドープ酸化シリコン(Undoped Silicon Dioxide)だけでなく、FSG（Fluorosilicate Glass）、TEOSベース酸化シリコン(TEOS-based silicon oxide)、SiOC(Silicon Oxicarbide)またはカーボンドープ酸化シリコン(Carbon-doped Silicon oxide)またはOSG(Organosilicate glass)、PSG(Phosphorus Silicate Glass)、BPSG(Borophosphosilicate Glass)等の熱酸化膜、CVD酸化膜、SOG(Spin ON Glass)、ナノクラスタリングシリカ（Nano-Clustering Silica:NCS）等の塗布系酸化シリコン、これらと同様な部材に空孔を導入したシリカ系Low-k絶縁膜（ポーラス系絶縁膜）、およびこれらを主要な構成要素とする他のシリコン系絶縁膜との複合膜等を含むことは言うまでもない。
また、酸化シリコン系絶縁膜と並んで、半導体分野で常用されているシリコン系絶縁膜としては、窒化シリコン系絶縁膜がある。この系統の属する材料としては、ＳｉＮ，ＳｉＣＮ，ＳｉＮＨ，ＳｉＣＮＨ等がある。ここで、「窒化シリコン」というときは、特にそうでない旨明示したときを除き、ＳｉＮおよびＳｉＮＨの両方を含む。同様に、「ＳｉＣＮ」というときは、特にそうでない旨明示したときを除き、ＳｉＣＮおよびＳｉＣＮＨの両方を含む。
なお、ＳｉＣは、ＳｉＮと類似の性質を有するが、ＳｉＯＮは、むしろ、酸化シリコン系絶縁膜に分類すべき場合が多い。
窒化シリコン膜は、ＳＡＣ（Ｓｅｌｆ−Ａｌｉｇｎｅｄ Ｃｏｎｔａｃｔ）技術におけるエッチストップ膜として、多用されるほか、ＳＭＴ（Ｓｔｒｅｓｓ Ｍｅｍｏｒｉｚａｔｉｏｎ Ｔｅｃｈｎｉｑｕｅ）における応力付与膜としても使用される。
３．同様に、図形、位置、属性等に関して、好適な例示をするが、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、厳密にそれに限定されるものではないことは言うまでもない。
４．さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。
５．「ウエハ」というときは、通常は半導体集積回路装置（半導体装置、電子装置も同じ）をその上に形成する単結晶シリコンウエハを指すが、エピタキシャルウエハ、ＳＯＩ基板、ＬＣＤガラス基板等の絶縁基板と半導体層等の複合ウエハ等も含むことは言うまでもない。
６．本願において、結晶面について、たとえば（１００）などと表示するときは、これに等価な結晶面を含むものとする。また、同様に、結晶方位について、〈１００〉、〈１１０〉などと表示するときは、これに等価な結晶方位を含むものとする。
〔実施の形態の詳細〕
実施の形態について更に詳述する。各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。
また、添付図面においては、却って、煩雑になる場合または空隙との区別が明確である場合には、断面であってもハッチング等を省略する場合がある。これに関連して、説明等から明らかである場合等には、平面的に閉じた孔であっても、背景の輪郭線を省略する場合がある。更に、断面でなくとも、空隙でないことを明示するために、ハッチングを付すことがある。
なお、チャネル領域の波状起伏構造、リセスドレイン構造等について記載された先行特許出願としては、たとえば日本特願第２０１０−４８７５５号（日本出願日２０１０年３月５日）がある。
１．本願の各実施の形態の半導体集積回路装置の対象デバイスの一例であるＣＭＯＳ集積回路チップ等の説明（主に図１）
以下に説明する回路の具体的応用としては、たとえば、数十ボルトの高電圧を制御するパワーＭＯＳＦＥＴ等を用いる集積回路、すなわち、電池制御チップ、電源制御チップ、モータ制御チップ等がある。
図１は本願の各実施の形態の半導体集積回路装置の対象デバイスの一例であるＣＭＯＳ集積回路チップの上面レイアウト図である。これに基づいて、本願の各実施の形態の半導体集積回路装置の対象デバイスの一例であるＣＭＯＳ集積回路チップの構成を説明する。
図１に示すように、本願の各実施の形態における要部構成である高耐圧ＣＭＯＳ集積回路は、半導体チップ２の表側主面１ａ（裏側主面１ｂの反対の主面）の高耐圧回路領域６に設けられており、同チップ２の第１の主面１ａ上には、他に、たとえば、低耐圧ロジック回路領域５、メモリ回路領域４、Ｉ／Ｏパッド配置領域３等が配置されている。低耐圧ロジック回路領域５、メモリ回路領域４、Ｉ／Ｏパッド配置領域３等は、主に、比較的低耐圧のＭＩＳＦＥＴ（Ｑｎｃ、Ｑｐｃ）等から構成されており（図１４参照）、高耐圧回路領域６（一般にＩ／Ｏパッド配置領域３の一部は、高耐圧ＭＩＳＦＥＴを有する）は比較的高耐圧のＭＩＳＦＥＴ（Ｑｎｈ、Ｑｐｈ）等から構成されている（図１４、図１８又は図３７参照）。ここで、比較的低耐圧のＭＩＳＦＥＴ（Ｑｎｃ、Ｑｐｃ）等および比較的高耐圧のＭＩＳＦＥＴ（Ｑｎｈ、Ｑｐｈ）等は、それぞれＣＭＯＳ（ＣＭＩＳ）回路（インバータ、ＮＡＮＤ回路，ＮＯＲ回路等）を構成している。
なお、以下の説明では、低耐圧のＭＩＳＦＥＴ（Ｑｎｃ、Ｑｐｃ）の標準的なゲート長が、たとえば、０．３マイクロメータ程度、高耐圧のＭＩＳＦＥＴ（Ｑｎｈ、Ｑｐｈ）の標準的なゲート長が、たとえば、１マイクロメータ程度の場合（最小寸法が０．３マイクロメータ程度のリソグラフィを適用）について具体的に説明するが、各ＭＩＳＦＥＴのゲート長等は、使用するリソグラフィプロセスによって、数マイクロメートルから１０ｎｍ程度の範囲で、選択可能であることは言うまでもない。
２．本願の各実施の形態の半導体集積回路装置及びその製造方法におけるウエハプロセスのアウトラインの説明（主に図２から図１４）
このセクションでは、セクション１で説明した低耐圧ロジック回路領域５、メモリ回路領域４、Ｉ／Ｏパッド配置領域３等で使用される比較的低耐圧のＭＩＳＦＥＴ（Ｑｎｃ、Ｑｐｃ）等、および高耐圧回路領域６で使用される比較的高耐圧のＭＩＳＦＥＴ（Ｑｎｈ、Ｑｐｈ）等のウエハプロセスのアウトラインについて説明する。ここで使用するウエハの結晶方位及びデバイスの配向（レイアウト）については、図４３のもの（特に、高耐圧のＭＩＳＦＥＴ、低耐圧のＭＩＳＦＥＴの両チャネル配向も基本的にチップの主軸に沿うもの）を前提に説明するが、その他のものでも良いことは言うまでもない。
図２は本願の各実施の形態の半導体集積回路装置及びその製造方法におけるウエハプロセスフローのアウトラインを説明するデバイス断面図（ウエハ投入工程）である。図３は本願の各実施の形態の半導体集積回路装置及びその製造方法におけるウエハプロセスフローのアウトラインを説明するデバイス断面図（ＬＯＣＯＳ絶縁膜形成工程）である。図４は本願の各実施の形態の半導体集積回路装置及びその製造方法におけるウエハプロセスフローのアウトラインを説明するデバイス断面図（Ｎウエル導入工程）である。図５は本願の各実施の形態の半導体集積回路装置及びその製造方法におけるウエハプロセスフローのアウトラインを説明するデバイス断面図（Ｐウエル導入工程）である。図６は本願の各実施の形態の半導体集積回路装置及びその製造方法におけるウエハプロセスフローのアウトラインを説明するデバイス断面図（ゲート電極形成工程）である。図７は本願の各実施の形態の半導体集積回路装置及びその製造方法におけるウエハプロセスフローのアウトラインを説明するデバイス断面図（Ｎチャネル型低耐圧ＭＩＳＦＥＴの低濃度ソースドレイン領域導入工程）である。図８は本願の各実施の形態の半導体集積回路装置及びその製造方法におけるウエハプロセスフローのアウトラインを説明するデバイス断面図（Ｎチャネル型高耐圧ＭＩＳＦＥＴの低濃度ソースドレイン領域導入工程）である。図９は本願の各実施の形態の半導体集積回路装置及びその製造方法におけるウエハプロセスフローのアウトラインを説明するデバイス断面図（Ｐチャネル型高耐圧ＭＩＳＦＥＴの低濃度ソースドレイン領域導入のためのレジスト膜塗布工程）である。図１０は本願の各実施の形態の半導体集積回路装置及びその製造方法におけるウエハプロセスフローのアウトラインを説明するデバイス断面図（Ｐチャネル型高耐圧ＭＩＳＦＥＴの低濃度ソースドレイン領域導入工程）である。図１１は本願の各実施の形態の半導体集積回路装置及びその製造方法におけるウエハプロセスフローのアウトラインを説明するデバイス断面図（サイドウォール形成工程）である。図１２は本願の各実施の形態の半導体集積回路装置及びその製造方法におけるウエハプロセスフローのアウトラインを説明するデバイス断面図（Ｎチャネル型ＭＩＳＦＥＴの高濃度ソースドレイン領域導入工程）である。図１３は本願の各実施の形態の半導体集積回路装置及びその製造方法におけるウエハプロセスフローのアウトラインを説明するデバイス断面図（Ｐチャネル型ＭＩＳＦＥＴの高濃度ソースドレイン領域導入工程）である。図１４は本願の各実施の形態の半導体集積回路装置及びその製造方法におけるウエハプロセスフローのアウトラインを説明するデバイス断面図（プリメタル絶縁膜形成および配線形成工程）である。これらに基づいて、本願の各実施の形態の半導体集積回路装置及びその製造方法におけるウエハプロセスのアウトラインを説明する。
図２に示すように、先ず、例えば１〜１０Ωｃｍ程度の比抵抗を有するＰ型単結晶シリコン基板１（ここでは、たとえば３００φウエハとするが、４５０φでも３００φ未満のウエハでもよい）を準備する。
次に、図３に示すように、ウエハ１のデバイス主面１ａ（第１の主面）上の低耐圧ロジック回路領域５（低耐圧Ｎチャネル型ＭＩＳＦＥＴ形成領域５ｎおよび低耐圧Ｐチャネル型ＭＩＳＦＥＴ形成領域５ｐを含む）、高耐圧回路領域６（高耐圧Ｎチャネル型ＭＩＳＦＥＴ形成領域６ｎ、高耐圧Ｐチャネル型ＭＩＳＦＥＴ形成領域６ｐを含む）等のそれぞれの領域の境界部にＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）素子分離絶縁膜７（厚さは、たとえば５００ｎｍ程度、このときのシリコン基板の消費量は、２５０ｎｍ程度）を形成し、それらに囲まれた各アクティブ領域の表面に表面酸化シリコン膜８を形成する。なお、ここで、素子分離絶縁膜７はＬＯＣＯＳタイプに限らず、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）タイプであっても良い。
次に、図４に示すように、低耐圧Ｎチャネル型ＭＩＳＦＥＴ形成領域５ｎおよび高耐圧Ｎチャネル型ＭＩＳＦＥＴ形成領域６ｎ上をＮウエル導入用レジスト膜９で被覆した状態で、イオン打ち込みにより、Ｎウエル領域１１を形成する。イオン打ち込み条件としては、たとえば、イオン種：リン、打ち込みエネルギ：５００ｋｅＶから２ＭｅＶ程度、ドーズ量：１ｘ１０１３/ｃｍ２から１ｘ１０１４/ｃｍ２程度、注入方式及び注入傾斜角度：０度（垂直注入方式）を好適な範囲として例示することができる。イオン打ち込み後、不要になったＮウエル導入用レジスト膜９を除去する。
次に、図５に示すように、低耐圧Ｐチャネル型ＭＩＳＦＥＴ形成領域５ｐおよび高耐圧Ｐチャネル型ＭＩＳＦＥＴ形成領域６ｐ上をＰウエル導入用レジスト膜１２で被覆した状態で、イオン打ち込みにより、Ｐウエル領域１４を形成する。イオン打ち込み条件としては、たとえば、イオン種：ボロン、打ち込みエネルギ：７００ｋｅＶから１ＭｅＶ程度、ドーズ量：５ｘ１０１２/ｃｍ２から１．５ｘ１０１３/ｃｍ２程度、注入方式及び注入傾斜角度：０度（垂直注入方式）を好適な範囲として例示することができる。イオン打ち込み後、不要になったＰウエル導入用レジスト膜１２を除去する。なお、この段階で、ウエル領域１１，１４でない基板部分１ｓと半導体基板全体１とを必要に応じて区別する。
次に、図６に示すように、ゲート酸化膜１５（ゲート絶縁膜）形成のための熱酸化処理（酸窒化処理等を含む）を実行する。ゲート酸化膜１５の厚さは、たとえば、１０から５０ｎｍ程度を好適な範囲として例示することができる。続いて、ウエハ１のデバイス主面１ａ（第１の主面）上のほぼ全面に、たとえば、ＴＥＯＳ（Ｔｅｔｒａｅｔｈｏｘｙｓｉｌａｎｅ）等を用いたＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）等により、ゲートポリシリコン膜１６を成膜する。ゲートポリシリコン膜１６の厚さは、たとえば、５００から１０００ｎｍ程度（基本的にポリシリコン膜の厚さは、リセス等の部分でポリシリコン膜の上面が基板の上面より若干、高くなる程度に決める）を好適な範囲として例示することができる。続いて、たとえば、ＴＥＯＳ（Ｔｅｔｒａｅｔｈｏｘｙｓｉｌａｎｅ）等を用いたＣＶＤ等により、ゲート加工用ハードマスク膜４４（酸化シリコン系絶縁膜）を成膜する。続いて、通常のリソグラフィにより、ポリシリコンゲート電極１６を加工する。
次に、図７に示すように、主に低耐圧Ｎチャネル型ＭＩＳＦＥＴ形成領域５ｎ以外の部分を低耐圧Ｎチャネル型ＭＩＳＦＥＴの低濃度ソースドレイン導入用レジスト膜１７で被覆した状態で、イオン打ち込みにより、低耐圧Ｎチャネル型ＭＩＳＦＥＴ形成領域５ｎにおけるＮチャネル型ＭＩＳＦＥＴの低濃度ソース領域１８ｎｅおよびＮチャネル型ＭＩＳＦＥＴの低濃度ドレイン領域１９ｎｅを形成する。イオン打ち込み条件としては、たとえば、イオン種：リン、打ち込みエネルギ：５０ｋｅＶから１５０ｋｅＶ程度、ドーズ量：８ｘ１０１２/ｃｍ２から２ｘ１０１４/ｃｍ２程度、注入方式及び注入傾斜角度：４５度（ウエハの主面内で９０度ずつ回転させた４方向からドーズ量を４回に分けて打ち込む傾斜注入方式）を好適な範囲として例示することができる。イオン打ち込み後、不要になった低耐圧Ｎチャネル型ＭＩＳＦＥＴの低濃度ソースドレイン導入用レジスト膜１７を除去する。
次に、図８に示すように、主に高耐圧Ｎチャネル型ＭＩＳＦＥＴ形成領域６ｎ以外の部分を高耐圧Ｎチャネル型ＭＩＳＦＥＴの低濃度ソースドレイン導入用レジスト膜２１で被覆した状態で、イオン打ち込みにより、高耐圧Ｎチャネル型ＭＩＳＦＥＴ形成領域６ｎにおけるＮチャネル型ＭＩＳＦＥＴの低濃度ソース領域１８ｎｅおよびＮチャネル型ＭＩＳＦＥＴの低濃度ドレイン領域１９ｎｅを形成する。イオン打ち込み条件としては、たとえば、イオン種：リン、打ち込みエネルギ：５０ｋｅＶから２５０ｋｅＶ程度、ドーズ量：５ｘ１０１２/ｃｍ２から１ｘ１０１４/ｃｍ２程度、注入方式及び注入傾斜角度：４５度（ウエハの主面内で９０度ずつ回転させた４方向からドーズ量を４回に分けて打ち込む傾斜注入方式）を好適な範囲として例示することができる。イオン打ち込み後、不要になった高耐圧Ｎチャネル型ＭＩＳＦＥＴの低濃度ソースドレイン導入用レジスト膜２１を除去する。
次に、図９に示すように、ウエハ１の第１の主面１ａ上のほぼ全面に、高耐圧Ｐチャネル型ＭＩＳＦＥＴの低濃度ソースドレイン導入用レジスト膜２３を塗布する。続いて、通常のリソグラフィにより、高耐圧Ｐチャネル型ＭＩＳＦＥＴの低濃度ソースドレイン導入用レジスト膜２３をパターニングする。
次に、図１０に示すように、主に高耐圧Ｐチャネル型ＭＩＳＦＥＴ形成領域６ｐ以外の部分を高耐圧Ｐチャネル型ＭＩＳＦＥＴの低濃度ソースドレイン導入用レジスト膜２３で被覆した状態で、イオン打ち込みにより、高耐圧Ｐチャネル型ＭＩＳＦＥＴ形成領域６ｐにおけるＰチャネル型ＭＩＳＦＥＴの低濃度ソース領域１８ｐｅおよびＰチャネル型ＭＩＳＦＥＴの低濃度ドレイン領域１９ｐｅを形成する。イオン打ち込み条件としては、たとえば、イオン種：ボロン、打ち込みエネルギ：３０ｋｅＶから１５０ｋｅＶ程度、ドーズ量：５ｘ１０１２/ｃｍ２から１ｘ１０１４/ｃｍ２程度、注入方式及び注入傾斜角度：４５度（ウエハの主面内で９０度ずつ回転させた４方向からドーズ量を４回に分けて打ち込む傾斜注入方式）を好適な範囲として例示することができる。イオン打ち込み後、不要になった高耐圧Ｐチャネル型ＭＩＳＦＥＴの低濃度ソースドレイン導入用レジスト膜２３を除去する。
次に、図１１に示すように、サイドウォール２４を形成する。
次に、図１２に示すように、主に高耐圧Ｎチャネル型ＭＩＳＦＥＴ形成領域６ｎの一部（オフセットドレイン部分）と高耐圧Ｐチャネル型ＭＩＳＦＥＴ形成領域６ｐおよび低耐圧Ｐチャネル型ＭＩＳＦＥＴ形成領域５ｐのほぼ全部をＮチャネル型ＭＩＳＦＥＴの高濃度ソースドレイン導入用レジスト膜２５で被覆した状態で、イオン打ち込みにより、高耐圧Ｎチャネル型ＭＩＳＦＥＴ形成領域６ｎおよび低耐圧Ｎチャネル型ＭＩＳＦＥＴ形成領域５ｎにおけるＮチャネル型ＭＩＳＦＥＴの高濃度ソース領域１８ｎｈおよびＮチャネル型ＭＩＳＦＥＴの高濃度ドレイン領域１９ｎｈを形成する。イオン打ち込み条件としては、たとえば、イオン種：砒素、打ち込みエネルギ：３０ｋｅＶから８０ｋｅＶ程度、ドーズ量：１ｘ１０１５/ｃｍ２から１ｘ１０１６/ｃｍ２程度、注入方式及び注入傾斜角度：７度から４５度（ウエハの主面内で９０度ずつ回転させた４方向からドーズ量を４回に分けて打ち込む傾斜注入方式）を好適な範囲として例示することができる。イオン打ち込み後、不要になったＮチャネル型ＭＩＳＦＥＴの高濃度ソースドレイン導入用レジスト膜２５を除去する。
次に、図１３に示すように、主に高耐圧Ｐチャネル型ＭＩＳＦＥＴ形成領域６ｐの一部（オフセットドレイン部分）と低耐圧Ｎチャネル型ＭＩＳＦＥＴ形成領域５ｎおよび高耐圧Ｎチャネル型ＭＩＳＦＥＴ形成領域６ｎのほぼ全部をＰチャネル型ＭＩＳＦＥＴの高濃度ソースドレイン導入用レジスト膜２６で被覆した状態で、イオン打ち込みにより、低耐圧Ｐチャネル型ＭＩＳＦＥＴ形成領域５ｐおよび高耐圧Ｐチャネル型ＭＩＳＦＥＴ形成領域６ｐにおけるＰチャネル型ＭＩＳＦＥＴの高濃度ソース領域１８ｐｈおよびＰチャネル型ＭＩＳＦＥＴの高濃度ドレイン領域１９ｐｈを形成する。イオン打ち込み条件としては、たとえば、イオン種：ＢＦ２、打ち込みエネルギ：３０ｋｅＶから８０ｋｅＶ程度、ドーズ量：１ｘ１０１５/ｃｍ２から１ｘ１０１６/ｃｍ２程度、注入方式及び注入傾斜角度：７度から４５度（ウエハの主面内で９０度ずつ回転させた４方向からドーズ量を４回に分けて打ち込む傾斜注入方式）を好適な範囲として例示することができる。
次に、図１４に示すように、ウエハ１のデバイス面１ａのほぼ全面に、プリメタル絶縁膜２７（たとえば、酸化シリコン系絶縁膜を主要な構成要素とする絶縁膜）を形成する。この段階で、形態的には、低耐圧Ｎチャネル型ＭＩＳＦＥＴＱｎｃ（第２のＮチャネル型ＭＩＳＦＥＴ）、高耐圧Ｎチャネル型ＭＩＳＦＥＴＱｎｈ（第１のＮチャネル型ＭＩＳＦＥＴ）、低耐圧Ｐチャネル型ＭＩＳＦＥＴＱｐｃ（第１のＰチャネル型ＭＩＳＦＥＴ）、および高耐圧Ｐチャネル型ＭＩＳＦＥＴＱｐｈ（第１のＰチャネル型ＭＩＳＦＥＴ）がほぼ完成した状態となる。ここで、必要に応じて、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）等により表面平坦化を実行する。続いて、通常のリソグラフィによる異方性ドライエッチング等により、プリメタル絶縁膜２７にコンタクトホールを形成する。続いて、コンタクトホールにタングステンプラグ２８を埋め込み、プリメタル絶縁膜２７上に下層配線２９（たとえば、アルミニウム系配線）を形成する。続いて、プリメタル絶縁膜２７および下層配線２９上に層間絶縁膜３１（たとえば、酸化シリコン系絶縁膜を主要な構成要素とする絶縁膜）を成膜する。続いて、通常のリソグラフィによる異方性ドライエッチング等により、層間絶縁膜３１にビアホールを形成する。続いて、ビアホールタングステンプラグ２８を埋め込む。このようなプロセスを繰り返し、最後にボンディングパッド３２およびファイナルパッシベーション膜３３を形成する。
なお、低耐圧Ｎチャネル型ＭＩＳＦＥＴＱｎｃ（第２のＮチャネル型ＭＩＳＦＥＴ）および低耐圧Ｐチャネル型ＭＩＳＦＥＴＱｐｃ（第１のＰチャネル型ＭＩＳＦＥＴ）は、ＣＭＯＳ（ＣＭＩＳ）単位回路内において、相互に対を構成しており、高耐圧Ｎチャネル型ＭＩＳＦＥＴＱｎｈ（第１のＮチャネル型ＭＩＳＦＥＴ）および高耐圧Ｐチャネル型ＭＩＳＦＥＴＱｐｈ（第１のＰチャネル型ＭＩＳＦＥＴ）は、ＣＭＯＳ（ＣＭＩＳ）単位回路内において、相互に対（第１のＣＭＩＳＦＥＴ対）を構成している。すなわち、ＣＭＯＳ（ＣＭＩＳ）インバータ、ＣＭＯＳ（ＣＭＩＳ）−ＮＯＲ回路、ＣＭＯＳ（ＣＭＩＳ）−ＮＡＮＤ回路等を構成している。
３．本願の各実施の形態の半導体集積回路装置に共通するデバイスの基本構造の説明（主に図１５から図１７）
このセクションでは、各実施の形態のＣＭＯＳ回路またはＣＭＩＳ回路を構成する高耐圧ＭＯＳＦＥＴ（高耐圧ＭＩＳＦＥＴ）の構造の基本的特徴を説明するために、Ｎチャネル高耐圧ＭＯＳＦＥＴを抜き出して説明する。もっとも、Ｐチャネル高耐圧ＭＯＳＦＥＴも構造的には、通常予想される程度の若干のパラメータの相違はあるものの、ほぼ同じである。
図１５は本願の各実施の形態の半導体集積回路装置に共通するデバイスの基本構造を示す半導体基板局所上面図である。図１６は図１５のＡ−Ａ’断面に対応するデバイス局所断面図である。図１７は図１５のＢ−Ｂ’断面に対応するデバイス局所断面図である。これらに基づいて、本願の各実施の形態の半導体集積回路装置に共通するデバイスの基本構造を説明する。
図１５、図１６及び図１７に示すように、アクティブ領域はＬＯＣＯＳ素子分離絶縁膜７に囲まれており、アクティブ領域はゲート電極１６（直下は、チャネル領域１０、チャネル幅は、たとえば１０マイクロメートル程度）によって、ソース側とドレイン側に分割されている。ゲート電極１６（ゲート長は、たとえば、１マイクロメートル程度）の周辺はサイドウォール２４で囲まれており、ゲート電極１６下のチャネル領域１０には、ゲート幅方向に沿って、リセスチャネル部３４（ゲート幅方向の溝、この溝幅は、たとえば０．５マイクロメートル程度）が設けられている。また、チャネル領域１０の表面には、ゲート長方向に沿う複数の溝、すなわち、リップル底部３０（波状起伏底部）とその間の細長い高地から構成されたリップル部２０（波状起伏）、すなわち波状起伏チャネル（リップルチャネル）が設けられている。波状起伏２０を進行波（この場合、波長、すなわち、リップルのピッチは、たとえば０．８マイクロメートル程度）とみなした場合は、その進行方向はゲート幅方向となるので、波状起伏２０の配向を表現する際には、図１５に示す場合を、「ゲート幅方向に沿う波状起伏またはリップル」等という。更に、Ｎチャネル型ＭＩＳＦＥＴの低濃度ドレイン領域１９ｎｅのオフセット部分の表面には、ゲート幅方向に沿う溝、すなわち、リセスドレイン部３５（この溝幅は、たとえば０．５マイクロメートル程度）が設けられている。なお、リップル底部３０および細長い高地の幅は、たとえば、それぞれ０．４マイクロメートル程度を好適な例として提示することができる。なお、リップル底部３０および細長い高地の段差を「波高」という。
このようなリップルを導入することによって、実質的にチャネル幅を増大させることができる。また、リセスチャネル部の導入によって、実質的にチャネル長を拡大する効果がある。同様に、リセスドレインの導入によって、実質的にオフセットドレインの長さを拡大することができる。
４．本願の第１の実施の形態の半導体集積回路装置におけるＣＭＯＳ構成の構造等の説明（主に図１８）
このセクションの例は、セクション３の例を更に現実のＣＭＯＳ構成に適合するように、改良したものである。すなわち、波状起伏のＰＮバランス（ＰチャネルとＮチャネルで波高はほぼ同じで波長が異なる）およびコンタクト周辺構造を含めた特性の改善のための工夫が取り入れられている。なお、断面の基本的構造は、図１６及び図１７とほぼ同じであるので、以下では、原則として相違する部分のみを説明する。
図１８は本願の第１の実施の形態の半導体集積回路装置におけるＣＭＯＳ構成のデバイス構造を示す半導体基板局所上面図である。これに基づいて、本願の第１の実施の形態の半導体集積回路装置におけるＣＭＯＳ構成の構造を説明する。
図１８に示すように、セクション３と同様に、高耐圧Ｎチャネル型ＭＩＳＦＥＴＱｎｈ（第１のＮチャネル型ＭＩＳＦＥＴ）と高耐圧Ｐチャネル型ＭＩＳＦＥＴＱｐｈ（第１のＰチャネル型ＭＩＳＦＥＴ）のそれぞれにおいて、アクティブ領域はＬＯＣＯＳ素子分離絶縁膜７に囲まれており、アクティブ領域はゲート電極１６ｎ，１６ｐ（直下は、チャネル領域１０すなわち、第１のチャネル領域１０ｎおよび第２のチャネル領域１０ｐ）によって、ソース側（第１のソース領域および第２のソース領域）とドレイン側（第１のドレイン領域および第２のドレイン領域）に分割されている。ゲート電極１６ｎ，１６ｐ（ゲート長は、たとえば１マイクロメートル程度）の周辺はサイドウォール２４で囲まれており、ゲート電極１６ｎ，１６ｐ下のチャネル領域１０ｎ，１０ｐには、ゲート幅方向（チャネル幅は、たとえば１０マイクロメートル程度）に沿って、リセスチャネル部３４（ゲート幅方向の溝、この溝幅は、たとえば０．５マイクロメートル程度）すなわち第１のチャネル内リセス領域および第２のチャネル内リセス領域が設けられている。また、チャネル領域１０ｎ，１０ｐの表面には、ゲート長方向に沿う複数の溝、すなわち、リップル底部３０ｎ，３０ｐ（波状起伏底部）とその間の細長い高地から構成されたリップル部２０ｎ，２０ｐ（波状起伏、すなわち、第１の波状起伏２０ｎおよび第２の波状起伏２０ｐ）、すなわち波状起伏チャネル（リップルチャネル）が設けられている。更に、高耐圧Ｎチャネル型ＭＩＳＦＥＴＱｎｈと高耐圧Ｐチャネル型ＭＩＳＦＥＴＱｐｈのそれぞれの低濃度ドレイン領域１９ｎｅ，１９ｐｅのオフセット部分の表面には、ゲート幅方向に沿う溝、すなわち、リセスドレイン部３５（この溝幅は、たとえば０．５マイクロメートル程度）すなわち、Ｎ型ドレイン内リセス領域およびＰ型ドレイン内リセス領域が設けられている。
ここで、高耐圧Ｎチャネル型ＭＩＳＦＥＴＱｎｈと高耐圧Ｐチャネル型ＭＩＳＦＥＴＱｐｈでは、その波状起伏２０ｎ，２０ｐのピッチ（波長）が異なっている。すなわち、高耐圧Ｎチャネル型ＭＩＳＦＥＴＱｎｈの波状起伏２０ｎのピッチ（たとえば、０．８マイクロメートル程度、すなわち、底部と高地の幅が、ともに０．４マイクロメートル程度）の方が、高耐圧Ｐチャネル型ＭＩＳＦＥＴＱｐｈの波状起伏２０ｐのピッチ（たとえば、１．４マイクロメートル程度、すなわち、底部と高地の幅が、ともに０．７マイクロメートル程度）と比較して、短くなっている。
このように、Ｎチャネル側とＰチャネル側とで、リップル部のピッチを変えることで、Ｎチャネル側で電子移動度を劣化させる（１１０）面の露出を回避することができる。すなわち、Ｎチャネル側ではピッチが狭いので、側面が比較的緩やかな傾斜面となるため、急峻な斜面に露出する（図４９参照）傾向にある（１１０）面の露出確率を下げることができる。
また、リップル底部（波状起伏底部）３０ｎ，３０ｐがドレイン側において、コンタクト部３６（タングステンプラグ２８の底の部分）すなわち、コンタクト領域まで延長されている。
更に、ソース側及びドレイン側において、コンタクト部３６がリップル底部（波状起伏底部）３０ｎ，３０ｐとその間の細長い高地の両方に設けられている。
これらのコンタクト領域周辺の対策によって、オン抵抗を低減することができる。
５．本願の第１の実施の形態の半導体集積回路装置の製造方法における要部プロセスフローの説明（主に図１９から図２９および図５１）
このセクションでは、セクション４で説明した構造を実現する製造プロセスの要部の一例を説明する。この製造プロセスの要部は、セクション２で説明した全体プロセスの図２から図６に対応している。
図１９は図１８のＣ−Ｃ’断面における要部プロセスフローを説明するデバイス局所断面図（ＬＯＣＯＳ酸化前各種溝形成工程）である。図２０は図１８のＣ−Ｃ’断面における要部プロセスフローを説明するデバイス局所断面図（ＬＯＣＯＳ酸化工程及びその後処理）である。図２１は図１８のＣ−Ｃ’断面における要部プロセスフローを説明するデバイス局所断面図（リップル用溝内酸化膜除去）である。図２２は図１８のＣ−Ｃ’断面における要部プロセスフローを説明するデバイス局所断面図（ゲート酸化およびゲートポリシリコン成膜工程）である。図２３は図１８のＣ−Ｃ’断面における要部プロセスフローを説明するデバイス局所断面図（ゲートポリシリコン膜上平坦化工程）である。図２４は図１８のＤ−Ｄ’断面における要部プロセスフローを説明するデバイス局所断面図（ＬＯＣＯＳ酸化前各種溝形成工程）である。図２５は図１８のＤ−Ｄ’断面における要部プロセスフローを説明するデバイス局所断面図（リセス用溝内酸化膜除去）である。図２６は図１８のＤ−Ｄ’断面における要部プロセスフローを説明するデバイス局所断面図（ゲートポリシリコン膜上平坦化工程）である。図２７は図１８のＤ−Ｄ’断面における要部プロセスフローを説明するデバイス局所断面図（ゲートポリシリコン膜パターニング工程）である。図２８は図１８のＥ−Ｅ’断面における要部プロセスフローを説明するデバイス局所断面図（ＬＯＣＯＳ酸化工程）である。図２９は図１８のＦ−Ｆ’断面における要部プロセスフローを説明するデバイス局所断面図（ＬＯＣＯＳ酸化工程）である。図５１は図１９、図２４等で形成されたリップル溝、各種リセス溝、素子分離溝等に対応する部分のＬＯＣＯＳ酸化用絶縁膜の後退処理を説明するための当該部分のデバイス断面図である。これらに基づいて、本願の第１の実施の形態の半導体集積回路装置の製造方法における要部プロセスフローを説明する。
図１９から図２３、図２４から図２７、図２８及び図２９に基づいて、図１８のＣ−Ｃ’断面、Ｄ−Ｄ’断面、Ｅ−Ｅ’ 断面、およびＦ−Ｆ’ 断面における要部プロセスフローを説明する。先ず、図１９及び図２４に示すように、図２の状態のウエハ１のデバイス面１ａのほぼ全面に、酸化シリコン系絶縁膜３８（具体的には、酸化シリコン膜又は酸窒化シリコン膜）を形成し、その上のほぼ全面に、窒化シリコン系絶縁膜３９（具体的には、窒化シリコン膜）を成膜することにより、ＬＯＣＯＳ酸化用絶縁膜を形成する。酸化シリコン系絶縁膜３８の厚さとしては、たとえば、５ｎｍから５０ｎｍ程度、窒化シリコン系絶縁膜３９の厚さとしては、たとえば、５０ｎｍから２００ｎｍ程度を好適な範囲として例示することができる。
その後、このＬＯＣＯＳ酸化用絶縁膜を、たとえば通常のリソグラフィおよび異方性エッチングによって、パターニングする。続いて、このＬＯＣＯＳ酸化用絶縁膜を、マスクとして、ドライエッチング等により、基板１にｎチャネル側リップル用溝４０ｎ、ｐチャネル側リップル用溝４０ｐ、素子分離溝３７、リセスチャネル部３４およびリセスドレイン部３５の溝等（深さは、たとえば、３００ｎｍ程度、好適な範囲としては、たとえば５０ｎｍから５００ｎｍ程度）を同時に形成する。従って、これらの溝の深さは、全て同じ深さとなる。
次に、図１９及び図２４で形成されたリップル部の各溝、各種リセス溝、素子分離溝（各種トレンチ）等の周辺のＬＯＣＯＳ酸化用絶縁膜の後退処理（後退量は、たとえば、３０ｎｍ程度、好適な範囲としては、たとえば５ｎｍから５０ｎｍ程度）を実行する。後退処理はリップル部等の各溝の上部エッジ部で、シリコン基板の角を丸める効果があり、不所望な結晶面を露出しにくくする効果があるほか、他のトレンチにおいても、トレンチ上部断面形状を好適な曲率を有するように整える効果がある。
すなわち、図５１に示すように、熱燐酸等で窒化シリコン系絶縁膜３９をウエット処理することで、各種トレンチのエッジから後退させる。続いて、窒化シリコン系絶縁膜３９をマスクとして、酸化シリコン系絶縁膜３８をドライエッチングすることで、酸化シリコン系絶縁膜３８も各種トレンチのエッジから後退させ、ＬＯＣＯＳ酸化用絶縁膜の後退部分４８を形成する。
次に、図２８及び図２９に示すように、ＬＯＣＯＳ酸化（厚さは、たとえば３００ｎｍから６００ｎｍ程度）により、ｎチャネル側リップル用溝４０ｎ、ｐチャネル側リップル用溝４０ｐ、素子分離溝３７、リセスチャネル部３４およびリセスドレイン部３５の溝等にＬＯＣＯＳ素子分離絶縁膜７またはＬＯＣＯＳ酸化膜と同時に形成された各種溝内熱酸化シリコン膜（丸め酸化膜）７ｘを形成する（酸化条件としては、摂氏９００度から１２００度のウエット酸化を例示することができる）。続いて、熱燐酸等によるウエット処理により、窒化シリコン系絶縁膜３９を全面除去し、更に、弗酸系のウエット処理により、酸化シリコン系絶縁膜３８を除去する。
次に、図２０に示すように、ＬＯＣＯＳ素子分離絶縁膜７上のみを耐エッチング部材膜４１（たとえば、レジスト膜または窒化シリコン膜）で被覆した状態で、耐エッチング部材膜４１で被覆されていない部分のＬＯＣＯＳ酸化膜と同時に形成された各種溝内熱酸化シリコン膜７ｘを除去すると、図２１及び図２５に示すように、ラウンド形状のｎチャネル側リップル用溝４０ｎ、ｐチャネル側リップル用溝４０ｐ、リセスチャネル部３４およびリセスドレイン部３５の溝等が形成される。
次に、図２２に示すように、ウエハ１のデバイス面１ａのアクティブ領域（ＬＯＣＯＳ素子分離絶縁膜７がない部分）において、熱酸化等によりゲート絶縁膜１５を形成すると図３の状態となる。続いて、ウエハ１のデバイス面１ａのほぼ全面に、ポリシリコンゲート電極となるポリシリコン膜１６（厚さは、たとえば５００ｎｍから１０００ｎｍ程度で、ポリシリコンの上面が各種トレンチ（リップル、リセスなど）内において、基板の上面より高くなればよい）を成膜する。
次に、図２３及び図２６に示すように、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）等により、ポリシリコン膜１６の上面の平坦化処理を実行する。
次に、図２７（図６に対応）に示すように、ポリシリコン膜１６上に、ゲート加工用ハードマスク膜４４（厚さは、各種トレンチ深さ以上である必要があるので、たとえば、トレンチ深さが３００ｎｍ程度の場合は、たとえば４００ｎｍ程度）を成膜した後、通常のリソグラフィにより、ゲートのパターニングを実行する。
６．本願の各実施の形態の半導体集積回路装置に共通するサイドウォールプロセスの説明（主に図３０から図３６）
このセクションでは、図１１で説明したサイドウォール形成プロセス及び詳細構造（セクション２で省略した部分）を詳細に説明する。ここでは、高耐圧ＭＩＳＦＥＴ（Ｑｎｈ、Ｑｐｈ）を例にとり、説明する。
図３０は本願の各実施の形態の半導体集積回路装置に共通するサイドウォールプロセスを説明するためのゲート電極周辺斜視図（サイドウォール形成前）である。図３１は図３０の断面１から断面３に対応するゲート電極周辺断面図（サイドウォール形成前）である。図３２は図３０の断面１から断面３に対応するゲート電極周辺断面図（サイドウォール膜成膜工程）である。図３３は図３０の断面１から断面３に対応するゲート電極周辺断面図（サイドウォール膜の上層膜ドライエッチング工程）である。図３４は図３０の断面１から断面３に対応するゲート電極周辺断面図（サイドウォール膜の中間膜ドライエッチング工程）である。図３５は図３０の断面１から断面３に対応するゲート電極周辺断面図（サイドウォール膜の下層膜ドライエッチング工程完了時点）である。図３６は本願の各実施の形態の半導体集積回路装置に共通するサイドウォールプロセスを説明するためのゲート電極周辺斜視図（サイドウォール膜の下層膜ドライエッチング工程完了時点）である。すなわち、図３０（斜視図）は、図６の状態に対応しており、図３０（斜視図）の各断面（断面１から３）を各ステップについて、図３１から図３５に示す。ちなみに、図３６（斜視図）は、図１１の状態に対応している。これらに基づいて、本願の各実施の形態の半導体集積回路装置に共通するサイドウォールプロセスを説明する。
図３０及び図３１（図６）に示すように、ゲート加工用ハードマスク膜４４を用いて、ゲート電極１６がパターニングされた後、図３２に示すように、ウエハ１のデバイス主面１ａのほぼ全面に、ＣＶＤ等により、サイドウォール下層酸化シリコン膜２４ｃ（たとえば、厚さ１０ｎｍ程度）、サイドウォール窒化シリコン膜２４ｂ（たとえば、厚さ６０ｎｍ程度）、サイドウォール上層酸化シリコン膜２４ａ（たとえば、ＴＥＯＳ酸化シリコン膜で、たとえば厚さ１７０ｎｍ程度）等から成るサイドウォール用絶縁膜２４を成膜する。
次に、図３３に示すように、サイドウォール上層酸化シリコン膜２４ａを異方性ドライエッチングにより、異方性エッチング処理する。
次に、図３４に示すように、サイドウォール窒化シリコン膜２４ｂを等方性ドライエッチングまたはウエットエッチングにより、等方性エッチング処理する。
次に、図３５及び図３６（図１１の状態に対応）に示すように、サイドウォール下層酸化シリコン膜２４ｃを等方性ドライエッチングまたはウエットエッチングにより、等方性エッチング処理する。このとき、サイドウォール下層酸化シリコン膜２４ｃの一部は、後のイオン注入用の酸化シリコン膜として残しても良い。
７．本願の第２の実施の形態の半導体集積回路装置におけるＣＭＯＳ構成の構造等の説明（主に図３７）
このセクションの例は、セクション４の例に対応している。しかし、セクション４の例では、高耐圧Ｎチャネル型ＭＩＳＦＥＴＱｎｈと高耐圧Ｐチャネル型ＭＩＳＦＥＴＱｐｈとで、リップル部（波状起伏）２０ｎ，２０ｐのピッチが異なる一方、リップル底部（波状起伏底部または同トレンチ部）３０ｎ，３０ｐの深さは、ほぼ同一である。これに対して、このセクションの例では、逆に、高耐圧Ｎチャネル型ＭＩＳＦＥＴＱｎｈと高耐圧Ｐチャネル型ＭＩＳＦＥＴＱｐｈとで、リップル部（波状起伏）２０ｎ，２０ｐのピッチ（たとえば１．４マイクロメートル程度、すなわち底部と高地の幅が、ともに０．７マイクロメートル程度）がほぼ同一である一方、リップル底部（波状起伏底部または同トレンチ部）３０ｎ，３０ｐの深さは、異なっている（セクション８参照）。すなわち、ＰチャネルとＮチャネルで波長はほぼ同じで波高が異なる。このセクションの説明は、ここに説明した部分以外は、セクション４の説明とほぼ同一である。
図３７は本願の第２の実施の形態の半導体集積回路装置におけるＣＭＯＳ構成のデバイス構造を示す半導体基板局所上面図である。これに基づいて、本願の第２の実施の形態の半導体集積回路装置におけるＣＭＯＳ構成の構造等を説明する。
図３７に示すように、高耐圧Ｎチャネル型ＭＩＳＦＥＴＱｎｈと高耐圧Ｐチャネル型ＭＩＳＦＥＴＱｐｈとで、リップル部（波状起伏）２０ｎ，２０ｐのピッチ（波長）がほぼ同一である。一方、セクション８で説明するように、素子分離溝３７、ｐチャネル側リップル用溝４０ｐ、リセスチャネル部の溝３４、リセスドレイン部の溝３５等と比べて、ｎチャネル側リップル用溝４０ｎが浅くなっている（図３８、図３９、および図４２参照）。すなわち、ｎチャネル側リップル用溝４０ｎの深さを他のトレンチのたとえば５０％から８０％程度とする。
このように、本例では、高耐圧Ｎチャネル型ＭＩＳＦＥＴＱｎｈにおいて、溝（トレンチ）４０ｎの深さを浅くすることによって、Ｎチャネル型ＭＩＳＦＥＴの移動度を下げる（１１０）面の露出を回避している（図４９参照）。
８．本願の第２の実施の形態の半導体集積回路装置の製造方法における要部プロセスフローの説明（主に図３８から図４２、および図５１）
このセクションの内容は、以下に説明する部分以外は、セクション５の内容とほぼ同一である。すなわち、ほぼ図１９及び図２４のプロセス（Ｎチャネルのリップル溝とＰチャネルのリップル溝を異なるプロセスで形成する）が異なるのみである。すなわち、この各種トレンチ形成プロセスを２段階に分けている。
図３８は図３７のＣ−Ｃ’断面における要部プロセスフローを説明するデバイス局所断面図（ｎチャネル側リップル用溝形成工程）である。図３９は図３７のＣ−Ｃ’断面における要部プロセスフローを説明するデバイス局所断面図（ｐチャネル側リップル用溝形成工程）である。図４０は図３７のＣ−Ｃ’断面における要部プロセスフローを説明するデバイス局所断面図（ゲートポリシリコン膜上平坦化工程）である。図４１は図３７のＤ−Ｄ’断面における要部プロセスフローを説明するデバイス局所断面図（ＬＯＣＯＳ酸化前ｎチャネル側リップル用溝形成工程）である。図４２は図３７のＤ−Ｄ’断面における要部プロセスフローを説明するデバイス局所断面図（ＬＯＣＯＳ酸化前リセスチャネル部の溝およびリセスドレイン部の溝形成工程）である。図５１は図３９、図４１等で形成されたリップル溝、各種リセス溝、素子分離溝等に対応する部分のＬＯＣＯＳ酸化用絶縁膜の後退処理を説明するための当該部分のデバイス断面図である。これらに基づいて、本願の第２の実施の形態の半導体集積回路装置の製造方法における要部プロセスフローを説明する。
図３８及び図４１に示すように、図２の状態のウエハ１のデバイス面１ａのほぼ全面に、酸化シリコン系絶縁膜３８（具体的には、酸化シリコン膜又は酸窒化シリコン膜）を形成し、その上のほぼ全面に、窒化シリコン系絶縁膜３９（具体的には、窒化シリコン膜）を成膜することにより、ＬＯＣＯＳ酸化用絶縁膜を形成する。酸化シリコン系絶縁膜３８の厚さとしては、たとえば、５ｎｍから５０ｎｍ程度、窒化シリコン系絶縁膜３９の厚さとしては、たとえば、５０ｎｍから２００ｎｍ程度を好適な範囲として例示することができる。
続いて、ＬＯＣＯＳ酸化用絶縁膜上のほぼ全面に、ｎチャネル側リップル用溝加工用レジスト膜４２を塗布し、通常のリソグラフィにより、このレジスト膜４２をパターニングする。続いて、異方性ドライエッチングにより、相対的に浅いｎチャネル側リップル用溝４０ｎを形成する。その後、不要になったｎチャネル側リップル用溝加工用レジスト膜４２を全面除去する。
次に、図３９及び図４２に示すように、ＬＯＣＯＳ酸化用絶縁膜上のほぼ全面に、ｐチャネル側リップル用溝等加工用レジスト膜４３を塗布し、通常のリソグラフィにより、このレジスト膜４３をパターニングする。続いて、異方性ドライエッチングにより、相対的に深い（ｎチャネル側リップル用溝４０ｎよりも深い）ｐチャネル側リップル用溝４０ｐ、素子分離溝３７、リセスチャネル部の溝３４、リセスドレイン部の溝３５等を形成する。その後、不要になったレジスト膜４３を全面除去する。
このようにすることにより、図４０（図２３に対応）に示すように、ｎチャネル側リップル用溝はｐチャネル側リップル用溝４０ｐと比較して、若干浅いものとなる。
９．本願の各実施の形態の半導体集積回路装置に共通するシリコン単結晶の結晶面方位等の説明（主に図４３から図５０）
このセクションでは、以上のセクションで説明した半導体装置及び半導体装置の製造方法において使用するウエハ（個々では、シリコン単結晶ウエハを例にとり説明する）の好適な結晶方位及びそれと高耐圧ＭＩＳＦＥＴ（Ｑｎｈ、Ｑｐｈ）および低耐圧ＭＩＳＦＥＴ（Ｑｎｃ、Ｑｐｃ）のチャネル配向について説明する。ここでは、ウエハの方位表示部として、ノッチを採用した例を説明するが、オリエンテーションフラット等を用いたものでもよいことは言うまでもない。
図４３は本願の各実施の形態の半導体集積回路装置に共通するシリコン単結晶の結晶面方位と高耐圧ＭＩＳＦＥＴのチャネル方向（チャネル長方向）との配向を説明するウエハ上面模式図（配向例１）である。図４４は本願の各実施の形態の半導体集積回路装置に共通するシリコン単結晶の結晶面方位と高耐圧ＭＩＳＦＥＴのチャネル方向（チャネル長方向）との配向を説明するウエハ上面模式図（配向例２）である。図４５は本願の各実施の形態の半導体集積回路装置に共通するシリコン単結晶の結晶面方位と高耐圧ＭＩＳＦＥＴのチャネル方向（チャネル長方向）との配向を説明するウエハ上面模式図（配向例３）である。図４６は本願の各実施の形態の半導体集積回路装置に共通するシリコン単結晶の結晶面方位と高耐圧ＭＩＳＦＥＴのチャネル方向（チャネル長方向）との配向を説明するウエハ上面模式図（配向例４）である。図４７は本願の各実施の形態の半導体集積回路装置に共通するシリコン単結晶の結晶面方位と高耐圧ＭＩＳＦＥＴのチャネル方向（チャネル長方向）との配向を説明するウエハ上面模式図（配向例５）である。図４８は本願の各実施の形態の半導体集積回路装置に共通するシリコン単結晶の結晶面方位と高耐圧ＭＩＳＦＥＴのチャネル方向（チャネル長方向）との配向を説明するウエハ上面模式図（配向例６）である。図４９は図４３の配向の場合の（１１０）面の出やすさの程度を示すための溝断面説明図である。図５０は図４４の配向の場合の（１１０）面の出やすさの程度を示すための溝断面説明図である。これらに基づいて、本願の各実施の形態の半導体集積回路装置に共通するシリコン単結晶の結晶面方位等を説明する。
図４９及び図５０に示すように、ウエハ１（シリコン単結晶）のデバイス主面１ａ（第１の主面）の面方位が（１００）である場合において、ノッチ方向４５の結晶方位が〈１００〉である場合（「０度ウエハ」という）と、ノッチ方向４５の結晶方位が〈１１０〉である場合（（「４５度ウエハ」という））とで、（１１０）面の出易さを比べると、４５度ウエハの方が（１１０）面が出易いことがわかる。（１１０）面は、（１００）面に比べて、ホールの移動度は向上するが、電子の移動度は減少する。従って、各種のトレンチを伴う高耐圧ＭＩＳＦＥＴ（Ｑｎｈ、Ｑｐｈ）においては、４５度ウエハは、Ｐチャネル型ＭＩＳＦＥＴ（Ｑｐｈ）には有利であるが、Ｎチャネル型ＭＩＳＦＥＴ（Ｑｎｈ）には不利である。従って、Ｐチャネル型ＭＩＳＦＥＴ（Ｑｐｈ）の占有面積の大きいチップ２では、４５度ウエハが有利であり、Ｎチャネル型ＭＩＳＦＥＴ（Ｑｎｈ）の占有面積が大きいか、または、Ｎチャネル型ＭＩＳＦＥＴ（Ｑｎｈ）の占有面積とＰチャネル型ＭＩＳＦＥＴ（Ｑｐｈ）の占有面積が同程度のチップ２では、０度ウエハが有利である。
これを具体的に説明すると、Ｎチャネル型ＭＩＳＦＥＴ（Ｑｎｈ）の占有面積が大きいか、または、Ｎチャネル型ＭＩＳＦＥＴ（Ｑｎｈ）の占有面積とＰチャネル型ＭＩＳＦＥＴ（Ｑｐｈ）の占有面積が同程度のチップ２では、図４３に示すように、０度ウエハ１を用いて、チップの各主軸（各辺に平行な軸）が各〈１００〉方向（それと等価な方向を含む、以下同じ）と平行であるチップ配向を採用し、ゲート長方向４６が各〈１００〉方向と平行になるように、高耐圧ＭＩＳＦＥＴ（Ｑｎｈ、Ｑｐｈ）をレイアウトする。このような配向とすることで、ＣＭＯＳまたはＣＭＩＳ回路全体としての性能を最大限に引き出すことができる。なお、通常、低耐圧ＭＩＳＦＥＴ（Ｑｎｃ、Ｑｐｃ）もこれらと同様にレイアウトするのが、各種の設計サポートツール、マスク製造、ウエハ処理装置、検査装置等のインフラストラクチャを効率よく使用する上で有効である。
次に、Ｐチャネル型ＭＩＳＦＥＴ（Ｑｐｈ）の占有面積の大きいチップ２では、図４４に示すように、４５度ウエハ１を用いて、チップの各主軸（各辺に平行な軸）が各〈１００〉方向（それと等価な方向を含む、以下同じ）と平行であるチップ配向を採用し、ゲート長方向４６が各〈１００〉方向と平行になるように、高耐圧ＭＩＳＦＥＴ（Ｑｎｈ、Ｑｐｈ）をレイアウトする。このような配向とすることで、ＣＭＯＳまたはＣＭＩＳ回路全体としての性能を最大限に引き出すことができる。なお、通常、低耐圧ＭＩＳＦＥＴ（Ｑｎｃ、Ｑｐｃ）もこれらと同様にレイアウトするのが、各種の設計サポートツール、マスク製造、ウエハ処理装置、検査装置等を効率よく使用する上で有効である。
次に、図４７に示すレイアウトは、０度ウエハ１によって、図４５と同様のことを、実現したもので、チップの配向を全体として４５度回転させたものである。この方式は、各種の設計サポートツール、マスク製造、ウエハ処理装置、検査装置等のインフラストラクチャを効率よく使用する上で、若干問題がある可能性があるが、他の製品（他の製品が０度ウエハの場合）と同一のウエハを使用できる（ウエハ仕様の統一）メリットがある。なお、この場合、それに限定されるわけではないが、通常、低耐圧ＭＩＳＦＥＴ（Ｑｎｃ、Ｑｐｃ）もこれらと同様にレイアウトするのが、占有面積等の観点から有効である。
この図４７と同じことは、図４５のようにしても実現できる。すなわち、０度ウエハ１を用いて、チップ配向はそのままで（図４４のまま）、高耐圧ＭＩＳＦＥＴ（Ｑｎｈ、Ｑｐｈ）のゲート長方向を４５度回転させるものである。なお、この場合、それに限定されるわけではないが、通常、低耐圧ＭＩＳＦＥＴ（Ｑｎｃ、Ｑｐｃ）のゲート長方向は、チップ配向はそのまま（図４４のまま）とするのが、各種の設計サポートツール、マスク製造、ウエハ処理装置、検査装置等のインフラストラクチャを効率よく使用する上で有効である。なお、このレイアウトは、占有面積等の観点からは、若干の不利が伴う可能性がある。
次に、図４８に示すレイアウトは、４５度ウエハ１によって、図４４と同様のことを、実現したもので、チップの配向を全体として４５度回転させたものである。この方式は、各種の設計サポートツール、マスク製造、ウエハ処理装置、検査装置等のインフラストラクチャを効率よく使用する上で、若干問題がある可能性があるが、他の製品（他の製品が４５度ウエハの場合）と同一のウエハを使用できる（ウエハ仕様の統一）メリットがある。なお、この場合、それに限定されるわけではないが、通常、低耐圧ＭＩＳＦＥＴ（Ｑｎｃ、Ｑｐｃ）もこれらと同様にレイアウトするのが、占有面積等の観点から有効である。
この図４８と同じことは、図４６のようにしても実現できる。すなわち、４５度ウエハ１を用いて、チップ配向はそのままで（図４５のまま）、高耐圧ＭＩＳＦＥＴ（Ｑｎｈ、Ｑｐｈ）のゲート長方向を４５度回転させるものである。なお、この場合、それに限定されるわけではないが、通常、低耐圧ＭＩＳＦＥＴ（Ｑｎｃ、Ｑｐｃ）のゲート長方向は、チップ配向はそのまま（図４５のまま）とするのが、各種の設計サポートツール、マスク製造、ウエハ処理装置、検査装置等のインフラストラクチャを効率よく使用する上で有効である。なお、このレイアウトは、占有面積等の観点からは、若干の不利が伴う可能性がある。
１０．サマリ
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
例えば、前記各実施の形態では、主にシリコン系単結晶ウエハを用いた半導体装置又は半導体集積回路装置を例にとり具体的に説明したが、本願発明はそれに限定されるものではなく、エピタキシャルウエハ、ＳＯＩウエハ等を用いた半導体装置又は半導体集積回路装置にも適用できることは言うまでもない。
また、前記各実施の形態では、主に素子分離構造として、ＬＯＣＯＳ分離構造を用いたものを具体的に説明したが、本願発明はそれに限定されるものではなく、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）構造を用いたものにも適用できることは言うまでもない。
また、前記各実施の形態では、主に配線構造として、アルミニウム系通常配線を用いたものを具体的に説明したが、銅ダマシン配線等の埋め込み配線構造を用いたものにも適用できることは言うまでもない。
更に、前記各実施の形態では、主にゲートファーストプロセス（Ｇａｔｅ Ｆｉｒｓｔ Ｐｒｏｃｅｓｓ）を例にとり具体的に説明したが、本発明はそれに限定されるものではなく、ゲートラストプロセス（Ｇａｔｅ Ｌａｓｔ Ｐｒｏｃｅｓｓ）等にも適用できることは言うまでもない。
なお、前記各実施の形態では、ソース、ドレイン、ゲート電極等のシリサイド化を伴わない例を説明したが、本発明はそれに限定されるものではなく、チタン、コバルト、ニッケルその他の金属シリサイド層をソース、ドレイン、ゲート電極等の表面に形成するプロセスを利用するものにも適用できることは言うまでもない。
１ 半導体基板（ウエハ）
１ａ 半導体基板の表側主面（第１の主面）
１ｂ 半導体基板の裏側主面（第２の主面）
１ｓ 半導体基板部
２ 半導体チップ（単位チップ領域）
３ Ｉ／Ｏパッド配置領域
４ メモリ回路領域
５ 低耐圧ロジック回路領域
５ｎ 低耐圧Ｎチャネル型ＭＩＳＦＥＴ形成領域
５ｐ 低耐圧Ｐチャネル型ＭＩＳＦＥＴ形成領域
６ 高耐圧回路領域
６ｎ 高耐圧Ｎチャネル型ＭＩＳＦＥＴ形成領域
６ｐ 高耐圧Ｐチャネル型ＭＩＳＦＥＴ形成領域
７ ＬＯＣＯＳ素子分離絶縁膜
７ｘ ＬＯＣＯＳ酸化膜と同時に形成された各種溝内熱酸化シリコン膜（丸め酸化膜）
８ 表面酸化シリコン膜
９ Ｎウエル導入用レジスト膜
１０，１０ｎ，１０ｐ チャネル領域
１１ Ｎウエル領域
１２ Ｐウエル導入用レジスト膜
１４ Ｐウエル領域
１５ ゲート絶縁膜
１６，１６ｎ，１６ｐ ポリシリコンゲート電極
１７ 低耐圧Ｎチャネル型ＭＩＳＦＥＴの低濃度ソースドレイン導入用レジスト膜
１８ｎｅ Ｎチャネル型ＭＩＳＦＥＴの低濃度ソース領域
１８ｎｈ Ｎチャネル型ＭＩＳＦＥＴの高濃度ソース領域
１８ｐｅ Ｐチャネル型ＭＩＳＦＥＴの低濃度ソース領域
１８ｐｈ Ｐチャネル型ＭＩＳＦＥＴの高濃度ソース領域
１９ｎｅ Ｎチャネル型ＭＩＳＦＥＴの低濃度ドレイン領域
１９ｎｈ Ｎチャネル型ＭＩＳＦＥＴの高濃度ドレイン領域
１９ｐｅ Ｐチャネル型ＭＩＳＦＥＴの低濃度ドレイン領域
１９ｐｈ Ｐチャネル型ＭＩＳＦＥＴの高濃度ドレイン領域
２０，２０ｎ，２０ｐ リップル部（波状起伏）
２１ 高耐圧Ｎチャネル型ＭＩＳＦＥＴの低濃度ソースドレイン導入用レジスト膜
２３ 高耐圧Ｐチャネル型ＭＩＳＦＥＴの低濃度ソースドレイン導入用レジスト膜
２４ サイドウォール（サイドウォール用絶縁膜）
２４ａ サイドウォール上層酸化シリコン膜
２４ｂ サイドウォール窒化シリコン膜
２４ｃ サイドウォール下層酸化シリコン膜
２５ Ｎチャネル型ＭＩＳＦＥＴの高濃度ソースドレイン導入用レジスト膜
２６ Ｐチャネル型ＭＩＳＦＥＴの高濃度ソースドレイン導入用レジスト膜
２７ プリメタル絶縁膜
２８ タングステンプラグ
２９ 配線
３０，３０ｎ，３０ｐ リップル底部（波状起伏底部または同トレンチ部）
３１ 層間絶縁膜
３２ ボンディングパッド
３３ ファイナルパッシベーション膜
３４ リセスチャネル部（リセスチャネル部の溝）
３５ リセスドレイン部（リセスドレイン部の溝）
３６ コンタクト部
３７ 素子分離溝
３８ 酸化シリコン系絶縁膜
３９ 窒化シリコン系絶縁膜
４０ｎ ｎチャネル側リップル用溝
４０ｐ ｐチャネル側リップル用溝
４１ 耐エッチング部材膜
４２ ｎチャネル側リップル用溝加工用レジスト膜
４３ ｐチャネル側リップル用溝等加工用レジスト膜
４４ ゲート加工用ハードマスク膜
４５ ノッチ
４６ ゲート長方向
４７ リップル溝、各種リセス溝、素子分離溝等
４８ ＬＯＣＯＳ酸化用絶縁膜の後退部分
Ｑｎｃ 低耐圧Ｎチャネル型ＭＩＳＦＥＴ（第２のＮチャネル型ＭＩＳＦＥＴ）
Ｑｎｈ 高耐圧Ｎチャネル型ＭＩＳＦＥＴ（第１のＮチャネル型ＭＩＳＦＥＴ）
Ｑｐｃ 低耐圧Ｐチャネル型ＭＩＳＦＥＴ（第２のＰチャネル型ＭＩＳＦＥＴ）
Ｑｐｈ 高耐圧Ｐチャネル型ＭＩＳＦＥＴ（第１のＰチャネル型ＭＩＳＦＥＴ）

Claims (20)

  1. 以下を含む半導体集積回路装置：
    （ａ）第１及び第２の主面を有する半導体基板；
    （ｂ）前記半導体基板の前記第１の主面上に設けられた第１のＮチャネル型ＭＩＳＦＥＴおよび第１のＰチャネル型ＭＩＳＦＥＴ；
    （ｃ）前記第１のＮチャネル型ＭＩＳＦＥＴの第１のチャネル領域の表面に、チャネル幅方向に沿うように設けられた第１の波状起伏；
    （ｄ）前記第１のＰチャネル型ＭＩＳＦＥＴの第２のチャネル領域の表面に、チャネル幅方向に沿うように設けられた第２の波状起伏、
    ここで、前記第１の波状起伏のピッチは、前記第２の波状起伏のピッチよりも、短い。
  2. 前記１項の半導体集積回路装置において、前記第１の波状起伏は、前記第１のＮチャネル型ＭＩＳＦＥＴの第１のソース領域及び第１のドレイン領域に渡って設けられており、前記第２の波状起伏は、前記第１のＰチャネル型ＭＩＳＦＥＴの第２のソース領域及び第２のドレイン領域に渡って設けられている。
  3. 前記２項の半導体集積回路装置において、前記第１の波状起伏は、前記第１のＮチャネル型ＭＩＳＦＥＴの前記第１のソース領域及び前記第１のドレイン領域のそれぞれのコンタクト領域に渡って設けられており、前記第２の波状起伏は、前記第１のＰチャネル型ＭＩＳＦＥＴの前記第２のソース領域及び前記第２のドレイン領域のそれぞれのコンタクト領域に渡って設けられている。
  4. 前記３項の半導体集積回路装置において、前記各コンタクト領域の各コンタクトは、前記第１の波状起伏および前記第２の波状起伏のそれぞれの頂部及び底部の両方に設けられている。
  5. 前記４項の半導体集積回路装置において、前記第１のチャネル領域のほぼ中央部の表面には、チャネル幅方向に沿うように、第１のチャネル内リセス領域が設けられており、前記第２のチャネル領域のほぼ中央部の表面には、チャネル幅方向に沿うように、第２のチャネル内リセス領域が設けられている。
  6. 前記５項の半導体集積回路装置において、更に以下を含む：
    （ｅ）前記半導体基板の前記第１の主面上に設けられた第２のＮチャネル型ＭＩＳＦＥＴおよび第２のＰチャネル型ＭＩＳＦＥＴ、
    ここで、前記第１のＮチャネル型ＭＩＳＦＥＴのソースドレイン耐圧は、前記第２のＮチャネル型ＭＩＳＦＥＴのソースドレイン耐圧よりも高く、また、前記第１のＰチャネル型ＭＩＳＦＥＴのソースドレイン耐圧は、前記第２のＰチャネル型ＭＩＳＦＥＴのソースドレイン耐圧よりも高い。
  7. 前記６項の半導体集積回路装置において、前記第１のドレイン領域は以下を含む：
    （ｘ１）低濃度Ｎ型ドレイン領域；
    （ｘ２）前記低濃度Ｎ型ドレイン領域内であって、その表面領域に設けられ、これよりも高不純物濃度の高濃度Ｎ型ドレイン領域；
    （ｘ３）前記高濃度Ｎ型ドレイン領域が設けられていない前記低濃度Ｎ型ドレイン領域の表面に、チャネル幅方向に沿うように設けられたＮ型ドレイン内リセス領域、
    更に、前記第２のドレイン領域は以下を含む：
    （ｙ１）低濃度Ｐ型ドレイン領域；
    （ｙ２）前記低濃度Ｐ型ドレイン領域内であって、その表面領域に設けられ、これよりも高不純物濃度の高濃度Ｐ型ドレイン領域；
    （ｙ３）前記高濃度Ｐ型ドレイン領域が設けられていない前記低濃度Ｐ型ドレイン領域の表面に、チャネル幅方向に沿うように設けられたＰ型ドレイン内リセス領域。
  8. 前記７項の半導体集積回路装置において、前記第２の波状起伏の波高と、前記第１の波状起伏の波高とは、ほぼ等しい。
  9. 前記８項の半導体集積回路装置において、前記半導体チップは、シリコン系半導体であり、前記第１の主面の結晶面は、ほぼ（１００）面であり、前記第１のＮチャネル型ＭＩＳＦＥＴおよび前記第１のＰチャネル型ＭＩＳＦＥＴの各チャネル長方向は、ほぼ結晶方位〈１００〉に沿っている。
  10. 前記８項の半導体集積回路装置において、前記半導体チップは、シリコン系半導体であり、前記第１の主面の結晶面は、ほぼ（１００）面であり、前記第１のＮチャネル型ＭＩＳＦＥＴおよび前記第１のＰチャネル型ＭＩＳＦＥＴの各チャネル長方向は、ほぼ結晶方位〈１１０〉に沿っている。
  11. 以下を含む半導体集積回路装置：
    （ａ）第１及び第２の主面を有する半導体基板；
    （ｂ）前記半導体基板の前記第１の主面上に設けられた第１のＮチャネル型ＭＩＳＦＥＴおよび第１のＰチャネル型ＭＩＳＦＥＴ；
    （ｃ）前記第１のＮチャネル型ＭＩＳＦＥＴの第１のチャネル領域の表面に、チャネル幅方向に沿うように設けられた第１の波状起伏；
    （ｄ）前記第１のＰチャネル型ＭＩＳＦＥＴの第２のチャネル領域の表面に、チャネル幅方向に沿うように設けられた第２の波状起伏、
    ここで、前記第２の波状起伏の波高は、前記第１の波状起伏の波高よりも、高い。
  12. 前記１１項の半導体集積回路装置において、前記半導体チップは、シリコン系半導体であり、前記第１の主面の結晶面は、ほぼ（１００）面であり、前記第１のＮチャネル型ＭＩＳＦＥＴおよび前記第１のＰチャネル型ＭＩＳＦＥＴの各チャネル長方向は、ほぼ結晶方位〈１００〉に沿っている。
  13. 前記１１項の半導体集積回路装置において、前記半導体チップは、シリコン系半導体であり、前記第１の主面の結晶面は、ほぼ（１００）面であり、前記第１のＮチャネル型ＭＩＳＦＥＴおよび前記第１のＰチャネル型ＭＩＳＦＥＴの各チャネル長方向は、ほぼ結晶方位〈１１０〉に沿っている。
  14. 以下を含む半導体集積回路装置：
    （ａ）第１及び第２の主面を有する半導体基板；
    （ｂ）前記半導体基板の前記第１の主面上に相互に近接して設けられ、第１のＣＭＩＳＦＥＴ対を構成する第１のＮチャネル型ＭＩＳＦＥＴおよび第１のＰチャネル型ＭＩＳＦＥＴ；
    （ｃ）前記第１のＮチャネル型ＭＩＳＦＥＴの第１のチャネル領域の表面に、チャネル幅方向に沿うように設けられた第１の波状起伏；
    （ｄ）前記第１のＰチャネル型ＭＩＳＦＥＴの第２のチャネル領域の表面に、チャネル幅方向に沿うように設けられた第２の波状起伏。
  15. 前記１４項の半導体集積回路装置において、更に以下を含む：
    （ｅ）前記半導体基板の前記第１の主面上に設けられた第２のＮチャネル型ＭＩＳＦＥＴおよび第２のＰチャネル型ＭＩＳＦＥＴ、
    ここで、前記第１のＮチャネル型ＭＩＳＦＥＴおよび前記第１のＰチャネル型ＭＩＳＦＥＴのソースドレイン耐圧は、前記第２のＮチャネル型ＭＩＳＦＥＴおよび前記第２のＰチャネル型ＭＩＳＦＥＴのソースドレイン耐圧よりも高い。
  16. 半導体集積回路装置の製造方法であって、前記半導体集積回路装置は以下を含む：
    （ａ）第１及び第２の主面を有する半導体基板；
    （ｂ）前記半導体基板の前記第１の主面上に設けられた第１のＮチャネル型ＭＩＳＦＥＴおよび第１のＰチャネル型ＭＩＳＦＥＴ；
    （ｃ）前記第１のＮチャネル型ＭＩＳＦＥＴの第１のチャネル領域の表面に、チャネル幅方向に沿うように設けられた第１の波状起伏；
    （ｄ）前記第１のＰチャネル型ＭＩＳＦＥＴの第２のチャネル領域の表面に、チャネル幅方向に沿うように設けられた第２の波状起伏；
    （ｅ）前記第１のチャネル領域のほぼ中央部の表面に、チャネル幅方向に沿うように設けられた第１のチャネル内リセス領域；
    （ｆ）前記第２のチャネル領域のほぼ中央部の表面に、チャネル幅方向に沿うように設けられた第２のチャネル内リセス領域、
    ここで、前記半導体集積回路装置の製造方法は、以下の工程を含む：
    （ｐ１）前記第１の波状起伏および前記第１のチャネル内リセス領域をほぼ同時に形成する工程。
  17. 前記１６項の半導体集積回路装置の製造方法において、前記半導体集積回路装置は以下を含む：
    （ｇ）前記半導体基板の前記第１の主面上で、前記第１のＮチャネル型ＭＩＳＦＥＴおよび前記第１のＰチャネル型ＭＩＳＦＥＴを素子分離するＬＯＣＯＳ素子分離絶縁膜、
    ここで、前記半導体集積回路装置の製造方法は、更に、以下の工程を含む：
    （ｐ２）前記工程（ｐ１）の後、前記第１の波状起伏、前記第２の波状起伏、前記第１のチャネル内リセス領域、および前記第２のチャネル内リセス領域の各角部の面取りのための酸化と、前記ＬＯＣＯＳ素子分離絶縁膜を形成するための酸化をほぼ同時に実行する工程。
  18. 前記１７項の半導体集積回路装置の製造方法において、前記第１の波状起伏のピッチは、前記第２の波状起伏のピッチよりも、短い。
  19. 前記１８項の半導体集積回路装置の製造方法において、前記第１の波状起伏と、前記第２の波状起伏とは、異なるプロセスで形成される。
  20. 前記１９項の半導体集積回路装置の製造方法において、更に、以下の工程を含む：
    （ｐ３）前記工程（ｐ２）の後、前記ＬＯＣＯＳ素子分離絶縁膜を耐エッチング部材で被覆した状態で、前記面取りのための酸化の際に形成された酸化膜を除去する工程。
JP2010153972A 2010-07-06 2010-07-06 半導体集積回路装置および半導体集積回路装置の製造方法 Expired - Fee Related JP5624816B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2010153972A JP5624816B2 (ja) 2010-07-06 2010-07-06 半導体集積回路装置および半導体集積回路装置の製造方法
US13/166,289 US20120007151A1 (en) 2010-07-06 2011-06-22 Semiconductor integrated circuit device and manufacturing method of semiconductor integrated circuit device
CN201110193874.XA CN102315251B (zh) 2010-07-06 2011-07-05 半导体集成电路器件以及半导体集成电路器件的制造方法
KR1020110066382A KR101911084B1 (ko) 2010-07-06 2011-07-05 반도체 집적 회로 장치 및 반도체 집적 회로 장치의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010153972A JP5624816B2 (ja) 2010-07-06 2010-07-06 半導体集積回路装置および半導体集積回路装置の製造方法

Publications (2)

Publication Number Publication Date
JP2012018973A true JP2012018973A (ja) 2012-01-26
JP5624816B2 JP5624816B2 (ja) 2014-11-12

Family

ID=45428244

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010153972A Expired - Fee Related JP5624816B2 (ja) 2010-07-06 2010-07-06 半導体集積回路装置および半導体集積回路装置の製造方法

Country Status (4)

Country Link
US (1) US20120007151A1 (ja)
JP (1) JP5624816B2 (ja)
KR (1) KR101911084B1 (ja)
CN (1) CN102315251B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9305824B2 (en) 2014-07-01 2016-04-05 Renesas Electronics Corporation Method of manufacturing semiconductor integrated circuit device
WO2021186911A1 (ja) * 2020-03-18 2021-09-23 ソニーセミコンダクタソリューションズ株式会社 撮像装置及び電子機器

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5964091B2 (ja) * 2012-03-12 2016-08-03 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN104752208A (zh) * 2013-12-27 2015-07-01 中芯国际集成电路制造(上海)有限公司 Ldmos器件的制造方法及结构
CN104810364B (zh) * 2014-01-26 2018-03-30 中芯国际集成电路制造(上海)有限公司 一种集成电路及其制造方法
US10418356B2 (en) * 2017-12-21 2019-09-17 Nanya Technology Corporation Diode structure and electrostatic discharge protection device including the same
CN111584633A (zh) * 2020-05-09 2020-08-25 杰华特微电子（杭州）有限公司 半导体器件及其制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0575121A (ja) * 1991-09-18 1993-03-26 Fujitsu Ltd 半導体装置
JPH05291573A (ja) * 1992-04-07 1993-11-05 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH07131009A (ja) * 1993-11-04 1995-05-19 Toshiba Corp 半導体装置及びその製造方法
JPH07183476A (ja) * 1993-12-24 1995-07-21 Seiko Epson Corp 半導体集積装置およびその製造方法
JP2009526390A (ja) * 2006-02-09 2009-07-16 インターナショナル・ビジネス・マシーンズ・コーポレーション ハイブリッド・チャネル配向を伴うｃｍｏｓ素子およびその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5675164A (en) * 1995-06-07 1997-10-07 International Business Machines Corporation High performance multi-mesa field effect transistor
KR100587677B1 (ko) * 2004-03-18 2006-06-08 삼성전자주식회사 전계효과 트랜지스터 구조 및 그의 제조방법
US20060071270A1 (en) * 2004-09-29 2006-04-06 Shibib Muhammed A Metal-oxide-semiconductor device having trenched diffusion region and method of forming same
JP2007005568A (ja) * 2005-06-23 2007-01-11 Toshiba Corp 半導体装置
US7342287B2 (en) * 2005-07-19 2008-03-11 International Business Machines Corporation Power gating schemes in SOI circuits in hybrid SOI-epitaxial CMOS structures
JP2010062182A (ja) * 2008-09-01 2010-03-18 Renesas Technology Corp 半導体集積回路装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0575121A (ja) * 1991-09-18 1993-03-26 Fujitsu Ltd 半導体装置
JPH05291573A (ja) * 1992-04-07 1993-11-05 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH07131009A (ja) * 1993-11-04 1995-05-19 Toshiba Corp 半導体装置及びその製造方法
JPH07183476A (ja) * 1993-12-24 1995-07-21 Seiko Epson Corp 半導体集積装置およびその製造方法
JP2009526390A (ja) * 2006-02-09 2009-07-16 インターナショナル・ビジネス・マシーンズ・コーポレーション ハイブリッド・チャネル配向を伴うｃｍｏｓ素子およびその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9305824B2 (en) 2014-07-01 2016-04-05 Renesas Electronics Corporation Method of manufacturing semiconductor integrated circuit device
US9418996B2 (en) 2014-07-01 2016-08-16 Renesas Electronics Corporation Method of manufacturing semiconductor integrated circuit device
US9666584B2 (en) 2014-07-01 2017-05-30 Renesas Electronics Corporation Method of manufacturing semiconductor integrated circuit device
US9960075B2 (en) 2014-07-01 2018-05-01 Renesas Electronics Corporation Method of manufacturing semiconductor integrated circuit device
WO2021186911A1 (ja) * 2020-03-18 2021-09-23 ソニーセミコンダクタソリューションズ株式会社 撮像装置及び電子機器

Also Published As

Publication number Publication date
KR20120004337A (ko) 2012-01-12
US20120007151A1 (en) 2012-01-12
CN102315251B (zh) 2017-10-20
CN102315251A (zh) 2012-01-11
JP5624816B2 (ja) 2014-11-12
KR101911084B1 (ko) 2018-10-23

Similar Documents

Publication Publication Date Title
TWI725087B (zh) 半導體結構及相關之製造方法
JP5624816B2 (ja) 半導体集積回路装置および半導体集積回路装置の製造方法
TWI672815B (zh) 金氧半導體電晶體與形成閘極佈局圖的方法
KR101386732B1 (ko) 금속 게이트 ＦｉｎＦＥＴ 디바이스 및 그 제조 방법
US9231082B2 (en) Power semiconductor device having gate electrode coupling portions for etchant control
US11855158B2 (en) Semiconductor device structure having a gate structure and overlying dielectric layer
JP2010028029A (ja) 半導体装置および半導体装置の製造方法
TWI763248B (zh) 半導體元件及其製造方法
CN107180869B (zh) 半导体器件及其形成方法
US20100052073A1 (en) Semiconductor integrated circuit device
US20210013341A1 (en) Semiconductor structure and associated fabricating method
KR102384616B1 (ko) 반도체 디바이스 구조체 및 이를 형성하는 방법
US10756187B1 (en) Extended drain MOS with dual well isolation
TW202109894A (zh) 積體晶片及其形成方法
TWI818559B (zh) 半導體元件及其製造方法
JP2011249721A (ja) 半導体装置
TW202335177A (zh) 半導體元件及其製作方法
JP2008277623A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130327

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140206

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140331

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140717

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140819

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140904

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140929

R150 Certificate of patent or registration of utility model

Ref document number: 5624816

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees