JP2012015454A - 半導体装置の製造方法及び半導体装置 - Google Patents

半導体装置の製造方法及び半導体装置 Download PDF

Info

Publication number
JP2012015454A
JP2012015454A JP2010153145A JP2010153145A JP2012015454A JP 2012015454 A JP2012015454 A JP 2012015454A JP 2010153145 A JP2010153145 A JP 2010153145A JP 2010153145 A JP2010153145 A JP 2010153145A JP 2012015454 A JP2012015454 A JP 2012015454A
Authority
JP
Japan
Prior art keywords
film
impurity
region
semiconductor device
mosfet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010153145A
Other languages
English (en)
Inventor
Takayuki Ito
貴之 伊藤
Kenichi Yoshino
健一 吉野
Tatsuya Ishida
達也 石田
Tatsuya Naito
達也 内藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2010153145A priority Critical patent/JP2012015454A/ja
Priority to US13/048,169 priority patent/US20120001300A1/en
Publication of JP2012015454A publication Critical patent/JP2012015454A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation

Abstract

【課題】結晶粒成長の大きさ、方向性を均一化し、特性のばらつきを抑えることが可能な半導体装置の製造方法、及び半導体装置を提供する。
【解決手段】半導体装置の製造方法において、絶縁表面を有する基板上に、非晶質のＳｉ膜を形成し、Ｓｉ膜の第１の領域及び第２の領域に、第１導電型の第１の不純物を注入し、第１のレーザー光を、第１の方向に走査してＳｉ膜上に照射することにより、Ｓｉ膜を溶融固化させて結晶化するとともに、第１の不純物を活性化し、第２の領域をマスクし、第１の領域に、第１の不純物より軽元素である第２導電型の第２の不純物を、第1の不純物より高濃度となるように注入し、第２の不純物を活性化する。
【選択図】図１

Description

本発明の実施形態は、半導体装置の製造方法及び半導体装置に関する。
近年、液晶表示装置、密着型イメージセンサなどの高速・高解像度化や、三次元ＩＣの実現のために、ガラスなどの絶縁性基板や、素子や配線上に絶縁膜が形成された基板への高性能半導体素子の形成技術の開発が進められている。
このような半導体素子には、これまで、低温形成が可能で、量産性に優れた非晶質Ｓｉ（以下ａ−Ｓｉと記す）半導体が用いられていた。しかしながら、誘電性が低く、良好な高速特性を得ることが困難であるため、多結晶Ｓｉ（以下ｐｏｌｙ−Ｓｉと記す）半導体を用いることが種々検討されている。
ｐｏｌｙ−Ｓｉ半導体は、例えば、ａ−Ｓｉ半導体膜にエキシマレーザ光などの高輝度熱光線を照射し、溶融固化させて結晶化することにより得ることができる。このような手法により、小粒径であるが、粒内の結晶欠陥が少ない結晶粒が得られ、比較的高品質なｐｏｌｙ−Ｓｉ半導体膜を形成することができる。しかしながら、不規則に存在する粒界が、キャリアに対して大きなトラップとして働き、良好な電気的特性を得ることができないという問題がある。
そこで、ａ−Ｓｉ半導体膜をレーザビームパルスで走査して溶融固化させ、結晶成長方向を制御することにより、電気的特性の向上が期待される。
特表２０００−５０５２４１号公報
従来の場合には、結晶成長方向の制御は可能であるが、マスク形状やドーパント種などの違いにより、照射領域により固相成長する結晶粒の大きさや方向性に有意差を生じ、特性や加工精度のばらつきが生じるという問題がある。
本発明は、結晶粒成長の大きさ、方向性を均一化し、特性のばらつきを抑えることが可能な半導体装置の製造方法、及び半導体装置を提供することを目的とするものである。
上記の課題を解決するために、本発明の一実施形態によれば、絶縁表面を有する基板上に、非晶質のＳｉ膜を形成し、Ｓｉ膜の第１の領域及び第２の領域に、第１導電型の第１の不純物を注入し、第１のレーザー光を、第１の方向に走査してＳｉ膜上に照射することにより、Ｓｉ膜を溶融固化させて結晶化するとともに、前記第１の不純物を活性化し、第２の領域をマスクし、第１の領域に、第１の不純物より軽元素である第２導電型の第２の不純物を、第1の不純物より高濃度となるように注入し、第２の不純物を活性化する、ことを特徴とする半導体装置の製造方法が提供される。
また、本発明の一実施形態によれば、絶縁表面を有する基板と、基板上に形成され、第1導電型の第1の不純物、及び第１の不純物より軽元素である第２導電型の第２の不純物が注入され、所定方向に配向した結晶性のＳｉ膜からなる第２導電型の活性領域を備える第1の素子と、基板上に形成され、第１の不純物が注入され、所定方向に配向した結晶性のＳｉ膜からなる第１導電型の活性領域を備える第２の素子と、を備えることを特徴とする半導体装置が提供される。
本発明の一実施形態に係る半導体装置の活性領域が形成されるｐｏｌｙ−Ｓｉ膜を有する基板の斜視図である。 本発明の一実施形態に係る半導体装置の製造工程を示すフローチャートである。 本発明の一実施形態に係る半導体装置の製造工程を示す図である。 比較例に係る半導体装置の製造工程を示す図である。 本発明の一実施形態に係る半導体装置の活性領域が形成されるｐｏｌｙ−Ｓｉ膜を有する基板の斜視図である。 本発明の一実施形態に係る半導体装置の製造工程を示すフローチャートである。 本発明の一実施形態に係る半導体装置の製造工程を示す図である。
以下、本発明の実施の形態について、図を参照して説明する。
（第１の実施形態）
図１に、本実施形態の半導体装置の活性領域が形成されるｐｏｌｙ−Ｓｉ膜を有する基板の斜視図を示す。図１に示すように、例えばガラスなどの絶縁性基板や、素子や配線上に絶縁膜が形成された基板などの、絶縁表面を有する基板１１上に、例えば〈１００〉軸方向に配向したｐｏｌｙ−Ｓｉ膜１２が形成されている。
ｐ型ＭＯＳＦＥＴが形成される領域であるｐ−ＭＯＳＦＥＴ形成領域１３のｐｏｌｙ−Ｓｉ膜１２には、ｎ型不純物となるＶ族原子であるリン（Ｐ）と、リン（Ｐ）より軽元素で、ｐ型不純物となるIII族原子であるホウ素（Ｂ）が、リン（Ｐ）より高濃度となるようにイオン注入されている。そして、ｎ型ＭＯＳＦＥＴが形成される領域であるｎ−ＭＯＳＦＥＴ形成領域１４のｐｏｌｙ−Ｓｉ膜１２には、リン（Ｐ）がイオン注入されている。
このようなｐ−ＭＯＳＦＥＴ形成領域１３及びｎ−ＭＯＳＦＥＴ形成領域１４は、それぞれ形成される素子のチャネル方向が、例えば〈１００〉軸方向となるようにパターンが画定されている。なお、ｐ−ＭＯＳＦＥＴ形成領域１３とｎ−ＭＯＳＦＥＴ形成領域１４のＳｉ結晶粒におけるＳｉ結晶粒のサイズは、ほぼ揃ったものとなっている。
本実施形態の半導体装置は、図２に示すフローチャート及び図３（ａ）−（ｆ）に示すような工程により形成される。
先ず、図３（ａ）に示すように、基板１１上にａ−Ｓｉ膜３２ａを形成する（Ｓｔｅｐ１−１）。
次いで、図３（ｂ）に示すように、ａ−Ｓｉ膜３２ａのｐ−ＭＯＳＦＥＴ形成領域１３及びｎ−ＭＯＳＦＥＴ形成領域１４に、公知のイオン注入法により、リン（Ｐ）をイオン注入する（Ｓｔｅｐ１−２）。このとき、イオン注入条件は、例えば、加速エネルギーを２５ｋｅＶ、ドーズ量を１×１０１３ｃｍ−２とする。
そして、図３（ｃ）に示すように、例えば１００ｎｓｅｃの短パルス発振が可能なＮｄ：ＹＡＧレーザーを用いて、リン（Ｐ）がイオン注入されたａ−Ｓｉ膜３２ｂのｐ−ＭＯＳＦＥＴ形成領域１３及びｎ−ＭＯＳＦＥＴ形成領域１４上に、レーザー光を一方向に（平行に）走査して照射することにより、レーザーアニールを行う（Ｓｔｅｐ１−３）。このレーザーアニールにより、ａ−Ｓｉ膜３２ｂを溶融固化させて結晶化することにより、ｐ−ＭＯＳＦＥＴ形成領域１３及びｎ−ＭＯＳＦＥＴ形成領域１４において均一な結晶粒を有するｐｏｌｙ−Ｓｉ膜３２ｃを形成するとともに、イオン注入されたリン（Ｐ）を電気的に活性化する。
ａ−Ｓｉ膜３２ｂは、レーザー光の照射により局部的に溶融、固化し、走査方向に結晶成長する。従って、一方向に結晶粒群が並び、かつその隣接結晶粒間が一定の面方位となり、全面に均一化された、膜方向に長い結晶粒を形成することができる。形成される結晶粒は、走査方向に〈１００〉軸が揃いやすくなるため、〈１００〉軸方向に配向したｐｏｌｙ−Ｓｉ膜３２ｃを得ることができる。
これは、以下の理由によると考えられる。Ｓｉ結晶成長において、結晶成長面の未結合手の先端には、Ｓｉ原子が入ることができる空孔子が存在し、結晶成長は、空孔子近傍のＳｉ原子がａ−ＳｉのＳｉボンドを切って、空孔子位置に入ることを繰り返すことにより進行する。すなわち、未結合手が多いほど、先端の空孔子位置にＳｉ原子が入りやすく、結晶化の安定度が増すことになる。
ここで、｛１００｝面成長の場合には、原子層によらず結晶成長面に未結合手が２本存在するのに対し、｛１１１｝、｛１１０｝面成長の場合には、未結合手が１本の場合と３本の場合が、原子層一層毎に交互に結晶成長面に現れる。未結合手が３本の場合には、結晶化の安定度が増すが、逆に１本の場合には、空孔子位置のＳｉ原子が再びボンドを切って、非晶質化するという逆過程が支配的となるため、結晶化が不安定となる。
その結果、未結合手が何れの原子面においても安定して存在し、結晶化が安定となる｛１００｝面成長が最も早い成長速度となり、〈１００〉軸方向に優先配向する。
このようなレーザーアニールの条件は、例えばビーム形状を０．２ｍｍ×２ｍｍとし、短軸方向に走査し、ａ−Ｓｉ膜３２ｂの表面温度が１０００℃となるように制御する。
このとき、ａ−Ｓｉ膜３２ｂの表面温度が８００〜１４００℃となるように制御することが好ましい。ａ−Ｓｉ膜３２ｂ表面が８００℃未満であると、固相成長を促進させることが困難となり、１４００℃を超えると、Ｓｉの融点を超えるため、表面モフォロジーが劣化するためである。
さらに、このとき、基板１１上面の温度が４００℃以下となるように制御することが好ましい。基板１１の温度が４００℃を超えると、耐熱性の考慮を要するため、基板１１の設計自由度が低下し、基板材料の選択肢を縮小させ、半導体装置の低コスト化が困難となるためである。そして、このようにレーザーアニール時の基板１１の温度を抑えることにより、素子や配線上に絶縁膜が形成された基板において、Ｃｕ、Ａｌなどの耐熱性の低い金属層を用いることも可能となる。
次いで、図３（ｄ）に示すように、ｎ−ＭＯＳＦＥＴ形成領域１４をレジスト３５でマスクし、開口されたｐ−ＭＯＳＦＥＴ形成領域１３のｐｏｌｙ−Ｓｉ膜３２ｃに、公知のイオン注入法により、リン（Ｐ）より軽元素であるホウ素（Ｂ）をイオン注入（カウンタードープ）する（Ｓｔｅｐ１−４）。このとき、イオン注入条件は、例えば、加速エネルギーを１０ｋｅＶ、ドーズ量を２×１０１３ｃｍ−２とすることができる。
そして、レジスト３５を除去した後、図３（ｅ）に示すように、Ｓｔｅｐ１−３と同様に、ホウ素（Ｂ）がイオン注入されたｐｏｌｙ−Ｓｉ膜３２ｄをレーザーアニールすることにより、ｐ−ＭＯＳＦＥＴ形成領域１３にイオン注入されたホウ素（Ｂ）を電気的に活性化する（Ｓｔｅｐ１−５）。
このとき、レーザーアニールは、例えばＳｔｅｐ１−３と同一条件で行われる。なお、このような条件に限定されるものではない。このようなレーザーアニールにより、ｐ−ＭＯＳＦＥＴ形成領域１３のホウ素（Ｂ）は、高濃度で活性化されるが、既に十分に結晶化されているため、先のレーザーアニールと同一条件では、さらなる粒成長はなく、結晶粒の大きさは変動しない。
このようにして、図１に示すように、基板１１上に、半導体装置の活性領域が形成されるｐｏｌｙ−Ｓｉ膜１２が形成される。
ここで、比較例として、ｐ−ＭＯＳＦＥＴ形成領域、ｎ−ＭＯＳＦＥＴ形成領域にそれぞれｐ型、ｎ型の不純物をイオン注入して、レーザーアニールにより結晶化、活性化を行う場合を示す。
先ず、図４（ａ）に示すように、ａ−Ｓｉ膜４２ａの形成された基板４１上に、ｐ−ＭＯＳＦＥＴ形成領域４３をレジスト４５ａでマスクし、開口されたｎ−ＭＯＳＦＥＴ形成領域４４に、公知のイオン注入法により、リン（Ｐ）をイオン注入する。このとき、イオン注入条件は、例えば、加速エネルギーを２５ｋｅＶ、ドーズ量を１×１０１３ｃｍ−２とする。
次いで、図４（ｂ）に示すように、レジスト４５ａを除去した後、ｎ−ＭＯＳＦＥＴ形成領域４４をレジスト４５ｂでマスクし、開口されたｐ−ＭＯＳＦＥＴ形成領域４３に、公知のイオン注入法により、ホウ素（Ｂ）をイオン注入する。このとき、イオン注入条件は、例えば、加速エネルギーを１０ｋｅＶ、ドーズ量を１×１０１３ｃｍ−２とする。
そして、図４（ｃ）に示すように、レジスト４５ｂを除去した後、第１の実施形態と同じ条件にてレーザーアニールを行う。レーザーアニールにより、ａ−Ｓｉ膜４２ａを溶融固化させて、ｐ−ＭＯＳＦＥＴ形成領域４３及びｎ−ＭＯＳＦＥＴ形成領域４４においてｐｏｌｙ−Ｓｉ膜４２ｂを形成（結晶化）するとともに、それぞれイオン注入されたホウ素（Ｂ）及びリン（Ｐ）を電気的に活性化する。
このようにして形成されたｐｏｌｙ−Ｓｉ膜４２ｂにおいて、第1の実施形態と同様に、レーザー光の走査方向に結晶粒が成長しているものの、ｐ−ＭＯＳＦＥＴ形成領域４３とｎ−ＭＯＳＦＥＴ形成領域４４では、明らかに結晶粒の大きさが異なる。例えば、ｎ−ＭＯＳＦＥＴ形成領域４４では、平均粒径が１００ｎｍ程度であるのに対し、ｐ−ＭＯＳＦＥＴ形成領域４３では、平均粒径が１０ｎｍ程度となる。
これは、ａ−Ｓｉ膜に導入される不純物により、溶融固化により結晶化する際の固相成長速度が異なる、すなわち、ホウ素（Ｂ）が導入された領域よりリン（Ｐ）が導入された領域の方が、固相成長速度が速いためであると考えられる。
そして、このように結晶粒径が異なると、キャリア移動度が大きく異なるとともに、ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）などによるパターン加工時のエッチング速度が変動し、加工精度がばらついてしまう。
一方、第１の実施形態においては、ａ−Ｓｉ膜３２ａにおいて、ｐ−ＭＯＳＦＥＴ形成領域１３とｎ−ＭＯＳＦＥＴ形成領域１４の双方にリン（Ｐ）を導入して、レーザーアニールにより結晶化することにより、ホウ素（Ｂ）導入時より大きく、一方向に配向した均一な結晶粒を得ることが可能となる。
さらに、図３（ｆ）に示すように、得られたｐｏｌｙ−Ｓｉ膜１２を、ＲＩＥなどによりパターニングし、それぞれｐ−ＭＯＳＦＥＴ、ｎ−ＭＯＳＦＥＴの活性領域１３ａ、１４ａを形成する。このとき、それぞれ形成される半導体素子のチャネル方向と、ｐｏｌｙ−Ｓｉ膜１２の配向方向が、同方向（平行）となるように、パターンが画定されている。
さらに、電極などを形成することにより、基板１１上に薄膜トランジスタなどの半導体素子が形成され、半導体装置が形成される。
本実施形態によれば、半導体装置における活性領域が形成されるｐｏｌｙ−Ｓｉ膜の結晶粒の大きさ、方向性が均一化されることから、電気的特性や、ＲＩＥ工程などでの加工ばらつきを低減することができ、得られる半導体装置の特性のばらつきを抑えることが可能となる。
（第２の実施形態）
図５に、本実施形態の半導体装置の活性領域が形成されるｐｏｌｙ−Ｓｉ膜を有する基板の斜視図を示す。図５に示すように、例えばガラスなどの絶縁性基板や、素子や配線上に絶縁膜が形成された基板などの、絶縁表面を有する基板５１上に、ｐｏｌｙ−Ｓｉ膜５２ａ、５２ｂが形成されている。
ｐ型ＭＯＳＦＥＴが形成される領域であるｐ−ＭＯＳＦＥＴ形成領域５３のｐｏｌｙ−Ｓｉ膜５２ａは、例えば〈１００〉軸方向に配向しており、ｎ型不純物となるＶ族原子である例えばリン（Ｐ）と、リン（Ｐ）より軽元素で、ｐ型不純物となるIII族原子である例えばホウ素（Ｂ）が、リン（Ｐ）より高濃度となるようにイオン注入されている。そして、ｎ型ＭＯＳＦＥＴが形成される領域であるｎ−ＭＯＳＦＥＴ形成領域５４のｐｏｌｙ−Ｓｉ膜５２ｂは、例えば〈１１０〉軸方向に配向しており、リン（Ｐ）と、非導電型の不純物であるIV族原子である例えばゲルマニウム（Ｇｅ）がイオン注入されている。
このようなｐ−ＭＯＳＦＥＴ形成領域５３及びｎ−ＭＯＳＦＥＴ形成領域５４は、それぞれ形成される素子のチャネル方向が、例えば〈１００〉軸方向、〈１１０〉軸方向となるようにパターンが画定されている。なお、ｐ−ＭＯＳＦＥＴ形成領域５３とｎ−ＭＯＳＦＥＴ形成領域５４におけるＳｉ結晶粒のサイズは、ほぼ揃ったものとなっている。
本実施形態の半導体装置は、図６のフローチャート及び図７（ａ）−（ｈ）に示すような工程により形成される。
先ず、図７（ａ）に示すように、基板５１上にａ−Ｓｉ膜７２ａを形成する（Ｓｔｅｐ２−１）。
次いで、図７（ｂ）に示すように、ａ−Ｓｉ膜７２ａのｐ−ＭＯＳＦＥＴ形成領域５３及びｎ−ＭＯＳＦＥＴ形成領域５４に、公知のイオン注入法により、リン（Ｐ）をイオン注入する（Ｓｔｅｐ２−２）。このとき、イオン注入条件は、第１の実施形態と同様に、例えば、加速エネルギーを２５ｋｅＶ、ドーズ量を１×１０１３ｃｍ−２とする。
そして、図７（ｃ）に示すように、第１の実施形態と同様に、例えばＮｄ：ＹＡＧレーザーを用いて、リン（Ｐ）がイオン注入されたａ−Ｓｉ膜７２ｂ上に、レーザー光を一方向に（平行に）走査して照射することにより、レーザーアニールを行う（Ｓｔｅｐ２−３）。
このレーザーアニールにより、ａ−Ｓｉ膜７２ｂ膜を溶融固化させて結晶化することにより、ｐ−ＭＯＳＦＥＴ形成領域５３及びｎ−ＭＯＳＦＥＴ形成領域５４において、〈１００〉に優先配向した均一な結晶粒を有するｐｏｌｙ−Ｓｉ膜７２ｃを形成するとともに、イオン注入されたリン（Ｐ）を電気的に活性化する。
ａ−Ｓｉ膜７２ｂにおいて、第１の実施形態と同様に、走査方向に結晶成長し、一方向に結晶粒群が並び、かつその隣接結晶粒間が一定の面方位となり、全面に均一化された、膜方向に長い結晶粒を形成することができる。形成される結晶粒は、走査方向に〈１００〉軸が揃いやすくなるため、〈１００〉軸方向に配向したｐｏｌｙ−Ｓｉ膜７２ｃを得ることができる。
このようなレーザーアニールの条件は、第１の実施形態と同様の理由により、同様の条件とすることができる。
次いで、図７（ｄ）に示すように、ｐ−ＭＯＳＦＥＴ形成領域５３をレジスト７５ａでマスクし、開口されたｎ−ＭＯＳＦＥＴ形成領域５４に、公知のイオン注入法により、ゲルマニウム（Ｇｅ）をイオン注入することにより、開口されたｎ−ＭＯＳＦＥＴ形成領域５４のｐｏｌｙ−Ｓｉ膜７２ｃを非晶質化して、ａ−Ｓｉ膜７２ｄを形成する（Ｓｔｅｐ２−４）。このとき、イオン注入条件は、例えば、加速エネルギーを１０ｋｅＶ、ドーズ量を５×１０１４ｃｍ−２とすることができる。
そして、レジスト７５ａを除去した後、図７（ｅ）に示すように、ｐ−ＭＯＳＦＥＴ形成領域５３及びｎ−ＭＯＳＦＥＴ形成領域５４上に、例えばＳｔｅｐ２−３と同じ条件で、レーザー光を今度は〈１１０〉軸方向に（平行に）走査して照射することにより、レーザーアニールを行う（Ｓｔｅｐ２−５）。
このとき、ｐ−ＭＯＳＦＥＴ形成領域５３においては、既に〈１００〉軸方向に配向したｐｏｌｙ−Ｓｉ膜７２ｃが形成されている。既に固相成長を促すリン（Ｐ）が導入されて十分に結晶粒が成長しているため、同一条件ではさらなる粒成長はなく、結晶粒の大きさは変動しない。
一方、再びａ−Ｓｉ膜７２ｄが形成されたｎ−ＭＯＳＦＥＴ形成領域５４においては、ｐ−ＭＯＳＦＥＴ形成領域５３の｛１００｝面をシードとして、レーザー走査方向である〈１１０〉軸方向に、新たに結晶成長が促進される。このとき、既に固相成長を促すリン（Ｐ）が導入されているため、ｐ−ＭＯＳＦＥＴ形成領域５３と同様に、十分に結晶粒を成長させることができる。
このようにして、２度目のレーザーアニールにより、ｎ−ＭＯＳＦＥＴ形成領域５４において、ａ−Ｓｉ膜７２ｄを溶融固化させて、ｐ−ＭＯＳＦＥＴ形成領域５３と同様に均一な結晶粒を有するとともに、〈１１０〉軸方向に配向したｐｏｌｙ−Ｓｉ膜７２ｅを形成することができる。
次いで、第１の実施形態と同様に、図７（ｆ）に示すように、ｎ−ＭＯＳＦＥＴ形成領域５４をレジスト７５ｂでマスクし、開口されたｐ−ＭＯＳＦＥＴ形成領域５３に、公知のイオン注入法により、リン（Ｐ）より軽元素であるホウ素（Ｂ）をイオン注入（カウンタードープ）する（Ｓｔｅｐ２−６）。このとき、イオン注入条件は、第１の実施形態と同様に、例えば、加速エネルギーを１０ｋｅＶ、ドーズ量を２×１０１３ｃｍ−２とすることができる。
そして、図７（ｇ）に示すように、レジスト７５ｂを除去した後、例えばＳｔｅｐ２−３と同じ条件で、ホウ素（Ｂ）がイオン注入されたｐｏｌｙ−Ｓｉ膜７２ｆに３度目のレーザーアニールを行うことにより、ｐ−ＭＯＳＦＥＴ形成領域５３にイオン注入されたホウ素（Ｂ）を電気的に活性化する（Ｓｔｅｐ２−７）。
このとき、レーザーアニールにより、ｐ−ＭＯＳＦＥＴ形成領域５３のホウ素（Ｂ）は、高濃度で活性化されるが、ｐｏｌｙ−Ｓｉ膜７２ｃは、既に十分に結晶化されているため、１度目、２度目のレーザーアニールと同一条件では、さらなる粒成長はなく、結晶粒の大きさは変動しない。
このようにして、図５に示すように、基板５１上に、半導体装置の活性領域が形成されるｐｏｌｙ−Ｓｉ膜５２ａ、５２ｂが形成される。
さらに、第１の実施形態と同様に、図７（ｈ）に示すように、得られたｐｏｌｙ−Ｓｉ膜５２ａ、５２ｂを、ＲＩＥなどによりパターニングし、それぞれｐ−ＭＯＳＦＥＴ、ｎ−ＭＯＳＦＥＴの活性領域５３ａ、５４ａを形成する。
このとき、ｐ−ＭＯＳＦＥＴ、ｎ−ＭＯＳＦＥＴのチャネル方向と、ｐｏｌｙ−Ｓｉ膜５２ａ、５２ｂの配向方向が同方向（平行）となるように、パターンが画定されている。すなわち、ｐ−ＭＯＳＦＥＴのチャネル方向を、正孔が流れやすい〈１００〉軸方向とし、ｎ−ＭＯＳＦＥＴのチャネル方向を、電子が流れやすい〈１１０〉軸方向とする。
さらに、電極などを形成することにより、基板５１上に薄膜トランジスタなどの半導体素子が形成され、半導体装置が形成される。
本実施形態によれば、結晶粒の大きさ、方向性が均一化されることから、電気的特性や、ＲＩＥ工程などでの加工ばらつきを低減することができ、得られる半導体装置の特性のばらつきを抑えることが可能となる。さらに、得られた半導体装置において、電子移動度を高めることができ、さらなる高速化、低消費電力化を図ることが可能となる。
これら実施形態において、先に全面に不純物としてｎ型不純物となるリン（Ｐ）をイオン注入し、後からｐ−ＭＯＳＦＥＴ形成領域にリン（Ｐ）より軽元素のｐ型不純物となるホウ素（Ｂ）をイオン注入（カウンタードープ）しているが、この組合せに限定されるものではない。例えば、リン（Ｐ）の代りに、ホウ素（Ｂ）より重元素のヒ素（Ａｓ）を用いることもできる。また、先に全面にｐ型不純物となるインジウム（Ｉｎ）を、後からｎ−ＭＯＳＦＥＴ形成領域にＰをカウンタードープしてもよい。
尚、本発明は、上述した実施形態に限定されるものではない。その他要旨を逸脱しない範囲で種々変形して実施することができる。
１１、４１、５１…基板
１２、３２ｃ、３２ｄ、４２ｂ、５２ａ、５２ｂ、７２ｃ、７２ｅ、７２ｆ…ｐｏｌｙ−Ｓｉ膜
１３、４３、５３…ｐ−ＭＯＳＦＥＴ形成領域
１３ａ、１４ａ、５３ａ、５４ａ…活性領域
１４、４４、５４…ｎ−ＭＯＳＦＥＴ形成領域
３２ａ、３２ｂ、４２ａ、７２ａ、７２ｂ、７２ｄ…ａ−Ｓｉ膜
３５、４５ａ、４５ｂ、７５ａ、７５ｂ…レジスト

Claims (5)

  1. 絶縁表面を有する基板上に、非晶質のＳｉ膜を形成し、
    前記Ｓｉ膜の第１の領域及び第２の領域に、第１導電型の第１の不純物を注入し、
    第１のレーザー光を、第１の方向に走査して前記Ｓｉ膜上に照射することにより、前記Ｓｉ膜を溶融固化させて結晶化するとともに、前記第１の不純物を活性化し、
    前記第２の領域をマスクし、前記第１の領域に、前記第１の不純物より軽元素である第２導電型の第２の不純物を、前記第1の不純物より高濃度となるように注入し、
    前記第２の不純物を活性化する、
    ことを特徴とする半導体装置の製造方法。
  2. 前記第１の不純物を活性化した後、前記第２の不純物の注入前に、
    前記第２の領域に非導電型の第３の不純物を注入することにより、前記第２の領域を非晶質化し、
    第２のレーザー光を前記第１の方向と異なる第２の方向に走査して前記Ｓｉ膜上に照射することにより、前記第２の領域の前記Ｓｉ膜を溶融固化させて結晶化する、
    ことを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 第３のレーザー光を走査して照射することにより、前記第２の不純物を活性化することを特徴とする請求項１又は請求項２に記載の半導体装置の製造方法。
  4. 絶縁表面を有する基板と、
    前記基板上に形成され、第1導電型の第1の不純物、及び前記第１の不純物より軽元素である第２導電型の第２の不純物が注入され、所定方向に配向した結晶性のＳｉ膜からなる第２導電型の活性領域を備える第1の素子と、
    前記基板上に形成され、前記第１の不純物が注入され、所定方向に配向した結晶性のＳｉ膜からなる第１導電型の活性領域を備える第２の素子と、
    を備えることを特徴とする半導体装置。
  5. 前記第１導電型の活性領域には、非導電型の第３の不純物が注入されていることを特徴とする請求項４に記載の半導体装置。
JP2010153145A 2010-07-05 2010-07-05 半導体装置の製造方法及び半導体装置 Pending JP2012015454A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010153145A JP2012015454A (ja) 2010-07-05 2010-07-05 半導体装置の製造方法及び半導体装置
US13/048,169 US20120001300A1 (en) 2010-07-05 2011-03-15 Method of manufacturing semiconductor device and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010153145A JP2012015454A (ja) 2010-07-05 2010-07-05 半導体装置の製造方法及び半導体装置

Publications (1)

Publication Number Publication Date
JP2012015454A true JP2012015454A (ja) 2012-01-19

Family

ID=45399080

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010153145A Pending JP2012015454A (ja) 2010-07-05 2010-07-05 半導体装置の製造方法及び半導体装置

Country Status (2)

Country Link
US (1) US20120001300A1 (ja)
JP (1) JP2012015454A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016063021A (ja) * 2014-09-17 2016-04-25 株式会社東芝 抵抗変化メモリ、その製造方法、及び、ｆｅｔ

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004228505A (ja) * 2003-01-27 2004-08-12 Seiko Epson Corp 半導体装置の製造方法及び電気光学装置
JP2005209978A (ja) * 2004-01-26 2005-08-04 Fujitsu Ltd 薄膜半導体装置の製造方法
JP2007150146A (ja) * 2005-11-30 2007-06-14 Seiko Epson Corp 電気光学装置の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW303526B (ja) * 1994-12-27 1997-04-21 Matsushita Electric Ind Co Ltd
US6246524B1 (en) * 1998-07-13 2001-06-12 Semiconductor Energy Laboratory Co., Ltd. Beam homogenizer, laser irradiation apparatus, laser irradiation method, and method of manufacturing semiconductor device
US6649032B2 (en) * 2001-05-21 2003-11-18 Sharp Laboratories Of America, Inc. System and method for sputtering silicon films using hydrogen gas mixtures
US6770546B2 (en) * 2001-07-30 2004-08-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004228505A (ja) * 2003-01-27 2004-08-12 Seiko Epson Corp 半導体装置の製造方法及び電気光学装置
JP2005209978A (ja) * 2004-01-26 2005-08-04 Fujitsu Ltd 薄膜半導体装置の製造方法
JP2007150146A (ja) * 2005-11-30 2007-06-14 Seiko Epson Corp 電気光学装置の製造方法

Also Published As

Publication number Publication date
US20120001300A1 (en) 2012-01-05

Similar Documents

Publication Publication Date Title
US7645337B2 (en) Systems and methods for creating crystallographic-orientation controlled poly-silicon films
KR100437296B1 (ko) 박막트랜지스터및그제조방법
KR101212378B1 (ko) 결정 방위 제어형 폴리실리콘막을 생성하기 위한 장치 및 방법
JP4637410B2 (ja) 半導体基板の製造方法及び半導体装置
KR20060094479A (ko) 박막 반도체 장치 및 그 제조 방법과 표시 장치
TW558838B (en) A thin film semiconductor device having arrayed configuration of semiconductor crystals and a method for producing it
JP2003086604A (ja) 薄膜半導体装置及びその基板ならびにその製造方法
JP4310076B2 (ja) 結晶性薄膜の製造方法
TW200805454A (en) Epitaxy of silicon-carbon substitutional solid solutions by ultra-fast annealing of amorphous material
JP2007281421A (ja) 半導体薄膜の結晶化方法
JP2007281420A (ja) 半導体薄膜の結晶化方法
JP2012015454A (ja) 半導体装置の製造方法及び半導体装置
JPH10173196A (ja) 半導体装置およびその製造方法
JP2004063478A (ja) 薄膜トランジスタ及びその製造方法
JP3994299B2 (ja) 半導体装置の製造方法
JPH0329316A (ja) 半導体薄膜の形成方法
JP2505764B2 (ja) 単結晶半導体薄膜の形成方法
US20230298887A1 (en) Process for working a wafer of 4h-sic material to form a 3c-sic layer in direct contact with the 4h-sic material
JP3141909B2 (ja) 半導体装置作製方法
JP2011216665A (ja) 結晶性半導体膜の形成方法、および、半導体デバイスの製造方法
JP3981782B2 (ja) 半導体装置の製造方法
KR101137734B1 (ko) 다결정 실리콘 박막의 제조방법 및 이를 갖는 박막트랜지스터의 제조방법
JPH03163822A (ja) 半導体基板への接合形成方法
KR20030015618A (ko) 결정질 실리콘의 제조방법
JPH1197692A (ja) 多結晶および液晶表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120810

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140204

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140805