JP2007150146A - 電気光学装置の製造方法 - Google Patents
電気光学装置の製造方法 Download PDFInfo
- Publication number
- JP2007150146A JP2007150146A JP2005345293A JP2005345293A JP2007150146A JP 2007150146 A JP2007150146 A JP 2007150146A JP 2005345293 A JP2005345293 A JP 2005345293A JP 2005345293 A JP2005345293 A JP 2005345293A JP 2007150146 A JP2007150146 A JP 2007150146A
- Authority
- JP
- Japan
- Prior art keywords
- film
- region
- semiconductor film
- insulating film
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
【課題】最小限の工程数で結晶化シリコン膜の少なくともチャネル領域の結晶性を向上させることができ、TFTの電気的特性向上を図ることのできるTFTの製造工程を有する電気光学装置の製造方法を提供する。
【解決手段】下絶縁膜上にa−Si膜が成膜されるステップS1と、a−Si膜がp−Si膜に結晶化されるステップS2と、p−Si膜がパターニングされて、ソース領域、ドレイン領域、チャネル領域となる領域が形成されるステップS3と、p−Si膜上に、熱酸化膜、HTO膜が成膜されるステップS4、5と、p−Si膜の少なくともチャネル領域となる領域に、熱酸化膜、HTO膜を介して不純物がイオン注入されるステップS6と、非晶質化されたa−Si膜が再度p−Si膜に結晶化されるステップS7と、HTO膜上に、ゲート電極が成膜されるステップS8と、を具備することを特徴とする。
【選択図】図4
【解決手段】下絶縁膜上にa−Si膜が成膜されるステップS1と、a−Si膜がp−Si膜に結晶化されるステップS2と、p−Si膜がパターニングされて、ソース領域、ドレイン領域、チャネル領域となる領域が形成されるステップS3と、p−Si膜上に、熱酸化膜、HTO膜が成膜されるステップS4、5と、p−Si膜の少なくともチャネル領域となる領域に、熱酸化膜、HTO膜を介して不純物がイオン注入されるステップS6と、非晶質化されたa−Si膜が再度p−Si膜に結晶化されるステップS7と、HTO膜上に、ゲート電極が成膜されるステップS8と、を具備することを特徴とする。
【選択図】図4
Description
本発明は、半導体膜と、該半導体膜上に成膜された絶縁膜と、該絶縁膜上に成膜されたゲート電極とにより構成された薄膜トランジスタの形成工程を有する電気光学装置の製造方法に関する。
周知のように、電気光学装置、例えば液晶装置は、ガラス基板、石英基板等からなる2枚の基板間に液晶が挟持されて構成されており、一方の基板に、例えば複数の薄膜トランジスタ(Thin Film Transistor、以下、TFTと称す)等のスイッチング素子及び画素電極をマトリクス状に配置し、他方の基板に対向電極を配置して、両基板間に挟持した液晶層の光学特性を画像信号に応じて変化させることで、画像表示を可能としている。
即ち、TFT等のスイッチング素子によってマトリクス状に配列された複数の画素電極(ITO;Indium Tin Oxide)に画像信号を供給し、画素電極と対向電極相互間の液晶層に画像信号に基づく電圧を印加して、液晶分子の配列を変化させる。これにより、画素の透過率を変化させ、画素電極及び液晶層を通過する光を画像信号に応じて変化させて画像表示を行う。
TFTは、ゲート電極と、ゲート電極からの電界によりチャネルが形成される結晶化シリコン膜等からなるチャネル領域と、ゲート電極と結晶化シリコン膜のチャネル領域とを絶縁するゲート絶縁膜と、結晶化シリコン膜における低濃度ソース領域、低濃度ドレイン領域、高濃度ソース領域、高濃度ドレイン領域とを備えた既知のLDD(Lightly doped drain)構造を有している。
TFTは、走査線を介してゲート電極に走査信号を供給することによりオン状態となる。その後、TFTの低濃度及び高濃度ソース領域にデータ線を介して画像信号が供給されることにより、オン状態となったTFTを介して画像信号が画素電極に供給され、画像表示が行われるようになっている。
TFTが配置された素子基板は、TFT、走査線、データ線、容量線、画素電極等や、これらの間を絶縁する多くの層間絶縁膜からなる複数の層から構成されている。これらの各種膜は、減圧CVDやスパッタリング等を用いた成膜と、熱処理を繰り返しながら、素子基板に積層されている。
ここで、TFTの製造方法について簡単に説明すると、先ず、シリコン酸化膜等からなる下地絶縁膜上に、非晶質な半導体膜であるアモルファスシリコン(a−Si)膜が成膜された後、該a−Si膜が、例えば既知の固相成長法により、低温長時間、具体的には、550〜700℃、1〜10時間の熱処理により結晶化されて、結晶化シリコン膜であるポリシリコン(p−Si)膜が得られる。次いで、p−Si膜が所定の形状にパターニングされ、該パターニングされたp−Si膜上に、ゲート絶縁膜が成膜される。
その後、TFTを、例えばp型のトランジスタに形成する場合には、ゲート絶縁膜上方から、p−Si膜の少なくともチャネル領域となる領域に、ゲート絶縁膜を介して(通過して)リン等の不純物がイオン注入される。このことにより、p型トランジスタの既知のスレッショールド電圧がプラス側にシフトしてしまうことが防止される。
尚、この際、リン等の不純物イオンは、パターニングされたp−Si膜全面に注入されてもよい。また、p−Si膜に、リン等の不純物がイオン注入されると、結晶化されたp−Si膜は、結晶性が乱れ非晶質のa−Si膜となってしまう。
次いで、チャネル領域となる領域の上方であってゲート絶縁膜上に、ゲート電極が、例えば900℃程度の高温で成膜される。この際、非晶質のa−Si膜は、p−Si膜へ再度結晶化される。その後、ゲート電極がマスクされ、パターニングされたp−Si膜のソース領域、ドレイン領域となる領域に、ボロン等の不純物イオンが注入される。
最後に、低濃度ソース領域と低濃度ドレイン領域とを形成したい部位に、マスクがされ、高濃度ソース領域と高濃度ドレイン領域とを形成したい部位に、再度、ボロン等の不純物イオンが注入される。
その結果、ソース領域に、低濃度ソース領域と高濃度ソース領域とが形成され、ドレイン領域に、低濃度ドレイン領域と高濃度ドレイン領域とが形成されたLDD構造を有するTFTが製造される。
このようなTFTの製造方法において、p−Si膜のチャネル領域となる領域に不純物をイオン注入するチャネルドープを行う際、不純物のイオンをゲート絶縁膜上方から、ゲート絶縁膜を通過させて注入する手法は周知であり、例えば特許文献1に開示されている。
しかしながら、特許文献1に開示されている手法においては、ゲート電極を成膜する際、900℃程度の高温の急加熱により、不純物の注入により非晶質化されたa−Si膜をp−Si膜へと再度結晶化させるため、結晶化されたp−Si膜に格子欠陥が数多く形成されてしまい、TFTの電気的特性が低下してしまう問題があった。
このような問題に鑑みて、特許文献2では、ゲート絶縁膜形成後であって、ゲート電極を成膜する前に、1000℃以下の高温で5〜10分の短時間、高温アニール処理を行って、a−Si膜の核を成長させた後、600℃程度の低温で、5〜10時間の長時間、a−Si膜をp−Si膜へと結晶化させる、2工程の結晶化処理を行うことにより、p−Si膜の結晶性を向上させる技術の提案がなされている。また、特許文献2では、チャネルドープを行う際、p−Si膜の結晶性を向上させるため、不純物の他、p−Si膜と同種元素、即ちSiをイオン注入する技術が開示されている。
特開平6−112222号公報
特開平11−288882号公報
しかしながら、特許文献2に開示された技術においては、ゲート絶縁膜形成後であって、ゲート電極を成膜する前に、a−Si膜をp−Si膜へと再度結晶化させる結晶化処理工程を2工程で行うとともに、チャネルドープを行う際、不純物に加え、p−Si膜と同種元素であるSiをイオン注入する必要があるため、製造工程数が従来の手法に比べ増大してしまうといった問題がある。このため、TFTの製造を、最小限の工程数で行うことができるとともに、TFTの電気的特性向上を目的とした、TFTの製造方法が望まれていた。
本発明は上記事情に着目してなされたものであり、その目的は、最小限の工程数で結晶化された半導体膜の少なくともチャネル領域の結晶性を向上させることができ、TFTの電気的特性向上を図ることのできるTFTの製造工程を有する電気光学装置の製造方法を提供することにある。
上記目的を達成するために本発明に係る電気光学装置の製造方法は、ソース領域、ドレイン領域、チャネル領域が形成された半導体膜と、該半導体膜上に成膜された絶縁膜と、該絶縁膜上に成膜されたゲート電極とにより構成された薄膜トランジスタの形成工程を有する電気光学装置の製造方法であって、下地層上に非晶質の前記半導体膜が成膜される工程と、非晶質の前記半導体膜が結晶化される第1の結晶化工程と、結晶化された前記半導体膜がパターニングされて、前記ソース領域、前記ドレイン領域、前記チャネル領域となる領域が形成される工程と、パターニングされた前記半導体膜上に、前記絶縁膜が成膜される工程と、前記半導体膜の少なくとも前記チャネル領域となる領域に、前記絶縁膜を介して不純物がイオン注入される工程と、前記不純物のイオン注入工程により非晶質化された前記半導体膜が再度結晶化される第2の結晶化工程と、前記チャネル領域となる領域の上方であって前記絶縁膜上に、前記ゲート電極が成膜される工程と、を具備することを特徴とする。
本発明の電気光学装置の製造方法によれば、結晶化された半導体膜に不純物がイオン注入されることにより非晶質化されてしまった半導体膜の少なくともチャネル領域となる領域を再度結晶化させる際、低温かつ長時間により結晶化させることにより、半導体膜のチャネル領域となる領域に注入された不純物イオンが、絶縁膜上にゲート電極を急加熱で成膜するのと同時にチャネル領域となる領域を再度結晶化させていた従来よりも活性化されるとともに、急加熱によりチャネル領域となる領域に格子欠陥が形成されてしまうことを防止することができる。その結果、チャネル領域となる領域を格子欠陥の少ない結晶性の高い膜に形成することができるため、チャネル領域の結晶性が従来に比べ向上するとともに、トランジスタの電気的特性が従来に比べ向上するといった効果を有する。また、不純物のイオン注入工程により非晶質化された半導体膜を結晶化する工程が第2の結晶化工程の1工程のみでよいため、最小限の工程数で結晶化された半導体膜の少なくともチャネル領域の結晶性を向上させることができ、TFTの電気的特性向上を図ることができる。
また、本発明に係る電気光学装置の製造方法は、ソース領域、ドレイン領域、チャネル領域が形成された半導体膜と、該半導体膜上に成膜された絶縁膜と、該絶縁膜上に成膜されたゲート電極とにより構成された薄膜トランジスタの形成工程を有する電気光学装置の製造方法であって、下地層上に非晶質の前記半導体膜が成膜される工程と、前記半導体膜がパターニングされて、前記半導体膜に、前記ソース領域、前記ドレイン領域、前記チャネル領域となる領域が形成される工程と、パターニングされた前記半導体膜上に、前記絶縁膜が成膜されると共に非晶質の前記半導体膜が結晶化される第1の結晶化工程と、前記半導体膜の少なくとも前記チャネル領域となる領域に、前記絶縁膜を介して不純物がイオン注入される工程と、前記不純物のイオン注入工程により非晶質化された前記半導体膜が再度結晶化される第2の結晶化工程と、前記チャネル領域となる領域の上方であって前記絶縁膜上に、前記ゲート電極が成膜される工程と、を具備することを特徴とする。
本発明の電気光学装置の製造方法によれば、結晶化された半導体膜に不純物がイオン注入されることにより非晶質化されてしまった半導体膜の少なくともチャネル領域となる領域を再度結晶化させる際、低温かつ長時間により結晶化させることにより、半導体膜のチャネル領域となる領域に注入された不純物イオンが、絶縁膜上にゲート電極を急加熱で成膜するのと同時にチャネル領域となる領域を再度結晶化させていた従来よりも活性化されるとともに、急加熱によりチャネル領域となる領域に格子欠陥が形成されてしまうことを防止することができる。その結果、チャネル領域となる領域を格子欠陥の少ない結晶性の高い膜に形成することができるため、チャネル領域の結晶性が従来に比べ向上するとともに、トランジスタの電気的特性が従来に比べ向上するといった効果を有する。また、不純物のイオン注入工程により非晶質化された半導体膜を結晶化する工程が第2の結晶化工程の1工程のみでよいため、最小限の工程数で結晶化された半導体膜の少なくともチャネル領域の結晶性を向上することができ、TFTの電気的特性向上を図ることができる。さらに、第1の結晶化工程と絶縁膜形成工程とを同じくして行うことができるため、トランジスタの製造工程を最小限にすることができるとともに、製造コストを削減することができるといった効果を有する。
また、前記絶縁膜は、結晶化された前記半導体膜が熱酸化されることにより形成された熱酸化膜と、前記半導体膜とは別の半導体膜との多層から構成されることを特徴とする。
本発明の電気光学装置の製造方法によれば、絶縁膜を多層から構成することにより、絶縁膜の耐性が向上するといった効果を有する。また、絶縁膜を熱酸化膜と、例えば高温酸化シリコン(HTO)膜との2層から構成した場合、HTO膜は、成膜後の膜内の応力が小さいため、絶縁膜を構成する膜による耐クラック性が向上するといった効果を有する。
さらに、前記第1の結晶化工程は、700〜1100℃の雰囲気下において、0.1ミリ秒〜10分行われる高温短時間の結晶化工程であることを特徴とする。
本発明の電気光学装置の製造方法によれば、第1の結晶化工程において結晶化された半導体膜は、後の工程において不純物がイオン注入されることにより非晶質化されてしまうため、ゲート絶縁膜を成膜するためのみに行う第1の結晶化工程を、高温短時間で行うことにより、トランジスタの製造工程を最小限にすることができるとともに、製造コストを削減することができるといった効果を有する。
また、前記第2の結晶化工程は、550〜700℃の雰囲気下において、1〜10時間行われる低温長時間の結晶化工程であることを特徴とする。また、前記第2の結晶化工程は、固相成長により行われることを特徴とする。
本発明の電気光学装置の製造方法によれば、結晶化された半導体膜に不純物がイオン注入されることにより非晶質化されてしまった半導体膜の少なくともチャネル領域となる領域を再度結晶化させる際、550〜700℃の雰囲気下において、1〜10時間行われる1工程の低温長時間の固相成長により結晶化させることにより、最小限の工程数にて、確実に、チャネル領域となる領域に格子欠陥が形成されてしまうことを防止することができる。その結果、チャネル領域となる領域を格子欠陥の少ない結晶性の高い膜に確実に形成することができるため、チャネル領域の結晶性が従来に比べ向上するとともに、トランジスタの電気的特性が従来に比べ向上するといった効果を有する。
以下、図面を参照にして本発明の実施の形態を説明する。尚、以下の形態において製造される電気光学装置は、液晶装置を例に挙げて説明する。また、液晶装置に用いる一対の基板の内、一方の基板は、素子基板(以下、TFT基板と称す)を、また他方の基板は、TFT基板に対向する対向基板を例に挙げて説明する。
(第1実施の形態)
先ず、本実施の形態の製造方法によって製造される液晶装置の全体の構成について説明する。図1は、本実施の形態によって製造される液晶装置の平面図、図2は、図1中のII−II線に沿って切断した断面図、図3は、一つの画素に着目した図1の液晶装置の模式的断面図である。
先ず、本実施の形態の製造方法によって製造される液晶装置の全体の構成について説明する。図1は、本実施の形態によって製造される液晶装置の平面図、図2は、図1中のII−II線に沿って切断した断面図、図3は、一つの画素に着目した図1の液晶装置の模式的断面図である。
図1,図2に示すように、液晶装置100は、例えば、石英基板、ガラス基板、シリコン基板を用いたTFT基板10と、該TFT基板10に対向配置される、例えばガラス基板や石英基板を用いた対向基板20との間の内部空間に、電気光学物質である液晶50が介在されて構成される。対向配置されたTFT基板10と対向基板20とは、シール材52によって貼り合わされている。
TFT基板10の基板上の液晶50と接する面側に、液晶装置100の表示領域40を構成するTFT基板10の表示領域10hが構成されている。また、表示領域10hに、画素を構成する画素電極(ITO)9aがマトリクス状に配置されている。
また、対向基板20の基板上の全面に、対向電極(ITO)21が設けられており、対向電極21のTFT基板10の表示領域10hに対向する位置の液晶50と接する面側に、液晶装置100の表示領域40を構成する対向基板20の表示領域20hが構成されている。
TFT基板10の画素電極9a上に、ラビング処理が施された第1の配向膜16が設けられており、また、対向基板20上の全面に渡って形成された対向電極21上にも、ラビング処理が施された第2の配向膜26が設けられている。各配向膜16,26は、例えば、ポリイミド膜等の透明な有機膜からなる。
また、TFT基板10の画素領域においては、複数本の走査線11a(図3参照)と複数本のデータ線6a(図3参照)とが交差するように配線され、走査線11aとデータ線6aとで区画された領域に画素電極9aがマトリクス状に配置される。そして、走査線11aとデータ線6aとの各交差部分に対応して薄膜トランジスタであるTFT30が設けられ、このTFT30毎に画素電極9aが接続されている。
TFT30は走査線11aのON信号によってオンとなり、これにより、データ線6aに供給された画像信号が画素電極9aに供給される。この画素電極9aと対向基板20に設けられた対向電極21との間の電圧が液晶50に印加される。
また、画素電極9aと並列に、蓄積容量70(図3参照)が設けられており、蓄積容量70によって、画素電極9aの電圧は、ソース電圧が印加された時間よりも例えば3桁も長い時間の保持が可能となる。また、蓄積容量70によって、電圧保持特性が改善され、コントラスト比の高い画像表示が可能となる。
対向基板20に、TFT基板10の表示領域10h及び対向基板20の表示領域20hの外周を、画素領域において規定し区画することにより、表示領域を規定する額縁としての遮光膜53が設けられている。
液晶50がTFT基板10と対向基板20との間の空間に、既知の液晶注入方式で注入される場合、シール材52は、シール材52の1辺の一部において欠落して塗布されている。
シール材52の欠落した箇所は、該欠落した箇所から貼り合わされたTFT基板10及び対向基板20との間に液晶50を注入するための液晶注入口108を構成している。液晶注入口108は、液晶注入後、封止材109で封止される。
シール材52の外側の領域に、TFT基板10の図示しないデータ線に画像信号を所定のタイミングで供給して該データ線を駆動するドライバであるデータ線駆動回路101及び外部回路との接続のための外部接続端子102が、TFT基板10の一辺に沿って設けられている。
この一辺に隣接する二辺に沿って、TFT基板10の走査線11a及びゲート電極3aに、走査信号を所定のタイミングで供給することにより、ゲート電極3aを駆動するドライバである走査線駆動回路103,104が設けられている。走査線駆動回路103,104は、シール材52の内側の遮光膜53に対向する位置において、TFT基板10上に形成されている。
また、TFT基板10上に、データ線駆動回路101、走査線駆動回路103,104、外部接続端子102及び上下導通端子107を接続する配線105が、遮光膜53の3辺に対向して設けられている。
上下導通端子107は、シール材52のコーナー部の4箇所のTFT基板10上に形成されている。そして、TFT基板10と対向基板20相互間に、下端が上下導通端子107に接触し上端が対向電極21に接触する上下導通材106が設けられており、該上下導通材106によって、TFT基板10と対向基板20との間で電気的な導通がとられている。
また、図3に示すように、石英基板、ガラス、シリコン基板等のTFT基板10上に、TFT30や画素電極9aの他、これらを含む各種の構成が積層構造をなして備えられている。尚、この積層構造、及び積層された各層の機能は周知であるため、概略的に説明する。
この積層構造は、下から順に、走査線11aを含む第1層(成膜層)、ゲート電極3aを具備するTFT30等を含む第2層、蓄積容量70を含む第3層、データ線6a等を含む第4層、シールド層400等を含む第5層、画素電極9a及び配向膜16等を含む第6層(最上層)からなる。
また、第1層及び第2層間に下地層である下地絶縁膜12が設けられ、第2層及び第3層間に第1層間絶縁膜41が設けられ、第3層及び第4層間に第2層間絶縁膜42が設けられ、第4層及び第5層間に第3層間絶縁膜43が設けられ、第5層及び第6層間に第4層間絶縁膜44が設けられており、前述の各要素間が短絡することを防止している。
第1層に、例えば、タングステンシリサイドからなる走査線11aが、平面形状がストライプ状となるようパターニングされて成膜されている。また、走査線11aは、TFT30に下側から入射しようとする光を遮る遮光機能をも有している。走査線11a上に、窒化シリコン膜や酸化シリコン膜等からなる下地絶縁膜12が、例えば、常圧または減圧CVD法等により成膜されている。
第2層に、ゲート電極3aを含むTFT30が設けられている。尚、TFT30は、n型のトランジスタであれば、画素電極9aがマトリクス状に配置されたTFT基板10の画素領域に配置され、p型のトランジスタであれば、画素領域の周辺領域に配置される。
TFT30は、LDD(Lightly Doped Drain)構造を有しており、例えばポリシリコン膜等の結晶化シリコン膜からなる半導体層1と、ゲート電極3aと、ゲート電極3aと半導体層1とを絶縁するゲート絶縁膜2とから主要部が構成されている。
半導体層1は、ゲート電極3aからの電界によりチャネルが形成されるチャネル領域1aと、低濃度ソース領域1bと、低濃度ドレイン領域1cと、高濃度ソース領域1dと、高濃度ドレイン領域1eとを備えている。そして、この第2層に、上述のゲート電極3aと同一膜として中継電極719が形成されている。
尚、ゲート絶縁膜2は、後述するが、例えば、半導体層1の表面が熱酸化された熱酸化膜2sと、該熱酸化膜2s上に成膜された高温酸化シリコン膜(HTO膜)2hとの2層から構成されている。尚、ゲート絶縁膜2は、2層に限らず、2層以上の多層から構成されていても構わない。
下地絶縁膜12に、平面的にみて半導体層1の両脇に、データ線6aに沿って延びる半導体層1のチャネル長と同じ幅の溝(コンタクトホール)12cvが掘られている。該コンタクトホール12cvにより、同一行の走査線11aとゲート電極3aとは、同電位となる。
第3層に、容量部である蓄積容量70が設けられている。蓄積容量70は、TFT30の高濃度ドレイン領域1e及び画素電極9aに接続された下部電極71と、容量電極300とが、容量となる誘電体膜75を介して対向配置されることにより形成されている。
TFT30ないしゲート電極3a及び中継電極719の上、かつ、蓄積容量70の下に、例えば、窒化シリコン膜や酸化シリコン膜等からなる第1層間絶縁膜41が形成されている。
第1層間絶縁膜41に、TFT30の高濃度ソース領域1dとデータ線6aとを電気的に接続するために介在されるコンタクトホール81が、第2層間絶縁膜42を貫通しつつ開孔されている。
また、第1層間絶縁膜41に、TFT30の高濃度ドレイン領域1eと蓄積容量70を構成する下部電極71とを電気的に接続するために介在されるコンタクトホール83が開孔されている。
さらに、この第1層間絶縁膜41に、下部電極71と中継電極719とを電気的に接続するために介在されるコンタクトホール881が開孔されている。更に加えて、第1層間絶縁膜41に、中継電極719と第2中継層6a2とを電気的に接続するために介在されるコンタクトホール882が、第2層間絶縁膜42を貫通しつつ開孔されている。
第4層に、データ線6aが設けられている。このデータ線6aは、下層より順に、アルミニウム層41A、窒化チタン層41TN、窒化シリコン膜層401の三層構造を有する膜として形成されている。
また、この第4層に、データ線6aと同一膜として、シールド層用中継層6a1及び第2中継層6a2が形成されている。また、第2層間絶縁膜42に、シールド層用中継層6a1と容量電極300とを電気的に接続するために介在されるコンタクトホール801が開孔されている。
第5層に、シールド層400が形成されている。また、第5層に、このようなシールド層400と同一膜として、中継層としての第3中継電極402が形成されている。
第3層間絶縁膜43に、シールド層400とシールド層用中継層6a1とを電気的に接続するために介在されるコンタクトホール803、及び、第3中継電極402と第2中継層6a2とを電気的に接続するために介在されるコンタクトホール804がそれぞれ開孔されている。
第6層に、上述したように画素電極9aがマトリクス状に形成され、該画素電極9a上に配向膜16が形成されている。そして、この画素電極9a下に、第4層間絶縁膜44が形成されている。また、第4層間絶縁膜44に、画素電極9a及び第3中継電極402間を電気的に接続するために介在されたコンタクトホール89が開孔されている。
尚、上述した液晶装置の構成は、上記実施形態のような形態に限定されるものではなく、別の種々の形態が考えられ得る。
次に、このように構成された液晶装置100におけるTFT基板10の製造方法の内、本発明の一実施の形態を示すTFT30を製造する工程の一部について、上述した図1〜図3、及び図4のフローチャート、図5〜図12の工程図を用いて説明する。尚、その他のTFT基板10に対する各膜の成膜工程は周知であるため、その説明は省略する。
図4は、本発明の第1実施の形態を示す電気光学装置の製造方法の内、図3のTFTを製造する工程の一部を示すフローチャート、図5は、図3の下地絶縁膜上にa−Si膜が成膜される工程を示す図、図6は、図5のa−Si膜がp−Si膜に結晶化される第1の結晶化工程を示す図、図7は、図6のp−Si膜がパターニングされる工程を示す図、図8は、図7のパターニングされたp−Si膜の表面が熱酸化され熱酸化膜が成膜される工程を示す図である。
また、図9は、図8の熱酸化膜上にHTO膜が成膜される工程を示す図、図10は、図9のp−Si膜に不純物がイオン注入される工程を示す図、図11は、図10のa−Si膜がp−Si膜に再度結晶化される第2の結晶化工程を示す図、図12は、図11のHTO膜上に、ゲート電極が成膜される工程を示す図である。
先ず、石英基板、ガラス、シリコン基板等のTFT基板10上に、例えば、タングステンシリサイドからなる走査線11aが成膜され、走査線11a上に、窒化シリコン膜や酸化シリコン膜等からなる下地絶縁膜12が成膜された後、図4のステップS1に示すように、下地絶縁膜12上に、非晶質の半導体膜、例えば非晶質のシリコン膜であるa−Si膜1sが成膜される(図5参照)。
具体的には、a−Si膜1sは、例えば約450〜550℃、好ましくは約500℃の比較的低温環境中で、流量約400〜600cc/minのモノシランガス、ジシランガス等を用いた減圧CVD(例えば、圧力約20〜40PaのCVD)により、下地絶縁膜12上に成膜される。
続くステップS2では、a−Si膜1sが、高温短時間でアニール処理されて結晶化されて、結晶化された半導体膜であるp−Si膜1pが得られる第1の結晶化工程が行われる(図6参照)。具体的には、急激に熱を短時間で加える装置、例えばエキシマレーザアニール、フラッシュランプアニール、RTA(Rapid Thermal Annealing)等により、a−Si膜1sが、炉90内で、例えば雰囲気700〜1100℃の条件下において、0.1ミリ秒〜10分、アニール処理された結果、a−Si膜1sが結晶化され、p−Si膜1pが得られる。尚、第1の結晶化工程は、ゲート絶縁膜2を成膜するためのみに行う。
続くステップS3では、p−Si膜1pが、例えばフォトリソグラフィ法により、島状にパターニングされる。具体的には、チャネル領域1aと、低濃度ソース領域1bと、低濃度ドレイン領域1cと、高濃度ソース領域1dと、高濃度ドレイン領域1eとなる領域1ak,1bk,1ck,1dk,1ekがパターニングにより形成される(図7参照)。
続く、ステップS4では、高温雰囲気下の炉91内において、p−Si膜1pの表面が熱酸化されることにより、p−Si膜1pの表面に、熱酸化膜2sが成膜される(図8参照)。
さらに、続くステップS5では、熱酸化膜2s上に、p−Si膜1pとは別の半導体膜であるHTO膜2hが成膜される(図9参照)。具体的には、HTO膜2hは、LPCVD法、光励起CVD法、プラズマCVD法、ECRプラズマCVD法、高真空蒸着法等のいずれかにより、500℃以下の雰囲気下において、熱酸化膜2s上に成膜される。
尚、熱酸化膜2sは、HTO膜2hとともに、ゲート絶縁膜2を構成している。ゲート絶縁膜2が2層以上の多層から構成されることにより、ゲート絶縁膜2の耐性が向上される。
また、HTO膜2hは、成膜後、膜内の応力が小さいため、ゲート絶縁膜2を構成する膜による耐クラック性が向上される。また、熱酸化膜2s上に成膜される酸化シリコン膜は、HTO膜2hに限らず、窒化シリコン膜等であっても構わない。
続くステップS6では、TFT30をp型のトランジスタに形成する場合には、p−Si膜1pの全面に、リン等の不純物7が、不純物イオンの加速電圧が70keV、ドーズ量が1.0×1012程度の条件において、ゲート絶縁膜2の上方から該ゲート絶縁膜2を通過させてイオン注入される、所謂チャネルドープが行われる(図10参照)。
尚、TFT30をn型のトランジスタに形成する場合には、p−Si膜1pの全面に、ボロン等の不純物7が、不純物イオンの加速電圧が35keV、ドーズ量が2.1×1012程度の条件において、ゲート絶縁膜2の上方から該ゲート絶縁膜2を通過させてイオン注入される、所謂チャネルドープが行われる。
尚、不純物7は、p−Si膜1pの全面に限らず、p−Si膜1pの半導体層1の少なくともチャネル領域1a(いずれも図3参照)となる領域1akのみにイオン注入されてもよい。この際、領域1akへの不純物のイオン注入は、領域1ak以外にマスクがされることにより行われる。
また、p−Si膜1pの全面に、不純物7がイオン注入された結果、p−Si膜1pは、再度、a−Si膜1sへと非晶質化される。
続くステップS7では、不純物7がイオン注入されたことにより、非晶質化されたa−Si膜1sが、例えば既知の固相成長法により再度結晶化されて、p−Si膜1pが得られる第2の結晶化工程が行われる(図11参照)。
具体的には、TFT基板10が、炉90内に配設された後、炉90内に、1×10-5〜1×10-10Torrの高真空雰囲気下であってかつ550℃〜700℃の雰囲気下において、窒素ガス、水素ガス、アルゴンガス、ヘリウムガス等が導入され、炉アニール処理が、長時間、例えば1〜10時間程度行われる低温長時間のアニール処理が行われる。
その結果、a−Si膜1sの結晶成長の活性化エネルギの小さな結晶方位を持つ結晶粒のみが、選択的にゆっくりと大きく成長することにより、a−Si膜1sが再度結晶化され、p−Si膜1pが得られる。尚、a−Si膜1sを結晶化する方法としては、固相成長法に限らず、既知のレーザアニール法、例えばエキシマレーザアニール等であっても構わない。
次いで、ステップS8では、半導体層1のチャネル領域1aとなる領域1akの上方であって、ゲート絶縁膜2上に、ゲート電極3aが成膜される(図12参照)。具体的には、多結晶シリコン薄膜、モリブデンシリサイド、タングステンシリサイド、クロム等の金属膜、ITOやSnO2等の導電性膜等のいずれかが、CVD法、スパッタ法、真空蒸着法、プラズマCVD法、高圧酸化法等のいずれかにより、900℃程度の高温雰囲気下で成膜されることにより、ゲート絶縁膜2上に、ゲート電極3aが成膜される。
最後に、ゲート電極がマスクされ、パターニングされたp−Si膜1pの領域1bk,1dk,1ck,1ekに、p型のTFT30が形成される場合には、既知のボロン等の不純物イオンが注入され、低濃度ソース領域1bと、低濃度ドレイン領域1cとが形成される。
その後、低濃度ソース領域1bと低濃度ドレイン領域1cとに、マスクがされ、高濃度ソース領域1dとなる領域1dkと高濃度ドレイン領域1eとなる領域1ekとに、再度、ボロン等の不純物イオンが注入される。
その結果、高濃度ソース領域1dと高濃度ドレイン領域1eとが形成され半導体層1が形成された後、LDD構造を有するTFT30が製造される。尚、その後のTFT基板10の製造工程は、既知であるため、その説明は省略する。
このように、本実施の形態においては、ゲート絶縁膜2上にゲート電極3aが成膜される前工程において、p−Si膜1pに不純物7がイオン注入され非晶質化されてしまったa−Si膜1sの少なくともチャネル領域1aとなる領域1akを再度結晶化させる第2の結晶化工程において、550℃〜700℃の低温雰囲気下において、1〜10時間行われる1工程の低温長時間の固相成長により結晶化させる第2の結晶化処理が行われると示した。
このことによれば、ゲート絶縁膜2上にゲート電極3aを900℃程度により急加熱で成膜するのと同時にチャネル領域1aとなる領域1akを再度結晶化させていた従来よりも、p−Si膜1pのチャネル領域1aとなる領域1akに注入された不純物イオンが、活性化されるとともに、急加熱によりチャネル領域1aとなる領域1akに格子欠陥が形成されてしまうことを防止することができる。
その結果、チャネル領域1aとなる領域1akを格子欠陥の少ない結晶性の高い膜に形成することができるため、チャネル領域1aの結晶性が従来に比べ向上するとともに、TFT30の電気的特性が従来に比べ向上するといった効果を有する。
また、不純物7のイオン注入工程により非晶質化されたa−Si膜1sをp−Si膜1pに結晶化する工程が第2の結晶化工程の1工程のみでよいため、最小限の工程数でp−Si膜1pの少なくともチャネル領域1aの結晶性を向上させることができ、TFT30の電気的特性向上を図ることができる。
また、ゲート絶縁膜を成膜するために行う第1の結晶化工程は、700〜1100℃の雰囲気下において、0.1ミリ秒〜10分行われる高温短時間で行われると示した。
このことによれば、第1の結晶化工程において結晶化されたp−Si膜1pは、後の工程において不純物7がイオン注入されることによりa−Si膜1sに非晶質化されてしまうため、ゲート絶縁膜2を成膜するためのみに行う第1の結晶化工程が、高温短時間で行われることにより、TFT30の製造工程を最小限にすることができるとともに、製造コストを削減することができる。
尚、以下、変形例を示す。本実施の形態においては、第1の結晶化工程は、700〜1100℃の雰囲気下において、0.1ミリ秒〜10分行われる高温短時間で行われると示したが、これに限らず、処理時間の増加を無視すれば、従来のように、550℃〜700℃の低温雰囲気下において、1〜10時間行われる低温長時間の固相成長により行われても構わないことは勿論である。
(第2実施の形態)
図13は、本発明の第2実施の形態を示す電気光学装置の製造方法の内、TFTを製造する工程の一部を示すフローチャート、図14は、図5のa−Si膜がパターニングされる工程を示す図である。
図13は、本発明の第2実施の形態を示す電気光学装置の製造方法の内、TFTを製造する工程の一部を示すフローチャート、図14は、図5のa−Si膜がパターニングされる工程を示す図である。
本実施の形態のTFT30の製造方法は、第1実施の形態のTFTの製造方法と比して、第1の結晶化工程と熱酸化膜の成膜工程とを同じくして行う点のみが異なる。よって、この相違点のみを説明し、第1実施の形態と同様の構成には同じ符号を付し、その説明は省略する。
先ず、上述したように、TFT基板10上に、走査線11aが成膜され、走査線11a上に、下地絶縁膜12が成膜された後、図13のステップS1に示すように、下地絶縁膜12上に、非晶質のシリコン膜であるa−Si膜1sが成膜される(図5参照)。
続くステップS12では、a−Si膜1sが、例えばフォトリソグラフィ法により、島状にパターニングされる。具体的には、a−Si膜1sに、チャネル領域1aと、低濃度ソース領域1bと、低濃度ドレイン領域1cと、高濃度ソース領域1dと、高濃度ドレイン領域1eとなる領域1ak,1bk,1ck,1dk,1ekがパターニングにより形成される(図14参照)。
続くステップS13では、HTO膜2hを形成するため、パターニングされたa−Si膜1sが形成されたTFT基板10が、高温雰囲気下の炉91内に配設される。このことにより、a−Si膜1sは、意図せずとも、高温短時間でアニール処理されて結晶化されて、p−Si膜1pが得られる第1の結晶化工程が行われる。その後、高温雰囲気下の炉91内において、p−Si膜1pの表面が熱酸化されることにより、p−Si膜1pの表面に、熱酸化膜2sが成膜される(図8参照)。
さらに、続くステップS14では、熱酸化膜2s上に、p−Si膜1pとは別のシリコン膜であるHTO膜2hが、上述した第1実施形態と同様の手法により成膜される(図9参照)。
尚、続くステップS6〜ステップS8の工程及びその後の工程については、上述した第1実施の形態と同じであるため、その説明は省略する。
このように、本実施の形態においては、第1の結晶化工程と熱酸化膜の成膜工程とを同じくして行うと示した。
このことによれば、熱酸化膜2sの成膜工程を行う際、意図せずとも、第1の結晶化工程を行うことができるため、TFT30の製造工程を最小限にすることができるとともに、製造コストを削減することができる。尚、その他の効果は、上述した第1実施の形態と同一である。
尚、以下変形例を示す。上述した第1及び第2実施の形態においては、半導体膜は、シリコン膜を例に挙げて示したが、シリコン膜に限定されないということは云うまでもない。
また、液晶装置は、上述の図示例にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。例えば、上述した液晶装置は、TFT(薄膜トランジスタ)等のアクティブ素子(能動素子)を用いたアクティブマトリクス方式の液晶表示モジュールを例に挙げて説明したが、これに限らず、TFD(薄膜ダイオード)等のアクティブ素子(能動素子)を用いたアクティブマトリクス方式の液晶表示モジュールであっても構わない。
さらに、本実施の形態においては、電気光学装置は、液晶装置を例に挙げて説明したが、本発明はこれに限定されず、エレクトロルミネッセンス装置、特に、有機エレクトロルミネッセンス装置、無機エレクトロルミネッセンス装置等や、プラズマディスプレイ装置、FED(Field Emission Display)装置、SED(Surface−Conduction Electron−Emitter Display)装置、LED(発光ダイオード)表示装置、電気泳動表示装置、薄型のブラウン管または液晶シャッター等を用いた小型テレビを用いた装置などの各種の電気光学装置に適用できる。
また、電気光学装置は、半導体基板に素子を形成する表示用デバイス、例えばLCOS(Liquid Crystal On Silicon)等であっても構わない。LCOSでは、素子基板として単結晶シリコン基板を用い、画素や周辺回路に用いるスイッチング素子としてトランジスタを単結晶シリコン基板に形成する。また、画素には、反射型の画素電極を用い、画素電極の下層に画素の各素子を形成する。
また、電気光学装置は、片側の基板の同一層に、一対の電極が形成される表示用デバイス、例えばIPS(In-Plane Switching)や、片側の基板において、絶縁膜を介して一対の電極が形成される表示用デバイスFFS(Fringe Field Switching)等であっても構わない。
1…半導体層、1a…チャネル領域、1ak…チャネル領域となる領域、1b…低濃度ソース領域、1bk…低濃度ソース領域となる領域、1c…低濃度ドレイン領域、1ck…低濃度ドレイン領域となる領域、1d…高濃度ソース領域、1dk…高濃度ソース領域となる領域、1e…高濃度ドレイン領域、1ek…高濃度ドレイン領域となる領域、1s…a−Si膜、1p…p−Si膜、2…ゲート絶縁膜、2h…HTO膜、2s…熱酸化膜、3a…ゲート電極、7…不純物、12…下地絶縁膜、30…TFT、100…液晶装置。
Claims (6)
- ソース領域、ドレイン領域、チャネル領域が形成された半導体膜と、該半導体膜上に成膜された絶縁膜と、該絶縁膜上に成膜されたゲート電極とにより構成された薄膜トランジスタの形成工程を有する電気光学装置の製造方法であって、
下地層上に非晶質の前記半導体膜が成膜される工程と、
非晶質の前記半導体膜が結晶化される第1の結晶化工程と、
結晶化された前記半導体膜がパターニングされて、前記ソース領域、前記ドレイン領域、前記チャネル領域となる領域が形成される工程と、
パターニングされた前記半導体膜上に、前記絶縁膜が成膜される工程と、
前記半導体膜の少なくとも前記チャネル領域となる領域に、前記絶縁膜を介して不純物がイオン注入される工程と、
前記不純物のイオン注入工程により非晶質化された前記半導体膜が再度結晶化される第2の結晶化工程と、
前記チャネル領域となる領域の上方であって前記絶縁膜上に、前記ゲート電極が成膜される工程と、
を具備することを特徴とする電気光学装置の製造方法。 - ソース領域、ドレイン領域、チャネル領域が形成された半導体膜と、該半導体膜上に成膜された絶縁膜と、該絶縁膜上に成膜されたゲート電極とにより構成された薄膜トランジスタの形成工程を有する電気光学装置の製造方法であって、
下地層上に非晶質の前記半導体膜が成膜される工程と、
前記半導体膜がパターニングされて、前記半導体膜に、前記ソース領域、前記ドレイン領域、前記チャネル領域となる領域が形成される工程と、
パターニングされた前記半導体膜上に、前記絶縁膜が成膜されると共に非晶質の前記半導体膜が結晶化される第1の結晶化工程と、
前記半導体膜の少なくとも前記チャネル領域となる領域に、前記絶縁膜を介して不純物がイオン注入される工程と、
前記不純物のイオン注入工程により非晶質化された前記半導体膜が再度結晶化される第2の結晶化工程と、
前記チャネル領域となる領域の上方であって前記絶縁膜上に、前記ゲート電極が成膜される工程と、
を具備することを特徴とする電気光学装置の製造方法。 - 前記絶縁膜は、結晶化された前記半導体膜が熱酸化されることにより形成された熱酸化膜と、前記半導体膜とは別の半導体膜との多層から構成されることを特徴とする請求項1または2に記載の電気光学装置の製造方法。
- 前記第1の結晶化工程は、700〜1100℃の雰囲気下において、0.1ミリ秒〜10分行われる高温短時間の結晶化工程であることを特徴とする請求項1または3に記載の電気光学装置の製造方法。
- 前記第2の結晶化工程は、550〜700℃の雰囲気下において、1〜10時間行われる低温長時間の結晶化工程であることを特徴とする請求項1〜4のいずれか1項に記載の電気光学装置の製造方法。
- 前記第2の結晶化工程は、固相成長により行われることを特徴とする請求項1〜5のいずれか1項に記載の電気光学装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005345293A JP2007150146A (ja) | 2005-11-30 | 2005-11-30 | 電気光学装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005345293A JP2007150146A (ja) | 2005-11-30 | 2005-11-30 | 電気光学装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007150146A true JP2007150146A (ja) | 2007-06-14 |
Family
ID=38211150
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005345293A Withdrawn JP2007150146A (ja) | 2005-11-30 | 2005-11-30 | 電気光学装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007150146A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012015454A (ja) * | 2010-07-05 | 2012-01-19 | Toshiba Corp | 半導体装置の製造方法及び半導体装置 |
-
2005
- 2005-11-30 JP JP2005345293A patent/JP2007150146A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012015454A (ja) * | 2010-07-05 | 2012-01-19 | Toshiba Corp | 半導体装置の製造方法及び半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100540106B1 (ko) | 액티브 매트릭스 기판 및 표시 장치 | |
US9070718B2 (en) | Thin film transistor having semiconductor with different crystallinities and manufacturing method thereof | |
US6380007B1 (en) | Semiconductor device and manufacturing method of the same | |
US8878186B2 (en) | Semiconductor device and display apparatus | |
US7642141B2 (en) | Manufacturing method for display device | |
JP2008041865A (ja) | 表示装置及びその製造方法 | |
US20020071072A1 (en) | Display device | |
JP2008112136A (ja) | 表示装置及びその製造方法 | |
KR20010078219A (ko) | 박막 반도체 장치 및 표시 장치와 그 제조 방법 | |
CN100361271C (zh) | 用于多晶化的掩模和用其制造薄膜晶体管的方法 | |
JP4907003B2 (ja) | アクティブマトリクス型表示装置およびそれを用いた電気器具 | |
JP4896314B2 (ja) | 表示装置 | |
JP2001177103A (ja) | 薄膜半導体装置及び表示装置とその製造方法 | |
KR101043115B1 (ko) | 표시 장치 및 그 제조 방법 | |
CN109545820B (zh) | 显示装置和制造该显示装置的方法 | |
JP3799915B2 (ja) | 電気光学装置の製造方法並びに半導体基板及び電気光学装置 | |
US8309965B2 (en) | Display device and manufacturing method thereof | |
JP2007150146A (ja) | 電気光学装置の製造方法 | |
US20060267015A1 (en) | Thin film transistor, production method thereof and liquid crystal display device | |
JP2008218626A (ja) | Tftアレイ基板及びその製造方法 | |
JP2007150019A (ja) | 電気光学装置の製造方法 | |
JP2001060693A (ja) | アクティブマトリクス型表示装置 | |
JPH10209452A (ja) | 薄膜トランジスタ及びその製造方法 | |
JP4535921B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
JP2009212331A (ja) | 半導体装置の製造方法、電気光学装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070405 |
|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20090203 |