JP2011523204A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2011523204A5 JP2011523204A5 JP2011508792A JP2011508792A JP2011523204A5 JP 2011523204 A5 JP2011523204 A5 JP 2011523204A5 JP 2011508792 A JP2011508792 A JP 2011508792A JP 2011508792 A JP2011508792 A JP 2011508792A JP 2011523204 A5 JP2011523204 A5 JP 2011523204A5
- Authority
- JP
- Japan
- Prior art keywords
- tunnel barrier
- memory
- storage device
- tunnel
- changed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000004888 barrier function Effects 0.000 claims 22
- 239000000463 material Substances 0.000 claims 10
- 238000000034 method Methods 0.000 claims 5
- 230000005684 electric field Effects 0.000 claims 1
- 150000002500 ions Chemical group 0.000 claims 1
- 239000002184 metal Substances 0.000 claims 1
- 239000007784 solid electrolyte Substances 0.000 claims 1
Claims (14)
- 第1のトンネル障壁と、前記トンネル障壁を介して電流を通す電気的接触手段とを有する情報用記憶装置であって、
前記第1のトンネル障壁は、記憶材料と接触しており、
前記トンネル障壁は、メモリ特性を有するメモリ材料と接触しており、前記メモリ特性は、書込み信号によって変化し、前記メモリ特性の変化は、前記第1のトンネル障壁を通って流れる電流に対するトンネル抵抗を変化させることを特徴とする情報用記憶装置において、
記憶材料は、第2のトンネル障壁を有し、このトンネル障壁の、メモリ特性としてのトンネル抵抗は、前記書き込み信号によって可変であることを特徴とする情報用記憶装置。 - 両方のトンネル障壁が全体の障壁を形成し、この全体の障壁の2つの部分障壁の空間的な分割は、書込み信号によって可変であることを特徴とする請求項1記載の情報用記憶装置。
- メモリ材料はメモリ特性を有し、前記メモリ特性が変化することで、第1のトンネル障壁内の伝導帯のエネルギー準位が変化することを特徴とする、請求項1又は2に記載の記憶装置。
- メモリ材料内で、メモリ特性としてのイオンの位置が書込み信号によって変化することを特徴とする、請求項3記載の記憶装置。
- メモリ材料が、固体電解質を含むことを特徴とする、請求項4記載の記憶装置。
- 第1のトンネル障壁および電気的接触手段に対するメモリ材料の境界面が不活性であることを特徴とする、請求項1〜5の一項記載の記憶装置。
- 第1のトンネル障壁が、アモルファス材料を含むことを特徴とする、請求項1〜6の一項記載の記憶装置。
- 第2のトンネル障壁内に、書込み信号によって移動可能な金属膜を備えることを特徴とする、請求項1〜7のいずれか記載の記憶装置。
- メモリ材料のメモリ特性が、書込み信号の中止後さらに少なくとも100nsは安定なままであることを特徴とする、請求項1〜8の一項記載の記憶装置。
- メモリ材料が、双安定または多重安定メモリ特性を有することを特徴とする、請求項1〜9の一項記載の記憶装置。
- トンネル障壁を含む記憶装置に情報を格納する方法並びに格納された情報を読み出す方法において、
複数の部分障壁へのトンネル障壁の空間的な分割が、情報を格納するために変えられ、並びにトンネル障壁を通るトンネル確率の値である測定量が、情報を読み出すために測定されることを特徴とする、方法。 - トンネル障壁内の伝導帯エッジのエネルギー準位が変えられることを特徴とする、請求項11記載の方法。
- トンネル障壁内の伝導帯エッジのエネルギー準位は、トンネル障壁のエッジに印加された電界を変化させることによって、変化することを特徴とする請求項11又は12に記載の装置。
- 書込み電流を用いて情報を格納するために、また、読出し電流を用いて情報を読み出すために記憶装置が備えられ、
前記書込み電流は前記読出し電流より大きいことを特徴とする、請求項11〜13のいずれかに記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102008024078.8 | 2008-05-17 | ||
DE102008024078A DE102008024078A1 (de) | 2008-05-17 | 2008-05-17 | Speicher sowie Verfahren zum Schreiben und Auslesen von Information in einem Speicher |
PCT/DE2009/000525 WO2009140936A1 (de) | 2008-05-17 | 2009-04-17 | Speicher mit tunnelbarriere sowie verfahren zum schreiben und auslesen von information in diesem speicher |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011523204A JP2011523204A (ja) | 2011-08-04 |
JP2011523204A5 true JP2011523204A5 (ja) | 2012-04-26 |
Family
ID=40869503
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011508792A Withdrawn JP2011523204A (ja) | 2008-05-17 | 2009-04-17 | トンネル障壁を有する記憶装置並びにこの記憶装置内での情報の書込みおよび読出し方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US8537590B2 (ja) |
EP (1) | EP2279511A1 (ja) |
JP (1) | JP2011523204A (ja) |
CN (1) | CN102037517A (ja) |
DE (1) | DE102008024078A1 (ja) |
WO (1) | WO2009140936A1 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8421048B2 (en) * | 2009-07-13 | 2013-04-16 | Seagate Technology Llc | Non-volatile memory with active ionic interface region |
US9349445B2 (en) | 2011-09-16 | 2016-05-24 | Micron Technology, Inc. | Select devices for memory cell applications |
US8780607B2 (en) | 2011-09-16 | 2014-07-15 | Micron Technology, Inc. | Select devices for memory cell applications |
US9142767B2 (en) | 2011-09-16 | 2015-09-22 | Micron Technology, Inc. | Resistive memory cell including integrated select device and storage element |
US9299926B2 (en) * | 2012-02-17 | 2016-03-29 | Intermolecular, Inc. | Nonvolatile memory device using a tunnel oxide layer and oxygen blocking layer as a current limiter element |
CN109374644B (zh) * | 2018-11-09 | 2021-08-03 | 中国矿业大学 | 基于图像识别的隧道衬砌缺陷智能检测模拟实验装置 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7372065B2 (en) * | 2000-02-11 | 2008-05-13 | Axon Technologies Corporation | Programmable metallization cell structures including an oxide electrolyte, devices including the structure and method of forming same |
US6548841B2 (en) * | 2000-11-09 | 2003-04-15 | Texas Instruments Incorporated | Nanomechanical switches and circuits |
JP2003008004A (ja) * | 2001-06-22 | 2003-01-10 | Fujitsu Ltd | 半導体装置及びその製造方法 |
US6541792B1 (en) * | 2001-09-14 | 2003-04-01 | Hewlett-Packard Development Company, Llp | Memory device having dual tunnel junction memory cells |
DE10323414A1 (de) * | 2003-05-23 | 2004-12-23 | Infineon Technologies Ag | Festkörperelektrolytspeicherzelle |
US7166858B2 (en) | 2003-05-30 | 2007-01-23 | Texas Instruments Incorporated | Variable capacitor single-electron device |
US6844566B2 (en) | 2003-05-30 | 2005-01-18 | Texas Instruments Incorporated | Suspended gate single-electron device |
JP3824600B2 (ja) * | 2003-07-30 | 2006-09-20 | 株式会社東芝 | 磁気抵抗効果素子および磁気メモリ |
US7538338B2 (en) | 2004-09-03 | 2009-05-26 | Unity Semiconductor Corporation | Memory using variable tunnel barrier widths |
US20060171200A1 (en) | 2004-02-06 | 2006-08-03 | Unity Semiconductor Corporation | Memory using mixed valence conductive oxides |
JP2006286038A (ja) * | 2005-03-31 | 2006-10-19 | Toshiba Corp | 磁気ランダムアクセスメモリ及び磁気ランダムアクセスメモリの書き込み方法 |
JP2005333154A (ja) * | 2005-07-05 | 2005-12-02 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
US7741638B2 (en) * | 2005-11-23 | 2010-06-22 | Hewlett-Packard Development Company, L.P. | Control layer for a nanoscale electronic switching device |
US8058643B2 (en) * | 2006-09-29 | 2011-11-15 | The Board Of Trustees Of The Leland Stanford Junior University | Electrochemical memory with internal boundary |
US8766224B2 (en) * | 2006-10-03 | 2014-07-01 | Hewlett-Packard Development Company, L.P. | Electrically actuated switch |
US7379364B2 (en) | 2006-10-19 | 2008-05-27 | Unity Semiconductor Corporation | Sensing a signal in a two-terminal memory array having leakage current |
US8421048B2 (en) * | 2009-07-13 | 2013-04-16 | Seagate Technology Llc | Non-volatile memory with active ionic interface region |
US8445979B2 (en) * | 2009-09-11 | 2013-05-21 | Samsung Electronics Co., Ltd. | Magnetic memory devices including magnetic layers separated by tunnel barriers |
-
2008
- 2008-05-17 DE DE102008024078A patent/DE102008024078A1/de not_active Withdrawn
-
2009
- 2009-04-17 CN CN2009801178456A patent/CN102037517A/zh not_active Withdrawn
- 2009-04-17 EP EP09749478A patent/EP2279511A1/de not_active Withdrawn
- 2009-04-17 US US12/736,710 patent/US8537590B2/en not_active Expired - Fee Related
- 2009-04-17 WO PCT/DE2009/000525 patent/WO2009140936A1/de active Application Filing
- 2009-04-17 JP JP2011508792A patent/JP2011523204A/ja not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2011523204A5 (ja) | ||
US7902579B2 (en) | Magnetic memory devices using magnetic domain dragging | |
TW587347B (en) | Multiple data state memory cell | |
JP6552614B2 (ja) | メモリセル適用のための選択デバイス | |
SE0600305L (sv) | Multipla magnetoresistansanordningar baserade på metalldopad magnesiumoxid | |
CN102282624B (zh) | 跑道型存储器件 | |
DE602005004831D1 (de) | Magnetische Multibit-Speicherzellenvorrichtung mit wahlfreiem Zugriff | |
WO2012036734A3 (en) | Spin torque transfer memory cell structures and methods | |
EP1895540A4 (en) | NON-VOLATILE SEMICONDUCTOR MEMORY BLOCK AND WRITING PROCESS THEREFOR | |
TW200617968A (en) | Accessing phase change memories | |
KR20100047329A (ko) | 고체 메모리 | |
GB2484845B (en) | Array architecture and operation for magnetic racetrack memory | |
JP2012256408A5 (ja) | 半導体記憶装置 | |
WO2012109094A3 (en) | Magnetic random access memory devices configured for self-referenced read operation | |
JP2011151085A5 (ja) | ||
JP2007184591A5 (ja) | ||
JP2015520909A5 (ja) | ||
KR20150144810A (ko) | 상 변화 메모리 및 스위치(pcms) 메모리 디바이스에서의 드리프트 관리 | |
WO2012036728A3 (en) | Spin torque transfer memory cell structures and methods | |
SG151210A1 (en) | Magnetoresistive sensor memory with multiferroic material | |
JP2012533194A5 (ja) | ||
WO2011090878A3 (en) | Charge storage nodes with conductive nanodots | |
Atwood et al. | Current status of chalcogenide phase change memory | |
WO2014137943A3 (en) | Programmable impedance memory elements and corresponding methods | |
CN105304812A (zh) | 相变自旋非易失存储单元 |