CN102037517A - 具有隧道势垒的存储器以及用于写入和读取该存储器中的信息的方法 - Google Patents

具有隧道势垒的存储器以及用于写入和读取该存储器中的信息的方法 Download PDF

Info

Publication number
CN102037517A
CN102037517A CN2009801178456A CN200980117845A CN102037517A CN 102037517 A CN102037517 A CN 102037517A CN 2009801178456 A CN2009801178456 A CN 2009801178456A CN 200980117845 A CN200980117845 A CN 200980117845A CN 102037517 A CN102037517 A CN 102037517A
Authority
CN
China
Prior art keywords
tunnel barrier
storer
tunnel
storage material
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN2009801178456A
Other languages
English (en)
Inventor
H.科尔斯泰特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Forschungszentrum Juelich GmbH
Original Assignee
Forschungszentrum Juelich GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Forschungszentrum Juelich GmbH filed Critical Forschungszentrum Juelich GmbH
Publication of CN102037517A publication Critical patent/CN102037517A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0011—RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C23/00—Digital stores characterised by movement of mechanical parts to effect storage, e.g. using balls; Storage elements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/11—Metal ion trapping, i.e. using memory material including cavities, pores or spaces in form of tunnels or channels wherein metal ions can be trapped but do not react and form an electro-deposit creating filaments or dendrites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/54—Structure including a tunneling barrier layer, the memory effect implying the modification of tunnel barrier conductivity

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供一种包括隧道势垒的电阻式存储器。隧道势垒与具有能够通过写信号被改变的存储器特性的存储器材料接触。存储器特性的改变由于隧道电阻与隧道势垒的参数的指数关系而给隧道电阻造成强烈渗透，由此可以读取存储在该存储器材料中的信息。适于作为存储器层的例如是固体电解质(离子导体)，其离子可以通过写信号相对于与隧道势垒之间的界面运动。但是该存储器层例如也可以是另一隧道势垒，其隧道电阻可以通过写信号例如通过移动存在于该隧道势垒中的金属层而被改变。本发明还提供一种用于存储和读取该存储器中的信息的方法。

Description

具有隧道势垒的存储器以及用于写入和读取该存储器中的信息的方法
技术领域
本发明涉及一种存储器以及一种用于写入和读取存储器中的信息的方法。
背景技术
常规的动态工作存储器（DRAM）的小型化遇到了极限。信息以电荷形式被存储，这些电荷随着存储器单元的尺寸的减小而变得越来越小。如果1位由大约100－1000个以下的基本电荷来表示，则在技术上不再能够可靠地区分0与1这两个状态。
因此，当前对电阻性存储器（RRAM）进行研究，其中信息通过存储器材料的电阻改变被写入到电阻性存储器中。该存储器有望获得比DRAM明显更高的数据密度，并且提供还代替大容量存储器的通用存储器的前景，因为该存储器原则上也可以被构造成非易失性的。杂志Nature Materials（卷6，第12期（2008））给出关于该研究的当前状态的概况。
不利的是，迄今为止公知的电阻性存储器在其电阻值方面严重地发散，并且其制造仅能困难地再现。因此，尽管该技术从20世纪60年代起就已经被公知和讨论，但是该技术迄今为止仍然不能被商业化。
发明内容
因此，本发明的任务是提供一种电阻性存储器，其中电阻值较小程度地发散，并且该电阻性存储器的制造比根据现有技术的电阻性存储器更具可再现性。
根据本发明，该任务通过根据独立权利要求的存储器以及根据并列独立权利要求的方法来解决。其它的有利扩展方案分别从对其进行引用的从属权利要求中得出。
在本发明的范围内已开发出一种用于信息的存储器。该存储器包括隧道势垒和用于引导电流通过该隧道势垒的电接触装置。
根据本发明，隧道势垒与具有存储器特性的存储器材料接触。该存储器特性可以由写信号来改变。由于与隧道势垒的接触，存储器特性的改变导致隧道电阻对于流经隧道势垒的电流的改变。
由存储器材料以改变其存储器特性的方式进行响应的写信号例如可以是所提供的电压或所提供的电流。但是该写信号例如也可以以通过用光、例如激光照射来进行光学激励的方式或者以温度提高的方式存在。
基于写信号的存储器特性的改变有利地为可逆的，从而该存储器可以用作工作存储器（RAM）或者大容量存储器。如果该改变是不可逆的，则该存储器可以用作只读存储器（ROM）、可一次性写入存储器（PROM）或者可编程逻辑阵列（PLA）。
术语“接触”不限于如下布置：在所述布置中，隧道势垒和存储器材料是彼此可区分的相互邻接的层。接触例如也可以在存储器材料以隧道势垒中的封入物的形式存在时存在。
已经认识到，本发明存储器与根据现有技术的电阻式存储器相比更具可再现性，并且可以利用电阻值的更小的相对发散来制造。
对此的解释是，与根据现有技术的经典电阻式存储器不同，根据本发明利用量子力学的隧道电阻。该隧道电阻与隧道势垒的有效厚度、隧道势垒的界面处的电荷密度和能带结构、以及隧穿电子的有效质量成指数关系。已经认识到，通过存储器层的存储器特性的小的以及由此可以以明确定义的方式被实现的改变，可以在与经典的电阻式存储器中可能的动态范围相比大得多的动态范围内改变隧道电阻。由于该动态范围，制造过程中不可避免的波动被减弱成电阻值的与迄今为止根据现有技术所能实现的相对发散相比小得多的相对发散。因此，满足了对存储器提出的重要要求：所述存储器应当以由大量标称相同的存储器单元构成的阵列形式被使用。
首先，制造的可再现性通过如下方式被提高：不必对构造和可再现的制造已经在技术上经过优化的隧道势垒本身进行改变。例如可以用存储器材料占据市售的隧道势垒或者通过其它方式使市售的隧道势垒与该存储器材料接触，以便制造本发明存储器。
在本发明的特别有利的扩展方案中，存储器材料具有如下存储器特性：该存储器特性的改变导致隧道势垒中导带水平的改变。这例如可以利用如下的存储器材料来实现：在所述存储器材料中，离子的位置可以作为存储器特性通过施加作为写信号的电压（以及由此施加电场）来改变。在此，与隧道势垒中的离子相比，存储器材料中的离子将能够通过更小的电压从其晶格位置中移出。由于隧道电阻与处于存储器材料与隧道势垒之间的界面处的由离子造成的电荷密度和电场强度成指数关系，因此为了对隧道电阻造成大的改变，离子仅须运动非常短的路程（几纳米）；对此相对应地，存储器材料可以被构造成非常薄的层（0.5 nm至20 nm之间）。存储器材料可以有利地被构造成基质材料，由此离子可以在其中运动。
隧道势垒的与隧道电阻成指数关系的有效高度是隧道势垒与同其邻接的材料之间的逸出功的函数。该逸出功由隧道势垒与邻接的材料之间的费米能级差来确定。该差以及由此隧道电阻可以通过提供或去除隧道势垒与存储器材料之间的界面处的离子而被改变。对此，势垒高度被改变，并且因此隧道电流也被改变。隧道高度基本上由界面处的电子特性（能带结构）来确定。离子在界面处的存在或不存在与材料特性的改变以及由此与势垒高度的改变意义相同。通过在存储器材料的界面处提供离子，该存储器材料的能带结构局部地在该界面处被改变。隧道势垒和存储器材料的能带结构又局部地在该界面处彼此均衡。
与迄今为止为了将信息写入具有微米数量级厚度的电阻式存储器所需的电场相比，作为这样的在几纳米范围内的运动的推动力，微弱得多的电场就足够了，并且该写入可以由于短的路程而迅速完成。由于存储器材料中的离子可以以m/s数量级的速度运动，因此在10 ns或更短的时长内、优选地在5 ns或更短的时长内提供电场就已经有利地足够了。而常规的闪存或电阻式存储器中的写入需要μs至ms数量级的时间。
优选地，在存储器材料两端提供0.1V至3V之间的写电压就足够了。在写入到迄今为止的电阻式存储器中时，通常需要10V或更高的电压。此外通过所需的更小的写电压，可以改变离子沿着存储器材料与隧道势垒之间的整个界面的位置。
如果存储器材料被提供为使得所述改变是可逆的，则与根据现有技术的电阻式存储器相比可以实现显著更多的开关周期。在将信息写入到电阻式存储器中时所需的高的写电压导致，活性材料沿着几个沟道被电击穿，并且在此该活性材料特性被改变。在材料中的何处形成这些沟道是既不可预见也不可控制的。因此在擦除电阻式存储器时，这些改变不再能够被完全取消。材料不可逆地退化，这限制了可能的写周期的次数，并且使得针对逐渐失效的存储单元需要高成本的缺陷管理。
存储器材料有利地包括固体电解质（离子导体）。这是一种在相应的应用实例中存在的温度和电场情况下在固体中传导离子的材料。该离子传导性总是与固体内的质量传输相联系。
不仅每种材料的离子传导性、而且隧道势垒的物理特性也是与温度有关的，但是其中离子传导性的温度相关性通常占优势。对技术人员提出的任务是，针对预先给定的使用温度实现存储器。因此，例如在太空中使用的情况下，温度非常低，而在电机或燃料电池中或电机或燃料电池上使用的情况下，温度非常高。由于由不同材料构成的隧道势垒的温度特性以及离子导体的温度特性都被充分地研究和记录，因此可以对在所期望的使用温度下能够运行的隧道势垒和离子导体的组合进行预选。利用隧道势垒和离子导体必需彼此兼容这一附加的边界条件，针对具体的应用实例而言仅仅还剩下几个可能的组合，这些组合可以由技术人员在合理数目的试验中进行测试。在此，运行能力将不是是-否特性，而是程度特性，使得技术人员可以将对失败的分析用作为用于实现成功的附加辅助手段。
针对室温下的使用，例如可以将诸如Ag2S、AgS、Ag2O、Ag2Se、Ag、GeSbSe、CuO2或Pb4Cu17Cl13的材料用作固体电解质。这些材料与例如由SiO2、GaN、Al2O3、MgO、SrTiO3和Si3N4构成的常见隧道势垒兼容。应当特别强调的是Ag2O与Si3N4以及AgGeSbSe与Si3N4或SiO2的特别好的兼容性。
存储器材料到隧道势垒以及到电接触装置的界面有利地为惰性的。也就是说，没有离子穿过所述界面，并且不发生存储器材料与邻接材料的化学反应。这样的惰性界面例如可以通过由隧道势垒和存储器材料构成的材料组合来实现，其中隧道势垒基本上不具有对于存储器材料中的离子来说不能到达的缺陷。例如，所述材料可以被彼此协调为使得隧道势垒中的缺陷比存储器材料中的离子半径更小。但是所述界面也可以通过其它方式被构造成对于存储器材料中的离子的扩散势垒和/或迁移势垒。电位比和缺陷密度应当被提供为使得离子既不能由于热效应也不能由于电场而侵入到隧道势垒中。
隧道势垒有利地包括非晶材料。在非晶材料中，缺陷仅仅局部地产生影响；由于不存在有规律的晶格，因此对于离子而言不存在沿着晶格轴的移动性。因此，来自存储器材料的离子如果有的话也仅能困难地从非晶材料中侵入隧道势垒中。
不含氧的氮化物或其它化合物是化学上非常稳定的，并且因此良好地适合作为与许多离子导体兼容的隧道势垒的材料。
在本发明的另一特别有利的扩展方案中，存储器材料包括另一隧道势垒，该隧道势垒的隧道电阻可以作为存储器特性通过写信号而被改变。这例如可以通过该另一隧道势垒中的能够通过写信号被移动的金属层来实现。已经认识到，通过写信号促成的所述存储器特性的改变也对隧道电阻具有指数性的影响：例如如果两个隧道势垒彼此邻接并且因此形成大的隧道势垒，则可通过作为写信号的电场被移动的金属层确定该总势垒到两个部分势垒的空间分割。由于隧道电阻与有效的势垒厚度成指数关系，因此隧道电阻在总势垒被金属层恰好分成两半时最小。而当金属层与电接触装置邻接并且因此每个隧穿电子都必需穿过作为一体的总势垒的长度，则隧道电阻升高若干数量级。在这两种极端情况之间存在的情况是，金属层仅仅移动几纳米，其中利用与迄今为止的电阻式存储器所使用的写电场相比，微弱的电场就已经可以快速和可逆地进行所述移动。隧道势垒通常厚度在0.2 nm至10 nm之间。
存储器材料的存储器特性应当被提供为使得该存储器特性在去掉写信号以后仍然保持至少100 ns稳定。为了该存储器能够与当今的动态RAM（DRAM）类似地被用作有规律地被更新的易失性存储器，该时间已经足够。DRAM通常以1 ms的间隔被更新。如果存储器特性在较长的时间（5000小时，优选50000小时）内稳定，则该存储器也可以用作非易失性存储器。那样的话，该存储器可以充当通用存储器，该通用存储器可以代替迄今为止的工作存储器以及迄今为止的大容量存储器。
存储器材料有利地具有双稳态或多稳态的存储器特性。也就是说，存储器材料的存储器特性可以采取两个或多个可能的离散状态之一。利用双稳态存储器特性，可以存储两个二进制逻辑状态0和1。可能的状态越多，则每存储器单元的信息密度就越大。因此，在8＝23个可能状态的情况下，就已经可以在一个存储器单元中存储3个位。但是状态数目越大，则相邻状态之间的能量间隔就越小。因此，由于存储器的老化或者由于环形影响，从一个状态“翻转”到相邻状态的风险升高。
但是不是对于所有的应用都需要存储器特性是双稳态或多稳态的。如果存储器特性可以作为写信号强度的函数连续改变，则例如由此可以将用于继续处理的测量值暂存在模拟电路中，而不会由于在模数转换器中的离散化而出现信息损失。
在本发明的范围内，已经开发出用于将信息存储在具有隧道势垒的存储器中以及用于读取所存储的信息的方法。该方法的特征在于，为了存储信息，隧道势垒中的导带边缘的水平和/或隧道势垒到多个部分势垒的空间分割被改变。为了读取信息，对作为穿过隧道势垒的隧穿概率的度量的测量参数、例如隧道电流进行测量。
已经认识到，在改变导带边缘的水平时以及在改变隧道势垒到多个部分势垒的空间分割时，由承载信息的写信号促成的小的干预对隧道电阻造成大的渗透，因为该干预与有效的势垒厚度以及与导带边缘的水平成指数关系。这些小的干预可以以适当定量的方式进行。此外更简单的是，无残留地再次消除由小的干预造成的改变并且因此不断地存储新的信息。对隧道电阻的大的渗透并且由此对所测量的隧穿概率的大的渗透又导致在读取信息时的非常好的信噪比。尤其是与通过信息存储造成的大的隧穿概率的改变相比，多个标称相同的存储器单元之间的由制造造成的差异仍然只起到微弱的影响，使得在由许多存储器单元构成的阵列中，可以将一定公差范围内的单元视为等同的。
隧道势垒中的导带边缘的水平有利地通过改变在隧道势垒的边界处所提供的电场来改变。该电场例如可以是离子场，这些离子被提供在隧道势垒的界面处或者被从隧道势垒撤回。在此，离子例如可以被束缚在与隧道势垒邻接的存储器层中，使得这些离子在施加相反的写信号时才再次离开其在存储信息时所占据的位置。
在本发明的特别有利的扩展方案中，存储器被实施为利用写电流来存储信息以及利用读电流来读取信息，其中写电流大于读电流。那样的话，可以利用相同的控制电路来进行存储以及读取，其中仅须在一个位置处改变电流。
具体实施方式
下面根据附图具体阐述本发明的主题，但是本发明的主题不受这些附图限制。
图1示出本发明存储器的实施方式的示例性构造。该存储器具有隧道势垒1以及作为接触装置以引导电流通过隧道势垒1的金属电极（2a，2b）。隧道势垒1与存储器材料3接触。该存储器材料3是电化学活性层，在该层中离子的位置可以通过施加在金属电极（2a，2b）之间的作为写信号的电压而被改变。存储器材料3到隧道势垒1的界面4a以及存储器材料3到金属电极2b的界面4b被构造成离子不能穿透的扩散停止部或迁移停止部。
图2示出本发明存储器的经过修改的实施方式的示例性构造。在此，存储器材料3是第二隧道势垒，其中金属层3a被嵌入到该隧道势垒中。该金属层3a可以作为整体通过施加在金属电极（2a，2b）之间的作为写信号的电压而向隧道势垒1的方向或向金属电极2b的方向运动。隧道势垒1和存储器材料3一起构成单个隧道势垒，该单个隧道势垒由两个被金属层3a彼此隔开的部分势垒构成：第一部分势垒从金属电极2a延伸到金属层3a，第二部分势垒从金属层3a延伸到金属电极2b。由于每个部分势垒的隧道电阻与其长度成指数关系，因此两个部分势垒的串联的总电阻在金属层3a位于存储器材料3与隧道势垒1之间的界面处时最小。而当金属层3a位于存储器材料3与金属电极2b之间的界面处时，该总电阻最大。
本发明存储器的多个单元可以有利地被布置成“交叉阵列（cross－bar array）”，以便存储更大量的信息。这样的阵列由并行的字线（word line）的布置构成，这些字线通常被布置在衬底上。在字线上优选以有规律的间隔施加本发明存储器的单元。在存储器单元上又施加有位线（bit line），这些位线与字线垂直并且将存储器单元彼此连接。在给定的字线与给定的位线之间现在存在恰好一个存储器单元。通过在该字线与该位线之间施加写电压，可以将信息写入该存储器单元。通过查询该字线与该位线之间的电阻，可以从该存储器单元中读取信息。

Claims (13)

1. 一种用于信息的存储器，所述存储器包括隧道势垒和用于引导电流通过隧道势垒的电接触装置，
其特征在于，
隧道势垒与具有存储器特性的存储器材料接触，所述存储器特性能够通过写信号被改变，其中存储器特性的改变导致隧道电阻对于流经隧道势垒的电流的改变。
2. 根据权利要求1所述的存储器，
其特征在于，
存储器材料具有如下存储器特性：所述存储器特性的改变导致隧道势垒中的导带水平的改变。
3. 根据权利要求2所述的存储器，
其特征在于，
在存储器材料中，离子的位置能够作为存储器特性通过写信号被改变。
4. 根据权利要求3所述的存储器，
其特征在于，
存储器材料包括固体电解质。
5. 根据权利要求1至4之一所述的存储器，
其特征在于，
存储器材料到隧道势垒以及到电接触装置的界面为惰性的。
6. 根据权利要求1至5之一所述的存储器，
其特征在于，
隧道势垒包括非晶材料。
7. 根据权利要求1所述的存储器，
其特征在于，
存储器材料包括另一隧道势垒，所述另一隧道势垒的隧道电阻能够作为存储器特性通过写信号而被改变。
8. 根据权利要求7所述的存储器，其特征在于所述另一隧道势垒中的能够通过写信号被移动的金属层。
9. 根据权利要求1至8之一所述的存储器，
其特征在于，
存储器材料的存储器特性被提供为使得在去掉写信号之后所述存储器特性仍然保持至少100 ns稳定。
10. 根据权利要求1至9之一所述的存储器，
其特征在于，
存储器材料具有双稳态或多稳态的存储器特性。
11. 一种用于将信息存储在包括隧道势垒的存储器中以及用于读取所存储的信息的方法，
其特征在于，
为了存储信息，隧道势垒中的导带边缘的水平和/或隧道势垒到多个部分势垒的空间分割被改变，以及为了读取信息，对作为穿过隧道势垒的隧穿概率的度量的测量参数进行测量。
12. 根据权利要求11所述的方法，
其特征在于，
隧道势垒中的导带边缘的水平通过改变在隧道势垒的边界处所提供的电场来改变。
13. 根据权利要求11至12之一所述的方法，
其特征在于，
存储器被实施为利用写电流来存储信息并且利用读电流来读取信息，其中所述写电流大于所述读电流。
CN2009801178456A 2008-05-17 2009-04-17 具有隧道势垒的存储器以及用于写入和读取该存储器中的信息的方法 Withdrawn CN102037517A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102008024078A DE102008024078A1 (de) 2008-05-17 2008-05-17 Speicher sowie Verfahren zum Schreiben und Auslesen von Information in einem Speicher
DE102008024078.8 2008-05-17
PCT/DE2009/000525 WO2009140936A1 (de) 2008-05-17 2009-04-17 Speicher mit tunnelbarriere sowie verfahren zum schreiben und auslesen von information in diesem speicher

Publications (1)

Publication Number Publication Date
CN102037517A true CN102037517A (zh) 2011-04-27

Family

ID=40869503

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801178456A Withdrawn CN102037517A (zh) 2008-05-17 2009-04-17 具有隧道势垒的存储器以及用于写入和读取该存储器中的信息的方法

Country Status (6)

Country Link
US (1) US8537590B2 (zh)
EP (1) EP2279511A1 (zh)
JP (1) JP2011523204A (zh)
CN (1) CN102037517A (zh)
DE (1) DE102008024078A1 (zh)
WO (1) WO2009140936A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109374644A (zh) * 2018-11-09 2019-02-22 中国矿业大学 基于图像识别的隧道衬砌缺陷智能检测模拟实验装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8421048B2 (en) * 2009-07-13 2013-04-16 Seagate Technology Llc Non-volatile memory with active ionic interface region
US9142767B2 (en) 2011-09-16 2015-09-22 Micron Technology, Inc. Resistive memory cell including integrated select device and storage element
US8780607B2 (en) 2011-09-16 2014-07-15 Micron Technology, Inc. Select devices for memory cell applications
US9349445B2 (en) 2011-09-16 2016-05-24 Micron Technology, Inc. Select devices for memory cell applications
US9299926B2 (en) * 2012-02-17 2016-03-29 Intermolecular, Inc. Nonvolatile memory device using a tunnel oxide layer and oxygen blocking layer as a current limiter element

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020153583A1 (en) * 2000-11-09 2002-10-24 Frazier Gary A. Nanomechanical switches and circuits
WO2006029228A2 (en) * 2004-09-03 2006-03-16 Unity Semiconductor Corporation Memory using mixed valence conductive oxides
CN101057298A (zh) * 2004-09-03 2007-10-17 统一半导体公司 使用混合价导电氧化物的存储器
US20080094876A1 (en) * 2006-10-19 2008-04-24 Chang Hua Siau Sensing a signal in a two-terminal memory array having leakage current

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7372065B2 (en) * 2000-02-11 2008-05-13 Axon Technologies Corporation Programmable metallization cell structures including an oxide electrolyte, devices including the structure and method of forming same
JP2003008004A (ja) * 2001-06-22 2003-01-10 Fujitsu Ltd 半導体装置及びその製造方法
US6541792B1 (en) 2001-09-14 2003-04-01 Hewlett-Packard Development Company, Llp Memory device having dual tunnel junction memory cells
DE10323414A1 (de) * 2003-05-23 2004-12-23 Infineon Technologies Ag Festkörperelektrolytspeicherzelle
US7166858B2 (en) * 2003-05-30 2007-01-23 Texas Instruments Incorporated Variable capacitor single-electron device
US6844566B2 (en) * 2003-05-30 2005-01-18 Texas Instruments Incorporated Suspended gate single-electron device
JP3824600B2 (ja) * 2003-07-30 2006-09-20 株式会社東芝 磁気抵抗効果素子および磁気メモリ
JP2006286038A (ja) * 2005-03-31 2006-10-19 Toshiba Corp 磁気ランダムアクセスメモリ及び磁気ランダムアクセスメモリの書き込み方法
JP2005333154A (ja) * 2005-07-05 2005-12-02 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US7741638B2 (en) * 2005-11-23 2010-06-22 Hewlett-Packard Development Company, L.P. Control layer for a nanoscale electronic switching device
US8058643B2 (en) * 2006-09-29 2011-11-15 The Board Of Trustees Of The Leland Stanford Junior University Electrochemical memory with internal boundary
US8766224B2 (en) * 2006-10-03 2014-07-01 Hewlett-Packard Development Company, L.P. Electrically actuated switch
US8421048B2 (en) * 2009-07-13 2013-04-16 Seagate Technology Llc Non-volatile memory with active ionic interface region
US8445979B2 (en) * 2009-09-11 2013-05-21 Samsung Electronics Co., Ltd. Magnetic memory devices including magnetic layers separated by tunnel barriers

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020153583A1 (en) * 2000-11-09 2002-10-24 Frazier Gary A. Nanomechanical switches and circuits
WO2006029228A2 (en) * 2004-09-03 2006-03-16 Unity Semiconductor Corporation Memory using mixed valence conductive oxides
CN101057298A (zh) * 2004-09-03 2007-10-17 统一半导体公司 使用混合价导电氧化物的存储器
US20080094876A1 (en) * 2006-10-19 2008-04-24 Chang Hua Siau Sensing a signal in a two-terminal memory array having leakage current

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109374644A (zh) * 2018-11-09 2019-02-22 中国矿业大学 基于图像识别的隧道衬砌缺陷智能检测模拟实验装置
CN109374644B (zh) * 2018-11-09 2021-08-03 中国矿业大学 基于图像识别的隧道衬砌缺陷智能检测模拟实验装置

Also Published As

Publication number Publication date
DE102008024078A1 (de) 2009-12-17
US8537590B2 (en) 2013-09-17
US20110051494A1 (en) 2011-03-03
WO2009140936A1 (de) 2009-11-26
EP2279511A1 (de) 2011-02-02
JP2011523204A (ja) 2011-08-04

Similar Documents

Publication Publication Date Title
JP5050813B2 (ja) メモリセル
CN1983443B (zh) 存储装置和半导体装置
US7372065B2 (en) Programmable metallization cell structures including an oxide electrolyte, devices including the structure and method of forming same
Villena et al. SIM^ 2 RRAM SIM 2 RRAM: a physical model for RRAM devices simulation
US7728322B2 (en) Programmable metallization cell structures including an oxide electrolyte, devices including the structure and method of forming same
CN1790719B (zh) 包括一电阻器和一晶体管的非易失存储器件
CN100511683C (zh) 混合多位型非易失性存储器件及其操作方法
JP5123488B2 (ja) 直列連結構造の抵抗ノードを有するメモリ素子
CN102037517A (zh) 具有隧道势垒的存储器以及用于写入和读取该存储器中的信息的方法
US7724562B2 (en) Electrochemical memory with heater
US20140293678A1 (en) Volatile/Non-Volatile Floating Electrode Logic/Memory Cell
Chen et al. A Parallel Circuit Model for Multi‐State Resistive‐Switching Random Access Memory
JP4854729B2 (ja) 追記型メモリ
Mickel et al. Memristive switching: physical mechanisms and applications
Robayo et al. Endurance statistical behavior of resistive memories based on experimental and theoretical investigation
CN101026177B (zh) 非易失性存储器件及其操作方法
US10672604B2 (en) Metal oxide-resistive memory using two-dimensional edge electrodes
Liehr et al. Failure Analysis of 65nm CMOS Integrated Nanoscale ReRAM Devices on a 300mm Wafer Platform
KR101034975B1 (ko) Ｐｒａｍ 물질층을 삽입층으로 갖는 ｒｒａｍ 셀 및 이를 이용한 ｒｒａｍ 어레이
CN103514948A (zh) 存储器件及存储设备
CN105980743B (zh) 用于读取电阻存储单元的方法以及用于执行的存储单元
US11711987B2 (en) Memory electrodes and formation thereof
EP4345818A1 (en) Devices and methods for operating a memristive element
Jameson et al. Conductive bridge random access memory (CBRAM) technology
US20220254413A1 (en) Method of programming nonvolatile memory device including reversible resistance device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C04 Withdrawal of patent application after publication (patent law 2001)
WW01 Invention patent application withdrawn after publication

Application publication date: 20110427