JP2011517213A - ハードウェアメモリーを低減するためにインターリーブされた形式でログ尤度比を記憶すること - Google Patents

ハードウェアメモリーを低減するためにインターリーブされた形式でログ尤度比を記憶すること Download PDF

Info

Publication number
JP2011517213A
JP2011517213A JP2011503061A JP2011503061A JP2011517213A JP 2011517213 A JP2011517213 A JP 2011517213A JP 2011503061 A JP2011503061 A JP 2011503061A JP 2011503061 A JP2011503061 A JP 2011503061A JP 2011517213 A JP2011517213 A JP 2011517213A
Authority
JP
Japan
Prior art keywords
llr
interleaved
memory
receiver
codeword
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011503061A
Other languages
English (en)
Other versions
JP5269978B2 (ja
Inventor
ラトナカル、ニランジャン・エヌ．
リウ、ジンギャン
スタンスキー、チャールズ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of JP2011517213A publication Critical patent/JP2011517213A/ja
Application granted granted Critical
Publication of JP5269978B2 publication Critical patent/JP5269978B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
    • H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
    • H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
    • H04L1/1829—Arrangements specially adapted for the receiver end
    • H04L1/1835—Buffer management
    • H04L1/1845—Combining techniques, e.g. code combining

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

ログ尤度比をインターリーブされた形式で記憶するための装置および方法であって、複数のインターリーブされた符号語を受信することと、複数のインターリーブされた符号語のために少なくとも1つのログ尤度比（LLR）を得ることと、少なくとも1つのLLRをメモリーに記憶することと、少なくとも1つのLLRがメモリーに記憶された後に、複数のインターリーブされた符号語を逆インターリーブすることと、および記憶された少なくとも1つのLLRを使用して、逆インターリーブされた符号語のビット決定を実行することとを具備する装置および方法。
【選択図】図7

Description

関連出願の参照
本件特許出願は、2008年3月31日に出願された「Storing LLRs in Interleaved Form to Reduce Hardware Memory」という名称の仮出願61/041,212に基づいて優先権を主張するものであって、当該仮出願は、本件出願の被譲渡人に譲渡され、参照によって本件明細書に明白に組み込まれている。
本件開示は、一般に、ワイヤレス通信システムにおける復号のための装置および方法に関係する。より詳細には、本件開示は、インターリーブされた形式でログ尤度比（LLR）情報を記憶することに関係する。
ワイヤレス通信システムは、音声、データなどのような様々なタイプの通信コンテンツを提供するために広く展開されている。これらのシステムは、利用可能なシステム資源（例えば、帯域幅および送信電力）を共有することによって複数のユーザとの通信をサポートすることができる多元接続システムであってよい。そのような多元接続システムの例には、符号分割多元接続（CDMA）システム、時分割多元接続（TDMA）システム、周波数分割多元接続（FDMA）システム、3GPP LTEシステム、および直交周波数分割多元接続（OFDMA）システムが含まれる。
一般に、ワイヤレス多元接続通信システムは、複数のワイヤレス端末のための通信を同時にサポートすることができる。各端末は、順方向リンクおよび逆方向リンク上の送信によって、1つまたは複数の基地局と通信する。順方向リンク（またはダウンリンク）とは、基地局から端末（例えば、移動局）への通信リンクをいい、逆方向リンク（またはアップリンク）とは、端末から基地局への通信リンクをいう。この通信リンクは、単一入力・単一出力（SISO）、複数入力・単一出力（MISO）、または複数入力・複数出力（MIMO）システムによって確立されることができる。
MIMOシステムは、データ送信のために複数（NT個）の送信アンテナと複数（NR個）の受信アンテナを使用する。NT個の送信アンテナとNR個の受信アンテナによって形成されるMIMOチャネルは、NS個の独立チャネルに分解されることができる。独立チャネルは、空間チャネルとも呼ばれる。ここで、NS≦min｛NT，NR｝である。NS個の独立チャネルの各々は、1次元に対応する。MIMOシステムは、複数の送信アンテナと複数の受信アンテナとによって生成される追加の次元が利用されると、改善されたパフォーマンス（例えば、より高いスループットおよびより高い信頼性）を提供することができる。例えば、MIMOシステムは、時分割二重（TDD）システムおよび周波数分割二重（FDD）システムをサポートすることができる。TDDシステムでは、順方向リンク送信と逆方向リンク送信が同じ周波数領域にあるので、相互性原理により逆方向リンクチャネルから順方向リンクチャネルを推定することが可能となる。このことによって、アクセスポイントは、アクセスポイントにおいて複数のアンテナが利用可能であるとき、順方向リンク上の送信ビームフォーミング利得を引き出すことができる。
ワイヤレス通信システムは、ワイヤレスリンク内のどこかで挿入される様々なチャネルの乱れおよび雑音障害を受けやすい。これらの不完全性は、受信機によって処理されるデータにおける誤りという結果となる。一般に、ワイヤレス通信システムに適用可能な誤り制御には大まかに２つのカテゴリーがある。これらは、誤り検出および誤り訂正である。自動再送要求（ARQ）のような誤り検出技術は、誤り検出の目的のために送信データフレームにいくつかの冗長なビットを典型的に追加する。誤りが検出されると、受信機は、典型的に、同じ送信データフレームの再送を要求する誤り検出メッセージを送信機に送り返す。これに対して、前方誤り訂正（FEC）のような誤り訂正技術は、誤り訂正の目的のために、構造化された方法で送信データフレームにより多くの冗長なビットを典型的に追加する。誤り訂正は、受信機が、フィードバックおよび再送なしで、受信した誤りの検出および訂正の両方を行うことを可能にする。チャネル誤り特性およびスループット対レイテンシー要求に応じて、誤り検出または誤り訂正が選好される。
ログ尤度比（LLR）情報をインターリーブされた形式で記憶するための装置および方法が開示される。本件開示の利点は、メモリー要求を低減することを含む。1つの態様にしたがって、ログ尤度比をインターリーブされた形式で記憶するための方法は、複数のインターリーブされた符号語を受信することと、前記複数のインターリーブされた符号語のために少なくとも1つのログ尤度比（LLR）を得ることと、前記少なくとも1つのLLRをメモリーに記憶することと、前記少なくとも1つのLLRが前記メモリーに記憶された後に、前記複数のインターリーブされた符号語を逆インターリーブすることと、および前記記憶された少なくとも1つのLLRを使用して、前記逆インターリーブされた符号語のビット決定を実行することとを具備する。
他の態様にしたがって、ログ尤度比（LLR）をインターリーブされた形式で記憶するための受信機は、複数のインターリーブされた符号語を受信するためのアンテナと、前記複数のインターリーブされた符号語のために少なくとも1つのログ尤度比（LLR）を得るための復調器と、前記少なくとも1つのLLRを記憶するためのメモリーと、前記少なくとも1つのLLRが前記メモリーに記憶された後に、前記複数のインターリーブされた符号語を逆インターリーブするための逆インターリーバーと、および前記記憶された少なくとも1つのLLRを使用して、前記逆インターリーブされた符号語のビット決定を実行するための復号器とを具備する。
他の態様にしたがって、ログ尤度比（LLR）をインターリーブされた形式で記憶するための装置は、複数のインターリーブされた符号語を受信するための手段と、前記複数のインターリーブされた符号語のために少なくとも1つのログ尤度比（LLR）を得るための手段と、前記少なくとも1つのLLRを記憶するための手段と、前記少なくとも1つのLLRが記憶された後に、前記複数のインターリーブされた符号語を逆インターリーブするための手段と、および前記記憶された少なくとも1つのLLRを使用して、前記逆インターリーブされた符号語のビット決定を実行するための手段とを具備する。
他の態様にしたがって、プログラムコードを内蔵するコンピュータ可読媒体であって、複数のインターリーブされた符号語を受信するためのプログラムコードと、前記複数のインターリーブされた符号語のために、少なくとも1つのログ尤度比（LLR）を得るためのプログラムコードと、前記少なくとも1つのLLRを記憶するためのプログラムコードと、前記少なくとも1つのLLRが記憶された後に、前記複数のインターリーブされた符号語を逆インターリーブするためのプログラムコードと、および前記記憶された少なくとも1つのLLRを使用して、前記逆インターリーブされた符号語のビット決定を実行するためのプログラムコードとを具備する。
以下の詳細な説明から、他の態様が当該技術分野の技術者に直ちに明白になることが理解される。ここにおいて、詳細な説明では、例示として様々な態様が図示および説明される。図面および詳細な説明は、本質的に例示とみなされるべきであって、制限的としてみなされるべきではない。
図1は、多元接続ワイヤレス通信システムの一例を例示しているブロック図である。 図2は、ワイヤレスMIMO通信システムの一例を例示しているブロック図である。 図3は、HARQ符号化のための送信データプロセッサーの一例を例示しているブロック図である。 図4は、HARQ符号化のための送信データプロセッサーのより詳細な一例を例示しているブロック図である。 図5は、ハイブリッドARQ動作の一例を例示している。 図6は、本件開示にしたがっている送信方式の一例を例示している。 図7は、インターリーブされた形式でログ尤度比（LLR）を記憶するためのフロー図の一例を例示している。 図8は、インターリーブされた形式でログ尤度比（LLR）を記憶するためのプロセスを実行するためのメモリーと通信状態にあるプロセッサーを具備するデバイスの一例を例示している。 図9は、インターリーブされた形式でログ尤度比（LLR）を記憶するために適しているデバイスの一例を例示している。
発明の詳細な説明
添付の図面と関連して以下で述べられる詳細な説明は、本件開示の様々な態様の説明として意図されており、本件開示が実施されることができる唯一の態様を表わすようには意図されていない。本件開示において説明される各態様は、本件開示の単なる事例または例示として提供されており、必ずしも他の態様よりも好ましいまたは有利であるものとして解釈されるべきではない。詳細な説明は、本件開示の完全な理解を提供する目的のために特定の詳細を含んでいる。しかしながら、本件開示がこれらの特定の詳細によらずに実施されることができることは、当業者にとって明白である。いくつかの例において、本件開示の概念が不明瞭なものとなることを防ぐために、周知の構造およびデバイスは、ブロック図の形式で図示されている。頭文字および他の記述的用語は、単に、便宣上および明確さのために使用されてもよく、本件開示の範囲を制限するようには意図されていない。
説明の簡略化の目的のために、本方法は、一連の行動として図示され、説明されているが、１つまたは複数の態様にしたがって、いくつかの行動は、本件明細書において図示されおよび説明される行動とは異なる順番および／または同時に生じてもよいので、本方法は、行動の順番によって限定されるものではないということが理解されおよび認識されるべきである。例えば、本件技術分野における当業者であれば、方法が状態図のように一連の相互関係のある状態またはイベントとして代替的に表わされることができるということを理解しおよび認識するであろう。さらに、１つまたは複数の態様にしたがって方法を実装するためにすべての例示される行動が必要とされるわけではない。
本件明細書記載の技術は、符号分割多元接続(CDMA)システム、時分割多元接続（TDMA）システム、周波数分割多元接続（FDMA）システム、直交FDMA（OFDMA）システム、単一搬送波FDMA（SC-FDMA）システムなどのような様々なワイヤレス通信について使用可能である。「システム」という語と「ネットワーク」という語は、しばしば互換的に使用される。CDMAシステムは、UTRA（Universal Terrestrial Radio Access）、cdma2000などのような無線技術を実装することができる。UTRAは、広帯域のCDMA（W-CDMA）およびLCR（Low Chip Rate）を含んでいる。cdma2000は、IS-2000、IS-95およびIS-856標準をカバーする。TDMAシステムは、GSM（登録商標）(Global System for Mobile Communications)のような無線技術を実装することができる。OFDMAシステムは、E-UTRA （Evolved UTRA）、IEEE 802.11、IEEE 802.16、 IEEE 802.20、フラッシュ-OFDM(flash-OFDM（商標登録）)などのような無線技術を実装することができる。UTRA、E-UTRAおよびGSMは、UMTS（Universal Mobile Telecommunication System）の一部である。LTE（Long Term Evolution）は、E-UTRAを使用するUMTSの近刊のリリースである。UTRA、E-UTRA、GSM、UMTS および LTEは、3GPP（3rd Generation Partnership Project）という名の組織からの文献に記述されている。cdma2000は、3GPP2（3rd Generation Partnership Project 2）という名の組織からの文献に記述されている。これらの様々な無線技術および標準は、本件技術分野において知られている。
追加的に、単一搬送波変調と周波数ドメイン・イコライゼーションとを利用する単一搬送周波数分割多元接続（SC-FDMA）は、他のワイヤレス通信技術である。SC-FDMAシステムは、OFDMAシステムの場合と同様のパフォーマンスおよび同じ全体的複雑性を有してもよい。SC-FDMA信号は、その固有の単一搬送波構造のゆえに、ピーク対平均電力比（PAPR）が相対的に低い。SC-FDMAは、特に、相対的に低いPAPRが送信電力の効率性という点でモバイル端末に利益を与えるアップリンク通信に関して、大きな注目を集めてきた。SC-FDMA技術を使用することは、3GPP LTE（Long Term Evolution）、またはE-UTRA（Evolved UTRA）におけるアップリンク多元接続方式について現在取り組んでいる仮定である。上記のすべてのワイヤレス通信技術および規格は、本件明細書において説明されるデータ中心の多重化アルゴリズムにより使用されてもよい。
図1は、多元接続ワイヤレス通信システムの一例を例示するブロック図である。図1において図示されているように、アクセスポイント100（AP）は、複数のアンテナグループを含んでおり、１つのグループは、104および106を含み、他の１つのグループは、108および110を含み、さらに別の１つのグループは、112および114を含んでいる。図1では各アンテナグループについて2つのアンテナしか示されていないが、各グループについてそれより多い数のアンテナまたはそれより少ない数のアンテナが利用されてもよい。アクセス端末116（AT）は、アンテナ112および114と通信可能な状態にあり、そこではアンテナ112および114は、順方向リンク120上においてアクセス端末116へ情報を送信し、逆方向リンク118上においてアクセス端末116から情報を受信する。アクセス端末122は、アンテナ106および108と通信可能な状態にあり、そこではアンテナ106および108は、順方向リンク126上においてアクセス端末122へ情報を送信し、逆方向リンク124上においてアクセス端末122から情報を受信する。FDDシステムでは、通信リンク118、120、124および126は、異なる通信周波数を使用することができる。例えば、順方向リンク120は、逆方向リンク118によって使用される周波数とは異なる周波数を使用することができる。各々のアンテナグループおよび／またはそのグループのアンテナが通信をするよう設計されているエリアは、ときにアクセスポイントのセクターと呼ばれる。１つの例において、各々のアンテナグループは、アクセスポイント100によってカバーされるエリアのセクターのアクセス端末と通信をするように設計されている。
順方向リンク120および126上の通信において、アクセスポイント100の送信アンテナは、異なるアクセス端末116および124のための順方向リンクのSN比を改善するためにビームフォーミングを利用する。また、カバレッジエリア全体にわたってランダムに散在させられているアクセス端末への送信のためにビームフォーミングを使用するアクセスポイントは、すべてのアクセス端末への送信を1つのアンテナによって行うアクセスポイントに比べて、近隣セル内のアクセス端末との間に生じる干渉が少ない。アクセスポイントは、固定局であってもよい。アクセスポイントはまた、アクセスノード、基地局、ノードＢまたは当業者に知られている同様のいくつかの他の用語で呼ばれてもよい。アクセス端末はまた、モバイル局、ユーザ設備（UE）、ワイヤレス通信デバイス、または当業者に知られている同様のいくつかの他の用語で呼ばれてもよい。
図2は、ワイヤレスMIMO通信システムの一例を例示しているブロック図である。図2は、MIMOシステム200における送信機システム210（アクセスポイントとしても知られている）および受信機システム250（アクセス端末としても知られている）を図示している。送信機システム210において、いくつかのデータシステムのためのトラフィックデータは、データソース212から送信（TX）データプロセッサー214に提供される。１つの例において、各データストリームは、それぞれの送信アンテナ上で送信される。TXデータプロセッサー214は、符号化されたデータを提供するために、各データストリームについて選択された特定の符号化方式に基づいて各データストリームのためのトラフィックデータをフォーマット化、符号化、およびインターリーブする。
各データストリームのための符号化データは、OFDM技術を使用して、パイロットデータで多重化されることができる。パイロットデータは、典型的に、既知の方法で処理される既知のデータパターンであって、チャネル応答を推定するために受信機システムにおいて使用されることができる。各データストリームのための多重化されたパイロットおよび符号化データは、次に、変調シンボルを提供するために、各データストリームのために選択されている特定の変調方式（例えばBPSK, QSPK, M-PSK, または M-QAM）に基づいて変調（すなわちシンボルマップ）される。各データストリームのためのデータレート、符号化および変調は、プロセッサー230によって実行される命令によって決定されることができる。
すべてのデータストリームのための変調シンボルは、次に、TX MIMOプロセッサー220に提供され、プロセッサー220は、変調シンボルをさらに処理する（例えばOFDMのために）ことができる。TX MIMOプロセッサー220は、次に、NT個の変調シンボルストリームをNT個の送信機（TMTR）222aないし222tに提供する。１つの例において、TX MIMOプロセッサー220は、データストリームのシンボルとそのシンボルの送信元アンテナとに対して、ビームフォーミング重みを適用する。送信機222aないし222tの各々は、1つまたは複数のアナログ信号を提供するためにそれぞれのシンボルストリームを受信および処理し、MIMOチャネル上での送信にふさわしい変調信号を提供するためにそのアナログ信号をさらに調整（例えば、増幅、フィルタリング、アップコンバート）する。送信機222aないし222tからのNT個の変調信号は、次に、NT個のアンテナ224aないし224tからそれぞれ送信される。
受信機システム250において、送信された変調信号は、NR個のアンテナ252aないし252rによって受信され、各アンテナ252aないし252rから受信された信号は、それぞれの受信機（RCVR）254aないし254rに提供される。各受信機254aないし254rは、サンプルを提供するためにそれぞれの受信信号を調整（例えば、フィルタリング、増幅、ダウンコンバート）し、調整された信号をデジタル化し、および対応する「受信された」シンボルストリームを提供するために、そのサンプルをさらに処理する。
RXデータプロセッサー260は、次に、NT個の「検出された」シンボルストリームを提供するために、特別の受信機処理技術に基づいて、NR個の受信機254aないし254rからNR個の受信シンボルストリームを受信および処理する。RXデータプロセッサー260は、次に、データストリームのためのトラフィックデータを復元するために、各検出シンボルストリームを復調し、デインターリーブし、および復号する。RXデータプロセッサー260による処理は、送信機システム210においてTXMIMOプロセッサー220およびTXデータプロセッサー214によって行なわれる処理と相補的である。プロセッサー270は、どのプリコーディング・マトリックスを使用するかを周期的に決定する（下記で論じる）。プロセッサー270は、マトリックス・インデックス部分およびランク値部分を具備する逆方向リンクメッセージを公式化する。
逆方向リンクメッセージは、通信リンクおよび／または受信データストリームに関する様々なタイプの情報を含むことができる。逆方向リンクメッセージは、次に、TXデータプロセッサー238によって処理される。プロセッサー238はまた、データソース236から多数のデータストリームのためのトラヒックデータを受信する。このトラヒックデータは、変調器280によって変調され、送信機254aないし254rによって調整され、そして送信機システム210に戻される。
送信機システム210において、受信機システム250によって送信された逆方向リンクメッセージが抽出するために、受信機システム250からの変調信号は、アンテナ224aないし224tによって受信され、受信機222aないし222tによって調整され、復調器240によって復調され、RXデータプロセッサー242によって処理される。プロセッサー230は、次に、ビームフォーミング重みを決定するためにどのプリコーディング・マトリックスを使用すべきかを決定し、次に、前記抽出されたメッセージを処理する。当業者であるならば、送受信機222aないし222tは、順方向リンクにおいて送信機と呼ばれ、逆方向リンクにおいて受信機と呼ばれることを理解するだろう。同様に、当業者であるならば、送信機254aないし254rは、順方向リンクにおいて受信機と呼ばれ、逆方向リンクにおいて送信機と呼ばれることを理解するだろう。
上で述べたように、チャネル誤り特性およびスループット対レイテンシー要求に応じて、誤り検出または誤り訂正が選好される。ハイブリッドARQ（HARQ）は、誤り検出および誤り訂正の両方の技術の利点を達成することを企図して誤り検出および誤り訂正の両方の特徴を結合する、第３の誤り制御カテゴリーである。HARQの１つの例において、送信データフレームの第１の送信は、誤り検出ビットのみを含んでいてもよい。受信機が、データフレームが誤りなしで受信されたと決定したら、メッセージは、肯定応答され、再送は要求されない。しかしながら、受信機が、誤り検出ビットを使用して、データフレームが誤って受信されたと決定したら、誤り検出メッセージが送信機に逆送される。送信機は、追加の誤り訂正ビットといっしょに送信データフレームの第２の送信を送る。次に、受信機が、追加の誤り訂正ビットの能力を超えて、データフレームが再び誤って受信されたと決定したら、他の誤り検出メッセージが送信機に逆送される。送信機は、誤り訂正ビットの別のセットといっしょに送信データフレームの第３の送信を送る。一般に、HARQ再送は、当該再送が誤りなしで受信されるまでまたは再送の所定の最大数までのいずれかが先に生じるまで、同じ送信データフレームについて反復送信されてもよい。
１つの例において、FLDCH（順方向リンクデータチャネル）のためのUMB（Ultra Mobile Broadband）システム、入力MAC（メディアアクセス制御）パケットは、最初にサブパケットに分けられる。サブパケットの長さは、例えば、4kビットと同じまたはそれよりも短い。次に、サブパケットは、符号化され、インターリーブされ、および反復送信されるために、ターボ／畳込み型の前方誤り訂正（FEC）符号化器に供給される。符号語と呼ばれる、各サブパケットのための出力ビットストリームは、前方誤り訂正のオーバーヘッドにより、サブパケットよりも例えば５倍長い。符号語は、次に、必要があれば、複数のHARQ送信にわたって反復的に送信される。HARQ送信は、一般に時間の長さによって分けられる。例えば、HARQ8において、符号語は、8フレームごとに一度送信される。各々の送信フレームについて、全体の符号語のある部分のビットのみが送信される。通常の設計において、全体の符号化された符号語は、メモリーに記憶される。必要となる合計メモリーは、すべての入力MACパケットの長さの和の少なくとも5倍である。例えば、UMBの順方向リンクにおいて、最悪のケースの数（つまり、すべてのタイル（128）のための最も高いパケットのフォーマット）の4層およびHARQインターレースの深さ8フレームを仮定すると、通常の設計は、25Mビットくらいのオンチップメモリーを必要とする。
図3は、HARQ符号化のための送信データプロセッサーの一例を例示するブロック図である。送信データプロセッサー300は、MACパケット311をアセンブルし、暗号化する。サブパケット発生器310は、当該発生器310の入力においてMACパケット311を受領し、それらを例えば、長さ４kビットよりも短いサブパケット312に変換する。チャネル符号化器モジュール320は、サブパケット312を受領し、出力として符号語313を生成する。多重化装置モジュール330は、入力として符号語313を受領し、特定のHARQ送信内の特定の資源割り当てにより送信シンボル314を生成する。1つの態様において、送信データプロセッサー300は、サブパケット・インタリーブ表を提供し、多重化装置モジュール330といっしょにHARQ履歴を維持する。
図4は、HARQ符号化のための送信データプロセッサーのより詳細な一例を例示するブロック図である。入力メッセージ401は、受信され、メッセージ分割器410によって複数のサブパケットに分割される。1つの態様において、サブパケット長は、各々4096ビット以下に制限される。各サブパケットは、次に、サイクリック冗長チェック（CRC）挿入モジュール420に送られる。CRC挿入モジュール420において、誤り検出ビットが生成され、各サブパケットに付加される。1つの態様において、誤り検出ビットは、24ビットのCRCコードとして計算される。次に、符号化器430は、誤り訂正のための符号化されたサブパケットを生成する。1つの態様において、符号化器430は、ターボ符号化器である。他の態様において、符号化器430は、畳込み型の符号化器である。次に、チャネルインターリーバー440は、バースト誤りに対する復元力を提供するために、符号化されたサブパケットをインタリーブ（つまり、シャッフル）する。シーケンス反復送信モジュール450およびデータ・スクランブラー460は、インターリーブされた符号化サブパケット上で追加の信号処理を実行する。最後に、多重化および変調シンボルマッパー470は、スクランブルされたサブパケットを結合し、出力変調シンボル471を供給する。
図５は、ハイブリッドARQ動作の一例を例示している。1つの例において、符号語は、コードレートR = 1/5を備える長いマザーコードから成る。1つの態様において、送信機は、各送信において誤り検出および／または誤り訂正のためのパリティビットを段階的に増加して送る。UMBのための1つの例において、６個の送信までが送られることができる。送信ビットの数がマザーコード語のブロック長を超えるとき、反復送信が使用される。1つの態様において、チャネル符号化器モジュール320は、送信にわたるマザーコード全体を記憶しない。その代わり、チャネル符号化器モジュール320は、送信にわたるチャネル符号化器モジュール入力をセーブし、送信にわたる履歴状態を維持することによって各送信のためにチャネル符号化器モジュール320を作動する。
1つの態様において、ハイブリッドARQが存在する状態では、符号語は、インターリーブされた後に必ずしもその全部が送信されるわけではない。受信機において、尤度比（LR）は、ビット決定を実行するために復調の後に各受信した符号語について計算される。尤度比（LR）は、2つの異なる仮説の下での結果の最大確率の比率である。LRは、この比率に基づいて2つの異なる仮説の間で決定をするための統計的テストとして使用される。1つ例において、尤度比（LR）は、ある出力状態ビット（例えば1ビット）に関する事後確率の、他の出力状態ビット（例えば0ビット）に関する事後確率に対する比として、ソフト決定受信機によって計算される。ログ尤度比（LLR）は、計算上の便宜のために尤度比（LR）の対数として定義され、利用される。例えば、尤度比（LR）の計算における掛け算および割り算は、ログ尤度比（LLR）の計算において足し算および引き算に転換される。
受信機において、まだ送信されていない符号語ビットのためのLLRは、ゼロであると仮定される。これらのゼロは、送信された符号語ビットに対応するLLRにパッドされ、および次に、逆インターリーブされる。しかしながら、先にパッドされたゼロは、逆インターリーブの後に符号語全体にわたって分散される。さらに、インターリーブされたLLRがメモリーにセーブされる場合、まだ送信されていないビットに対応する位置のためのLLR値をゼロにする必要がある。ソフト結合の間、受信されたLLRは、以前に受信されたLLR値に加算されなければならない。符号語がインターリーブされた形式で記憶される場合、このことは、アウトオブオーダーのデータフェッチを必要とし、および、ソフト結合の後、ハードウェアメモリーへのアウトオブオーダーの書き込みを必要とするだろう。逆インターリーブに先立って、パッドされるゼロは、連続的な位置にある。逆インターリーブする前にLLRを記憶することによって、平均ハードウェアメモリー要求は、既に受信されたLLRのみを記憶し、残りをゼロであると自動的に仮定することによってセーブされる。また、このことは、これらのLLRに対応する位置をゼロアウトする必要をなくす。LLRは、逆インターリーブに先立って記憶されるので、ソフト結合の間、メモリーフェッチングが低減され、メモリーのアドレス化が簡略化される。
1つの態様において、符号語のサイズは、広い範囲（例えば、128ビットから20kビットまで）を有しており、HARQによる可変の寿命（例えば、1物理フレームから48物理フレームまで）を有している。したがって、LLRメモリーを最悪のケースの大きさにすることは、禁止されることができる。リンクリストを使用すること、およびメモリーを動的に割り当てることは、メモリーの利用を最適化することを可能にする。LLRメモリーがノードに分けられ、各ノードの割り当ておよび逆割り当ては独立であることができると仮定する。これらのノードは、同じサイズであり、それらのサイズは、プログラム可能である。これらのノードは、最初に、いわゆるフリーノードリンクリストに置かれる。各符号語は、固有のリンクリストと関連させられ、固有のリンクリストにおいて、ノードは、フリーノードリンクリストから必要性ベースで割り当てられる。そのような動的割り当ては、必要なときだけメモリーを割り当てることを可能にするので、メモリーの利用を最適化する。符号語の寿命の最後（例えば、ユーザの終了または成功的な復号による）において、リンクリストに割り当てられるノードは、フリーノードリンクリストに戻される。
UMB（Ultra Mobile Broadband）システムにおいて、データは、パケットによって物理層で通信される。各パケットは、2つ以上のサブパケットを潜在的に含む。各サブパケットは、送信機において符号化され、インターリーブされる符号語であり、受信機において逆インターリーブされ、復号されなければならない。符号語は、長さｎビットのシーケンスである。受信機において、符号化されたシーケンスからの各ビットは、ログ尤度比（LLR）に対応する。1つの例において、LLRは、6ビット値を有している。これらの符号語は、典型的に、複数の物理フレーム上で（例えば、ハイブリッドARQを利用するために）送信される。典型的に、これらの送信のいずれかにおいて符号語全体が送信されるのではなく、符号語の一部がいずれかのHARQ送信において送信される。これらのLLR値は、例えば、ユーザの終了または成功的な復号まで、メモリーに記憶されなければならない。
送信機において、符号化された符号語は、インターリーブされる。インターリーブされたひとかたまりのシーケンスは、連続するHARQ送信で送信される。インターリーブされたシーケンスの一部分が送信される。この送信された部分における各ビットに対応して、受信機は、LLR値を計算する。まだ送信されていないビットに対応するLLR値は、ゼロの値にセットされる。UMBにおいて、符号語が完全に送信され、送信機会がある場合、インターリーブされた符号語は、最初から再送信される。これらの再送されたビットのためのLLR計算は、メモリーからLLR値を読み出すこと、現在の送信のために計算されたLLRを足すこと、およびこの値を記憶することを要する。
復号プロセスに先立って、これらのLLRは、送信された符号語に適切にマップされる。この動作は、インターリーブ動作を本質的に逆転させるものであって、逆インターリーブとして知られている。
逆インターリーブの後にLLRを記憶すること（通常されているように）は、以下の欠点がある。
１）まだ送信されていない符号語に対応するLLRにパッドされるゼロが符号語全体にわたって分散される。
２）このことは、最初に符号語に割り当てられたメモリーのためにLLR値をゼロアウトすることを必要とする。
３）受信されたLLR値が符号語全体にわたって分散されているので、LLR値をメモリーに書き込むことは、アウトオブオーダーの書き込みを必要とする。
４）RMW（read modify write）動作の間、受信されたLLRは、以前に受信されたLLR値に足されなければならない。これは、アウトオブオーダーのデータフェッチを必要とし、およびソフト結合の後に、アウトオブオーダーの書き込みを必要とする。
逆インターリーブに先立ってLLR値を記憶すること、および復号器に逆インターリーバーを移動することは、以下の理由から上で述べられた欠点を克服することができる。
１）パッドされるゼロは、受信されたビットに対応するLLRの下にパッドされ、連続的である。かくして、受信したLLRの長さをパラメーターとして渡すことによって、逆インターリーバーにおいてゼロパッド動作がなされることができる。逆インターリーブする前にLLRを記憶することによって、既に受信されたLLRのみを記憶すること、および残りがゼロであると自動的に仮定することによって、平均ハードウェアメモリーがセーブされる。
２）結果として、最初にLLR値をゼロにする必要がない。
３）インターリーブされた符号語において、計算されたLLR値は、連続的なビットであり、そのため、書き込みは連続的な順番である。
４）RMW（read modify write）動作の間、メモリーからの読み出しおよびメモリーへの書き込みは連続的であるので、メモリーフェッチングが低減され、メモリーアドレス化が単純化される。
UMBシステムにおいて、符号語のサイズ（つまり、長さｎ）は、広い範囲（例えば、128ビットから20kビット）を有しており、および可変の寿命（例えば、1物理フレームから48物理フレーム）を有している。LLRメモリーにおける符号語のためにスペースを静的に割り当てることは、以下の欠点を有する符号語寿命のための各符号語について最大のサイズを割り当てることを意味するだろう。
１）最大のサイズよりも小さい符号語は、利用されない余分なスペースを割り当てられる。
２）ひとかたまりの符号語が複数のHARQ送信上で受信され、およびまだ送信されていない符号語の部分のために既に割り当てられているメモリーは、利用されない。
1つの態様において、必要性をベースとしてメモリーを動的に割り当てることによって静的な多重化は、上で述べられた欠点を克服するために使用される。LLRメモリーをノードに仮想的に分割する（つまり、物理的分割ではない）。各符号語は、特定の数のノードを割り当てられており、各符号語のLLRは、これらのノードに記憶されている。各符号語は、リンクリストを介してこれらのノードを追跡する。これらのノードは、必要性をベースにのみ割り当てられるので、上で述べられた欠点を克服する。ノードは、独立に割り当てられ、および独立に逆割り当てされる。1つの例において、ノードは、同じサイズであり、ノードのサイズは、プログラム可能である。ノードは、フリーノードリンクリストに最初に位置される。
各符号語は、固有のリンクリストと関連させられている。固有のリンクリストにおいて、ノードは、フリーノードリンクリストから必要性をベースに割り当てられる。そのような動的割り当ては、必要なときのみメモリーの割り当てを可能にするので、メモリー利用を最適化する。符号語の寿命の終わり（例えば、ユーザ端末または成功的復号による）において、リンクリストにおいて割り当てられたノードは、フリーノードリンクリストに戻される。
図6は、本件開示にしたがっている送信方式の一例を例示している。送信パケット610は、最初に、送信機において組織化される。次に、パケットは、サブパケット620に分解される。各サブパケットは、符号語630を生成するために符号化器に送られる。符号語630は、次に、バースト誤りに対する回復力を提供するため、およびインターリーブされた符号語640を生成するためにインターリーバーに送られる。インターリーブされた符号語640は、次に、より小さい部分に分解され、別々のHARQ送信フレーム650に送られる。したがって、受信されたHARQフレームは、インターリーブおよびHARQ送信形式により、受信された符号語の非連続的部分を含む。
図7は、インターリーブされた形式でログ尤度比（LLR）を記憶するためのフロー図の一例を例示している。ブロック710において、複数のインターリーブされた符号語を受信する。1つの態様において、インターリーブされた符号語を受信することに続き、複数のインターリーブされた符号語が復調される。1つの例において、復調は、次のうちの1つに基づく：2値位相シフトキーイング（BPSK）、直交位相シフトキーイング（QPSK）、多元位相シフトキーイング（MPSK）または直交振幅変調（QAM）。1つの態様において、符号語は、ブロック符号、畳み込み符号、ターボ符号、または連接符号である。
ブロック710に続き、ブロック720において、複数のインターリーブされた符号語のために少なくとも1つのログ尤度比（LLR）を得る。1つの例において、少なくとも1つのLLRは、複数のインターリーブされた符号語が復調された後に得られる。1つの態様において、少なくとも1つのLLRを得るために、インターリーブされた符号語を使用することに加えて、通信チャネルの誤りモデルもまた使用される。数学的解析、経験的測定および／またはシミュレーションなどを使用して誤りモデルをモデル化することは、当業者に知られている。1つの例において、誤りモデルは、すべての伝搬路（つまり、通信チャネル送信を通って送信機から始まって受信機に至るまで）によるビット誤りをモデル化する。
ブロック720に続いて、ブロック730において、少なくとも1つのLLRをメモリーに記憶する。1つの態様において、メモリーは、記憶ステップを実行する受信機内のコンポーネントである。1つの例において、メモリーは、ランダム接続メモリー（RAM）である。ブロック730に続いて、ブロック740において、少なくとも1つのLLRがメモリーに記憶された後に複数のインターリーブされた符号語を逆インターリーブする。ブロック740に続いて、ブロック750において、記憶された少なくとも1つのLLRを使用して、逆インターリーブされた符号語のビット決定を実行する。1つの例において、ビット決定は、ソフト決定である。1つの態様において、図7のフロー図のステップを行うことは、メモリー要求を低減する。
1つの態様において、受信機は、ブロック710ないし750におけるステップのうち1つまたは複数を行う。1つの例において、インターリーブされた形式でログ尤度比（LLR）を記憶するための受信機は、複数のインターリーブされた符号語を受信するためのアンテナと、複数のインターリーブされた符号語のための少なくとも1つのログ尤度比（LLR）を得るための復調器と、少なくとも1つのLLRを記憶するためのメモリーと、少なくとも1つのLLRがメモリーに記憶された後に複数のインターリーブされた符号語を逆インターリーブするための逆インターリーバーと、および記憶された少なくとも1つのLLRを使用して逆インターリーブされた符号語のビット決定を行うための復号器とを具備する。
当業者であるならば、図7におけるフロー図の一例において開示されたステップは、本件開示の範囲および要旨から逸脱することなく、それらの順番が置換可能であることを理解するだろう。また、前記フロー図に例示されたステップは、排他的なものではなく、本件開示の範囲および要旨に影響を与えることなく、他のステップが含まれてもよく、または前記例示的フロー図の1つまたは複数のステップが削除されてもよい、ということを当業者は理解するだろう。
さらに、当業者であれば、本件明細書に開示されている事例に関連して説明されている様々な例示的な構成要素、論理ブロック、モジュール、回路、および／またはアルゴリズムステップは、電子的ハードウェア、ファームウェア、コンピュータソフトウェアまたは両者の組み合わせとして実装可能であることを認識するであろう。ハードウェア、ファームウェア、およびソフトウェアの間のこの互換性を明白に例示するために、様々な例示的なコンポーネント、ブロック、モジュール、回路および／またはステップは、上記においてその機能性の観点から一般的に説明されてきた。そのような機能性がハードウェア、ファームウェア、またはソフトウェアとして実装されるかは、特定のアプリケーション、およびシステム全体に課される設計上の制約に依存する。当業者は、各々の特定のアプリケーションについて、開示されている機能性を異なる手段において実装することができる。しかし、そのような実装が発明の範囲または要旨からの逸脱を引き起こすものと解釈されてはならない。
例えば、ハードウェア実装の場合、処理ユニットは、特定用途集積回路（ASIC）、デジタル信号プロセッサー（DSP）、デジタル信号処理デバイス（DSPD）、プログラム可能論理デバイス（PLD）、フィールドプログラム可能ゲートアレー（FPGA）、プロセッサー、コントローラー、マイクロコントローラー、マイクロプロセッサー、本件明細書において説明された機能を実行するように設計されている他の電子的ユニット、またはこれらの組み合わせのうちの1つまたは複数の内で実装されてもよい。ソフトウェアに関して、本件明細書において説明された機能を実行するモジュール（例えば、手順、機能など）を通じて実装されてもよい。ソフトウェアコードは、メモリーユニットに記憶され、プロセッサーユニットによって実行されてもよい。加えて、本件明細書において説明された様々な例示的フロー図、論理ブロック、モジュールおよび／またはアルゴリズムステップはまた、当該技術分野において知られている任意のコンピュータ可読媒体上で伝搬されるコンピュータ可読命令として符号化されていてもよく、または当該技術分野において知られている任意のコンピュータプログラムプロダクトにおいて実装されてもよい。
1つまたは複数の事例において、本件明細書において説明されたステップまたは機能性は、ハードウェア、ソフトウェア、ファームウェア、または任意のこれらの組み合わせにおいて実装されることができる。ソフトウェアにおいて実装される場合、この機能性は、コンピュータ可読媒体上の1つまたは複数の命令またはコードとして記憶または送信されることができる。コンピュータ可読媒体は、ある所から他の所へのコンピュータ・プログラムの転送を容易にする任意の媒体を含むコンピュータ記憶媒体および通信媒体の両方を含む。記憶媒体は、コンピュータによってアクセスされることができる任意の利用可能な媒体であることができる。例として、次のものには制限されないが、そのようなコンピュータ可読媒体は、RAM、ROM，EEPROM、CD-ROM、または他の光ディスク記憶装置、磁気ディスク記憶または他の磁気記憶デバイス、またはコンピュータによってアクセスされることができる、命令またはデータ構造の形式で所望のプログラムコードを搬送または記憶するために使用されることができる任意の他の媒体を具備することができる。また、任意の接続がコンピュータ可読媒体と適切に呼ばれる。例えば、ソフトウェアが、同軸ケーブル、光ファイバーケーブル、より対線、デジタル加入者ライン（DSL）、またはワイヤレス技術（例えば、赤外線、無線、および電磁波）を使用して、ウェブサイト、サーバー、または他の遠隔ソースから送信される場合、当該同軸ケーブル、光ファイバーケーブル、より対線、ＤＳＬ、またはワイヤレス技術（例えば、赤外線、無線、および電磁波）は、媒体の定義に含まれる。本件明細書において使用されるように、ディスク（diskおよびdisc）は、コンパクトディスク（CD）、レーザーディスク（登録商標）、光ディスク、デジタル汎用ディスク（DVD）、フレキシブルディスク、およびブルーレイ（登録商標）ディスクを含む。ここにおいて、ディスク（disc）がレーザーにより光学的にデータを再生するのに対し、ディスク（disk）は、磁気的にデータを通常再生する。上記の組み合わせはまた、コンピュータ可読媒体の範囲内に含まれるべきである。
1つの例において、本件明細書において説明された例示的構成要素、フロー図、論理ブロック、モジュールおよび／またはアルゴリズムステップは、1つまたは複数のプロセッサーによって実装または実行される。1つの態様において、プロセッサーは、本件明細書において説明された様々なフロー図、論理ブロックおよび／またはモジュールを実装または実行するためのプロセッサーによって実行されるべきデータ、メタデータ、プログラム命令などを記憶するメモリーと結合される。図8は、インターリーブされた形式でログ尤度比（LLR）を記憶するためのプロセスを実行するためのメモリー820と通信状態にあるプロセッサー810を具備する。1つの例において、デバイス800は、図7において例示されたアルゴリズムを実装するために使用される。1つの態様において、メモリー820は、プロセッサー810内に位置される。他の態様において、メモリー820は、プロセッサー810の外部である。1つの態様において、プロセッサーは、本件明細書において説明された様々なフロー図、論理ブロックおよび／またはモジュールを実装または実行するための回路を含む。
図9は、インターリーブされた形式でログ尤度比（LLR）を記憶することに適したデバイス900の一例を例示している。1つの態様において、デバイス900は、ブロック910、920、930、940、および950において、本件明細書において説明されたようなインターリーブされた形式でログ尤度比（LLR）を記憶するように構成されている1つまたは複数のモジュールを具備する少なくとも1つのプロセッサーによって実装される。例えば、各モジュールは、ハードウェア、ファームウェア、ソフトウェア、またはこれらの任意の組み合わせを具備する。1つの態様において、デバイス900はまた、少なくとも1つのプロセッサーと通信状態にある少なくとも1つのメモリーによって実装される。
開示された態様の前述の説明は、当該技術分野の技術者が本件開示を作成または使用することができるように提供される。これらの態様に対する様々な変更は、当該技術者に直ちに明白になり、本件明細書において定義された一般原則は、本件開示の要旨または範囲から逸脱しない程度に他の態様に提供されることができる。
関連出願の参照
本件特許出願は、2008年3月31日に出願された「Storing LLRs in Interleaved Form to Reduce Hardware Memory」という名称の仮出願61/041,212に基づいて優先権を主張するものであって、当該仮出願は、本件出願の被譲渡人に譲渡されている。
本件開示は、一般に、ワイヤレス通信システムにおける復号のための装置および方法に関係する。より詳細には、本件開示は、インターリーブされた形式でログ尤度比（LLR）情報を記憶することに関係する。
ワイヤレス通信システムは、音声、データなどのような様々なタイプの通信コンテンツを提供するために広く展開されている。これらのシステムは、利用可能なシステム資源（例えば、帯域幅および送信電力）を共有することによって複数のユーザとの通信をサポートすることができる多元接続システムであってよい。そのような多元接続システムの例には、符号分割多元接続（CDMA）システム、時分割多元接続（TDMA）システム、周波数分割多元接続（FDMA）システム、3GPP LTEシステム、および直交周波数分割多元接続（OFDMA）システムが含まれる。
一般に、ワイヤレス多元接続通信システムは、複数のワイヤレス端末のための通信を同時にサポートすることができる。各端末は、順方向リンクおよび逆方向リンク上の送信によって、1つまたは複数の基地局と通信する。順方向リンク（またはダウンリンク）とは、基地局から端末（例えば、移動局）への通信リンクをいい、逆方向リンク（またはアップリンク）とは、端末から基地局への通信リンクをいう。この通信リンクは、単一入力・単一出力（SISO）、複数入力・単一出力（MISO）、または複数入力・複数出力（MIMO）システムによって確立されることができる。
MIMOシステムは、データ送信のために複数（NT個）の送信アンテナと複数（NR個）の受信アンテナを使用する。NT個の送信アンテナとNR個の受信アンテナによって形成されるMIMOチャネルは、NS個の独立チャネルに分解されることができる。独立チャネルは、空間チャネルとも呼ばれる。ここで、NS≦min｛NT，NR｝である。NS個の独立チャネルの各々は、1次元に対応する。MIMOシステムは、複数の送信アンテナと複数の受信アンテナとによって生成される追加の次元が利用されると、改善されたパフォーマンス（例えば、より高いスループットおよびより高い信頼性）を提供することができる。例えば、MIMOシステムは、時分割二重（TDD）システムおよび周波数分割二重（FDD）システムをサポートすることができる。TDDシステムでは、順方向リンク送信と逆方向リンク送信が同じ周波数領域にあるので、相互性原理により逆方向リンクチャネルから順方向リンクチャネルを推定することが可能となる。このことによって、アクセスポイントは、アクセスポイントにおいて複数のアンテナが利用可能であるとき、順方向リンク上の送信ビームフォーミング利得を引き出すことができる。
ワイヤレス通信システムは、ワイヤレスリンク内のどこかで挿入される様々なチャネルの乱れおよび雑音障害を受けやすい。これらの不完全性は、受信機によって処理されるデータにおける誤りという結果となる。一般に、ワイヤレス通信システムに適用可能な誤り制御には大まかに２つのカテゴリーがある。これらは、誤り検出および誤り訂正である。自動再送要求（ARQ）のような誤り検出技術は、誤り検出の目的のために送信データフレームにいくつかの冗長なビットを典型的に追加する。誤りが検出されると、受信機は、典型的に、同じ送信データフレームの再送を要求する誤り検出メッセージを送信機に送り返す。これに対して、前方誤り訂正（FEC）のような誤り訂正技術は、誤り訂正の目的のために、構造化された方法で送信データフレームにより多くの冗長なビットを典型的に追加する。誤り訂正は、受信機が、フィードバックおよび再送なしで、受信した誤りの検出および訂正の両方を行うことを可能にする。チャネル誤り特性およびスループット対レイテンシー要求に応じて、誤り検出または誤り訂正が選好される。
公開された米国特許出願US2007/011593 A1およびUS2006/133533 A1は、インターリーブされた符号化されたビットのシーケンスを変調することによって生成された受信信号を復調することによってログ尤度比（LLR）値のシーケンスを生成する従来の受信機の設計の事例を開示している。LLR値は、記憶され、その後、逆インターリーブおよび逆符号化される。
本件発明の例示的実施形態は、LLR値の記憶に関連する複雑さの低減を提供することによって、前述の従来の受信機設計と関連する技術的問題を解決する。受信される複数のインターリーブされた符号語の送信が処理される。当該送信は、符号語のうちの少なくとも1つの少なくとも1つの符号語ビットを欠く。複数のインターリーブされた符号語のためのLLRが得られる。LLRは、少なくとも1つの符号語ビットのためにゼロパッディングを記憶せずにメモリーに記憶される。インターリーブされた符号語は、LLRがメモリーに記憶された後に逆インターリーブされる。逆インターリーブは、少なくとも1つの符号語ビットのためにゼロパディングを提供する。
以下の詳細な説明から、他の態様が当該技術分野の技術者に直ちに明白になることが理解される。ここにおいて、詳細な説明では、例示として様々な態様が図示および説明される。図面および詳細な説明は、本質的に例示とみなされるべきであって、制限的としてみなされるべきではない。
図1は、多元接続ワイヤレス通信システムの一例を例示しているブロック図である。 図2は、ワイヤレスMIMO通信システムの一例を例示しているブロック図である。 図3は、HARQ符号化のための送信データプロセッサーの一例を例示しているブロック図である。 図4は、HARQ符号化のための送信データプロセッサーのより詳細な一例を例示しているブロック図である。 図5は、ハイブリッドARQ動作の一例を例示している。 図6は、本件開示にしたがっている送信方式の一例を例示している。 図7は、インターリーブされた形式でログ尤度比（LLR）を記憶するためのフロー図の一例を例示している。 図8は、インターリーブされた形式でログ尤度比（LLR）を記憶するためのプロセスを実行するためのメモリーと通信状態にあるプロセッサーを具備するデバイスの一例を例示している。 図9は、インターリーブされた形式でログ尤度比（LLR）を記憶するために適しているデバイスの一例を例示している。
発明の詳細な説明
添付の図面と関連して以下で述べられる詳細な説明は、本件開示の様々な態様の説明として意図されており、本件開示が実施されることができる唯一の態様を表わすようには意図されていない。本件開示において説明される各態様は、本件開示の単なる事例または例示として提供されており、必ずしも他の態様よりも好ましいまたは有利であるものとして解釈されるべきではない。詳細な説明は、本件開示の完全な理解を提供する目的のために特定の詳細を含んでいる。しかしながら、本件開示がこれらの特定の詳細によらずに実施されることができることは、当業者にとって明白である。いくつかの例において、本件開示の概念が不明瞭なものとなることを防ぐために、周知の構造およびデバイスは、ブロック図の形式で図示されている。頭文字および他の記述的用語は、単に、便宣上および明確さのために使用されてもよく、本件開示の範囲を制限するようには意図されていない。
説明の簡略化の目的のために、本方法は、一連の行動として図示され、説明されているが、１つまたは複数の態様にしたがって、いくつかの行動は、本件明細書において図示されおよび説明される行動とは異なる順番および／または同時に生じてもよいので、本方法は、行動の順番によって限定されるものではないということが理解されおよび認識されるべきである。例えば、本件技術分野における当業者であれば、方法が状態図のように一連の相互関係のある状態またはイベントとして代替的に表わされることができるということを理解しおよび認識するであろう。さらに、１つまたは複数の態様にしたがって方法を実装するためにすべての例示される行動が必要とされるわけではない。
本件明細書記載の技術は、符号分割多元接続(CDMA)システム、時分割多元接続（TDMA）システム、周波数分割多元接続（FDMA）システム、直交FDMA（OFDMA）システム、単一搬送波FDMA（SC-FDMA）システムなどのような様々なワイヤレス通信について使用可能である。「システム」という語と「ネットワーク」という語は、しばしば互換的に使用される。CDMAシステムは、UTRA（Universal Terrestrial Radio Access）、cdma2000などのような無線技術を実装することができる。UTRAは、広帯域のCDMA（W-CDMA）およびLCR（Low Chip Rate）を含んでいる。cdma2000は、IS-2000、IS-95およびIS-856標準をカバーする。TDMAシステムは、GSM（登録商標）(Global System for Mobile Communications)のような無線技術を実装することができる。OFDMAシステムは、E-UTRA （Evolved UTRA）、IEEE 802.11、IEEE 802.16、 IEEE 802.20、フラッシュ-OFDM(flash-OFDM（商標登録）)などのような無線技術を実装することができる。UTRA、E-UTRAおよびGSMは、UMTS（Universal Mobile Telecommunication System）の一部である。LTE（Long Term Evolution）は、E-UTRAを使用するUMTSの近刊のリリースである。UTRA、E-UTRA、GSM、UMTS および LTEは、3GPP（3rd Generation Partnership Project）という名の組織からの文献に記述されている。cdma2000は、3GPP2（3rd Generation Partnership Project 2）という名の組織からの文献に記述されている。これらの様々な無線技術および標準は、本件技術分野において知られている。
追加的に、単一搬送波変調と周波数ドメイン・イコライゼーションとを利用する単一搬送周波数分割多元接続（SC-FDMA）は、他のワイヤレス通信技術である。SC-FDMAシステムは、OFDMAシステムの場合と同様のパフォーマンスおよび同じ全体的複雑性を有してもよい。SC-FDMA信号は、その固有の単一搬送波構造のゆえに、ピーク対平均電力比（PAPR）が相対的に低い。SC-FDMAは、特に、相対的に低いPAPRが送信電力の効率性という点でモバイル端末に利益を与えるアップリンク通信に関して、大きな注目を集めてきた。SC-FDMA技術を使用することは、3GPP LTE（Long Term Evolution）、またはE-UTRA（Evolved UTRA）におけるアップリンク多元接続方式について現在取り組んでいる仮定である。上記のすべてのワイヤレス通信技術および規格は、本件明細書において説明されるデータ中心の多重化アルゴリズムにより使用されてもよい。
図1は、多元接続ワイヤレス通信システムの一例を例示するブロック図である。図1において図示されているように、アクセスポイント100（AP）は、複数のアンテナグループを含んでおり、１つのグループは、104および106を含み、他の１つのグループは、108および110を含み、さらに別の１つのグループは、112および114を含んでいる。図1では各アンテナグループについて2つのアンテナしか示されていないが、各グループについてそれより多い数のアンテナまたはそれより少ない数のアンテナが利用されてもよい。アクセス端末116（AT）は、アンテナ112および114と通信可能な状態にあり、そこではアンテナ112および114は、順方向リンク120上においてアクセス端末116へ情報を送信し、逆方向リンク118上においてアクセス端末116から情報を受信する。アクセス端末122は、アンテナ106および108と通信可能な状態にあり、そこではアンテナ106および108は、順方向リンク126上においてアクセス端末122へ情報を送信し、逆方向リンク124上においてアクセス端末122から情報を受信する。FDDシステムでは、通信リンク118、120、124および126は、異なる通信周波数を使用することができる。例えば、順方向リンク120は、逆方向リンク118によって使用される周波数とは異なる周波数を使用することができる。各々のアンテナグループおよび／またはそのグループのアンテナが通信をするよう設計されているエリアは、ときにアクセスポイントのセクターと呼ばれる。１つの例において、各々のアンテナグループは、アクセスポイント100によってカバーされるエリアのセクターのアクセス端末と通信をするように設計されている。
順方向リンク120および126上の通信において、アクセスポイント100の送信アンテナは、異なるアクセス端末116および124のための順方向リンクのSN比を改善するためにビームフォーミングを利用する。また、カバレッジエリア全体にわたってランダムに散在させられているアクセス端末への送信のためにビームフォーミングを使用するアクセスポイントは、すべてのアクセス端末への送信を1つのアンテナによって行うアクセスポイントに比べて、近隣セル内のアクセス端末との間に生じる干渉が少ない。アクセスポイントは、固定局であってもよい。アクセスポイントはまた、アクセスノード、基地局、ノードＢまたは当業者に知られている同様のいくつかの他の用語で呼ばれてもよい。アクセス端末はまた、モバイル局、ユーザ設備（UE）、ワイヤレス通信デバイス、または当業者に知られている同様のいくつかの他の用語で呼ばれてもよい。
図2は、ワイヤレスMIMO通信システムの一例を例示しているブロック図である。図2は、MIMOシステム200における送信機システム210（アクセスポイントとしても知られている）および受信機システム250（アクセス端末としても知られている）を図示している。送信機システム210において、いくつかのデータシステムのためのトラフィックデータは、データソース212から送信（TX）データプロセッサー214に提供される。１つの例において、各データストリームは、それぞれの送信アンテナ上で送信される。TXデータプロセッサー214は、符号化されたデータを提供するために、各データストリームについて選択された特定の符号化方式に基づいて各データストリームのためのトラフィックデータをフォーマット化、符号化、およびインターリーブする。
各データストリームのための符号化データは、OFDM技術を使用して、パイロットデータで多重化されることができる。パイロットデータは、典型的に、既知の方法で処理される既知のデータパターンであって、チャネル応答を推定するために受信機システムにおいて使用されることができる。各データストリームのための多重化されたパイロットおよび符号化データは、次に、変調シンボルを提供するために、各データストリームのために選択されている特定の変調方式（例えばBPSK, QSPK, M-PSK, または M-QAM）に基づいて変調（すなわちシンボルマップ）される。各データストリームのためのデータレート、符号化および変調は、プロセッサー230によって実行される命令によって決定されることができる。
すべてのデータストリームのための変調シンボルは、次に、TX MIMOプロセッサー220に提供され、プロセッサー220は、変調シンボルをさらに処理する（例えばOFDMのために）ことができる。TX MIMOプロセッサー220は、次に、NT個の変調シンボルストリームをNT個の送信機（TMTR）222aないし222tに提供する。１つの例において、TX MIMOプロセッサー220は、データストリームのシンボルとそのシンボルの送信元アンテナとに対して、ビームフォーミング重みを適用する。送信機222aないし222tの各々は、1つまたは複数のアナログ信号を提供するためにそれぞれのシンボルストリームを受信および処理し、MIMOチャネル上での送信にふさわしい変調信号を提供するためにそのアナログ信号をさらに調整（例えば、増幅、フィルタリング、アップコンバート）する。送信機222aないし222tからのNT個の変調信号は、次に、NT個のアンテナ224aないし224tからそれぞれ送信される。
受信機システム250において、送信された変調信号は、NR個のアンテナ252aないし252rによって受信され、各アンテナ252aないし252rから受信された信号は、それぞれの受信機（RCVR）254aないし254rに提供される。各受信機254aないし254rは、サンプルを提供するためにそれぞれの受信信号を調整（例えば、フィルタリング、増幅、ダウンコンバート）し、調整された信号をデジタル化し、および対応する「受信された」シンボルストリームを提供するために、そのサンプルをさらに処理する。
RXデータプロセッサー260は、次に、NT個の「検出された」シンボルストリームを提供するために、特別の受信機処理技術に基づいて、NR個の受信機254aないし254rからNR個の受信シンボルストリームを受信および処理する。RXデータプロセッサー260は、次に、データストリームのためのトラフィックデータを復元するために、各検出シンボルストリームを復調し、逆インターリーブし、および復号する。RXデータプロセッサー260による処理は、送信機システム210においてTXMIMOプロセッサー220およびTXデータプロセッサー214によって行なわれる処理と相補的である。プロセッサー270は、どのプリコーディング・マトリックスを使用するかを周期的に決定する（下記で論じる）。プロセッサー270は、マトリックス・インデックス部分およびランク値部分を具備する逆方向リンクメッセージを公式化する。
逆方向リンクメッセージは、通信リンクおよび／または受信データストリームに関する様々なタイプの情報を含むことができる。逆方向リンクメッセージは、次に、TXデータプロセッサー238によって処理される。プロセッサー238はまた、データソース236から多数のデータストリームのためのトラヒックデータを受信する。このトラヒックデータは、変調器280によって変調され、送信機254aないし254rによって調整され、そして送信機システム210に戻される。
送信機システム210において、受信機システム250によって送信された逆方向リンクメッセージが抽出するために、受信機システム250からの変調信号は、アンテナ224aないし224tによって受信され、受信機222aないし222tによって調整され、復調器240によって復調され、RXデータプロセッサー242によって処理される。プロセッサー230は、次に、ビームフォーミング重みを決定するためにどのプリコーディング・マトリックスを使用すべきかを決定し、次に、前記抽出されたメッセージを処理する。当業者であるならば、送受信機222aないし222tは、順方向リンクにおいて送信機と呼ばれ、逆方向リンクにおいて受信機と呼ばれることを理解するだろう。同様に、当業者であるならば、送信機254aないし254rは、順方向リンクにおいて受信機と呼ばれ、逆方向リンクにおいて送信機と呼ばれることを理解するだろう。
上で述べたように、チャネル誤り特性およびスループット対レイテンシー要求に応じて、誤り検出または誤り訂正が選好される。ハイブリッドARQ（HARQ）は、誤り検出および誤り訂正の両方の技術の利点を達成することを企図して誤り検出および誤り訂正の両方の特徴を結合する、第３の誤り制御カテゴリーである。HARQの１つの例において、送信データフレームの第１の送信は、誤り検出ビットのみを含んでいてもよい。受信機が、データフレームが誤りなしで受信されたと決定したら、メッセージは、肯定応答され、再送は要求されない。しかしながら、受信機が、誤り検出ビットを使用して、データフレームが誤って受信されたと決定したら、誤り検出メッセージが送信機に逆送される。送信機は、追加の誤り訂正ビットといっしょに送信データフレームの第２の送信を送る。次に、受信機が、追加の誤り訂正ビットの能力を超えて、データフレームが再び誤って受信されたと決定したら、他の誤り検出メッセージが送信機に逆送される。送信機は、誤り訂正ビットの別のセットといっしょに送信データフレームの第３の送信を送る。一般に、HARQ再送は、当該再送が誤りなしで受信されるまでまたは再送の所定の最大数までのいずれかが先に生じるまで、同じ送信データフレームについて反復送信されてもよい。
１つの例において、FLDCH（順方向リンクデータチャネル）のためのUMB（Ultra Mobile Broadband）システム、入力MAC（メディアアクセス制御）パケットは、最初にサブパケットに分けられる。サブパケットの長さは、例えば、4kビットと同じまたはそれよりも短い。次に、サブパケットは、符号化され、インターリーブされ、および反復送信されるために、ターボ／畳込み型の前方誤り訂正（FEC）符号化器に供給される。符号語と呼ばれる、各サブパケットのための出力ビットストリームは、前方誤り訂正のオーバーヘッドにより、サブパケットよりも例えば５倍長い。符号語は、次に、必要があれば、複数のHARQ送信にわたって反復的に送信される。HARQ送信は、一般に時間の長さによって分けられる。例えば、HARQ8において、符号語は、8フレームごとに一度送信される。各々の送信フレームについて、全体の符号語のある部分のビットのみが送信される。通常の設計において、全体の符号化された符号語は、メモリーに記憶される。必要となる合計メモリーは、すべての入力MACパケットの長さの和の少なくとも5倍である。例えば、UMBの順方向リンクにおいて、最悪のケースの数（つまり、すべてのタイル（128）のための最も高いパケットのフォーマット）の4層およびHARQインターレースの深さ8フレームを仮定すると、通常の設計は、25Mビットくらいのオンチップメモリーを必要とする。
図3は、HARQ符号化のための送信データプロセッサーの一例を例示するブロック図である。送信データプロセッサー300は、MACパケット311をアセンブルし、暗号化する。サブパケット発生器310は、当該発生器310の入力においてMACパケット311を受領し、それらを例えば、長さ４kビットよりも短いサブパケット312に変換する。チャネル符号化器モジュール320は、サブパケット312を受領し、出力として符号語313を生成する。多重化装置モジュール330は、入力として符号語313を受領し、特定のHARQ送信内の特定の資源割り当てにより送信シンボル314を生成する。1つの態様において、送信データプロセッサー300は、サブパケット・インタリーブ表を提供し、多重化装置モジュール330といっしょにHARQ履歴を維持する。
図4は、HARQ符号化のための送信データプロセッサーのより詳細な一例を例示するブロック図である。入力メッセージ401は、受信され、メッセージ分割器410によって複数のサブパケットに分割される。1つの態様において、サブパケット長は、各々4096ビット以下に制限される。各サブパケットは、次に、サイクリック冗長チェック（CRC）挿入モジュール420に送られる。CRC挿入モジュール420において、誤り検出ビットが生成され、各サブパケットに付加される。1つの態様において、誤り検出ビットは、24ビットのCRCコードとして計算される。次に、符号化器430は、誤り訂正のための符号化されたサブパケットを生成する。1つの態様において、符号化器430は、ターボ符号化器である。他の態様において、符号化器430は、畳込み型の符号化器である。次に、チャネルインターリーバー440は、バースト誤りに対する復元力を提供するために、符号化されたサブパケットをインタリーブ（つまり、シャッフル）する。シーケンス反復送信モジュール450およびデータ・スクランブラー460は、インターリーブされた符号化サブパケット上で追加の信号処理を実行する。最後に、多重化および変調シンボルマッパー470は、スクランブルされたサブパケットを結合し、出力変調シンボル471を供給する。
図５は、ハイブリッドARQ動作の一例を例示している。1つの例において、符号語は、コードレートR = 1/5を備える長いマザーコードから成る。1つの態様において、送信機は、各送信において誤り検出および／または誤り訂正のためのパリティビットを段階的に増加して送る。UMBのための1つの例において、６個の送信までが送られることができる。送信ビットの数がマザーコード語のブロック長を超えるとき、反復送信が使用される。1つの態様において、チャネル符号化器モジュール320は、送信にわたるマザーコード全体を記憶しない。その代わり、チャネル符号化器モジュール320は、送信にわたるチャネル符号化器モジュール入力をセーブし、送信にわたる履歴状態を維持することによって各送信のためにチャネル符号化器モジュール320を作動する。
1つの態様において、ハイブリッドARQが存在する状態では、符号語は、インターリーブされた後に必ずしもその全部が送信されるわけではない。受信機において、尤度比（LR）は、ビット決定を実行するために復調の後に各受信した符号語について計算される。尤度比（LR）は、2つの異なる仮説の下での結果の最大確率の比率である。LRは、この比率に基づいて2つの異なる仮説の間で決定をするための統計的テストとして使用される。1つ例において、尤度比（LR）は、ある出力状態ビット（例えば1ビット）に関する事後確率の、他の出力状態ビット（例えば0ビット）に関する事後確率に対する比として、ソフト決定受信機によって計算される。ログ尤度比（LLR）は、計算上の便宜のために尤度比（LR）の対数として定義され、利用される。例えば、尤度比（LR）の計算における掛け算および割り算は、ログ尤度比（LLR）の計算において足し算および引き算に転換される。
受信機において、まだ送信されていない符号語ビットのためのLLRは、ゼロであると仮定される。これらのゼロは、送信された符号語ビットに対応するLLRにパッドされ、および次に、逆インターリーブされる。しかしながら、先にパッドされたゼロは、逆インターリーブの後に符号語全体にわたって分散される。さらに、インターリーブされたLLRがメモリーにセーブされる場合、まだ送信されていないビットに対応する位置のためのLLR値をゼロにする必要がある。ソフト結合の間、受信されたLLRは、以前に受信されたLLR値に加算されなければならない。符号語がインターリーブされた形式で記憶される場合、このことは、アウトオブオーダーのデータフェッチを必要とし、および、ソフト結合の後、ハードウェアメモリーへのアウトオブオーダーの書き込みを必要とするだろう。逆インターリーブに先立って、パッドされるゼロは、連続的な位置にある。逆インターリーブする前にLLRを記憶することによって、平均ハードウェアメモリー要求は、既に受信されたLLRのみを記憶し、残りをゼロであると自動的に仮定することによってセーブされる。また、このことは、これらのLLRに対応する位置をゼロアウトする必要をなくす。LLRは、逆インターリーブに先立って記憶されるので、ソフト結合の間、メモリーフェッチングが低減され、メモリーのアドレス化が簡略化される。
1つの態様において、符号語のサイズは、広い範囲（例えば、128ビットから20kビットまで）を有しており、HARQによる可変の寿命（例えば、1物理フレームから48物理フレームまで）を有している。したがって、LLRメモリーを最悪のケースの大きさにすることは、禁止されることができる。リンクリストを使用すること、およびメモリーを動的に割り当てることは、メモリーの利用を最適化することを可能にする。LLRメモリーがノードに分けられ、各ノードの割り当ておよび逆割り当ては独立であることができると仮定する。これらのノードは、同じサイズであり、それらのサイズは、プログラム可能である。これらのノードは、最初に、いわゆるフリーノードリンクリストに置かれる。各符号語は、固有のリンクリストと関連させられ、固有のリンクリストにおいて、ノードは、フリーノードリンクリストから必要性ベースで割り当てられる。そのような動的割り当ては、必要なときだけメモリーを割り当てることを可能にするので、メモリーの利用を最適化する。符号語の寿命の最後（例えば、ユーザの終了または成功的な復号による）において、リンクリストに割り当てられるノードは、フリーノードリンクリストに戻される。
UMB（Ultra Mobile Broadband）システムにおいて、データは、パケットによって物理層で通信される。各パケットは、2つ以上のサブパケットを潜在的に含む。各サブパケットは、送信機において符号化され、インターリーブされる符号語であり、受信機において逆インターリーブされ、復号されなければならない。符号語は、長さｎビットのシーケンスである。受信機において、符号化されたシーケンスからの各ビットは、ログ尤度比（LLR）に対応する。1つの例において、LLRは、6ビット値を有している。これらの符号語は、典型的に、複数の物理フレーム上で（例えば、ハイブリッドARQを利用するために）送信される。典型的に、これらの送信のいずれかにおいて符号語全体が送信されるのではなく、符号語の一部がいずれかのHARQ送信において送信される。これらのLLR値は、例えば、ユーザの終了または成功的な復号まで、メモリーに記憶されなければならない。
送信機において、符号化された符号語は、インターリーブされる。インターリーブされたひとかたまりのシーケンスは、連続するHARQ送信で送信される。インターリーブされたシーケンスの一部分が送信される。この送信された部分における各ビットに対応して、受信機は、LLR値を計算する。まだ送信されていないビットに対応するLLR値は、ゼロの値にセットされる。UMBにおいて、符号語が完全に送信され、送信機会がある場合、インターリーブされた符号語は、最初から再送信される。これらの再送されたビットのためのLLR計算は、メモリーからLLR値を読み出すこと、現在の送信のために計算されたLLRを足すこと、およびこの値を記憶することを要する。
復号プロセスに先立って、これらのLLRは、送信された符号語に適切にマップされる。この動作は、インターリーブ動作を本質的に逆転させるものであって、逆インターリーブとして知られている。
逆インターリーブの後にLLRを記憶すること（通常されているように）は、以下の欠点がある。
１）まだ送信されていない符号語に対応するLLRにパッドされるゼロが符号語全体にわたって分散される。
２）このことは、最初に符号語に割り当てられたメモリーのためにLLR値をゼロアウトすることを必要とする。
３）受信されたLLR値が符号語全体にわたって分散されているので、LLR値をメモリーに書き込むことは、アウトオブオーダーの書き込みを必要とする。
４）RMW（read modify write）動作の間、受信されたLLRは、以前に受信されたLLR値に足されなければならない。これは、アウトオブオーダーのデータフェッチを必要とし、およびソフト結合の後に、アウトオブオーダーの書き込みを必要とする。
逆インターリーブに先立ってLLR値を記憶すること、および復号器に逆インターリーバーを移動することは、以下の理由から上で述べられた欠点を克服することができる。
１）パッドされるゼロは、受信されたビットに対応するLLRの下にパッドされ、連続的である。かくして、受信したLLRの長さをパラメーターとして渡すことによって、逆インターリーバーにおいてゼロパッド動作がなされることができる。逆インターリーブする前にLLRを記憶することによって、既に受信されたLLRのみを記憶すること、および残りがゼロであると自動的に仮定することによって、平均ハードウェアメモリーがセーブされる。
２）結果として、最初にLLR値をゼロにする必要がない。
３）インターリーブされた符号語において、計算されたLLR値は、連続的なビットであり、そのため、書き込みは連続的な順番である。
４）RMW（read modify write）動作の間、メモリーからの読み出しおよびメモリーへの書き込みは連続的であるので、メモリーフェッチングが低減され、メモリーアドレス化が単純化される。
UMBシステムにおいて、符号語のサイズ（つまり、長さｎ）は、広い範囲（例えば、128ビットから20kビット）を有しており、および可変の寿命（例えば、1物理フレームから48物理フレーム）を有している。LLRメモリーにおける符号語のためにスペースを静的に割り当てることは、以下の欠点を有する符号語寿命のための各符号語について最大のサイズを割り当てることを意味するだろう。
１）最大のサイズよりも小さい符号語は、利用されない余分なスペースを割り当てられる。
２）ひとかたまりの符号語が複数のHARQ送信上で受信され、およびまだ送信されていない符号語の部分のために既に割り当てられているメモリーは、利用されない。
1つの態様において、必要性をベースとしてメモリーを動的に割り当てることによって静的な多重化は、上で述べられた欠点を克服するために使用される。LLRメモリーをノードに仮想的に分割する（つまり、物理的分割ではない）。各符号語は、特定の数のノードを割り当てられており、各符号語のLLRは、これらのノードに記憶されている。各符号語は、リンクリストを介してこれらのノードを追跡する。これらのノードは、必要性をベースにのみ割り当てられるので、上で述べられた欠点を克服する。ノードは、独立に割り当てられ、および独立に逆割り当てされる。1つの例において、ノードは、同じサイズであり、ノードのサイズは、プログラム可能である。ノードは、フリーノードリンクリストに最初に位置される。
各符号語は、固有のリンクリストと関連させられている。固有のリンクリストにおいて、ノードは、フリーノードリンクリストから必要性をベースに割り当てられる。そのような動的割り当ては、必要なときのみメモリーの割り当てを可能にするので、メモリー利用を最適化する。符号語の寿命の終わり（例えば、ユーザ端末または成功的復号による）において、リンクリストにおいて割り当てられたノードは、フリーノードリンクリストに戻される。
図6は、本件開示にしたがっている送信方式の一例を例示している。送信パケット610は、最初に、送信機において組織化される。次に、パケットは、サブパケット620に分解される。各サブパケットは、符号語630を生成するために符号化器に送られる。符号語630は、次に、バースト誤りに対する回復力を提供するため、およびインターリーブされた符号語640を生成するためにインターリーバーに送られる。インターリーブされた符号語640は、次に、より小さい部分に分解され、別々のHARQ送信フレーム650に送られる。したがって、受信されたHARQフレームは、インターリーブおよびHARQ送信形式により、受信された符号語の非連続的部分を含む。
図7は、インターリーブされた形式でログ尤度比（LLR）を記憶するためのフロー図の一例を例示している。ブロック710において、複数のインターリーブされた符号語を受信する。1つの態様において、インターリーブされた符号語を受信することに続き、複数のインターリーブされた符号語が復調される。1つの例において、復調は、次のうちの1つに基づく：2値位相シフトキーイング（BPSK）、直交位相シフトキーイング（QPSK）、多元位相シフトキーイング（MPSK）または直交振幅変調（QAM）。1つの態様において、符号語は、ブロック符号、畳み込み符号、ターボ符号、または連接符号である。
ブロック710に続き、ブロック720において、複数のインターリーブされた符号語のために少なくとも1つのログ尤度比（LLR）を得る。1つの例において、少なくとも1つのLLRは、複数のインターリーブされた符号語が復調された後に得られる。1つの態様において、少なくとも1つのLLRを得るために、インターリーブされた符号語を使用することに加えて、通信チャネルの誤りモデルもまた使用される。数学的解析、経験的測定および／またはシミュレーションなどを使用して誤りモデルをモデル化することは、当業者に知られている。1つの例において、誤りモデルは、すべての伝搬路（つまり、通信チャネル送信を通って送信機から始まって受信機に至るまで）によるビット誤りをモデル化する。
ブロック720に続いて、ブロック730において、少なくとも1つのLLRをメモリーに記憶する。1つの態様において、メモリーは、記憶ステップを実行する受信機内のコンポーネントである。1つの例において、メモリーは、ランダム接続メモリー（RAM）である。ブロック730に続いて、ブロック740において、少なくとも1つのLLRがメモリーに記憶された後に複数のインターリーブされた符号語を逆インターリーブする。ブロック740に続いて、ブロック750において、記憶された少なくとも1つのLLRを使用して、逆インターリーブされた符号語のビット決定を実行する。1つの例において、ビット決定は、ソフト決定である。1つの態様において、図7のフロー図のステップを行うことは、メモリー要求を低減する。
1つの態様において、受信機は、ブロック710ないし750におけるステップのうち1つまたは複数を行う。1つの例において、インターリーブされた形式でログ尤度比（LLR）を記憶するための受信機は、複数のインターリーブされた符号語を受信するためのアンテナと、複数のインターリーブされた符号語のための少なくとも1つのログ尤度比（LLR）を得るための復調器と、少なくとも1つのLLRを記憶するためのメモリーと、少なくとも1つのLLRがメモリーに記憶された後に複数のインターリーブされた符号語を逆インターリーブするための逆インターリーバーと、および記憶された少なくとも1つのLLRを使用して逆インターリーブされた符号語のビット決定を行うための復号器とを具備する。
当業者であるならば、本件発明の実施において、図7におけるフロー図の一例において開示されたステップは、それらの順番が置換可能であることを理解するだろう。
さらに、当業者であれば、本件明細書に開示されている事例に関連して説明されている様々な例示的な構成要素、論理ブロック、モジュール、回路、および／またはアルゴリズムステップは、電子的ハードウェア、ファームウェア、コンピュータソフトウェアまたは両者の組み合わせとして実装可能であることを認識するであろう。ハードウェア、ファームウェア、およびソフトウェアの間のこの互換性を明白に例示するために、様々な例示的なコンポーネント、ブロック、モジュール、回路および／またはステップは、上記においてその機能性の観点から一般的に説明されてきた。そのような機能性がハードウェア、ファームウェア、またはソフトウェアとして実装されるかは、特定のアプリケーション、およびシステム全体に課される設計上の制約に依存する。当業者は、本件発明の実施において、異なる手段で開示されている機能性を実装することができる。
例えば、ハードウェア実装の場合、処理ユニットは、特定用途集積回路（ASIC）、デジタル信号プロセッサー（DSP）、デジタル信号処理デバイス（DSPD）、プログラム可能論理デバイス（PLD）、フィールドプログラム可能ゲートアレー（FPGA）、プロセッサー、コントローラー、マイクロコントローラー、マイクロプロセッサー、本件明細書において説明された機能を実行するように設計されている他の電子的ユニット、またはこれらの組み合わせのうちの1つまたは複数の内で実装されてもよい。ソフトウェアに関して、本件明細書において説明された機能を実行するモジュール（例えば、手順、機能など）を通じて実装されてもよい。ソフトウェアコードは、メモリーユニットに記憶され、プロセッサーユニットによって実行されてもよい。加えて、本件明細書において説明された様々な例示的フロー図、論理ブロック、モジュールおよび／またはアルゴリズムステップはまた、当該技術分野において知られている任意のコンピュータ可読媒体上で伝搬されるコンピュータ可読命令として符号化されていてもよく、または当該技術分野において知られている任意のコンピュータプログラムプロダクトにおいて実装されてもよい。
1つまたは複数の事例において、本件明細書において説明されたステップまたは機能性は、ハードウェア、ソフトウェア、ファームウェア、または任意のこれらの組み合わせにおいて実装されることができる。ソフトウェアにおいて実装される場合、この機能性は、コンピュータ可読媒体上の1つまたは複数の命令またはコードとして記憶または送信されることができる。コンピュータ可読媒体は、ある所から他の所へのコンピュータ・プログラムの転送を容易にする任意の媒体を含むコンピュータ記憶媒体および通信媒体の両方を含む。記憶媒体は、コンピュータによってアクセスされることができる任意の利用可能な媒体であることができる。例として、次のものには制限されないが、そのようなコンピュータ可読媒体は、RAM、ROM，EEPROM、CD-ROM、または他の光ディスク記憶装置、磁気ディスク記憶または他の磁気記憶デバイス、またはコンピュータによってアクセスされることができる、命令またはデータ構造の形式で所望のプログラムコードを搬送または記憶するために使用されることができる任意の他の媒体を具備することができる。また、任意の接続がコンピュータ可読媒体と適切に呼ばれる。例えば、ソフトウェアが、同軸ケーブル、光ファイバーケーブル、より対線、デジタル加入者ライン（DSL）、またはワイヤレス技術（例えば、赤外線、無線、および電磁波）を使用して、ウェブサイト、サーバー、または他の遠隔ソースから送信される場合、当該同軸ケーブル、光ファイバーケーブル、より対線、ＤＳＬ、またはワイヤレス技術（例えば、赤外線、無線、および電磁波）は、媒体の定義に含まれる。本件明細書において使用されるように、ディスク（diskおよびdisc）は、コンパクトディスク（CD）、レーザーディスク（登録商標）、光ディスク、デジタル汎用ディスク（DVD）、フレキシブルディスク、およびブルーレイ（登録商標）ディスクを含む。ここにおいて、ディスク（disc）がレーザーにより光学的にデータを再生するのに対し、ディスク（disk）は、磁気的にデータを通常再生する。上記の組み合わせはまた、コンピュータ可読媒体の範囲内に含まれるべきである。
1つの例において、本件明細書において説明された例示的構成要素、フロー図、論理ブロック、モジュールおよび／またはアルゴリズムステップは、1つまたは複数のプロセッサーによって実装または実行される。1つの態様において、プロセッサーは、本件明細書において説明された様々なフロー図、論理ブロックおよび／またはモジュールを実装または実行するためのプロセッサーによって実行されるべきデータ、メタデータ、プログラム命令などを記憶するメモリーと結合される。図8は、インターリーブされた形式でログ尤度比（LLR）を記憶するためのプロセスを実行するためのメモリー820と通信状態にあるプロセッサー810を具備する。1つの例において、デバイス800は、図7において例示されたアルゴリズムを実装するために使用される。1つの態様において、メモリー820は、プロセッサー810内に位置される。他の態様において、メモリー820は、プロセッサー810の外部である。1つの態様において、プロセッサーは、本件明細書において説明された様々なフロー図、論理ブロックおよび／またはモジュールを実装または実行するための回路を含む。
図9は、インターリーブされた形式でログ尤度比（LLR）を記憶することに適したデバイス900の一例を例示している。1つの態様において、デバイス900は、ブロック910、920、930、940、および950において、本件明細書において説明されたようなインターリーブされた形式でログ尤度比（LLR）を記憶するように構成されている1つまたは複数のモジュールを具備する少なくとも1つのプロセッサーによって実装される。例えば、各モジュールは、ハードウェア、ファームウェア、ソフトウェア、またはこれらの任意の組み合わせを具備する。1つの態様において、デバイス900はまた、少なくとも1つのプロセッサーと通信状態にある少なくとも1つのメモリーによって実装される。
開示された態様の前述の説明は、当該技術分野の技術者が本件開示を作成または使用することができるように提供される。これらの態様に対する様々な変更は、当該技術者に直ちに明白になり、本件明細書において定義された一般原則は、他の態様に提供されることができる。

＜本件出願当初の請求項の内容の付記＞
［C1］
ログ尤度比をインターリーブされた形式で記憶するための方法であって、
複数のインターリーブされた符号語を受信することと、
前記複数のインターリーブされた符号語のために少なくとも1つのログ尤度比（LLR）を得ることと、
前記少なくとも1つのLLRをメモリーに記憶することと、
前記少なくとも1つのLLRが前記メモリーに記憶された後に、前記複数のインターリーブされた符号語を逆インターリーブすることと、および
前記記憶された少なくとも1つのLLRを使用して、前記逆インターリーブされた符号語のビット決定を実行することと
を具備する方法。
［C2］
前記複数のインターリーブされた符号語を復調することをさらに具備する、C1に記載の方法。
［C3］
前記復調ステップは、2値位相シフトキーイング（BPSK）、直交位相シフトキーイング（QPSK）、多重位相シフトキーイングMPSKまたは直交振幅変調（QAM）のうちの１つに基づく、C２に記載の方法。
［C4］
前記少なくとも1つのLLRを得るために通信チャネルの誤りモデルを使用することをさらに具備する、C３に記載の方法。
［C5］
前記誤りモデルは、数学的解析、経験的測定またはシミュレーションのうちの少なくとも１つに基づく、C4に記載の方法。
［C6］
前記メモリーは、前記記憶ステップを実行する受信機内のコンポーネントである、C1に記載の方法。
［C7］
前記メモリーは、ランダムアクセスメモリー（RAM）である、C6に記載の方法。
［C8］
前記ビット決定は、ソフト決定である、C1に記載の方法。
［C9］
ログ尤度比（LLR）をインターリーブされた形式で記憶するための受信機であって、
複数のインターリーブされた符号語を受信するためのアンテナと、
前記複数のインターリーブされた符号語のための少なくとも1つのログ尤度比（LLR）を得るための復調器と、
前記少なくとも1つのLLRを記憶するためのメモリーと、
前記少なくとも1つのLLRが前記メモリーに記憶された後に、前記複数のインターリーブされた符号語を逆インターリーブするための逆インターリーバーと、および
前記記憶された少なくとも1つのLLRを使用して、前記逆インターリーブされた符号語のビット決定を実行するための復号器と
を具備する受信機。
［C10］
前記復調器は、前記複数のインターリーブされた符号語をさらに復調する、C9に記載の受信機。
［C11］
前記復調プロセスは、2値位相シフトキーイング（BPSK）、直交位相シフトキーイング（QPSK）、多重位相シフトキーイングMPSKまたは直交振幅変調（QAM）のうちの１つに基づく、C10に記載の受信機。
［C12］
前記復調器は、前記少なくとも1つのLLRを得るために通信チャネルの誤りモデルをさらに使用する、C9に記載の受信機。
［C13］
前記誤りモデルは、数学的解析、経験的測定またはシミュレーションのうちの少なくとも１つに基づく、C12に記載の受信機。
［C14］
前記メモリーは、ランダムアクセスメモリー（RAM）である、C9に記載の受信機。
［C15］
前記ビット決定は、ソフト決定である、C14に記載の受信機。
［C16］
前記ビット決定は、ソフト決定である、C9に記載の受信機。
［C17］
ログ尤度比（LLR）をインターリーブされた形式で記憶するための装置であって、
複数のインターリーブされた符号語を受信するための手段と、
前記複数のインターリーブされた符号語のために少なくとも1つのログ尤度比（LLR）を得るための手段と、
前記少なくとも1つのLLRを記憶するための手段と、
前記少なくとも1つのLLRが記憶された後に、前記複数のインターリーブされた符号語を逆インターリーブするための手段と、および
前記記憶された少なくとも1つのLLRを使用して、前記逆インターリーブされた符号語のビット決定を実行するための手段と
を具備する装置。
［C18］
前記複数のインターリーブされた符号語を復調するための手段をさらに具備する、C17に記載の装置。
［C19］
前記復調することは、2値位相シフトキーイング（BPSK）、直交位相シフトキーイング（QPSK）、多重位相シフトキーイングMPSKまたは直交振幅変調（QAM）のうちの１つに基づく、C18に記載の装置。
［C20］
前記少なくとも1つのLLRを得るために通信チャネルの誤りモデルを使用するための手段をさらに具備する、C17に記載の装置。
［C21］
前記誤りモデルは、数学的解析、経験的測定またはシミュレーションのうちの少なくとも１つに基づく、C20に記載の装置。
［C22］
前記ビット決定は、ソフト決定である、C17に記載の装置。
［C23］
プログラムコードを内蔵するコンピュータ可読媒体であって、
複数のインターリーブされた符号語を受信するためのプログラムコードと、
前記複数のインターリーブされた符号語のために少なくとも1つのログ尤度比（LLR）を得るためのプログラムコードと、
前記少なくとも1つのLLRを記憶するためのプログラムコードと、
前記少なくとも1つのLLRが記憶された後に、前記複数のインターリーブされた符号語を逆インターリーブするためのプログラムコードと、
前記記憶された少なくとも1つのLLRを使用して前記逆インターリーブされた符号語のビット決定を実行するためのプログラムコードと
を具備するコンピュータ可読媒体。
［C24］
前記複数のインターリーブされた符号語を復調するためのプログラムコードをさらに具備する、C23に記載のコンピュータ可読媒体。
［C25］
復調するための前記プログラムコードは、2値位相シフトキーイング（BPSK）、直交位相シフトキーイング（QPSK）、多重位相シフトキーイングMPSKまたは直交振幅変調（QAM）のうちの１つに基づく、C24に記載のコンピュータ可読媒体。
［C26］
前記少なくとも1つのLLRを得るために、通信チャネルの誤りモデルを使用するための計算プログラムコードをさらに具備する、C23に記載のコンピュータ可読媒体。
［C27］
前記誤りモデルは、数学的解析、経験的測定またはシミュレーションのうちの少なくとも１つに基づく、C26に記載のコンピュータ可読媒体。
［C28］
前記ビット決定は、ソフト決定である、C23に記載のコンピュータ可読媒体。

Claims (28)

  1. ログ尤度比をインターリーブされた形式で記憶するための方法であって、
    複数のインターリーブされた符号語を受信することと、
    前記複数のインターリーブされた符号語のために少なくとも1つのログ尤度比（LLR）を得ることと、
    前記少なくとも1つのLLRをメモリーに記憶することと、
    前記少なくとも1つのLLRが前記メモリーに記憶された後に、前記複数のインターリーブされた符号語を逆インターリーブすることと、および
    前記記憶された少なくとも1つのLLRを使用して、前記逆インターリーブされた符号語のビット決定を実行することと
    を具備する方法。
  2. 前記複数のインターリーブされた符号語を復調することをさらに具備する、請求項1に記載の方法。
  3. 前記復調ステップは、2値位相シフトキーイング（BPSK）、直交位相シフトキーイング（QPSK）、多重位相シフトキーイングMPSKまたは直交振幅変調（QAM）のうちの１つに基づく、請求項２に記載の方法。
  4. 前記少なくとも1つのLLRを得るために通信チャネルの誤りモデルを使用することをさらに具備する、請求項３に記載の方法。
  5. 前記誤りモデルは、数学的解析、経験的測定またはシミュレーションのうちの少なくとも１つに基づく、請求項4に記載の方法。
  6. 前記メモリーは、前記記憶ステップを実行する受信機内のコンポーネントである、請求項1に記載の方法。
  7. 前記メモリーは、ランダムアクセスメモリー（RAM）である、請求項6に記載の方法。
  8. 前記ビット決定は、ソフト決定である、請求項1に記載の方法。
  9. ログ尤度比（LLR）をインターリーブされた形式で記憶するための受信機であって、
    複数のインターリーブされた符号語を受信するためのアンテナと、
    前記複数のインターリーブされた符号語のための少なくとも1つのログ尤度比（LLR）を得るための復調器と、
    前記少なくとも1つのLLRを記憶するためのメモリーと、
    前記少なくとも1つのLLRが前記メモリーに記憶された後に、前記複数のインターリーブされた符号語を逆インターリーブするための逆インターリーバーと、および
    前記記憶された少なくとも1つのLLRを使用して、前記逆インターリーブされた符号語のビット決定を実行するための復号器と
    を具備する受信機。
  10. 前記復調器は、前記複数のインターリーブされた符号語をさらに復調する、請求項9に記載の受信機。
  11. 前記復調プロセスは、2値位相シフトキーイング（BPSK）、直交位相シフトキーイング（QPSK）、多重位相シフトキーイングMPSKまたは直交振幅変調（QAM）のうちの１つに基づく、請求項10に記載の受信機。
  12. 前記復調器は、前記少なくとも1つのLLRを得るために通信チャネルの誤りモデルをさらに使用する、請求項9に記載の受信機。
  13. 前記誤りモデルは、数学的解析、経験的測定またはシミュレーションのうちの少なくとも１つに基づく、請求項12に記載の受信機。
  14. 前記メモリーは、ランダムアクセスメモリー（RAM）である、請求項9に記載の受信機。
  15. 前記ビット決定は、ソフト決定である、請求項14に記載の受信機。
  16. 前記ビット決定は、ソフト決定である、請求項9に記載の受信機。
  17. ログ尤度比（LLR）をインターリーブされた形式で記憶するための装置であって、
    複数のインターリーブされた符号語を受信するための手段と、
    前記複数のインターリーブされた符号語のために少なくとも1つのログ尤度比（LLR）を得るための手段と、
    前記少なくとも1つのLLRを記憶するための手段と、
    前記少なくとも1つのLLRが記憶された後に、前記複数のインターリーブされた符号語を逆インターリーブするための手段と、および
    前記記憶された少なくとも1つのLLRを使用して、前記逆インターリーブされた符号語のビット決定を実行するための手段と
    を具備する装置。
  18. 前記複数のインターリーブされた符号語を復調するための手段をさらに具備する、請求項17に記載の装置。
  19. 前記復調することは、2値位相シフトキーイング（BPSK）、直交位相シフトキーイング（QPSK）、多重位相シフトキーイングMPSKまたは直交振幅変調（QAM）のうちの１つに基づく、請求項18に記載の装置。
  20. 前記少なくとも1つのLLRを得るために通信チャネルの誤りモデルを使用するための手段をさらに具備する、請求項17に記載の装置。
  21. 前記誤りモデルは、数学的解析、経験的測定またはシミュレーションのうちの少なくとも１つに基づく、請求項20に記載の装置。
  22. 前記ビット決定は、ソフト決定である、請求項17に記載の装置。
  23. プログラムコードを内装するコンピュータ可読媒体であって、
    複数のインターリーブされた符号語を受信するためのプログラムコードと、
    前記複数のインターリーブされた符号語のために少なくとも1つのログ尤度比（LLR）を得るためのプログラムコードと、
    前記少なくとも1つのLLRを記憶するためのプログラムコードと、
    前記少なくとも1つのLLRが記憶された後に、前記複数のインターリーブされた符号語を逆インターリーブするためのプログラムコードと、
    前記記憶された少なくとも1つのLLRを使用して前記逆インターリーブされた符号語のビット決定を実行するためのプログラムコードと
    を具備するコンピュータ可読媒体。
  24. 前記複数のインターリーブされた符号語を復調するためのプログラムコードをさらに具備する、請求項23に記載のコンピュータ可読媒体。
  25. 復調するための前記プログラムコードは、2値位相シフトキーイング（BPSK）、直交位相シフトキーイング（QPSK）、多重位相シフトキーイングMPSKまたは直交振幅変調（QAM）のうちの１つに基づく、請求項24に記載のコンピュータ可読媒体。
  26. 前記少なくとも1つのLLRを得るために、通信チャネルの誤りモデルを使用するための計算プログラムコードをさらに具備する、請求項23に記載のコンピュータ可読媒体。
  27. 前記誤りモデルは、数学的解析、経験的測定またはシミュレーションのうちの少なくとも１つに基づく、請求項26に記載のコンピュータ可読媒体。
  28. 前記ビット決定は、ソフト決定である、請求項23に記載のコンピュータ可読媒体。
JP2011503061A 2008-03-31 2009-03-29 ハードウェアメモリーを低減するためにインターリーブされた形式でログ尤度比を記憶すること Expired - Fee Related JP5269978B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US4121208P 2008-03-31 2008-03-31
US61/041,212 2008-03-31
US12/412,868 US9184874B2 (en) 2008-03-31 2009-03-27 Storing log likelihood ratios in interleaved form to reduce hardware memory
US12/412,868 2009-03-27
PCT/US2009/038712 WO2009123939A1 (en) 2008-03-31 2009-03-29 Method and apparatus for storing log likelihood ratios in interleaved form to reduce hardware memory

Publications (2)

Publication Number Publication Date
JP2011517213A true JP2011517213A (ja) 2011-05-26
JP5269978B2 JP5269978B2 (ja) 2013-08-21

Family

ID=41117184

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011503061A Expired - Fee Related JP5269978B2 (ja) 2008-03-31 2009-03-29 ハードウェアメモリーを低減するためにインターリーブされた形式でログ尤度比を記憶すること

Country Status (9)

Country Link
US (1) US9184874B2 (ja)
EP (1) EP2274848A1 (ja)
JP (1) JP5269978B2 (ja)
KR (1) KR101200973B1 (ja)
CN (1) CN101981850B (ja)
CA (1) CA2718467A1 (ja)
RU (1) RU2451325C1 (ja)
TW (1) TWI436615B (ja)
WO (1) WO2009123939A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016513428A (ja) * 2013-02-27 2016-05-12 クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ １つまたは複数の対数尤度比（ｌｌｒ）または復号されたビットの条件付きオフロードのための方法および装置

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7877350B2 (en) 2005-06-27 2011-01-25 Ab Initio Technology Llc Managing metadata for graph-based computations
JP5056947B2 (ja) * 2008-06-04 2012-10-24 富士通株式会社 情報処理装置、データ送信装置およびデータ送信装置のデータ転送方法
CN102317911B (zh) 2009-02-13 2016-04-06 起元技术有限责任公司 管理任务执行
US20100251069A1 (en) * 2009-03-31 2010-09-30 Qualcomm Incorporated Method and apparatus for efficient memory allocation for turbo decoder input with long turbo codeword
TWI399054B (zh) * 2009-04-10 2013-06-11 Ind Tech Res Inst 多輸出多輸入系統之適應性自動重傳要求裝置與方法
US20110276747A1 (en) * 2010-05-07 2011-11-10 Qualcomm Incorporated Software management with hardware traversal of fragmented llr memory
KR20150042297A (ko) 2010-06-15 2015-04-20 아브 이니티오 테크놀로지 엘엘시 동적으로 로딩하는 그래프 기반 계산
RU2011118108A (ru) * 2011-05-06 2012-11-20 ЭлЭсАй Корпорейшн (US) Устройство (варианты) и способ параллельного декодирования для нескольких стандартов связи
US10108521B2 (en) 2012-11-16 2018-10-23 Ab Initio Technology Llc Dynamic component performance monitoring
US9507682B2 (en) 2012-11-16 2016-11-29 Ab Initio Technology Llc Dynamic graph performance monitoring
US9274926B2 (en) * 2013-01-03 2016-03-01 Ab Initio Technology Llc Configurable testing of computer programs
US9578074B2 (en) * 2013-11-11 2017-02-21 Amazon Technologies, Inc. Adaptive content transmission
US9582904B2 (en) 2013-11-11 2017-02-28 Amazon Technologies, Inc. Image composition based on remote object data
US9374552B2 (en) 2013-11-11 2016-06-21 Amazon Technologies, Inc. Streaming game server video recorder
US9634942B2 (en) 2013-11-11 2017-04-25 Amazon Technologies, Inc. Adaptive scene complexity based on service quality
US9604139B2 (en) 2013-11-11 2017-03-28 Amazon Technologies, Inc. Service for generating graphics object data
US9805479B2 (en) 2013-11-11 2017-10-31 Amazon Technologies, Inc. Session idle optimization for streaming server
US9641592B2 (en) 2013-11-11 2017-05-02 Amazon Technologies, Inc. Location of actor resources
US9894016B2 (en) * 2013-12-04 2018-02-13 Sony Corporation Data processing device and data processing method
CA2932763C (en) 2013-12-05 2022-07-12 Ab Initio Technology Llc Managing interfaces for dataflow graphs composed of sub-graphs
KR102370903B1 (ko) * 2014-03-14 2022-03-08 삼성전자주식회사 인터리빙 깊이를 조절하기 위한 장치 및 방법
US9955365B2 (en) * 2015-04-15 2018-04-24 Qualcomm Incorporated Conditional progressive encoding and decoding
US10657134B2 (en) 2015-08-05 2020-05-19 Ab Initio Technology Llc Selecting queries for execution on a stream of real-time data
US9749089B2 (en) * 2015-11-04 2017-08-29 Mitsubishi Electric Research Laboratories, Inc. Fast log-likelihood ratio (LLR) computation for decoding high-order and high-dimensional modulation schemes
CN108475189B (zh) 2015-12-21 2021-07-09 起元技术有限责任公司 子图接口生成的方法、系统及计算机可读介质
US10305633B2 (en) * 2016-09-19 2019-05-28 Qualcomm Incorporated Per-symbol K-bit interleaver
JP7171161B2 (ja) 2017-03-17 2022-11-15 住友電工ウインテック株式会社 銅線材の製造方法
US11184031B2 (en) * 2017-06-19 2021-11-23 Panasonic Intellectual Property Corporation Of America Transmission apparatus, reception apparatus, transmission method, and reception method
US20190097677A1 (en) * 2017-09-28 2019-03-28 Qualcomm Incorporated Multi-layer rate splitting for wireless communications
US10831653B2 (en) 2018-05-15 2020-11-10 Micron Technology, Inc. Forwarding code word address
US11003375B2 (en) 2018-05-15 2021-05-11 Micron Technology, Inc. Code word format and structure
US10707901B2 (en) * 2019-01-08 2020-07-07 Intel Corporation Die-wise residual bit error rate (RBER) estimation for memories
CN112636803A (zh) * 2020-12-24 2021-04-09 电子科技大学 一种修正的矢量扰动软解调方法
US11968040B2 (en) * 2022-06-14 2024-04-23 Nvidia Corporation Graph neural network for channel decoding
WO2024023700A1 (en) * 2022-07-25 2024-02-01 Jio Platforms Limited System and method for implementing optimized rate recovery and harq combining in a network

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002185437A (ja) * 2000-12-13 2002-06-28 Mitsubishi Electric Corp 受信装置
JP2002527939A (ja) * 1998-10-08 2002-08-27 テレフォンアクチーボラゲット エル エム エリクソン（パブル） 適用ハイブリッドａｒｑ手法を用いたデータ通信方法とシステム
JP2004040587A (ja) * 2002-07-04 2004-02-05 Matsushita Electric Ind Co Ltd 軟判定復号装置及び方法
US20060133533A1 (en) * 2004-12-22 2006-06-22 Qualcomm Incorporated Method and apparatus for using multiple modulation schemes for a single packet
US20070011593A1 (en) * 2005-06-09 2007-01-11 Samsung Electronics Co., Ltd. Apparatus and method for receiving signal in a communication system
JP2007509511A (ja) * 2003-09-09 2007-04-12 クゥアルコム・インコーポレイテッド Ｍｉｍｏ通信システムにおけるインクリメンタル冗長度送信
JP2007512772A (ja) * 2003-11-25 2007-05-17 クゥアルコム・インコーポレイテッド 無線通信システムにおいて、制御チャネルの早期デコーディングのための装置、方法およびメモリ
JP2007195169A (ja) * 2006-01-17 2007-08-02 Samsung Electronics Co Ltd 無線通信システムでのコントロールチャンネルのデコーディング方法とその装置
JP2007536845A (ja) * 2004-05-04 2007-12-13 テレフオンアクチーボラゲット エル エム エリクソン（パブル） 無線通信ネットワークにおいて実施される改良型インクリメンタルリダンダンシー

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE303687T1 (de) 2001-11-16 2005-09-15 Matsushita Electric Ind Co Ltd Hybrides arq verfahren zur datenpaketübertragung
US7154936B2 (en) 2001-12-03 2006-12-26 Qualcomm, Incorporated Iterative detection and decoding for a MIMO-OFDM system
US7340013B2 (en) * 2002-10-24 2008-03-04 Agere Systems Inc. Soft sample scaling in a turbo decoder
RU2316900C1 (ru) 2003-09-25 2008-02-10 Квэлкомм Инкорпорейтед Иерархическое кодирование с использованием множества антенн в системе радиосвязи
US7813453B2 (en) 2004-01-21 2010-10-12 Qualcomm Incorporated Data detection for a hierarchical coded data transmission
US8086927B2 (en) 2005-03-29 2011-12-27 Panasonic Corporation MIMO transmitting apparatus, MIMO receiving apparatus, and retransmitting method
US7447983B2 (en) * 2005-05-13 2008-11-04 Verizon Services Corp. Systems and methods for decoding forward error correcting codes
KR100754584B1 (ko) * 2005-07-04 2007-09-05 삼성전자주식회사 모뎀에서 데이터 스케쥴링 장치 및 방법
KR100946894B1 (ko) * 2006-09-13 2010-03-09 삼성전자주식회사 무선 통신 시스템에서 복합 자동 재전송버퍼를 동적으로 할당하는 방법 및 장치
US8176379B2 (en) * 2006-09-20 2012-05-08 Samsung Electronics Co., Ltd Apparatus and method for processing received data in a broadband wireless communication system

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002527939A (ja) * 1998-10-08 2002-08-27 テレフォンアクチーボラゲット エル エム エリクソン（パブル） 適用ハイブリッドａｒｑ手法を用いたデータ通信方法とシステム
JP2002185437A (ja) * 2000-12-13 2002-06-28 Mitsubishi Electric Corp 受信装置
JP2004040587A (ja) * 2002-07-04 2004-02-05 Matsushita Electric Ind Co Ltd 軟判定復号装置及び方法
JP2007509511A (ja) * 2003-09-09 2007-04-12 クゥアルコム・インコーポレイテッド Ｍｉｍｏ通信システムにおけるインクリメンタル冗長度送信
JP2007512772A (ja) * 2003-11-25 2007-05-17 クゥアルコム・インコーポレイテッド 無線通信システムにおいて、制御チャネルの早期デコーディングのための装置、方法およびメモリ
JP2007536845A (ja) * 2004-05-04 2007-12-13 テレフオンアクチーボラゲット エル エム エリクソン（パブル） 無線通信ネットワークにおいて実施される改良型インクリメンタルリダンダンシー
US20060133533A1 (en) * 2004-12-22 2006-06-22 Qualcomm Incorporated Method and apparatus for using multiple modulation schemes for a single packet
US20070011593A1 (en) * 2005-06-09 2007-01-11 Samsung Electronics Co., Ltd. Apparatus and method for receiving signal in a communication system
JP2007195169A (ja) * 2006-01-17 2007-08-02 Samsung Electronics Co Ltd 無線通信システムでのコントロールチャンネルのデコーディング方法とその装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016513428A (ja) * 2013-02-27 2016-05-12 クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ １つまたは複数の対数尤度比（ｌｌｒ）または復号されたビットの条件付きオフロードのための方法および装置

Also Published As

Publication number Publication date
JP5269978B2 (ja) 2013-08-21
US20090245426A1 (en) 2009-10-01
EP2274848A1 (en) 2011-01-19
RU2451325C1 (ru) 2012-05-20
US9184874B2 (en) 2015-11-10
CN101981850B (zh) 2014-11-12
TWI436615B (zh) 2014-05-01
KR101200973B1 (ko) 2012-11-13
KR20110002071A (ko) 2011-01-06
CA2718467A1 (en) 2009-10-08
WO2009123939A1 (en) 2009-10-08
TW201004199A (en) 2010-01-16
CN101981850A (zh) 2011-02-23

Similar Documents

Publication Publication Date Title
JP5269978B2 (ja) ハードウェアメモリーを低減するためにインターリーブされた形式でログ尤度比を記憶すること
US11838122B2 (en) Code block segmentation and configuration for concatenated turbo and RS coding
RU2519462C2 (ru) Способы и системы для слепого декодирования pdcch в мобильной связи
US8271842B2 (en) Reducing harq retransmissions using peak power management techniques
US9071402B2 (en) Selection of retransmission settings for HARQ in WCDMA and LTE networks
RU2435305C1 (ru) Способ и устройство для улучшения согласования скорости кольцевого буфера для систем беспроводной связи mimo-ofdm с турбо-кодированием
TWI431968B (zh) 在通訊系統中編碼資料的方法和裝置
US20110055652A1 (en) Method for conducting harq with a wireless communications system
JP2005151571A (ja) 無線通信システムにおけるパケット送受信のためのビットスクランブリング方法及び装置
JP5461422B2 (ja) 低メモリ必要量のｈａｒｑ符号化に関する方法及び装置
JP2012505608A (ja) 直交周波数分割多重（ｏｆｄｍ）通信システムのための適応ローディング
JP2013531925A (ja) 共有アップリンクチャネル上でのトライステート復号を容易にするための方法および装置
WO2002017550A2 (en) Two stage data packet processing scheme
US8621319B2 (en) Method and apparatus for iterative determination of MIMO iterative receiver
JP2011234282A (ja) 通信システム、送信装置、受信装置、プログラム、及びプロセッサ
JP2004007028A (ja) 送信装置及び送信方法
KR101117002B1 (ko) 무선통신 시스템에서 harq 수행 방법
CN113039731A (zh) 用于支持ieee 802.11的harq的设备和方法
Taşpinar et al. Generalized type-II hybrid SR ARQ scheme using punctured convolutional coding and code combining technique in Multi-Carrier Code Division Multiple Access (MC-CDMA) systems
KR20100049179A (ko) Ｈａｒｑ를 이용한 데이터 전송방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120625

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120703

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20121003

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20121011

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121203

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130409

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130508

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees