KR20110002071A - 하드웨어 메모리를 감소시키기 위해 인터리빙된 형태로 로그 우도비들을 저장하기 위한 방법 및 장치 - Google Patents

하드웨어 메모리를 감소시키기 위해 인터리빙된 형태로 로그 우도비들을 저장하기 위한 방법 및 장치 Download PDF

Info

Publication number
KR20110002071A
KR20110002071A KR1020107024598A KR20107024598A KR20110002071A KR 20110002071 A KR20110002071 A KR 20110002071A KR 1020107024598 A KR1020107024598 A KR 1020107024598A KR 20107024598 A KR20107024598 A KR 20107024598A KR 20110002071 A KR20110002071 A KR 20110002071A
Authority
KR
South Korea
Prior art keywords
interleaved
log likelihood
llr
likelihood ratios
codewords
Prior art date
Application number
KR1020107024598A
Other languages
English (en)
Other versions
KR101200973B1 (ko
Inventor
니란잔 엔. 라트나카르
징유안 리우
찰스 스탄스키
Original Assignee
콸콤 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 콸콤 인코포레이티드 filed Critical 콸콤 인코포레이티드
Publication of KR20110002071A publication Critical patent/KR20110002071A/ko
Application granted granted Critical
Publication of KR101200973B1 publication Critical patent/KR101200973B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
    • H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
    • H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
    • H04L1/1829—Arrangements specially adapted for the receiver end
    • H04L1/1835—Buffer management
    • H04L1/1845—Combining techniques, e.g. code combining

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

복수의 인터리빙된 코드워드들을 수신하는 단계(710); 상기 복수의 인터리빙된 코드워드들에 대한 적어도 하나의 로그 우도비(LLR)를 획득하는 단계(720); 메모리에 상기 적어도 하나의 LLR을 저장하는 단계(730); 상기 적어도 하나의 LLR이 메모리에 저장된 이후 상기 복수의 인터리빙된 코드워드들을 디인터리빙하는 단계(740); 및 상기 저장된 적어도 하나의 LLR을 사용하여 상기 디인터리빙된 코드워드들의 비트 결정을 수행하는 단계를 포함하는, 인터리빙된 형태로 로그 우도비들을 저장하기 위한 방법 및 장치가 개시된다.

Description

하드웨어 메모리를 감소시키기 위해 인터리빙된 형태로 로그 우도비들을 저장하기 위한 방법 및 장치{METHOD AND APPARATUS FOR STORING LOG LIKELIHOOD RATIOS IN INTERLEAVED FORM TO REDUCE HARDWARE MEMORY}
본 발명은 일반적으로 무선 통신 시스템에서 디코딩하기 위한 장치 및 방법들에 관한 것이다. 더 구체적으로는, 본 발명은 인터리빙된 형태로의 로그 우도비(LLR) 정보의 저장에 관한 것이다.
본 특허출원은 출원번호가 61/041,212이고, 발명의 명칭이 "Storing LLRs in Interleaved Form to Reduce Hardware Memory"이고, 출원일이 2008년 3월 31일이고, 본 발명의 양수인에게 양도되며, 여기에 참조로서 명시적으로 포함되는 가출원에 대한 우선권을 청구한다.
무선 통신 시스템들은 음성, 데이터 등과 같은 다양한 타입들의 통신 컨텐츠들을 제공하기 위해 널리 배치된다. 이들 시스템들은 가용 시스템 자원들(예를 들어, 대역폭 및 송신 전력)을 공유함으로써 다수의 사용자들과의 통신을 지원할 수 있는 다중-액세스 시스템들일 수 있다. 상기 다중-액세스 시스템들의 예들은 코드 분할 다중 액세스(CDMA) 시스템들, 시분할 다중 액세스(TDMA) 시스템들, 주파수 분할 다중 액세스(FDMA) 시스템들, 3GPP LTE 시스템들, 및 직교 주파수 분할 다중 액세스(OFDMA) 시스템들을 포함한다.
일반적으로, 무선 다중-액세스 통신 시스템은 다수의 무선 단말들에 대한 통신을 동시에 지원할 수 있다. 각각의 단말은 순방향 및 역방향 링크들 상에서의 송신들을 통해 하나 이상의 기지국들과 통신한다. 상기 순방향 링크(또는 다운링크)는 기지국들로부터 단말들(예를 들어, 이동국)으로의 통신 링크를 지칭하고, 역방향 링크(또는 업링크)는 단말들로부터 기지국들로의 통신 링크를 지칭한다. 이 통신 링크는 단일 입력-단일 출력(SISO), 다중 입력-단일 출력(MISO) 또는 다중-입력-다중-출력(MIMO) 시스템을 통해 설정될 수 있다.
MIMO 시스템은 데이터 송신을 위해 다수(NT)개의 송신 안테나들 및 다수(NR)개의 수신 안테나들을 사용한다. NT개의 송신 안테나들 및 NR개의 수신 안테나들에 의해 형성되는 MIMO 채널은 NS개의 독립 채널들로 분해될 수 있으며, 이는 또한 공간 채널들이라 지칭되며, 여기서 NS ≤ min{NT, NR}이다. NS개의 독립 채널들 각각은 디멘션에 대응한다. MIMO 시스템은 다수의 송신 및 수신 안테나들에 의해 생성되는 추가적인 디멘션들이 이용되는 경우 개선된 성능을 제공할 수 있다. 예를 들어, MIMO 시스템은 시분할 듀플렉스(TDD) 및 주파수 분할 듀플렉스(FDD) 시스템들을 지원할 수 있다. TDD 시스템에서, 순방향 및 역방향 링크 송신들은 동일한 주파수 상에 있으므로, 가역성 원리에 의해 역방향 링크 채널로부터의 순방향 링크 채널의 추정이 허용된다. 이는 다수의 안테나들이 액세스 포인트에서 사용가능할 때 상기 액세스 포인트로 하여금 순방향 링크를 통해 송신 빔형성을 추출할 수 있게 한다.
무선 통신 시스템들은 무선 링크 내 어디에든 유입되는 다양한 채널 변경(perturbation)들 및 잡음 교란들에 영향을 받는다. 이러한 불완전성들로 인해 수신기에 의해 처리되는 데이터에 에러들이 발생한다. 일반적으로, 무선 통신 시스템들에 적용가능한 에러 제어, 에러 검출 및 에러 정정이라는 두 가지의 큰 카테고리들이 존재한다. 에러 검출 기법들, 예를 들어, 자동 반복 요청(ARQ)은 통상적으로 에러 검출의 목적으로 수개의 리던던트 비트들을 송신 데이터 프레임에 부가한다. 에러가 검출되면, 수신기는 통상적으로 동일한 송신 데이터 프레임의 재송신을 요청하기 위해 송신기에 에러 검출 메시지를 다시 전송한다. 반면, 에러 정정 기법들, 예를 들어, 순방향 에러 정정(FEC)은 통상적으로 에러 정정의 목적으로 송신 데이터 프레임에 구조화된 방식으로 더 많은 리던던트 비트들을 부가한다. 에러 정정은 수신기로 하여금, 피드백 및 재송신 없이 수신된 에러들을 검출 및 정정하게 한다. 채널 에러 특성들 및 시스템에 대한 스루풋 대 레이턴시 요건들에 따라, 에러 검출 또는 에러 정정이 바람직할 수 있다.
인터리빙된(interleaved) 형태로 로그 우도비(LLR) 정보를 저장하기 위한 장치 및 방법이 개시된다. 본 발명의 이점들은 메모리 요건의 감소를 포함한다. 일 양상에 따라, 복수의 인터리빙된 코드워드들을 수신하는 단계; 상기 복수의 인터리빙된 코드워드들에 대한 적어도 하나의 로그 우도비(LLR)를 획득하는 단계; 메모리에 상기 적어도 하나의 LLR을 저장하는 단계; 상기 적어도 하나의 LLR이 상기 메모리에 저장된 이후 상기 복수의 인터리빙된 코드워드들을 디인터리빙(deinterleave)하는 단계; 및 상기 저장된 적어도 하나의 LLR을 사용하여 상기 디인터리빙된 코드워드들의 비트 결정을 수행하는 단계를 포함하는, 인터리빙된 형태로 로그 우도비들을 저장하기 위한 방법이 개시된다.
또다른 양상에 따라, 복수의 인터리빙된 코드워드들을 수신하기 위한 안테나; 상기 복수의 인터리빙된 코드워드들에 대한 적어도 하나의 로그 우도비(LLR)를 획득하기 위한 복조기; 메모리에 상기 적어도 하나의 LLR을 저장하기 위한 메모리; 상기 적어도 하나의 LLR이 상기 메모리에 저장된 이후 상기 복수의 인터리빙된 코드워드들을 디인터리빙하기 위한 디인터리버; 및 상기 저장된 적어도 하나의 LLR을 사용하여 상기 디인터리빙된 코드워드들의 비트 결정을 수행하기 위한 디코더를 포함하는, 인터리빙된 형태로 로그 우도비들을 저장하기 위한 수신기가 개시된다.
또다른 양상에 따라, 복수의 인터리빙된 코드워드들을 수신하기 위한 수단; 상기 복수의 인터리빙된 코드워드들에 대한 적어도 하나의 로그 우도비(LLR)를 획득하기 위한 수단; 메모리에 상기 적어도 하나의 LLR을 저장하기 위한 수단; 상기 적어도 하나의 LLR이 상기 메모리에 저장된 이후 상기 복수의 인터리빙된 코드워드들을 디인터리빙하기 위한 수단; 및 상기 저장된 적어도 하나의 LLR을 사용하여 상기 디인터리빙된 코드워드들의 비트 결정을 수행하기 위한 수단을 포함하는, 인터리빙된 형태로 로그 우도비들을 저장하기 위한 장치가 개시된다.
또다른 양상에 따라, 복수의 인터리빙된 코드워드들을 수신하기 위한 프로그램 코드; 상기 복수의 인터리빙된 코드워드들에 대한 적어도 하나의 로그 우도비(LLR)를 획득하기 위한 위한 프로그램 코드; 메모리에 상기 적어도 하나의 LLR을 저장하기 위한 프로그램 코드; 상기 적어도 하나의 LLR이 상기 메모리에 저장된 이후 상기 복수의 인터리빙된 코드워드들을 디인터리빙하기 위한 프로그램 코드; 및 상기 저장된 적어도 하나의 LLR을 사용하여 상기 디인터리빙된 코드워드들의 비트 결정을 수행하기 위한 프로그램 코드를 포함하는, 저장된 프로그램 코드를 포함하는 컴퓨터-판독가능한 매체가 개시된다.
또다른 양상들이 다음 상세한 설명으로부터 당업자에게 자명할 것임이 이해되며, 예시에 의해 다양한 양상들이 도시되고 설명된다. 도면들 및 상세한 설명들은 속성상 예시적이며, 제한적이지 않은 것으로서 간주되어야 한다.
도 1은 다중 액세스 무선 통신 시스템의 예를 예시하는 블록 다이어그램이다.
도 2는 무선 MIMO 시스템의 예를 예시하는 블록 다이어그램이다.
도 3은 HARQ 인코딩을 위한 송신 데이터 프로세서의 예를 예시하는 블록 다이어그램이다.
도 4는 HARQ 인코딩을 위한 송신 데이터 프로세서의 보다 상세한 예를 예시하는 블록 다이어그램이다.
도 5는 하이브리드 ARQ 동작의 예를 예시한다.
도 6은 본 발명에 따른 예시적인 송신 방식을 예시한다.
도 7은 인터리빙된 형태로 로그 우도비(LLR)들을 저장하기 위한 예시적인 흐름도를 예시한다.
도 8은 인터리빙된 형태로 로그 우도비(LLR)들을 저장하기 위한 프로세스들을 실행하기 위해 메모리와 통신하는 프로세서를 포함하는 디바이스의 예를 예시한다.
도 9는 인터리빙된 형태로 로그 우도비(LLR)들을 저장하기에 적합한 디바이스의 예를 예시한다.
첨부 도면들과 관련하여 아래에 설명되는 상세한 설명은 본 발명의 다양한 양상들의 설명으로서 의도되며 본 발명이 구현될 수 있는 유일한 양상을 나타내도록 의도되지 않는다. 본원에서 설명되는 각각의 양상은 본 발명의 예 또는 예시로서만 제공되며, 반드시 다른 양상들보다 유리하거나 바람직한 것으로서 해석되지는 않아야 한다. 상세한 설명은 본 발명의 완전한 이해를 제공할 목적으로 특정 상세항목들을 포함한다. 그러나, 본 발명이 이들 특정 상세항목들 없이도 구현될 수 있다는 점이 당업자에게 명백할 것이다. 일부 경우들에서, 공지된 구조들 및 디바이스들은 본 발명의 개념들을 모호하게 하는 것을 회피하기 위해 블록 다이어그램 형태로 도시된다. 두문자어들 및 다른 설명적인 용어들은 단지 편의성 및 명료함을 위해서만 사용될 수 있으며, 본 발명의 범위를 제한하도록 의도되지 않는다.
설명의 간략함의 목적으로, 방법들이 일련의 동작들로서 도시되고 설명되지만, 일부 동작들이 하나 이상의 양상에 따라 상이한 순서들로, 그리고/또는 여기서 도시되고 설명되는 것과는 상이한 동작들과 동시에 발생할 수 있음에 따라, 상기 방법들이 동작들의 순서에 의해 제한되지 않는다는 점이 이해되어야 한다. 예를 들어, 당업자는 방법이 대안적으로, 예를 들어, 상태도에서, 일련의 상호관련된 상태들 또는 이벤트들로서 표현될 수 있다는 점을 이해할 것이다. 또한, 하나 이상의 양상들에 따라 방법을 구현하기 위해 모든 예시된 동작들이 요구되지 않을 수도 있다.
여기서 설명되는 기법들은 코드 분할 다중 액세스(CDMA) 시스템들, 시분할 다중 액세스(TDMA) 시스템들, 주파수 분할 다중 액세스(FDMA) 시스템들, 직교 FDMA(OFDMA) 시스템들, 단일-캐리어 FDMA(SC-FDMA) 시스템들 등과 같은 다양한 무선 통신 시스템들에 대해 사용될 수 있다. 용어들 "시스템들" 및 "네트워크들"은 종종 상호교환가능하게 사용된다. CDMA 시스템은 유니버설 지상 무선 액세스(UTRA), cdma2000 등과 같은 무선 기술을 구현할 수 있다. UTRA는 광대역-CDMA(W-CDMA) 및 로우 칩 레이트(Low Chip Rate : LCR)를 포함한다. cdma2000은 IS-2000, IS-95 및 IS-856 표준들을 커버한다. TDMA 시스템은 모바일 통신용 글로벌 시스템(GSM)과 같은 무선 기술을 구현할 수 있다. OFDMA 시스템은 개선형 UTRA (E-UTRA), IEEE 802.11, IEEE 802.16, IEEE 802.20, Flash-OFDM® 등과 같은 무선 기술을 구현할 수 있다. UTRA, E-UTRA, 및 GSM은 유니버설 모바일 통신 시스템(UMTS)의 일부분이다. 롱 텀 에볼루션(LTE)은 E-UTRA를 사용하는 UMTS의 차기 릴리스이다. UTRA, E-UTRA, GSM, UMTS 및 LTE는 "제3세대 파트너쉽 프로젝트"(3GPP)라 명명되는 기구로부터의 문서들에 기재된다. cdma2000은 "제3세대 파트너쉽 프로젝트2"(3GPP2)라 명명되는 기구로부터의 문서들에 기재된다. 이들 다양한 무선 기술들 및 표준들은 당해 기술분야에 공지되어 있다.
추가적으로, 단일 캐리어 변조 및 주파수 도메인 등화를 이용하는 단일 캐리어 주파수 분할 다중 액세스(SC-FDMA)는 또다른 무선 통신 기법이다. SC-FDMA 시스템은 OFDMA 시스템과 유사한 성능 및 동일한 전체 복잡도를 가질 수 있다. SC-FDMA 신호는 그것의 내재적인 단일 캐리어 구조로 인해 더 낮은 피크-대-평균 전력비(PAPR)를 가진다. SC-FDMA는 송신 전력 효율성의 측면에서 PAPR이 낮을수록 모바일 단말에 매우 유리한 업링크 통신들에서 특히 크게 주목받고 있다. SC-FDMA 기법의 사용은 현재 3GPP 롱 텀 에볼루션(LTE) 또는 개선형 UTRA에서 업링크 다중 액세스 방식에 대한 가정된다. 상기 무선 통신 기법들 및 표준들 모두는 여기서 설명되는 데이터 중심형 멀티플렉싱 알고리즘들과 함께 사용될 수 있다.
도 1은 다중 액세스 무선 통신 시스템의 예를 예시하는 블록 다이어그램이다. 도 1에 예시된 바와 같이, 액세스 포인트(100)(AP)는 다수의 안테나 그룹들을 포함하는데, 한 그룹은 104 및 106을 포함하고, 다른 그룹은 108 및 110을 포함하고, 추가적인 그룹은 112 및 114를 포함한다. 도 1에서, 각각의 안테나 그룹에 대해 오직 2개의 안테나들만이 도시되지만, 더 많거나 더 적은 안테나들이 각각의 안테나 그룹에 대해 이용될 수 있다. 액세스 단말(116)(AT)은 안테나들(112 및 114)과 통신하는데, 안테나들(112 및 114)은 순방향 링크(120)를 통해 액세스 단말(116)에 정보를 송신하고, 역방향 링크(118)를 통해 액세스 단말(116)로부터 정보를 수신한다. 액세스 단말(122)은 안테나들(106 및 108)과 통신하는데, 안테나(106 및 108)는 순방향 링크(126)를 통해 액세스 단말(122)에 정보를 송신하고, 역방향 링크(124)를 통해 액세스 단말(122)로부터 정보를 수신한다. FDD 시스템에서, 통신 링크들(118, 120, 124 및 126)은 통신을 위해 상이한 주파수를 사용할 수 있다. 예를 들어, 순방향 링크(120)는 역방향 링크(118)에 의해 사용되는 것과는 상이한 주파수를 사용할 수 있다. 안테나들의 각 그룹 및/또는 이들이 통신하도록 설계되는 영역은 종종 액세스 포인트의 섹터라고 지칭된다. 일 예에서, 안테나 그룹들 각각은 액세스 포인트(100)에 의해 커버되는 영역들의, 섹터 내에 있는, 액세스 단말들에 통신하도록 설계된다.
순방향 링크들(120 및 126)을 통한 통신에 있어서, 액세스 포인트(100)의 송신 안테나들은 상이한 액세스 단말들(116 및 124)에 대한 순방향 링크들의 신호-대-잡음비를 개선하기 위해 빔형성을 사용한다. 또한, 커버리지 전반에 걸쳐 랜덤하게 분산된 액세스 단말들로 송신하기 위해 빔형성을 사용하는 액세스 포인트는 모든 자신의 액세스단말들에 단일 안테나를 통해 송신하는 액세스 포인트보다 이웃 셀들내의 액세스 단말들에 더 적은 간섭을 야기한다. 액세스 포인트는 고정형 스테이션이다. 액세스 포인트는 또한 액세스 노드, 기지국, 노드 B 또는 당해 기술분야에 알려져 있는 일부 다른 유사한 용어로 지칭될 수 있다. 액세스 단말은 또한 이동국, 사용자 장비(UE), 무선 통신 디바이스 또는 당해 기술분야에 알려져 있는 일부 다른 유사한 용어로 지칭될 수 있다.
도 2는 무선 MIMO 통신 시스템의 예를 예시하는 블록 다이어그램이다. 도 2는 MIMO 시스템(200) 내의 송신기 시스템(210)(또한 액세스 포인트로서 알려짐) 및 수신기 시스템(250)(또한 액세스 단말로서 알려짐)을 도시한다. 송신기 시스템(210)에서, 다수의 데이터 스트림들에 대한 트래픽 데이터는 데이터 소스(212)로부터 송신(TX) 데이터 프로세서(214)로 제공된다. 일 예에서, 각각의 데이터 스트림은 개별 송신 안테나를 통해 송신된다. TX 데이터 프로세서(214)는 코딩된 데이터를 제공하기 위해 해당 데이터 스트림에 대해 선택되는 특정 코딩 방식에 기초하여 각각의 데이터 스트림에 대한 트래픽 데이터를 포맷, 코딩 및 인터리빙한다.
각각의 데이터 스트림에 대해 코딩된 데이터는 OFDM 기법들을 사용하여 파일럿 데이터를 이용하여 멀티플렉싱될 수 있다. 상기 파일럿 데이터는 통상적으로 알려져 있는 방식으로 프로세싱되는 알려져 있는 데이터 패턴이며, 채널 응답을 추정하기 위해 수신기 시스템에서 사용될 수 있다. 이후 각각의 데이터 스트림에 대해 멀티플렉싱되는 파일럿 및 코딩된 데이터는 변조 심볼들을 제공하기 위해 해당 데이터 스트림에 대해 선택되는 특정 변조 방식(예를 들어, BPSK, QSPK, M-PSK, 또는 M-QAM)에 기초하여 변조(즉, 심볼 매핑)된다. 각각의 데이터 스트림에 대한 데이터 레이트, 코딩 및 변조는 프로세서(230)에 의해 수행되는 명령들에 의해 결정될 수 있다.
이후 모든 데이터 스트림들에 대한 변조 심볼들은 (예를 들어, OFDM에 대한) 상기 변조 심볼들을 추가적으로 프로세싱할 수 있는 TX MIMO 프로세서(220)에 제공된다. 이후, TX MIMO 프로세서(220)는 NT개의 송신기들(TMTR)(222a 내지 222t)에 NT개의 변조 심볼 스트림들을 제공한다. 일 예에서, TX MIMO 프로세서(220)는 데이터 스트림들의 심볼들에 그리고 심볼을 송신하고 있는 안테나에 빔형성 가중치들을 적용한다. 각각의 송신기(222a,.. 또는, 222t)는 하나 이상의 아날로그 신호들을 제공하기 위해 개별 심볼 스트림을 수신 및 프로세싱하고, MIMO 채널을 통한 송신에 적합한 변조된 신호를 제공하기 위해 상기 아날로그 신호들을 추가적으로 조정(예를 들어, 증폭, 필터링, 및 상향변환)한다. 송신기들(TMTR)(222a 내지 222t)로부터의 NT개의 변조된 신호는 이후 NT개의 안테나들(224a 내지 224t)로부터 각각 송신된다.
수신기 시스템(250)에서, 송신된 변조된 심볼들은 NR개의 안테나들(252a 내지 252r)에 의해 수신되고, 각각의 안테나(252a,.. 또는 252r)로부터의 수신된 신호는 개별 수신기(RCVR)(254a 내지 254r)로 제공된다. 각각의 수신기(254a,.. 또는 254r)는 개별 수신된 신호를 조정(예를 들어, 필터링, 증폭 및 하향변환)하고, 샘플들을 제공하기 위해 상기 조정된 신호를 디지털화하고, 대응하는 "수신된" 심볼 스트림을 제공하기 위해 상기 샘플들을 추가적으로 프로세싱한다.
이후 RX 데이터 프로세서(260)는 NT개의 "검출된" 심볼 스트림들을 제공하기 위해 특정 수신기 프로세싱 기법에 기초하여 NR개의 수신기들(254a 내지 254r)로부터 NR개의 수신된 심볼 스트림들을 수신 및 프로세싱한다. 이후 RX 데이터 프로세서(260)는 데이터 스트림에 대한 트래픽 데이터를 복원하기 위해 각각의 검출된 심볼 스트림을 복조, 디인터리빙 및 디코딩한다. RX 데이터 프로세서(260)에 의한 프로세싱은 송신기 시스템(210)에서의 TX MIMO 프로세서(220) 및 TX 데이터 프로세서(214)에 의해 수행되는 것과는 상보적이다. 프로세서(270)는 어느 사전-코딩 행렬을 사용할지를 주기적으로 결정한다(아래에 논의됨). 프로세서(270)는 행렬 인덱스 부분 및 랭크 값 부분을 포함하는 역방향 링크 메시지를 형성한다.
역방향 링크 메시지는 통신 링크 및/또는 수신된 데이터 스트림에 관한 다양한 타입들의 정보를 포함할 수 있다. 이후 역방향 링크 메시지는 역시 데이터 소스(236)로부터 다수의 데이터 스트림들에 대한 트래픽 데이터를 수신하는 TX 데이터 프로세서(238)에 의해 프로세싱되고, 변조기(280)에 의해 변조되고, 송신기들(254a 내지 254r)에 의해 조정되고, 송신기 시스템(210)으로 다시 송신된다.
송신기 시스템(210)에서, 수신기 시스템(250)으로부터의 변조된 신호들은 안테나들(224a 내지 224t)에 의해 수신되고, 수신기들(222a 내지 222t)에 의해 조정되고, 복조기(240)에 의해 복조되고, 수신기 시스템(250)에 의해 송신되는 역방향 링크 메시지를 추출하도록 RX 데이터 프로세서(242)에 의해 프로세싱된다. 이후, 프로세서(230)는 빔형성 가중치들을 결정하기 위해 어느 사전-코딩 행렬을 사용할지를 결정하고, 이후 상기 프로세서(230)는 상기 추출된 메시지를 프로세싱한다. 당업자는 트랜시버들(222a 내지 222t)이 순방향 링크에서는 송신기라 지칭되고 역방향 링크에서는 수신기들이라 지칭됨을 이해할 것이다. 유사하게, 당업자는 트랜시버들(254a 내지 254r)이 순방향 링크에서는 송신기라 지칭되고 역방향 링크에서는 수신기들이라 지칭됨을 이해할 것이다.
전술된 바와 같이, 채널 에러 특정들 및 시스템에 대한 스루풋 대 레이턴시 요건들에 따라, 에러 검출 또는 에러 정정이 바람직할 수 있다. 하이브리드 ARQ (HARQ)는 에러 검출 및 에러 정정의 두 기법들 모두의 이익을 달성하고자 할때 상기 에러 검출 및 에러 정정 모두의 특징들을 결합시키는 제 3의 에러 제어 카테고리이다. HARQ의 일 예에 있어서, 송신 데이터 프레임의 제 1 송신은 오직 에러 검출 비트들만을 포함할 수 있다. 수신기가 데이터 프레임이 에러 없이 수신된다고 결정하는 경우, 메시지가 확인응답되고, 어떠한 재송신도 요구되지 않는다. 그러나, 수신기가 에러 검출 비트들을 사용하여, 데이터 프레임이 에러로 수신된다고 결정하는 경우, 에러 검출 메시지는 상기 송신기로 다시 전송되고, 상기 송신기는 추가적인 에러 정정 비트들과 함께 상기 송신 데이터 프레임의 제 2 송신을 전송한다. 이후, 수신기가 상기 추가적인 에러 정정 비트들의 성능을 초과하여, 데이터 프레임이 다시 에러로 수신된다고 결정하는 경우, 또다른 에러 검출 메시지가 송신기로 다시 전송되며, 상기 송신기는 에러 정정 비트들의 개별 세트와 함께 송신 데이터 프레임의 제 3 송신을 전송한다. 일반적으로, HARQ 재송신들은 동일한 송신 데이터 프레임이 에러 없이 수신될 때까지 또는 어느 것이 먼저 발생하든 간에 미리 결정된 최대 횟수의 재송신들까지 상기 동일한 송신 데이터 프레임에 대해 반복될 수 있다.
일 예에서, 순방향 링크 데이터 채널(FLDCH)에 대한 울트라 모바일 광대역(UMB) 시스템에 있어서, 인입 매체 액세스 제어(MAC) 패킷들은 먼저 서브 패킷들로 분할되며, 상기 서브패킷들의 길이는 예를 들어 4 kbit보다 작거나 같다. 이후, 상기 서브패킷들은 인코딩되고, 인터리빙되고 반복되기 위해 터보/컨볼루션 순방향 에러 정정(FEC) 인코더로 제공(feed)된다. 코드워드라 지칭되는, 각각의 서브패킷에 대한 출력 비트스트림은 예를 들어, 순방향 에러 정정 오버헤드로 인해, 상기 서브패킷보다 5배 더 길 수 있다. 이후, 상기 코드워드는 필요한 경우 반복되어 다수의 HARQ 송신들을 통해 송신된다. HARQ 송신들은 일반적으로 시간 길이에 의해 분리된다. 예를 들어, HARQ8에서, 코드워드는 8개 프레임들마다 한번 송신된다. 각각의 송신된 프레임에 대해, 전체 코드워드 중 오직 부분적인 비트들만이 송신된다. 종래의 설계에서, 전체 인코딩된 코드워드는 메모리에 저장된다. 요구되는 전체 메모리는 모든 인입 MAC 패킷들의 길이의 합의 적어도 5배일 것이다. 예를 들어, UMB의 순방향 링크에서, 최악의 경우의 수들(즉, 모든 타일들에 대한 가장 높은 패킷 포맷(128))이 4개 계층들이고 HARQ 인터레이스 깊이가 8개 프레임이라고 가정하면, 종래의 설계는 대략 25Mbit의 온-칩 메모리를 요구한다.
도 3은 HARQ 인코딩에 대한 송신 데이터 프로세서의 예를 예시하는 블록 다이어그램이다. 송신 데이터 프로세서(300)는 MAC 패킷들(311)을 어셈블링 및 암호화한다. 서브패킷 생성기(310)는 자신의 입력에서 MAC 패킷들(311)을 수용하여 이들을 예컨대 길이가 4 kbit 미만인 서브패킷들(312)로 변환한다. 채널 인코더 모듈(320)은 상기 서브패킷들(312)을 수용하여 출력들로서 코드워드(313)들을 생성한다. 멀티플렉서 모듈(330)은 상기 코드워드들(313)을 입력들로서 수용하고 특정 HARQ 송신 내의 특정 자원 할당을 사용하여 송신 심볼들(314)을 생성한다. 일 양상에서, 송신 데이터 프로세서(300)는 서브패킷 인터리빙 테이블을 제공하고, 멀티플렉서 모듈(330)과 함께 HARQ 히스토리를 유지한다.
도 4는 HARQ 인토딩을 위한 송신 데이터 프로세서의 보다 상세한 예를 예시하는 블록 다이어그램이다. 입력 메시지(401)가 수신되어 메시지 분할기(410)에 의해 복수의 서브패킷들로 분할된다. 일 양상에서, 서브패킷 길이들은 각각 4096보다 더 크지 않게 제한된다. 각각의 서브패킷은 이후 순환 중복 검사(CRC) 삽입 모듈(420)에 전송되며, 여기서 에러 검출 비트들이 생성되어 각각의 서브패킷에 부가된다. 일 양상에서, 에러 검출 비트들은 24비트의 CRC 코드로서 계산된다. 다음으로, 인코더(430)는 에러 정정을 위한 인코딩된 서브패킷들을 생성한다. 일 양상에서, 인코더(430)는 터보 인코더이다. 또다른 양상에서, 인코더(430)는 컨볼루션 인코더이다. 다음으로, 채널 인터리버(440)는 버스트 에러들에 대한 복원성(resiliency)을 제공하기 위해 상기 인코딩된 서브패킷들을 인터리빙(즉, 셔플링)한다. 시퀀스 반복 모듈(450) 및 데이터 스크램블러(460)는 인터리빙된 인코딩된 서브패킷들에 대해 추가적인 신호 프로세싱을 수행한다. 마지막으로, 멀티플렉서 및 변조 심볼 맵퍼(470)는 상기 스크램블링된 서브패킷드을 결합시키고 출력 변조 심볼들(471)을 제공한다.
도 5는 하이브리드 ARQ 동작의 예를 예시한다. 일 예에서, 코드워드는 코드레이트 R = 1/5를 가지는 롱 모코드(long mother code)로 구성된다. 일 양상에서, 송신기는 각각의 송신에서 에러 검출 및/또는 에러 정정을 위한 패리티 비트들을 증분적으로 전송한다. UMB의 예에서, 최대 6회의 송신들이 전송될 수 있다. 송신된 비트들의 수가 모 코드워드 블록 길이를 초과하는 경우 반복이 사용된다. 일 양상에서, 채널 인코더 모듈(320)은 송신들에 대해 전체 모코드를 저장하지 않는다. 대신, 채널 인코더 모듈(320)은 송신들에 대해 채널 인코더 모듈 입력을 절감(save)하고, 송신들에 대한 히스토리 상태를 유지시킴으로써 각각의 송신에 대한 채널 인코더 모듈(320)을 실행시킨다.
일 양상에서, 하이브리드 ARQ의 존재시, 인터리빙된 후 코드워드는 항상 그 전체가 송신되지는 않는다. 수신기에서, 비트 결정들을 수행하기 위해 복조 이후 각각의 수신된 코드워드에 대해 우도비(LR)가 계산된다. 우도비(LR)는 2개의 상이한 가설들 하에서의 결과의 최대 확률의 비이다. 그것은 이 비에 기초하여 2개의 상이한 가설들 중에서 결정하기 위한 통계적 테스트로서 사용된다. 일 예에서, 우도비(LR)는 예를 들어, 또다른 출력 상태 비트, 예컨대 제로에 대한 사후 확률에 대한, 하나의 출력 상태 비트, 예컨대 1에 대한 사후 확률의 비로서 소프트-결정 수신기에 의해 계산된다. 로그 우도비(LLR)는 우도비(LR)의 로그값으로서 정의되며, 계산상의 편의를 위해 이용된다. 예를 들어, 우도비(LR)의 계산에서의 곱 및 나누기는 로그 우도비(LLR)의 계산에서는 가산 및 감산으로 변환된다.
수신기에서, 아직 송신되지 않은 코드워드 비트들에 대한 LLR들은 제로들인 것으로 가정된다. 이들 제로들은 송신되고 이후 디인터리빙되는 코드워드 비트들에 대응하는 LLR들에 패딩(pad)된다. 그러나 이전에 패딩된 제로들은 디인터리빙 후에 상기 코드워드 전체에 걸쳐 확산된다. 추가적으로, 디인터리빙된 LLR들이 메모리에 저장되는 경우, 이는 아직 송신되지 않은 비트들에 대응하는 위치들에 대한 LLR값들의 제로 아웃(zero out)을 요구할 것이다. 소프트 결합 동안, 수신되는 LLR들은 이전에 수신된 LLR값들에 더해져야 한다. 코드워드들이 인터리빙된 형태로 저장되는 경우, 이는 데이터를 비순차적으로(out of order) 패치(fetch)시키고, 소프트 결합 이후 하드웨어 메모리에 비순차적으로 기록하는 것을 요구할 것이다. 디인터리빙 전에, 패딩되는 제로들은 인접하게 위치된다. 디인터리빙 전에 LLR들을 저장함으로써, 평균적인 하드웨어 메모리 요건은 이미 수신된 LLR만을 저장하고 나머지가 제로들인 것으로 자동으로 가정함으로써 절감된다. 또한, 이는 이들 LLR들에 대응하는 위치들을 제로 아웃시킬 필요성을 제거한다. LLR들이 디인터리빙되기 전에 저장되므로, 소프트 결합 동안, 메모리 패치는 감소되고 메모리 어드레스지정이 간소화된다.
일 양상에서, 코드워드의 사이즈는 큰 범위(예를 들어, 128 비트 내지 20k 비트)를 가지며, HARQ로 인한 가변적인 수명(life span)(예를 들어, 1개의 물리적 프레임 내지 48개의 물리적 프레임들)을 가진다. 따라서, LLR 메모리를 최악의 경우로 크기지정(sizing)하는 것이 방지될 수 있다. 링크 리스트의 사용 및 메모리의 동적 할당은 메모리 이용의 최적화를 허용한다. LLR 메모리가 노드들로 분할된다고 가정하면, 상기 노드들 각각은 독립적으로 할당 및 할당해제(de-allocated)될 수 있다. 이들 노드들은 동일한 사이즈이며, 이들의 사이즈는 프로그램가능하다(programmable). 이들 노드들은 초기에 소위 자유 노드 링크 리스트에 위치된다. 각각의 코드워드는 고유 링크 리스트와 연관되며, 상기 리스트에서 노드들은 자유 노드 링크 리스트로부터 노드 기반으로 할당된다. 이러한 동적 할당은 오직 필요한 경우에만 메모리 할당을 허용하며, 따라서, 메모리 이용을 최적화한다. (예를 들어, 사용자 종료 또는 성공적인 디코딩으로 인한) 코드워드의 수명의 종단에서, 상기 링크 리스트에 할당되는 노드들은 자유 노드 링크 리스트로 리턴된다.
울트라 모바일 광대역(UMB) 시스템에서, 데이터는 패킷들을 통해 물리층에 전달된다. 각각의 패킷은 잠재적으로 둘 이상의 서브패킷을 포함한다. 각각의 서브패킷은 송신기에서 인코딩되고 인터리빙되며 수신기에서 디인터리빙되고 디코딩되어야 하는 코드워드이다. 코드워드는 길이 n인 비트들의 시퀀스이다. 수신기에서, 인코딩되는 시퀀스로부터의 각각의 비트는 로그 우도비(LLR)에 대응한다. 일 예에서, LLR은 6비트 값을 가진다. 이들 코드워드들은 통상적으로 (예를 들어, 하이브리드 ARQ를 이용하기 위한) 다수의 물리적 프레임들을 통해 송신된다. 통상적으로, 코드워드는 이들 송신들 어디에서도 그 전체가 송신되지 않으며, 오직 그것의 일부분만이 임의의 HARQ 송신에서 송신된다. 이들 LLR 값들은, 예를 들어, 사용자 종료 또는 성공적인 디코딩까지 메모리에 저장되어야 한다.
송신기에서, 인코딩되는 코드워드는 인터리빙된다. 인터리빙되는 시퀀스 청크(chunk)들은 연속적인 HARQ 송신들에서 송신된다. 인터리빙되는 시퀀스의 일부분이 송신된다. 이러한 송신되는 부분 내의 각각의 비트에 대응하여, 수신기는 LLR 값을 계산한다. 아직 송신되지 않은 비트들에 대응하는 LLR 값은 값 제로(zero)로 세팅된다. UMB에서, 코드워드가 완전히 송신되어 송신 기회가 존재하는 경우, 인터리빙된 코드워드가 처음부터 재송신된다. 이들 재송신되는 비트들에 대한 LLR 계산은 메모리로부터의 LLR 값의 판독, 현재 송신에 대해 계산되는 LLR의 추가 및 이 값의 저장을 포함한다.
디코딩 프로세서 이전에, 이들 LLR들은 송신되는 코드워드에 적절하게 매핑된다. 이러한 동작은 필수적으로 인터리빙 동작을 뒤바꾸며(reverse), 디인터리빙이라고 알려져 있다.
(통상적으로 이루어지는 바와 같은) 디인터리빙 이후에 LLR들을 저장하는 것은 다음 문제점들을 가진다:
1) 아직 송신되지 않은 코드워드 비트들에 대응하는 LLR들에 패딩되는 제로들은 코드워드 전반에 걸쳐 확산된다.
2) 이는 초기화시에 코드워드에 할당되는 메모리에 대한 LLR 값들을 제로 아웃시킬 것을 요구한다.
3) LLR 값들을 메모리에 기록하는 것은 수신되는 LLR 값들이 전체 코드워드에 걸쳐 확산됨으로 인해 비순차적으로 기록하는 것을 요구한다.
4) 메모리 수정 기록(RMW) 동작동안, 수신되는 LLR들은 이전에 수신된 LLR 값들에 추가되어야 한다. 이는 데이터의 비순차적인 패치(fetch), 및 소프트 결합 이후, 비순차적으로 하드웨어 메모리로의 비순차적 기록을 요구한다.
디인터리빙 이전에 LLR 값들을 저장하는 것 및 디인터리버를 디코더로 이동시키는 것은 다음 이유들로 인해 전술된 문제점들을 극복한다:
1) 패딩되는 제로들은 수신되는 비트들에 대응하는 LLR들 아래로 패딩되며 인접한다. 따라서, 제로 패딩 동작은 파라미터로서 수신되는 LLR들의 길이에 대해 전달(pass)함으로써 디인터리버에서 수행될 수 있다. 디인터리빙 이전의 LLR들의 저장에 의해, 오직 이미 수신된 LLR들만을 저장하고 자동으로 나머지가 제로들이라고 가정함으로써, 평균 하드웨어 메모리에 대한 절감들이 존재한다.
2) 그 결과, 초기화시에 LLR 값들을 제로 아웃 시킬 필요가 없다.
3) 인터리빙된 코드워드에서, 계산된 LLR 값들은 인접한 비트들에 대한 것이며, 따라서 기록은 인접하는 순서대로이다.
4) 판독 수정 기록(RMW) 동작 동안, 메모리에 대한 판독 및 기록이 인접함으로 인해 메모리 패치는 감소되고 메모리 어드레스지정이 간략화된다.
UMB 시스템에서, 코드워드의 사이즈(즉, 길이 n)는 넓은 범위, 예를 들어, 128 비트 내지 20k비트를 가지며, 가변적인 수명, 예를 들어, 1개 물리적 프레임 내지 48개 물리적 프레임들을 가진다. 통계적으로, LLR 메모리 내의 코드워드에 대한 공간 할당은 코드워드 수명동안 각각의 코드워드에 대해 최대 사이즈를 할당하는 것을 내포하는데, 이는 다음 문제점들을 가진다:
1) 최대 사이즈보다 더 작은 코드워드에는 이용되지 않는 여분의(extra) 공간이 할당된다.
2) 코드워드의 청크들은 다수의 HARQ 송신들을 통해 수신되며, 아직 송신되지 않은 코드워드들의 부분들에 이미 할당된 메모리는 이용되지 않는다.
일 양상에서, 요구 기반(as-needed basis)으로 메모리를 동적으로 할당함에 의한 통계적 멀티플렉싱은 전술된 문제점들을 극복하기 위해 사용된다. LLR 메모리는 가상적으로 노드들에 분할된다(즉, 물리적 분할이 아님). 각각의 코드워드에는 특정 수의 노드들이 할당되며, 각각의 코드워드의 LLR들은 이들 노드들에 저장된다. 각각의 코드워드는 링크 리스트를 통해 이들 노드들을 계속 트래킹(track)한다. 이들 노드들은 오직 요구 기반으로만 할당되며, 따라서, 전술된 문제점들을 해결한다. 상기 노드들은 독립적으로 할당 및 할당해제될 수 있다. 일 예에서, 노드들은 동일 사이즈이며, 이들의 사이즈는 프로그램가능하다. 상기 노드들은 초기에 자유 노드 링크 리스트에 위치된다.
각각의 코드워드는 고유 링크 리스트와 연관되며, 상기 고유 링크 리스트에서, 노드들은 자유 노드 링크 리스트로부터 요구 기반으로 할당된다. 이러한 동적 할당은 요구되는 경우에만 메모리의 할당을 허용하며, 따라서 메모리 이용을 최적화한다. (사용자 종료 또는 성공적인 디코딩으로 인한) 코드워드의 수명의 종단에서, 링크 리스트에 할당되는 노드들은 자유 노드 링크 리스트로 리턴된다.
도 6은 본 발명에 따른 예시적인 송신 방식을 예시한다. 송신 패킷들(610)은 먼저 송신기에서 조직된다(organize). 다음으로, 패킷들은 서브패킷들(620)로 분해된다. 각각의 서브패킷은 코드워드들(630)을 생성하기 위해 인코더로 송신된다. 다음으로, 코드워드들(630)은 인터리버로 전송되어 버스트 에러들에 대한 복원성을 제공하고 인터리빙된 코드워드들(640)을 생성한다. 상기 인터리빙된 코드워드들(640)은 이후 더 작은 단위(piece)들로 추가로 분할되어 개별적인 HARQ 송신 프레임들(650)에서 전송된다. 따라서, 수신된 HARQ 프레임들은 인터리빙 및 HARQ 송신 포맷으로 인해 수신된 코드워드들의 비인접 부분들을 포함한다.
도 7은 인터리빙된 형태로 로그 우도비(LLR)들을 저장하기 위한 예시적인 흐름도를 예시한다. 블록(710)에서, 복수의 인터리빙된 코드워드들을 수신한다. 일 양상에서, 디인터리빙된 코드워드들의 수신에 후속하여, 복수의 디인터리빙된 코드워드들이 복조된다. 일 예에서, 상기 복조는 이진 위상 시프트 키잉(BPSK), 직교 위상 시프트 키잉(QPSK), 다중 위상 시프트 키잉(MPSK) 또는 직교 진폭 변조(QAM) 중 하나에 기초한다. 일 양상에서, 상기 코드워드들은 블록 코드들, 컨볼로션 코드들, 터보 코드들 또는 연접(concatenated) 코드들이다.
블록(710)에 후속하여, 블록(720)에서, 복수의 인터리빙된 코드워드들에 대한 적어도 하나의 로그 우도비(LLR)들을 획득한다. 일 예에서, 상기 적어도 하나의 LLR은 복수의 인터리빙된 코드워드들이 복조된 이후 획득된다. 일 양상에서, 적어도 하나의 LLR을 획득하기 위한 인터리빙된 코드워드들의 사용에 추가하여, 통신 채널의 에러 모델 역시 사용된다. 수학적 분석을 사용한 에러 모델의 모델링, 실험적(empirical) 측정들 및/또는 시뮬레이션 등이 당해 기술분야에 알려져 있다. 일 예에서, 에러 모델들은 전체 전파 경로(즉, 송신기에서 시작해서 통샌 채널 송신들을 통해 수신기까지)로 인한 비트 에러들을 모델링한다.
블록(720)에 후속하여, 블록(730)에서, 메모리에 적어도 하나의 LLR을 저장한다. 일 양상에서, 메모리는 저장 단계를 수행하는 수신기 내의 컴포넌트이다. 일 예에서, 메모리는 랜덤 액세스 메모리(RAM)이다. 블록(730)에 후속하여, 블록(740)에서, 적어도 하나의 LLR이 메모리에 저장된 후 복수의 인터리빙된 코드워드들을 디인터리빙한다. 블록(740)에 후속하여, 블록(750)에서, 상기 저장된 적어도 하나의 LLR을 사용하여 상기 디인터리빙된 코드워드들의 비트 결정을 수행한다. 일 예에서, 블록 결정은 소프트 결정이다. 일 양상에서, 도 7의 흐름도의 단계들의 수행은 메모리 요건을 감소시킨다.
일 양상에서, 수신기는 블록들(710 내지 750)의 단계들 중 하나 이상을 수행한다. 일 예에서, 인터리빙된 형태로 로그 우도비(LLR)들을 저장하기 위한 수신기는 복수의 인터리빙된 코드워드들을 저장하기 위한 안테나; 상기 복수의 인터리빙된 코드워드들에 대한 적어도 하나의 로그 우도비(LLR)를 획득하기 위한 복조기; 상기 적어도 하나의 LLR을 저장하기 위한 메모리; 상기 적어도 하나의 LLR이 메모리에 저장된 이후 상기 복수의 인터리빙된 코드워드들을 디인터리빙하기 위한 디인터리버; 및 상기 저장된 적어도 하나의 LLR을 사용하여 상기 디인터리빙된 코드워드들의 비트 결정을 수행하기 위한 디코더를 포함한다.
당업자는 도 7의 예시적인 흐름도에 개시된 단계들이 본 발명의 범위 및 사상으로부터 벗어남이 없이 그 순서에 있어서 교환될 수 있다는 점을 이해할 것이다. 또한, 당업자는 상기 흐름도에 예시된 단계들이 배타적이지 않으며, 다른 단계들이 포함될 수 있거나 예시적인 흐름도 내의 단계들 중 하나 이상이 본 발명의 범위 및 사상에 영향을 주지 않고 삭제될 수 있다는 점을 이해할 것이다.
당업자는 여기서 개시되는 예들과 연관하여 설명되는 다양한 예시적인 컴포넌트들, 논리 블록들, 모듈들, 회로들 및/또는 알고리즘 단계들이 전자 하드웨어, 펌웨어, 컴퓨터 소프트웨어, 또는 이들의 조합으로서 구현될 수 있다는 점을 추가적으로 이해할 것이다. 이러한 하드웨어, 펌웨어 및 소프트웨어의 상호교환가능성을 명확하게 예시하기 위해, 다양한 예시적인 컴포넌트들, 블록들, 모듈들, 회로들 및/또는 알고리즘 단계들이 그들의 기능성의 견지에서 일반적으로 설명되었다. 이러한 기능성이 하드웨어, 펌웨어 또는 소프트웨어 중 어느 것으로서 구현될 지의 여부는 전체 시스템에 부과되는 특정 애플리케이션 및 설계 제약들에 따른다. 당업자는 각각의 특정 애플리케이션에 대해 가변적인 방식으로 설명된 기능성을 구현할 수 있지만, 이러한 구현 결정들이 본 발명의 범위 또는 사상으로부터 벗어나게 하는 것으로 해석되지 않아야 한다.
예를 들어, 하드웨어 구현에 대해, 프로세싱 유닛들은 하나 이상의 주문형 집적 회로(ASIC)들, 디지털 신호 프로세서(DSP)들, 디지털 신호 프로세싱 디바이스(DSPD)들, 프로그램가능 논리 디바이스(PLD)들, 필드 프로그램가능 게이트 어레이(FPGA)들, 프로세서들, 제어기들, 마이크로-제어기들, 마이크로프로세서들, 여기서 설명되는 기능들을 수행하도록 설계되는 다른 전자 유닛들 또는 이들의 조합 내에서 구현될 수 있다. 소프트웨어를 사용하여, 상기 구현은 여기서 설명되는 기능들을 구현하는 모듈들(예를 들어, 프로시저들, 함수들 등)일 수 있다. 소프트웨어 코드들은 메모리 유닛들에 저장되고 프로세서 유닛에 의해 실행될 수 있다. 추가적으로, 여기서 설명되는 다양한 예시적인 흐름도들, 논리 블록들, 모듈들 및/또는 알고리즘 단계들은 또한 당해 기술분야에 알려져 있는 임의의 컴퓨터-판독가능 매체를 통해 전달되거나 당해 기술분야에 알려져 있는 임의의 컴퓨터 프로그램 물건에서 구현되는 컴퓨터-판독가능 명령들로서 코딩될 수 있다.
하나 이상의 예들에서, 여기서 설명되는 단계들 또는 기능들은 하드웨어, 소프트웨어, 펌웨어, 또는 이들의 임의의 조합으로 구현될 수 있다. 소프트웨어로 구현되는 경우, 상기 기능들은 컴퓨터-판독가능한 매체 상에 하나 이상의 명령들 또는 코드로서 저장되거나 이들을 통해 송신될 수 있다. 컴퓨터-판곡가능한 매체는 하나의 장소에서 또다른 장소로의 컴퓨터 프로그램의 이전을 용이하게 하는 임의의 매체를 포함하는 통신 매체 및 컴퓨터 저장 매체 모두를 포함한다. 저장 매체는 컴퓨터에 의해 액세스될 수 있는 임의의 가용 매체일 수 있다. 제한이 아닌 예시로서, 이러한 컴퓨터-판독가능한 매체는 RAM, ROM, EEPROM, CD-ROM 또는 다른 광학 디스크 저장소, 자기 디스크 저장소 또는 다른 자기 저장 디바이스, 또는 명령들 또는 데이터 구조들의 형태로 원하는 프로그램 코드를 전달 또는 저장하는데 사용될 수 있으며 컴퓨터에 의해 액세스될 수 있는 임의의 다른 매체를 포함할 수 있다. 또한, 임의의 접속이 적절하게 컴퓨터-판독가능한 매체라 지칭된다. 예를 들어, 소프트웨어가 웹사이트, 서버, 또는 동축 케이블, 광섬유 케이블, 트위스티드 페어, 디지털 가입자 회선(DSL), 또는 적외선, 무선 또는 마이크로파와 같은 무선 기술들을 사용하는 다른 원격 소스로부터 송신되는 경우, 상기 동축 케이블, 광섬유 케이블, 트위스티드 페어, 디지털 가입자 회선(DSL), 또는 적외선, 무선 또는 마이크로파와 같은 무선 기술들은 매체의 정의 내에 포함된다. 여기서 사용되는 바와 같이, disk 및 disc는 컴팩트 disc(CD), 레이저 disc, 광학 disc, 디지털 다목적 disc(DVD), 플로피 disk 및 블루레이 disc를 포함하며, 여기서 disk들은 일반적으로 데이터를 자기적으로 재생하는 반면, disc들은 레이저들을 사용하여 광학적으로 데이터를 재생한다. 위 항목들의 조합들 역시 컴퓨터-판독가능한 매체의 범위 내에 포함되어야 한다.
일 예에서, 여기서 설명되는 예시적인 컴포넌트들, 흐름도들, 논리 블록들, 모듈들 및/또는 알고리즘 단계들은 하나 이상의 프로세서들로 구현되거나 이들을 사용하여 수행된다. 일 양상에서, 프로세서는 여기서 설명되는 다양한 흐름도들, 논리 블록들 및/또는 모듈들을 구현하거나 수행하기 위해 프로세서에 의해 실행될 데이터, 메타데이터, 프로그램 명령들 등을 저장하는 메모리에 커플링된다. 도 8은 인터리빙된 형태로 로그 우도비(LLR)들을 저장하기 위해 상기 프로세스들을 실행하기 위해 메모리(820)와 통신하는 프로세서(810)를 포함하는 디바이스(800)의 예를 예시한다. 일 예에서, 디바이스(800)는 도 7에 예시되는 알고리즘을 구현하기 위해 사용된다. 일 양상에서, 메모리(820)는 프로세서(810) 내에 위치된다. 또다른 양상에서, 메모리(820)는 프로세서(810)에 대해 외부에 있다. 일 양상에서, 프로세서는 여기서 설명되는 다양한 흐름도들, 논리 블록들 및/또는 모듈들을 구현 또는 수행하기 위한 회로를 포함한다.
도 9는 인터리빙된 형태로 로그 우도비(LLR)들을 저장하기에 적합한 디바이스(900)의 예를 예시한다. 일 양상에서, 디바이스(900)는 블록들(910, 920, 930, 940 및 950)에서 여기서 설명되는 바와 같은 인터리빙된 형태로 로그 우도비(LLR)들을 저장하기 위해 구성되는 하나 이상의 모듈들을 포함하는 적어도 하나의 프로세서에 의해 구현된다. 예를 들어, 각각의 모듈은 하드웨어, 펌웨어, 소프트웨어 또는 이들의 임의의 조합을 포함한다. 일 양상에서, 디바이스(900)는 또한 적어도 하나의 프로세서와 통신하는 적어도 하나의 메모리에 의해 구현된다.
개시된 양상들의 이전 설명은 당업자가 본 발명을 제작 또는 사용할 수 있도록 제공된다. 이들 양상들의 다양한 수정이 당업자에게 자명할 것이며, 여기서 정의되는 포괄적인 원리들은 본 발명의 사상 또는 범위로부터 벗어남이 없이 다른 양상들에 적용될 수 있다.

Claims (28)

  1. 인터리빙된(interleaved) 형태로 로그 우도비(LLR)들을 저장하기 위한 방법으로서,
    복수의 인터리빙된 코드워드들을 수신하는 단계;
    상기 복수의 인터리빙된 코드워드들에 대한 적어도 하나의 로그 우도비(LLR)를 획득하는 단계;
    메모리에 상기 적어도 하나의 LLR을 저장하는 단계;
    상기 적어도 하나의 LLR이 상기 메모리에 저장된 이후 상기 복수의 인터리빙된 코드워드들을 디인터리빙(deinterleave)하는 단계; 및
    상기 저장된 적어도 하나의 LLR을 사용하여 상기 디인터리빙된 코드워드들의 비트 결정을 수행하는 단계를 포함하는,
    인터리빙된 형태로 로그 우도비들을 저장하기 위한 방법.
  2. 제1항에 있어서,
    상기 복수의 인터리빙된 코드워드들을 복조하는 단계를 더 포함하는,
    인터리빙된 형태로 로그 우도비들을 저장하기 위한 방법.
  3. 제2항에 있어서,
    상기 복조하는 단계는 이진 위상 시프트 키잉(BPSK), 직교 위상 시프트 키잉(QPSK), 다중 위상 시프트 키잉(MPSK) 또는 직교 진폭 변조(QAM) 중 하나에 기초하는,
    인터리빙된 형태로 로그 우도비들을 저장하기 위한 방법.
  4. 제3항에 있어서,
    상기 적어도 하나의 LLR을 획득하기 위해 통신 채널의 에러 모델을 사용하는 단계를 더 포함하는,
    인터리빙된 형태로 로그 우도비들을 저장하기 위한 방법.
  5. 제4항에 있어서,
    상기 에러 모델은 수학적 분석, 실험적(empirical) 측정들 또는 시뮬레이션 중 적어도 하나에 기초하는,
    인터리빙된 형태로 로그 우도비들을 저장하기 위한 방법.
  6. 제1항에 있어서,
    상기 메모리는 상기 저장하는 단계를 수행하는 수신기 내의 컴포넌트인,
    인터리빙된 형태로 로그 우도비들을 저장하기 위한 방법.
  7. 제6항에 있어서,
    상기 메모리는 랜덤 액세스 메모리(RAM)인,
    인터리빙된 형태로 로그 우도비들을 저장하기 위한 방법.
  8. 제1항에 있어서,
    상기 비트 결정은 소프트 결정인,
    인터리빙된 형태로 로그 우도비들을 저장하기 위한 방법.
  9. 인터리빙된 형태로 로그 우도비(LLR)들을 저장하기 위한 수신기로서,
    복수의 인터리빙된 코드워드들을 수신하기 위한 안테나;
    상기 복수의 인터리빙된 코드워드들에 대한 적어도 하나의 로그 우도비(LLR)를 획득하기 위한 복조기;
    메모리에 상기 적어도 하나의 LLR을 저장하기 위한 메모리;
    상기 적어도 하나의 LLR이 상기 메모리에 저장된 이후 상기 복수의 인터리빙된 코드워드들을 디인터리빙하기 위한 디인터리버; 및
    상기 저장된 적어도 하나의 LLR을 사용하여 상기 디인터리빙된 코드워드들의 비트 결정을 수행하기 위한 디코더를 포함하는,
    인터리빙된 형태로 로그 우도비들을 저장하기 위한 수신기.
  10. 제9항에 있어서,
    상기 복조기는 상기 복수의 인터리빙된 코드워드들을 추가적으로 복조하는,
    인터리빙된 형태로 로그 우도비들을 저장하기 위한 수신기.
  11. 제10항에 있어서,
    상기 복조 프로세스는 이진 위상 시프트 키잉(BPSK), 직교 위상 시프트 키잉(QPSK), 다중 위상 시프트 키잉(MPSK) 또는 직교 진폭 변조(QAM) 중 하나에 기초하는,
    인터리빙된 형태로 로그 우도비들을 저장하기 위한 수신기.
  12. 제9항에 있어서,
    상기 복조기는 상기 적어도 하나의 LLR을 획득하기 위해 통신 채널의 에러 모델을 사용하는,
    인터리빙된 형태로 로그 우도비들을 저장하기 위한 수신기.
  13. 제12항에 있어서,
    상기 에러 모델은 수학적 분석, 실험적 측정들 또는 시뮬레이션 중 적어도 하나에 기초하는,
    인터리빙된 형태로 로그 우도비들을 저장하기 위한 수신기.
  14. 제9항에 있어서,
    상기 메모리는 랜덤 액세스 메모리(RAM)인,
    인터리빙된 형태로 로그 우도비들을 저장하기 위한 수신기.
  15. 제14항에 있어서,
    상기 비트 결정은 소프트 결정인,
    인터리빙된 형태로 로그 우도비들을 저장하기 위한 수신기.
  16. 제9항에 있어서,
    상기 비트 결정은 소프트 결정인,
    인터리빙된 형태로 로그 우도비들을 저장하기 위한 수신기.
  17. 인터리빙된 형태로 로그 우도비(LLR)들을 저장하기 위한 장치로서,
    복수의 인터리빙된 코드워드들을 수신하기 위한 수단;
    상기 복수의 인터리빙된 코드워드들에 대한 적어도 하나의 로그 우도비(LLR)를 획득하기 위한 수단;
    메모리에 상기 적어도 하나의 LLR을 저장하기 위한 수단;
    상기 적어도 하나의 LLR이 상기 메모리에 저장된 이후 상기 복수의 인터리빙된 코드워드들을 디인터리빙하기 위한 수단; 및
    상기 저장된 적어도 하나의 LLR을 사용하여 상기 디인터리빙된 코드워드들의 비트 결정을 수행하기 위한 수단을 포함하는,
    인터리빙된 형태로 로그 우도비들을 저장하기 위한 장치.
  18. 제17항에 있어서,
    상기 복수의 인터리빙된 코드워드들을 복조하기 위한 수단을 더 포함하는,
    인터리빙된 형태로 로그 우도비들을 저장하기 위한 장치.
  19. 제18항에 있어서,
    상기 복조는 이진 위상 시프트 키잉(BPSK), 직교 위상 시프트 키잉(QPSK), 다중 위상 시프트 키잉(MPSK) 또는 직교 진폭 변조(QAM) 중 하나에 기초하는,
    인터리빙된 형태로 로그 우도비들을 저장하기 위한 장치.
  20. 제17항에 있어서,
    상기 적어도 하나의 LLR을 획득하기 위해 통신 채널의 에러 모델을 사용하기 위한 수단을 더 포함하는,
    인터리빙된 형태로 로그 우도비들을 저장하기 위한 장치.
  21. 제20항에 있어서,
    상기 에러 모델은 수학적 분석, 실험적 측정들 또는 시뮬레이션 중 적어도 하나에 기초하는,
    인터리빙된 형태로 로그 우도비들을 저장하기 위한 장치.
  22. 제17항에 있어서,
    상기 메모리는 상기 저장하는 단계를 수행하는 수신기 내의 컴포넌트인,
    인터리빙된 형태로 로그 우도비들을 저장하기 위한 장치.
  23. 저장된 프로그램 코드를 포함하는 컴퓨터-판독가능한 매체로서,
    상기 저장된 프로그램 코드는,
    복수의 인터리빙된 코드워드들을 수신하기 위한 프로그램 코드;
    상기 복수의 인터리빙된 코드워드들에 대한 적어도 하나의 로그 우도비(LLR)를 획득하기 위한 위한 프로그램 코드;
    메모리에 상기 적어도 하나의 LLR을 저장하기 위한 프로그램 코드;
    상기 적어도 하나의 LLR이 상기 메모리에 저장된 이후 상기 복수의 인터리빙된 코드워드들을 디인터리빙하기 위한 프로그램 코드; 및
    상기 저장된 적어도 하나의 LLR을 사용하여 상기 디인터리빙된 코드워드들의 비트 결정을 수행하기 위한 프로그램 코드를 포함하는,
    컴퓨터-판독가능한 매체.
  24. 제23항에 있어서,
    상기 복수의 인터리빙된 코드워드들을 복조하기 위한 프로그램 코드를 더 포함하는,
    컴퓨터-판독가능한 매체.
  25. 제24항에 있어서,
    상기 복조하기 위한 프로그램 코드는 이진 위상 시프트 키잉(BPSK), 직교 위상 시프트 키잉(QPSK), 다중 위상 시프트 키잉(MPSK) 또는 직교 진폭 변조(QAM) 중 하나에 기초하는,
    컴퓨터-판독가능한 매체.
  26. 제23항에 있어서,
    상기 적어도 하나의 LLR을 획득하기 위해 통신 채널의 에러 모델을 사용하기 위한 프로그램 코드를 더 포함하는,
    컴퓨터-판독가능한 매체.
  27. 제26항에 있어서,
    상기 에러 모델은 수학적 분석, 실험적 측정들 또는 시뮬레이션 중 적어도 하나에 기초하는,
    컴퓨터-판독가능한 매체.
  28. 제33항에 있어서,
    상기 비트 결정은 소프트 결정인,
    컴퓨터-판독가능한 매체.
KR1020107024598A 2008-03-31 2009-03-29 하드웨어 메모리를 감소시키기 위해 인터리빙된 형태로 로그 우도비들을 저장하기 위한 방법 및 장치 KR101200973B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US4121208P 2008-03-31 2008-03-31
US61/041,212 2008-03-31
US12/412,868 US9184874B2 (en) 2008-03-31 2009-03-27 Storing log likelihood ratios in interleaved form to reduce hardware memory
US12/412,868 2009-03-27
PCT/US2009/038712 WO2009123939A1 (en) 2008-03-31 2009-03-29 Method and apparatus for storing log likelihood ratios in interleaved form to reduce hardware memory

Publications (2)

Publication Number Publication Date
KR20110002071A true KR20110002071A (ko) 2011-01-06
KR101200973B1 KR101200973B1 (ko) 2012-11-13

Family

ID=41117184

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107024598A KR101200973B1 (ko) 2008-03-31 2009-03-29 하드웨어 메모리를 감소시키기 위해 인터리빙된 형태로 로그 우도비들을 저장하기 위한 방법 및 장치

Country Status (9)

Country Link
US (1) US9184874B2 (ko)
EP (1) EP2274848A1 (ko)
JP (1) JP5269978B2 (ko)
KR (1) KR101200973B1 (ko)
CN (1) CN101981850B (ko)
CA (1) CA2718467A1 (ko)
RU (1) RU2451325C1 (ko)
TW (1) TWI436615B (ko)
WO (1) WO2009123939A1 (ko)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7877350B2 (en) 2005-06-27 2011-01-25 Ab Initio Technology Llc Managing metadata for graph-based computations
JP5056947B2 (ja) * 2008-06-04 2012-10-24 富士通株式会社 情報処理装置、データ送信装置およびデータ送信装置のデータ転送方法
CN102317911B (zh) 2009-02-13 2016-04-06 起元技术有限责任公司 管理任务执行
US20100251069A1 (en) * 2009-03-31 2010-09-30 Qualcomm Incorporated Method and apparatus for efficient memory allocation for turbo decoder input with long turbo codeword
TWI399054B (zh) * 2009-04-10 2013-06-11 Ind Tech Res Inst 多輸出多輸入系統之適應性自動重傳要求裝置與方法
US20110276747A1 (en) * 2010-05-07 2011-11-10 Qualcomm Incorporated Software management with hardware traversal of fragmented llr memory
KR20150042297A (ko) 2010-06-15 2015-04-20 아브 이니티오 테크놀로지 엘엘시 동적으로 로딩하는 그래프 기반 계산
RU2011118108A (ru) * 2011-05-06 2012-11-20 ЭлЭсАй Корпорейшн (US) Устройство (варианты) и способ параллельного декодирования для нескольких стандартов связи
US10108521B2 (en) 2012-11-16 2018-10-23 Ab Initio Technology Llc Dynamic component performance monitoring
US9507682B2 (en) 2012-11-16 2016-11-29 Ab Initio Technology Llc Dynamic graph performance monitoring
US9274926B2 (en) * 2013-01-03 2016-03-01 Ab Initio Technology Llc Configurable testing of computer programs
US9204437B2 (en) * 2013-02-27 2015-12-01 Qualcomm Incorporated Methods and apparatus for conditional offload of one or more log-likelihood ratios (LLRs) or decoded bits
US9578074B2 (en) * 2013-11-11 2017-02-21 Amazon Technologies, Inc. Adaptive content transmission
US9582904B2 (en) 2013-11-11 2017-02-28 Amazon Technologies, Inc. Image composition based on remote object data
US9374552B2 (en) 2013-11-11 2016-06-21 Amazon Technologies, Inc. Streaming game server video recorder
US9634942B2 (en) 2013-11-11 2017-04-25 Amazon Technologies, Inc. Adaptive scene complexity based on service quality
US9604139B2 (en) 2013-11-11 2017-03-28 Amazon Technologies, Inc. Service for generating graphics object data
US9805479B2 (en) 2013-11-11 2017-10-31 Amazon Technologies, Inc. Session idle optimization for streaming server
US9641592B2 (en) 2013-11-11 2017-05-02 Amazon Technologies, Inc. Location of actor resources
US9894016B2 (en) * 2013-12-04 2018-02-13 Sony Corporation Data processing device and data processing method
CA2932763C (en) 2013-12-05 2022-07-12 Ab Initio Technology Llc Managing interfaces for dataflow graphs composed of sub-graphs
KR102370903B1 (ko) * 2014-03-14 2022-03-08 삼성전자주식회사 인터리빙 깊이를 조절하기 위한 장치 및 방법
US9955365B2 (en) * 2015-04-15 2018-04-24 Qualcomm Incorporated Conditional progressive encoding and decoding
US10657134B2 (en) 2015-08-05 2020-05-19 Ab Initio Technology Llc Selecting queries for execution on a stream of real-time data
US9749089B2 (en) * 2015-11-04 2017-08-29 Mitsubishi Electric Research Laboratories, Inc. Fast log-likelihood ratio (LLR) computation for decoding high-order and high-dimensional modulation schemes
CN108475189B (zh) 2015-12-21 2021-07-09 起元技术有限责任公司 子图接口生成的方法、系统及计算机可读介质
US10305633B2 (en) * 2016-09-19 2019-05-28 Qualcomm Incorporated Per-symbol K-bit interleaver
JP7171161B2 (ja) 2017-03-17 2022-11-15 住友電工ウインテック株式会社 銅線材の製造方法
US11184031B2 (en) * 2017-06-19 2021-11-23 Panasonic Intellectual Property Corporation Of America Transmission apparatus, reception apparatus, transmission method, and reception method
US20190097677A1 (en) * 2017-09-28 2019-03-28 Qualcomm Incorporated Multi-layer rate splitting for wireless communications
US10831653B2 (en) 2018-05-15 2020-11-10 Micron Technology, Inc. Forwarding code word address
US11003375B2 (en) 2018-05-15 2021-05-11 Micron Technology, Inc. Code word format and structure
US10707901B2 (en) * 2019-01-08 2020-07-07 Intel Corporation Die-wise residual bit error rate (RBER) estimation for memories
CN112636803A (zh) * 2020-12-24 2021-04-09 电子科技大学 一种修正的矢量扰动软解调方法
US11968040B2 (en) * 2022-06-14 2024-04-23 Nvidia Corporation Graph neural network for channel decoding
WO2024023700A1 (en) * 2022-07-25 2024-02-01 Jio Platforms Limited System and method for implementing optimized rate recovery and harq combining in a network

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010056560A1 (en) * 1998-10-08 2001-12-27 Farooq Khan Method and system for measurement based automatic retransmission request in a radiocommunication system
JP3811002B2 (ja) 2000-12-13 2006-08-16 三菱電機株式会社 受信装置
ATE303687T1 (de) 2001-11-16 2005-09-15 Matsushita Electric Ind Co Ltd Hybrides arq verfahren zur datenpaketübertragung
US7154936B2 (en) 2001-12-03 2006-12-26 Qualcomm, Incorporated Iterative detection and decoding for a MIMO-OFDM system
JP2004040587A (ja) 2002-07-04 2004-02-05 Matsushita Electric Ind Co Ltd 軟判定復号装置及び方法
US7340013B2 (en) * 2002-10-24 2008-03-04 Agere Systems Inc. Soft sample scaling in a turbo decoder
US8908496B2 (en) 2003-09-09 2014-12-09 Qualcomm Incorporated Incremental redundancy transmission in a MIMO communication system
RU2316900C1 (ru) 2003-09-25 2008-02-10 Квэлкомм Инкорпорейтед Иерархическое кодирование с использованием множества антенн в системе радиосвязи
US7257760B2 (en) 2003-11-25 2007-08-14 Roland Reinhard Rick Early decoding of a control channel in a wireless communication system
US7813453B2 (en) 2004-01-21 2010-10-12 Qualcomm Incorporated Data detection for a hierarchical coded data transmission
US7225382B2 (en) * 2004-05-04 2007-05-29 Telefonakiebolaget Lm Ericsson (Publ) Incremental redundancy operation in a wireless communication network
US9385843B2 (en) 2004-12-22 2016-07-05 Qualcomm Incorporated Method and apparatus for using multiple modulation schemes for a single packet
US8086927B2 (en) 2005-03-29 2011-12-27 Panasonic Corporation MIMO transmitting apparatus, MIMO receiving apparatus, and retransmitting method
US7447983B2 (en) * 2005-05-13 2008-11-04 Verizon Services Corp. Systems and methods for decoding forward error correcting codes
KR100800853B1 (ko) * 2005-06-09 2008-02-04 삼성전자주식회사 통신 시스템에서 신호 수신 장치 및 방법
KR100754584B1 (ko) * 2005-07-04 2007-09-05 삼성전자주식회사 모뎀에서 데이터 스케쥴링 장치 및 방법
KR101205847B1 (ko) 2006-01-17 2012-12-03 삼성전자주식회사 무선 통신 시스템에서 컨트롤 채널의 디코딩 방법과 그장치
KR100946894B1 (ko) * 2006-09-13 2010-03-09 삼성전자주식회사 무선 통신 시스템에서 복합 자동 재전송버퍼를 동적으로 할당하는 방법 및 장치
US8176379B2 (en) * 2006-09-20 2012-05-08 Samsung Electronics Co., Ltd Apparatus and method for processing received data in a broadband wireless communication system

Also Published As

Publication number Publication date
JP5269978B2 (ja) 2013-08-21
US20090245426A1 (en) 2009-10-01
EP2274848A1 (en) 2011-01-19
RU2451325C1 (ru) 2012-05-20
US9184874B2 (en) 2015-11-10
CN101981850B (zh) 2014-11-12
TWI436615B (zh) 2014-05-01
KR101200973B1 (ko) 2012-11-13
JP2011517213A (ja) 2011-05-26
CA2718467A1 (en) 2009-10-08
WO2009123939A1 (en) 2009-10-08
TW201004199A (en) 2010-01-16
CN101981850A (zh) 2011-02-23

Similar Documents

Publication Publication Date Title
KR101200973B1 (ko) 하드웨어 메모리를 감소시키기 위해 인터리빙된 형태로 로그 우도비들을 저장하기 위한 방법 및 장치
US11838122B2 (en) Code block segmentation and configuration for concatenated turbo and RS coding
RU2519462C2 (ru) Способы и системы для слепого декодирования pdcch в мобильной связи
US9071402B2 (en) Selection of retransmission settings for HARQ in WCDMA and LTE networks
US8102923B2 (en) Hierarchical coding for multicast messages
RU2288541C2 (ru) Усовершенствованное последовательное повышение избыточности на основе турбокодирования
RU2426254C2 (ru) Скремблирование на уровне кодового слова для mimo-передачи
KR101136718B1 (ko) 낮은 메모리 요구사항들을 가지는 ｈａｒｑ인코딩을 위한 방법 및 장치
US20100251069A1 (en) Method and apparatus for efficient memory allocation for turbo decoder input with long turbo codeword
US8363738B2 (en) Hierarchical coding for multicast messages
CN113039731A (zh) 用于支持ieee 802.11的harq的设备和方法
KR20110068741A (ko) 다중 입력 다중 출력 반복 수신기의 반복 결정 방법 및 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee