JP2011515776A5 - - Google Patents

Claims (18)

1. 複数のコアを有するコンピューティングデバイスのパフォーマンスと電力節約とのバランスを取る方法であって、
   前記複数のコアの中のどのコアがアクティブに作業を処理しているかを判断するステップと、
   電力ポリシーを決定して前記複数のコアに対するパフォーマンス及び電力節約プランを開始するステップであって、この電力ポリシーを決定するステップは、
   コアの保留又は保留解除状態を表すビット値を用いて、コア保留マスクを作成するステップと、
   スレッドが処理されるように割り当てられている１又は複数のコアを表すスレッドプロセッサーアフィニティマスクを決定するステップと、
   ＡＮＤ演算子を用いて前記コア保留マスクの反転と前記スレッドプロセッサーアフィニティマスクとを組み合わせ利用可能なプロセッサーセットを作成することにより、前記複数のコアに対する前記パフォーマンス及び電力節約プランの少なくとも一部を提供するステップと、
   前記利用可能なプロセッサーセットに少なくとも部分的に基づいてどのコアが保留又は保留解除として指定されているかを計算するステップと、
   を含む、ステップと、
   アクティブに作業を処理している前記複数のコアの中の少なくとも１つのコアを、アクティブに作業を処理している前記複数のコアの中の前記少なくとも１つのコアが保留コアとして指定されていることを示す電力ポリシーに少なくとも部分的に基づいて保留にするステップと、
   を含む、方法。
2. 請求項１記載の方法において、電力ポリシーを決定する前記ステップは反復的なプロセスとして動的に生じる、方法。
3. 請求項１記載の方法であって、前記電力ポリシーに基づいて前記複数のコアの中の少なくとも１つをスケーリングするステップを更に含む、方法。
4. 請求項３記載の方法において、前記複数のコアの中の少なくとも１つをスケーリングする前記ステップは、コアの有用性又はコアの電力状態（ｐ状態）の少なくとも一方を調整して電力節約を増やすステップを含む、方法。
5. 請求項１記載の方法において、前記複数のコアの中の少なくとも１つを保留にする前記ステップは、
   保留解除コアブロックが保留コアを含むかどうかを判断するステップと、
   前記保留コアを有する前記保留解除コアブロックが決定されると、前記保留解除コアブロックの中の少なくとも１つの保留解除コアを保留にするステップと、
   を含む、方法。
6. 請求項１記載の方法において、
   コア及びシステムヒューリスティックを用いて前記電力ポリシーを修正するステップを更に含む、方法。
7. 請求項１記載の方法において、
   コアのプロセッサーアイドル状態依存関係を用いて前記電力ポリシーを修正するステップを更に含む、方法。
8. コンピューター実行可能な命令が記憶されている１又は複数のコンピューター可読媒体であって、前記コンピューター実行可能な命令は、コンピューターに、
   マルチコアシステムにおけるコアの活動を監視するステップと、
   マルチコアシステムのための電力ポリシーを取得するステップであって、前記電力ポリシーは前記マルチコアシステムの中のそれぞれのコアの電力節約と処理パフォーマンスとのバランスを取る、ステップと、
   前記電力ポリシーに基づく前記コアの活動に応答して少なくとも１つのコアを保留にするステップと、
   前記監視されたコアの活動を修正し修正されたコアの活動を生じさせるステップと、
   前記電力ポリシーに基づく前記修正されたコアの活動に応答して少なくとも１つのコアを保留解除にするステップと、
   少なくとも１つのスレッド前記少なくとも１つの保留解除コアに再度割り当てるステップと、
   を実行させる、１又は複数のコンピューター可読媒体。
9. 請求項８記載の１又は複数のコンピューター可読媒体において、コアを保留にする前記ステップはコア電力状態を最小電力のプロセッサーアイドル電力状態（Ｃ状態）に減少させるステップを含む、１又は複数のコンピューター可読媒体。
10. 請求項８記載の１又は複数のコンピューター可読媒体であって、前記マルチコアシステムの中の少なくとも１つの保留解除コアの電力状態を調整するステップを更に含む、１又は複数のコンピューター可読媒体。
11. 請求項８記載の１又は複数のコンピューター可読媒体において、前記コアの活動に応答して少なくとも１つのコアを保留にする前記ステップは所定の頻度で動的に開始される、１又は複数のコンピューター可読媒体。
12. 請求項８記載の１又は複数のコンピューター可読媒体において、マルチコアシステムにおけるコアの活動を監視する前記ステップは所定の期間にわたって生じ、前記コアの活動に応答して少なくとも１つのコアを保留にする前記ステップは、前記監視されたコアの活動によって検出された電力節約の機会に応答して動的に生じる、１又は複数のコンピューター可読媒体。
13. 請求項８記載の１又は複数のコンピューター可読媒体において、前記コアの活動に応答して少なくとも１つのコアを保留にする前記ステップは、プログラムスケジュールと関連するアフィニティマスクによって許容されるように保留解除コアへの作業切り替えを行うステップを含む、１又は複数のコンピューター可読媒体。
14. 請求項８記載の１又は複数のコンピューター可読媒体において、少なくとも１つのコアを保留解除にする前記ステップは少なくとも１つの他の保留解除コアを含むコアブロックの中のコアを保留解除にするステップを含み、前記コアブロックは前記コアブロックの中のいずれかのコアが保留解除であるときには電力損失のレベルを有する、１又は複数のコンピューター可読媒体。
15. 複数のコアを有する少なくとも１つのコアブロックを含む複数のプロセッサーと、
    前記複数のプロセッサーに結合されているコントローラーであって、
    パフォーマンススケジュールを実現し、
    プログラムモジュールスケジュールと組み合わされて作業のスケジューリングを結果的に行うプロセッサーの組を決定するコア保留マスクを含む電力節約ポリシーを実現し、
    前記複数のプロセッサーの中の１又は複数のプロセッサーを保留にして少なくとも１つの保留コアを有するコアブロックにおける保留解除コアのためにコア保留優先順位を作成することによって、前記パフォーマンススケジュールと電力節約ポリシーとのバランスを取る、コントローラーと、
    を備えている、多重論理プロセッサーシステム。
16. 請求項１５記載のシステムにおいて、前記コントローラーはシステムメモリーに常駐しているカーネル電力マネージャー（１１４）から命令を受け取り前記電力節約ポリシー実現する、システム。
17. 請求項１５記載のシステムであって、少なくとも１つの保留解除コアのｐ状態を調整するステップを更に含む、システム。
18. 請求項１５記載のシステムにおいて、前記電力節約ポリシーは用いられるコアの数を最大コア利用のパーセンテージとして表現されるように制約する、システム。