JP2013504811A5 - - Google Patents

Download PDF

Info

Publication number
JP2013504811A5
JP2013504811A5 JP2012528876A JP2012528876A JP2013504811A5 JP 2013504811 A5 JP2013504811 A5 JP 2013504811A5 JP 2012528876 A JP2012528876 A JP 2012528876A JP 2012528876 A JP2012528876 A JP 2012528876A JP 2013504811 A5 JP2013504811 A5 JP 2013504811A5
Authority
JP
Japan
Prior art keywords
signal
response
power
coupled
state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012528876A
Other languages
English (en)
Other versions
JP5661774B2 (ja
JP2013504811A (ja
Filing date
Publication date
Priority claimed from US12/713,935 external-priority patent/US8316255B2/en
Application filed filed Critical
Publication of JP2013504811A publication Critical patent/JP2013504811A/ja
Publication of JP2013504811A5 publication Critical patent/JP2013504811A5/ja
Application granted granted Critical
Publication of JP5661774B2 publication Critical patent/JP5661774B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Claims (21)

  1. 第1のデバイスを動作させる方法であって、
    第2のデバイスから受信した第1の信号に応じて、前記第1のデバイスに結合された複数の電力デバイスの中から電力デバイスを識別することと、
    前記第1の信号に応答して前記第1のデバイスを実質的に無効な状態に移行させることであって、識別された電力デバイスの出力を無効にすることと、
    前記第1のデバイスが前記実質的に無効な状態にある間に前記第2のデバイスから受信した第2の信号に応答して、第1の応答信号を生成することと、を備え、
    前記第1の応答信号は、前記第1のデバイスが電力供給状態にある場合に前記第2の信号に応答して前記第1のデバイスによって生成される第2の応答信号と実質的に同様であり、
    前記第2の信号は、前記第2のデバイスによって、前記第1のデバイスを含む複数のデバイスの各々に送信される方法。
  2. 前記第2のデバイスは中央処理ユニット(CPU)である請求項1の方法。
  3. 前記第2の信号はバス構成サイクルを備える請求項1の方法。
  4. 前記移行させることは、前記第1のデバイスに結合される前記識別された電力デバイスの出力電圧を無効にすることを備える請求項1の方法。
  5. 前記電力デバイスは前記第1のデバイスのレンダリングエンジン又はディスプレイ制御器の少なくとも1つに結合される請求項4の方法。
  6. 前記第1のデバイスに関連するメモリの少なくとも一部分を無効にすることを更に備える請求項1の方法。
  7. 前記メモリの少なくとも一部分を無効にすることは、前記メモリに結合される前記識別された電力デバイスの出力電圧を無効にすることを備える請求項6の方法。
  8. 前記第1の応答信号は、前記第2のデバイスが処理を実行するのを阻止する請求項1の方法。
  9. 前記第1のデバイスはレンダリングエンジンを備える請求項1の方法。
  10. バスインタフェースモジュールを備えるデバイスであって、
    前記バスインタフェースモジュールは、
    他のデバイスから受信した第1の信号に応じて、前記デバイスを低電力状態に移行させるように構成される状態管理モジュールと、
    前記デバイスが前記低電力状態にある間に前記他のデバイスから受信した第2の信号に応答して、第1の応答信号を生成するように構成される応答モジュールと、を備え、
    前記第1の応答信号は、前記デバイスが電力供給状態にある場合に前記第2の信号に応答して前記デバイスによって生成される第2の応答信号と実質的に同様であり、
    前記第2の信号は、前記他のデバイスによって、前記デバイスを含む複数のデバイスの各々に送信され、
    前記バスインタフェースモジュールは、前記デバイスが低電力状態にある場合に前記バスインタフェースモジュールに電力を供給するように構成される電力システムに結合されているデバイス。
  11. 前記バスインタフェースモジュールは、前記デバイスに結合される電力デバイスに結合され、前記状態管理モジュールは、前記電力デバイスの出力を制御するように構成される請求項10のデバイス。
  12. レンダリングエンジンを更に備え、前記電力デバイスは前記レンダリングエンジンに結合される請求項11のデバイス。
  13. 前記バスインタフェースモジュールは、前記デバイスに関連するメモリに結合される電力デバイスに結合され、前記状態管理モジュールは、前記電力デバイスの出力を制御することによって前記メモリの電力状態を制御するように構成される請求項10のデバイス。
  14. 前記他のデバイスは中央処理ユニット(CPU)を備え、
    前記デバイスはバスを介して前記CPUに結合されており、
    前記第1の信号はバス構成サイクルである請求項10のデバイス。
  15. 第1のデバイスを動作させるための方法を行うために1つ以上のプロセッサによる実行のための1つ以上の命令の1つ以上のシーケンスを伝える非一時的なコンピュータ可読媒体であって、前記命令は、前記1つ以上のプロセッサによって実行されるときに、前記1つ以上のプロセッサに、
    第2のデバイスから受信した第1の信号に応じて、前記第1のデバイスに結合された複数の電力デバイスの中から電力デバイスを識別することと、
    前記第1の信号に応答して前記第1のデバイスを実質的に無効な状態に移行させることであって、識別された電力デバイスの出力を無効にすることと、
    前記第1のデバイスが前記実質的に無効な状態にある間に前記第2のデバイスから受信した第2の信号に応答して、第1の応答信号を生成することと、を実行させ、
    前記第1の応答信号は、前記第1のデバイスが電力供給状態にある場合に前記第2の信号に応答して前記第1のデバイスによって生成される第2の応答信号と実質的に同様であり、
    前記第2の信号は、前記第2のデバイスによって、前記第1のデバイスを含む複数のデバイスの各々に送信されるコンピュータ可読媒体。
  16. 前記第2のデバイスは中央処理ユニット(CPU)である請求項15のコンピュータ可読媒体。
  17. 前記第2の信号はバス構成サイクルを備える請求項15のコンピュータ可読媒体。
  18. 前記電力デバイスは、前記第1のデバイスのレンダリングエンジン又はディスプレイ制御器の少なくとも1つに結合される請求項15のコンピュータ可読媒体。
  19. 前記移行させることは、前記第1のデバイスに結合される前記識別された電力デバイスの出力電圧を無効にすることを備える請求項15のコンピュータ可読媒体。
  20. 前記第1のデバイスに関連するメモリの少なくとも一部分を無効にすることを更に備える請求項15のコンピュータ可読媒体。
  21. 第1のデバイスを動作させる方法であって、
    第2のデバイスから受信した第1の信号に応じて、前記第1のデバイスに結合された複数の電力デバイスの中から電力デバイスを識別することと、
    前記第1の信号に応答して前記第1のデバイスを実質的に無効な状態に移行させることであって、識別された電力デバイスの出力を無効にし、前記第2のデバイスは、前記第1のデバイスの動作がプログラムの実行に基づくものであるように前記プログラムを実行するように構成されていることと、
    前記第1のデバイスが前記実質的に無効な状態にある間に前記第2のデバイスから受信した第2の信号に応答して、第1の応答信号を生成することと、を備え、
    前記第1の応答信号は、前記第1のデバイスが電力供給状態にある場合に前記第2の信号に応答して前記第1のデバイスによって生成される第2の応答信号と実質的に同様であり、それによって前記プログラムは実行を継続する方法。
JP2012528876A 2009-09-09 2010-09-08 デバイスを無効にするための方法及び装置 Active JP5661774B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US24087609P 2009-09-09 2009-09-09
US61/240,876 2009-09-09
US12/713,935 US8316255B2 (en) 2009-09-09 2010-02-26 Method and apparatus for responding to signals from a disabling device while in a disabled state
US12/713,935 2010-02-26
PCT/US2010/048096 WO2011031734A1 (en) 2009-09-09 2010-09-08 Method and apparatus for disabling a device

Publications (3)

Publication Number Publication Date
JP2013504811A JP2013504811A (ja) 2013-02-07
JP2013504811A5 true JP2013504811A5 (ja) 2013-10-31
JP5661774B2 JP5661774B2 (ja) 2015-01-28

Family

ID=43648572

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012528876A Active JP5661774B2 (ja) 2009-09-09 2010-09-08 デバイスを無効にするための方法及び装置

Country Status (7)

Country Link
US (1) US8316255B2 (ja)
EP (1) EP2476038B1 (ja)
JP (1) JP5661774B2 (ja)
KR (1) KR101627303B1 (ja)
CN (1) CN102597908B (ja)
IN (1) IN2012DN02971A (ja)
WO (1) WO2011031734A1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4866870B2 (ja) * 2008-02-22 2012-02-01 株式会社沖データ 画像処理装置
US9047085B2 (en) * 2011-03-14 2015-06-02 Nvidia Corporation Method and apparatus for controlling sparse refresh of a self-refreshing display device using a communications path with an auxiliary communications channel for delivering data to the display
US10817043B2 (en) * 2011-07-26 2020-10-27 Nvidia Corporation System and method for entering and exiting sleep mode in a graphics subsystem
US8692833B2 (en) * 2011-08-09 2014-04-08 Apple Inc. Low-power GPU states for reducing power consumption
US10242418B2 (en) 2011-11-21 2019-03-26 Intel Corporation Reconfigurable graphics processor for performance improvement
US8892919B2 (en) 2011-12-14 2014-11-18 Ati Technologies Ulc Method and apparatus for power management of a processor in a virtual environment
US10095295B2 (en) 2011-12-14 2018-10-09 Advanced Micro Devices, Inc. Method and apparatus for power management of a graphics processing core in a virtual environment
US9348656B2 (en) 2011-12-19 2016-05-24 Advanced Micro Devices, Inc. Apparatus and method for managing power among a plurality of processors sharing a thermal platform
US9400545B2 (en) * 2011-12-22 2016-07-26 Intel Corporation Method, apparatus, and system for energy efficiency and energy conservation including autonomous hardware-based deep power down in devices
CN103812800A (zh) * 2012-11-09 2014-05-21 辉达公司 一种无线基站设备和包括该无线基站设备的通信系统
US10242652B2 (en) 2013-06-13 2019-03-26 Intel Corporation Reconfigurable graphics processor for performance improvement
US8972760B1 (en) * 2013-12-20 2015-03-03 Futurewei Technologies, Inc. Method and apparatus for reducing power consumption in a mobile electronic device using a second launcher
KR101780059B1 (ko) * 2015-07-02 2017-09-19 가온미디어 주식회사 디지털 방송재생장치에서 시나리오 기반의 소비전력 제어 방법
CN110456900B (zh) * 2015-09-28 2021-06-29 华为终端有限公司 一种接口电路、显示驱动器、终端设备和显示控制方法
US10923082B2 (en) * 2018-10-31 2021-02-16 Ati Technologies Ulc Maintaining visibility of virtual function in bus-alive, core-off state of graphics processing unit
US11514551B2 (en) 2020-09-25 2022-11-29 Intel Corporation Configuration profiles for graphics processing unit

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9017A (en) * 1852-06-15 Cast-iron cab-wheel
US5848281A (en) * 1996-07-23 1998-12-08 Smalley; Kenneth George Method and apparatus for powder management in a multifunction controller with an embedded microprocessor
US6131167A (en) 1997-12-31 2000-10-10 Intel Corporation Method and apparatus to reduce power consumption on a bus
JP2000141821A (ja) * 1998-09-01 2000-05-23 Ricoh Co Ltd 省電力印刷装置およびその制御方法、および、通信装置およびその制御方法
US6510525B1 (en) * 1999-04-26 2003-01-21 Mediaq, Inc. Method and apparatus to power up an integrated device from a low power state
US6618791B1 (en) * 2000-09-29 2003-09-09 Intel Corporation System and method for controlling power states of a memory device via detection of a chip select signal
JP2004177725A (ja) * 2002-11-28 2004-06-24 Toshiba Corp 電子機器及び省電力制御方法
EP1555595A3 (en) * 2004-01-13 2011-11-23 LG Electronics, Inc. Apparatus for controlling power of processor having a plurality of cores and control method of the same
KR20050099305A (ko) * 2004-04-09 2005-10-13 삼성전자주식회사 디스플레이시스템 및 그 제어방법
US8036710B2 (en) * 2004-05-07 2011-10-11 Qualcomm, Incorporated Power-efficient multi-antenna wireless device
JP4716167B2 (ja) * 2005-03-28 2011-07-06 富士ゼロックス株式会社 データ処理方法およびデータ処理装置並びに画像形成装置
US20080143731A1 (en) * 2005-05-24 2008-06-19 Jeffrey Cheng Video rendering across a high speed peripheral interconnect bus
US7730336B2 (en) 2006-05-30 2010-06-01 Ati Technologies Ulc Device having multiple graphics subsystems and reduced power consumption mode, software and methods
JP4711410B2 (ja) * 2005-10-13 2011-06-29 ルネサスエレクトロニクス株式会社 半導体集積回路
US20080235527A1 (en) * 2007-03-19 2008-09-25 Winbond Electronics Corporation Operation of computer display using auxiliary display controller
KR101228934B1 (ko) 2007-08-28 2013-02-01 삼성전자주식회사 컴퓨터 시스템, 그 제어 방법 및 데이터 처리 장치
TWI362612B (en) * 2007-09-05 2012-04-21 Htc Corp System and electronic device using multiple operating systems and operating method thereof
US20090079746A1 (en) 2007-09-20 2009-03-26 Apple Inc. Switching between graphics sources to facilitate power management and/or security
KR100969322B1 (ko) * 2008-01-10 2010-07-09 엘지전자 주식회사 멀티 그래픽 컨트롤러를 구비한 데이터 처리 장치 및 이를이용한 데이터 처리 방법
US8775839B2 (en) 2008-02-08 2014-07-08 Texas Instruments Incorporated Global hardware supervised power transition management circuits, processes and systems
US7890780B2 (en) * 2008-02-15 2011-02-15 Dell Products L.P. Systems and methods for managing power for data storage devices
US9189048B2 (en) * 2008-09-10 2015-11-17 Apple Inc. Circuit having a low power mode
US8161304B2 (en) * 2009-01-20 2012-04-17 Microsoft Corporation Power management for large memory subsystems
US8234510B2 (en) * 2009-02-26 2012-07-31 Broadcom Corporation System and method for energy savings through emulation of wake on LAN in energy efficient ethernet

Similar Documents

Publication Publication Date Title
JP2013504811A5 (ja)
KR101627303B1 (ko) 디바이스를 디스에이블시키는 방법 및 장치
JP2015526813A5 (ja)
JP2011055555A5 (ja)
ATE545090T1 (de) Bilderzeugungsvorrichtung und energiesparendes antriebsverfahren dafür
JP2011515776A5 (ja)
JP2013504810A5 (ja)
BR112015028442A2 (pt) método, aparelho, e sistema para controlar dispositivo de forma inteligente e dispositivo do tipo plug-and-play
JP2013187590A5 (ja) 情報処理装置、情報処理装置の制御方法、プログラム、及び記録媒体
JP2012034454A5 (ja)
JP2016506708A5 (ja)
JP2012234421A5 (ja)
RU2015156421A (ru) Система, способ и компьютерная программа для интегрированного интерфейса "человек-машина" двигателя-генератора
EP2778840A3 (en) Techniques for power saving on graphics-related workloads
JP2015515052A5 (ja)
EA201000954A1 (ru) Система, способ и компьютерный программный код для оптимизации характеристик силовой системы
JP2014201039A5 (ja) 画像形成装置、電源制御システム、電源制御方法、及びプログラム
JP2012128842A5 (ja)
RU2015113982A (ru) Устройство формирования изображения, хост-устройство и соответствующий способ выполнения задания формирования изображения
JP2015049731A5 (ja) 画像処理装置、画像処理装置の制御方法、及びプログラム
IN2015DN02725A (ja)
JP2017204291A5 (ja)
WO2009077900A3 (en) Runtime control of system performance
JP2014014977A5 (ja)
JP2015119540A5 (ja) 電力制御システム、電力制御装置、電力制御方法及びプログラム