JP2006099331A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2006099331A5 JP2006099331A5 JP2004283529A JP2004283529A JP2006099331A5 JP 2006099331 A5 JP2006099331 A5 JP 2006099331A5 JP 2004283529 A JP2004283529 A JP 2004283529A JP 2004283529 A JP2004283529 A JP 2004283529A JP 2006099331 A5 JP2006099331 A5 JP 2006099331A5
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- processing
- state
- main
- sub
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Claims (8)
- 複数のオペレーティングシステム(OS)に対応するデータ処理を実行する情報処理装置であり、
前記複数のOSは、割り込み処理の制御を実行する主OSと、その他の副OSとによって構成され、
前記主OSは、前記副OSが割り込み許可状態にあるか、割り込み禁止状態にあるかの状態情報を保持し、
割り込み処理の発生に応じて、前記状態情報に基づいて、割り込み処理の実行、または保留を決定する割り込み制御処理を行なう構成を有することを特徴とする情報処理装置。 - 前記主OSは、
発生した割り込み処理が処理中であるか保留中であるかの割り込み処理状態情報を保有し、副OSの割り込み許可状態と割り込み禁止状態の遷移に応じて、保留中の割り込み処理の開始制御を実行する構成であることを特徴とする請求項1に記載の情報処理装置。 - 前記副OSは、前記主OSに対して、副OSが割り込み許可状態にあるか、割り込み禁止状態にあるかの状態情報を通知する構成であり、
前記主OSは、副OSからの通知情報に基づいて、副OSの状態情報の更新処理を実行する構成であることを特徴とする請求項1に記載の情報処理装置。 - 前記主OSは、
割り込み処理の優先度情報を保持し、該優先度に応じた割り込み制御処理を実行する構成であることを特徴とする請求項1に記載の情報処理装置。 - 前記主OSは、
副OSの状態情報と、発生した割り込み処理が処理中であるか保留中であるかの割り込み処理状態情報とを含む状態表に基づく状態管理を実行する構成であり、
副OS対応の割り込みが発生した場合、
前記状態表に基づいて副OSが割り込み禁止状態にあると判定した場合は、発生した割り込みを保留割り込みとして前記状態表に登録し、
前記状態表に基づいて副OSが割り込み許可状態にあると判定した場合は、プロセッサを適用した処理を実行中のOSが主OSか副OSかに応じて下記の処理態様、すなわち、
(a)主OS処理実行中の場合、
(a1)発生割り込みが高優先度の場合は、割り込み処理を実行、
(a2)発生割り込みが低優先度の場合は、割り込み処理を保留、
(b)副OS処理実行中の場合、
発生割り込みの優先度に関わらず割り込み処理を実行、
の各処理態様での割り込み制御を実行する構成であることを特徴とする請求項1に記載の情報処理装置。 - 前記主OSは、
副OSの状態情報と、発生した割り込み処理が処理中であるか保留中であるかの割り込み処理状態情報とを含む状態表に基づく状態管理を実行する構成であり、
主OS対応の割り込みが発生した場合は、プロセッサを適用した処理を実行中のOSが主OSか副OSかに応じて下記の処理態様、すなわち、
(a)主OS処理実行中の場合、
発生割り込みの優先度に関わらず割り込み処理を実行、
(b)副OS処理実行中の場合、
(b1)発生割り込みが高優先度の場合は、割り込み処理を実行、
(b2)発生割り込みが低優先度の場合は、割り込み処理を保留、
の各処理態様での割り込み制御を実行する構成であることを特徴とする請求項1に記載の情報処理装置。 - 複数のオペレーティングシステム(OS)に対応するデータ処理における割り込み処理制御方法であり、
割り込み処理制御を実行する主OSにおいて、主OS以外の副OSから、副OSが割り込み許可状態にあるか、割り込み禁止状態にあるかの状態情報を受領するステップと、
割り込み処理の発生を検出するステップと、
前記状態情報に基づいて、割り込み処理の実行、または保留を決定する割り込み制御処理を行なうステップと、
を有することを特徴とする割り込み処理制御方法。 - 複数のオペレーティングシステム(OS)に対応するデータ処理における割り込み処理制御を実行するコンピュータ・プログラムであり、
割り込み処理制御を実行する主OSにおいて、主OS以外の副OSから、副OSが割り込み許可状態にあるか、割り込み禁止状態にあるかの状態情報を受領するステップと、
割り込み処理の発生を検出するステップと、
前記状態情報に基づいて、割り込み処理の実行、または保留を決定する割り込み制御処理を行なうステップと、
を有することを特徴とするコンピュータ・プログラム。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004283529A JP4345630B2 (ja) | 2004-09-29 | 2004-09-29 | 情報処理装置、割り込み処理制御方法、並びにコンピュータ・プログラム |
PCT/JP2005/017646 WO2006035728A1 (ja) | 2004-09-29 | 2005-09-26 | 情報処理装置、割り込み処理制御方法、並びにコンピュータ・プログラム |
US10/580,848 US8584125B2 (en) | 2004-09-29 | 2005-09-26 | Apparatuses, methods, and computer-readable media for interrupt control |
CNB2005800014874A CN100549964C (zh) | 2004-09-29 | 2005-09-26 | 信息处理设备、中断处理控制方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004283529A JP4345630B2 (ja) | 2004-09-29 | 2004-09-29 | 情報処理装置、割り込み処理制御方法、並びにコンピュータ・プログラム |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2006099331A JP2006099331A (ja) | 2006-04-13 |
JP2006099331A5 true JP2006099331A5 (ja) | 2007-10-25 |
JP4345630B2 JP4345630B2 (ja) | 2009-10-14 |
Family
ID=36118873
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004283529A Expired - Fee Related JP4345630B2 (ja) | 2004-09-29 | 2004-09-29 | 情報処理装置、割り込み処理制御方法、並びにコンピュータ・プログラム |
Country Status (4)
Country | Link |
---|---|
US (1) | US8584125B2 (ja) |
JP (1) | JP4345630B2 (ja) |
CN (1) | CN100549964C (ja) |
WO (1) | WO2006035728A1 (ja) |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2075696A3 (en) * | 2007-05-10 | 2010-01-27 | Texas Instruments Incorporated | Interrupt- related circuits, systems and processes |
US8180997B2 (en) * | 2007-07-05 | 2012-05-15 | Board Of Regents, University Of Texas System | Dynamically composing processor cores to form logical processors |
GB2454817B (en) * | 2008-01-10 | 2012-07-04 | Ibm | Method and device for interrupt handling in a logically partitioned data processing system |
JP2010536112A (ja) * | 2008-07-22 | 2010-11-25 | エルエスアイ コーポレーション | 中断された書込みの回復のためのデータ記憶方法、機器およびシステム |
JP4877317B2 (ja) * | 2008-12-16 | 2012-02-15 | 日本電気株式会社 | 情報処理装置、割り込み制御方法 |
US8898666B2 (en) * | 2010-12-21 | 2014-11-25 | Panasonic Intellectual Property Corporation Of America | Virtual machine system and virtual machine system control method for controlling program execution on a plurality of processors that have a plurality of privileged modes |
US8695010B2 (en) | 2011-10-03 | 2014-04-08 | International Business Machines Corporation | Privilege level aware processor hardware resource management facility |
GB2517493A (en) * | 2013-08-23 | 2015-02-25 | Advanced Risc Mach Ltd | Handling access attributes for data accesses |
EP3089033B1 (en) * | 2013-12-27 | 2020-10-07 | Hitachi, Ltd. | Realtime hypervisor with priority interrupt support |
US11755484B2 (en) | 2015-06-26 | 2023-09-12 | Microsoft Technology Licensing, Llc | Instruction block allocation |
US9952867B2 (en) | 2015-06-26 | 2018-04-24 | Microsoft Technology Licensing, Llc | Mapping instruction blocks based on block size |
US9946548B2 (en) | 2015-06-26 | 2018-04-17 | Microsoft Technology Licensing, Llc | Age-based management of instruction blocks in a processor instruction window |
US10169044B2 (en) | 2015-06-26 | 2019-01-01 | Microsoft Technology Licensing, Llc | Processing an encoding format field to interpret header information regarding a group of instructions |
US10191747B2 (en) | 2015-06-26 | 2019-01-29 | Microsoft Technology Licensing, Llc | Locking operand values for groups of instructions executed atomically |
US10346168B2 (en) | 2015-06-26 | 2019-07-09 | Microsoft Technology Licensing, Llc | Decoupled processor instruction window and operand buffer |
US10409606B2 (en) | 2015-06-26 | 2019-09-10 | Microsoft Technology Licensing, Llc | Verifying branch targets |
US10175988B2 (en) | 2015-06-26 | 2019-01-08 | Microsoft Technology Licensing, Llc | Explicit instruction scheduler state information for a processor |
US10409599B2 (en) | 2015-06-26 | 2019-09-10 | Microsoft Technology Licensing, Llc | Decoding information about a group of instructions including a size of the group of instructions |
US11016770B2 (en) | 2015-09-19 | 2021-05-25 | Microsoft Technology Licensing, Llc | Distinct system registers for logical processors |
US11126433B2 (en) | 2015-09-19 | 2021-09-21 | Microsoft Technology Licensing, Llc | Block-based processor core composition register |
US10768936B2 (en) | 2015-09-19 | 2020-09-08 | Microsoft Technology Licensing, Llc | Block-based processor including topology and control registers to indicate resource sharing and size of logical processor |
CN105786607B (zh) * | 2016-03-24 | 2019-11-12 | 宇龙计算机通信科技(深圳)有限公司 | 一种多系统的冻结与唤醒方法及装置 |
US11531552B2 (en) | 2017-02-06 | 2022-12-20 | Microsoft Technology Licensing, Llc | Executing multiple programs simultaneously on a processor core |
WO2019026442A1 (ja) * | 2017-08-02 | 2019-02-07 | フェリカネットワークス株式会社 | 情報処理装置、および情報処理方法 |
JP6814756B2 (ja) * | 2018-02-08 | 2021-01-20 | 日立オートモティブシステムズ株式会社 | ハイパーバイザ、演算装置 |
CN112286847B (zh) * | 2020-11-05 | 2023-03-10 | 成都菁蓉联创科技有限公司 | 一种提升系统外部中断响应速度的方法、装置和控制器 |
WO2024018515A1 (ja) * | 2022-07-19 | 2024-01-25 | 三菱電機株式会社 | プログラマブルロジックコントローラ、シーケンス制御システム、及び活性状態制御プログラム |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4674038A (en) * | 1984-12-28 | 1987-06-16 | International Business Machines Corporation | Recovery of guest virtual machines after failure of a host real machine |
JP2629278B2 (ja) * | 1988-06-30 | 1997-07-09 | 株式会社日立製作所 | 仮想計算機システム |
JP3138985B2 (ja) | 1989-03-14 | 2001-02-26 | 富士通株式会社 | 仮想計算機 |
US5276815A (en) | 1988-10-24 | 1994-01-04 | Fujitsu Limited | Input and output processing system for a virtual computer |
JPH06250850A (ja) | 1993-02-26 | 1994-09-09 | Hitachi Ltd | 入出力割込み要因の処理方法 |
JP3073903B2 (ja) | 1995-03-06 | 2000-08-07 | 株式会社日立製作所 | 情報処理装置及びそのi/o割込み制御方法 |
JP3196004B2 (ja) | 1995-03-23 | 2001-08-06 | 株式会社日立製作所 | 障害回復処理方法 |
US6633942B1 (en) * | 1999-08-12 | 2003-10-14 | Rockwell Automation Technologies, Inc. | Distributed real-time operating system providing integrated interrupt management |
JP4316882B2 (ja) | 2000-12-21 | 2009-08-19 | マイクロソフト コーポレーション | エミュレートされるコンピューティング環境におけるプロセッサ制御の論理的置換のためのシステムおよび方法 |
JP2003345612A (ja) | 2002-05-28 | 2003-12-05 | Sony Corp | 演算処理システム、コンピュータ・システム上でのタスク制御方法、並びにコンピュータ・プログラム |
US7281075B2 (en) | 2003-04-24 | 2007-10-09 | International Business Machines Corporation | Virtualization of a global interrupt queue |
US7788669B2 (en) * | 2003-05-02 | 2010-08-31 | Microsoft Corporation | System for isolating first computing environment from second execution environment while sharing resources by copying data from first portion to second portion of memory |
-
2004
- 2004-09-29 JP JP2004283529A patent/JP4345630B2/ja not_active Expired - Fee Related
-
2005
- 2005-09-26 CN CNB2005800014874A patent/CN100549964C/zh not_active Expired - Fee Related
- 2005-09-26 WO PCT/JP2005/017646 patent/WO2006035728A1/ja active Application Filing
- 2005-09-26 US US10/580,848 patent/US8584125B2/en not_active Expired - Fee Related
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2006099331A5 (ja) | ||
JP4934642B2 (ja) | 計算機システム | |
EP1855205A1 (en) | Debug supporting device, and program for causing computer to execute debug processing method | |
US9354952B2 (en) | Application-driven shared device queue polling | |
US9092255B2 (en) | Multi-core processor system, computer product, and control method for interrupt execution | |
US9009702B2 (en) | Application-driven shared device queue polling in a virtualized computing environment | |
US8898361B2 (en) | Systems and methods for advanced interrupt scheduling and priority processing in a storage system environment | |
JP2010520528A5 (ja) | ||
JP2016173821A5 (ja) | ||
JP5726340B2 (ja) | プロセッサシステム | |
US10379931B2 (en) | Computer system | |
US20130042236A1 (en) | Virtualization of interrupts | |
US20170212852A1 (en) | Method and accelerator unit for interrupt handling | |
JP2008108075A (ja) | タスク切替え制御方法及びコンピュータシステム | |
JP4523910B2 (ja) | 並列処理装置及び並列処理方法及び並列処理プログラム | |
JP5014179B2 (ja) | Os優先度変更装置及びos優先度変更プログラム | |
JP2007206955A (ja) | 情報処理装置および方法、プログラム、並びに記録媒体 | |
JP5308383B2 (ja) | 仮想マルチプロセッサシステム | |
CN109947550B (zh) | 一种适用于risc-v架构的非屏蔽中断处理系统及方法 | |
US9959225B2 (en) | Computer apparatus and control method of computer apparatus | |
JP2008204013A (ja) | スレッド動作異常検知方法、マルチスレッドシステム | |
JP2004070582A (ja) | イベント通知タスク制御処理方式及び方法並びにプログラム | |
JP2008204011A (ja) | マルチスレッドシステム、スレッド動作異常検知方法 | |
JP2007102399A (ja) | データ処理装置 | |
EP3276489A1 (en) | Parallel processing system |