JP5726340B2 - プロセッサシステム - Google Patents
プロセッサシステム Download PDFInfo
- Publication number
- JP5726340B2 JP5726340B2 JP2013558596A JP2013558596A JP5726340B2 JP 5726340 B2 JP5726340 B2 JP 5726340B2 JP 2013558596 A JP2013558596 A JP 2013558596A JP 2013558596 A JP2013558596 A JP 2013558596A JP 5726340 B2 JP5726340 B2 JP 5726340B2
- Authority
- JP
- Japan
- Prior art keywords
- core
- wdt
- storage device
- abnormality
- processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000005856 abnormality Effects 0.000 claims description 105
- 230000002159 abnormal effect Effects 0.000 claims description 62
- 241001522296 Erithacus rubecula Species 0.000 claims description 6
- 238000000034 method Methods 0.000 description 33
- 230000000737 periodic effect Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 7
- 101000609219 Homo sapiens Polyadenylate-binding protein 4 Proteins 0.000 description 6
- 102100039424 Polyadenylate-binding protein 4 Human genes 0.000 description 6
- 230000006870 function Effects 0.000 description 5
- 238000011084 recovery Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 230000010485 coping Effects 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
- G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/0721—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment within a central processing unit [CPU]
- G06F11/0724—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment within a central processing unit [CPU] in a multiprocessor or a multi-core unit
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0766—Error or fault reporting or storing
- G06F11/0787—Storage of error reports, e.g. persistent data storage, storage using memory protection
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
- G06F11/3034—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a storage system, e.g. DASD based or network based
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
- G06F2201/86—Event-based monitoring
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
- G06F2201/88—Monitoring involving counting
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computing Systems (AREA)
- Mathematical Physics (AREA)
- Hardware Redundancy (AREA)
- Debugging And Monitoring (AREA)
Description
本発明は、複数のプロセッサユニットが含まれるプロセッサシステムに関する。
本明細書では、以降、１つのＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）パッケージ内に複数の処理系（ＣＰＵコア、以下、単にコアという）が配置されているマルチコアＣＰＵを中心にして説明を進めるが、複数のＣＰＵ（シングルコアＣＰＵ又はマルチコアＣＰＵ）が配置されているマルチＣＰＵシステム、マルチプロセッサシステムにも本明細書に記載の説明は適用される。
つまり、以下で示すマルチコアＣＰＵの「コア」は、マルチＣＰＵシステム、マルチプロセッサシステムにおける個々の「ＣＰＵ」、「プロセッサ」と読み替えることができる。
また、「プロセッサユニット」との語は、マルチコアＣＰＵにおける「コア」と、マルチＣＰＵシステム、マルチプロセッサシステムにおける「ＣＰＵ」及び「プロセッサ」のいずれも含む概念として用いている。
つまり、以下で示すマルチコアＣＰＵの「コア」は、マルチＣＰＵシステム、マルチプロセッサシステムにおける個々の「ＣＰＵ」、「プロセッサ」と読み替えることができる。
また、「プロセッサユニット」との語は、マルチコアＣＰＵにおける「コア」と、マルチＣＰＵシステム、マルチプロセッサシステムにおける「ＣＰＵ」及び「プロセッサ」のいずれも含む概念として用いている。
ＲＡＳ方式（ＲＡＳ： Ｒｅｌｉａｂｉｌｉｔｙ， Ａｖａｉｌａｂｉｌｉｔｙ， Ｓｅｒｖｉｃｅａｂｉｌｉｔｙ）は、マルチコアＣＰＵの１つのコアの異常をｗａｔｃｈｄｏｇ ｔｉｍｅｒ（以下、「ＷＤＴ」と略記とする）で検知して、メモリ上のログ情報（以下、単に「ログ」ともいう）をバックアップ記憶装置に保存する異常対処方式である。
ＷＤＴはコンピュータのハードウェア時間計測器である。
ＲＡＳ方式では、メインのプログラムがハングアップなどの不正な状態に陥ってしまい規則的なウォッチドッグ操作（ＷＤＴのリセット操作）が行なわれなかった（ＷＤＴタイムアウト）場合に、例外処理（ＷＤＴ例外）が実行される。
例外処理は、ハングアップしたシステムを正常動作に戻すことを目的としてシステムをリセットする場合に実行させることが多いが、システムを強制停止させる場合や電源を切断した後の再投入時に実行されることもある。
障害を引き起こした問題のデバッグに役立つ情報などを媒体に保存する機能を持つＲＡＳ方式の場合、ＷＤＴはより複雑な処理を行う。
たとえば、ＷＤＴのタイムアウトによって開始されたログ情報の保存処理がある時間内に完了しなかった場合に、ログ情報が保存されていてもいなくても、ＷＤＴは、一定のディレイ時間経過後にシステムを確実にリセットさせる。
ＷＤＴはコンピュータのハードウェア時間計測器である。
ＲＡＳ方式では、メインのプログラムがハングアップなどの不正な状態に陥ってしまい規則的なウォッチドッグ操作（ＷＤＴのリセット操作）が行なわれなかった（ＷＤＴタイムアウト）場合に、例外処理（ＷＤＴ例外）が実行される。
例外処理は、ハングアップしたシステムを正常動作に戻すことを目的としてシステムをリセットする場合に実行させることが多いが、システムを強制停止させる場合や電源を切断した後の再投入時に実行されることもある。
障害を引き起こした問題のデバッグに役立つ情報などを媒体に保存する機能を持つＲＡＳ方式の場合、ＷＤＴはより複雑な処理を行う。
たとえば、ＷＤＴのタイムアウトによって開始されたログ情報の保存処理がある時間内に完了しなかった場合に、ログ情報が保存されていてもいなくても、ＷＤＴは、一定のディレイ時間経過後にシステムを確実にリセットさせる。
ＷＤＴが最も多く使われているのは組み込みシステムで、マイクロコントローラにＷＤＴが内蔵されることもある。
単体のＣＰＵだけでなく、マルチコアＣＰＵ、マルチプロセッサなど複数のＣＰＵを持つシステムに対してＷＤＴを適用する方法も提案されている。
単体のＣＰＵだけでなく、マルチコアＣＰＵ、マルチプロセッサなど複数のＣＰＵを持つシステムに対してＷＤＴを適用する方法も提案されている。
また、特許文献１では、マルチプロセッサシステムにおいて、あるプロセッサが、自プロセッサが動作異常状態であることを別のプロセッサにＷＤＴ例外で通知し、その別のプロセッサが動作異常状態のプロセッサへ異常回復動作のトリガとなる割込みを通知し、動作異常状態のプロセッサが割込みを受付けない場合には、その別のプロセッサが動作異常状態のプロセッサをリセットする方式が開示されている。
あるプロセッサに異常が発生した場合に、異常が発生したプロセッサのログ情報に加え、異常が発生していない他のプロセッサのログ情報も障害解析やシステム復旧のための重要な手掛かりとなる。
特許文献１の技術では、異常が発生したプロセッサのログ情報はバックアップ記憶装置に保存されるが、異常が発生していない他のプロセッサのログ情報は保存されない。
特許文献１の技術では、異常が発生したプロセッサのログ情報はバックアップ記憶装置に保存されるが、異常が発生していない他のプロセッサのログ情報は保存されない。
この発明は、このような点に鑑みたものであり、いずれかのプロセッサユニットに異常が発生した場合に、異常が発生していない他のプロセッサユニットのログ情報を保存できるようにすることを主な目的とする。
本発明に係るプロセッサシステムは、
複数のプロセッサユニットと、
各プロセッサユニットのログ情報を記憶する第１の記憶装置と、
いずれかのプロセッサユニットにおいて異常が発生した場合に、前記第１の記憶装置に記憶されているログ情報が書き込まれる第２の記憶装置と、
いずれかのプロセッサユニットにおいて異常が発生した場合に、ラウンドロビンにより、異常の発生を各プロセッサユニットに通知する異常発生通知装置を有し、
各プロセッサユニットは、
他のプロセッサユニットにおいて異常が発生した場合に、前記第１の記憶装置に記憶されている、異常が発生した異常発生プロセッサユニットのログ情報の前記第２の記憶装置への書き込みが開始しているか否かを判定し、
前記異常発生プロセッサユニットのログ情報の前記第２の記憶装置への書き込みが開始していない場合に、前記第１の記憶装置に記憶されている前記異常発生プロセッサユニットのログ情報を前記第２の記憶装置に書き込み、
前記異常発生通知装置により異常の発生が通知された際に、前記第１の記憶装置に記憶されている、自プロセッサユニットのログ情報を前記第２の記憶装置に書き込むことを特徴とする。
複数のプロセッサユニットと、
各プロセッサユニットのログ情報を記憶する第１の記憶装置と、
いずれかのプロセッサユニットにおいて異常が発生した場合に、前記第１の記憶装置に記憶されているログ情報が書き込まれる第２の記憶装置と、
いずれかのプロセッサユニットにおいて異常が発生した場合に、ラウンドロビンにより、異常の発生を各プロセッサユニットに通知する異常発生通知装置を有し、
各プロセッサユニットは、
他のプロセッサユニットにおいて異常が発生した場合に、前記第１の記憶装置に記憶されている、異常が発生した異常発生プロセッサユニットのログ情報の前記第２の記憶装置への書き込みが開始しているか否かを判定し、
前記異常発生プロセッサユニットのログ情報の前記第２の記憶装置への書き込みが開始していない場合に、前記第１の記憶装置に記憶されている前記異常発生プロセッサユニットのログ情報を前記第２の記憶装置に書き込み、
前記異常発生通知装置により異常の発生が通知された際に、前記第１の記憶装置に記憶されている、自プロセッサユニットのログ情報を前記第２の記憶装置に書き込むことを特徴とする。
本発明によれば、各プロセッサユニットは、いずれかのプロセッサユニットにおいて異常が発生した場合に、第１の記憶装置の自プロセッサユニットのログ情報を第２の記憶装置に書き込む。
このため、異常が発生していないプロセッサユニットのログ情報を保存することができる。
このため、異常が発生していないプロセッサユニットのログ情報を保存することができる。
以下に示す実施の形態１及び実施の形態２では、いずれかのコアに異常が発生した場合に、異常が発生していない他のコアのログ情報をバックアップ記憶装置に保存できる構成を説明する。
また、実施の形態１及び実施の形態２では、異常発生が発生した異常発生コアの異常対処機能（ＲＡＳ機能）が正常に動作しない場合でも、異常発生コアのログ情報を、バックアップ記憶装置に保存できる構成を説明する。
従来の技術では、マルチコアＣＰＵの一つのコアの異常をＷＤＴで検知してメモリ上のログをバックアップ記憶装置に保存して最終的にボードリセットするような異常対処方式（ＲＡＳ方式）において、異常発生コア上のＲＡＳ機能が正常に動作しない場合、異常発生コアの異常発生時のログを保存することができないという課題がある。
例えば、特許文献１の技術では、ＷＤＴで検知した１つのプロセッサの異常を他のプロセッサに通知して、他のプロセッサ経由で異常発生プロセッサに対して異常回復動作のトリガをかけるが、この異常回復動作は異常発生プロセッサ自身が行うため、この異常回復動作が正常に動作しない場合、異常発生プロセッサのログをバックアップ記憶装置に保存することはできない。
実施の形態１及び実施の形態２では、このような点に鑑み、異常発生コアのログを、異常発生コアのＲＡＳ機能が正常に動作しない場合でも、バックアップ記憶装置に保存できるようにする構成、及び、異常が発生していない他のコアのログをバックアップ記憶装置に保存できる構成を説明する。
また、実施の形態１及び実施の形態２では、異常発生が発生した異常発生コアの異常対処機能（ＲＡＳ機能）が正常に動作しない場合でも、異常発生コアのログ情報を、バックアップ記憶装置に保存できる構成を説明する。
従来の技術では、マルチコアＣＰＵの一つのコアの異常をＷＤＴで検知してメモリ上のログをバックアップ記憶装置に保存して最終的にボードリセットするような異常対処方式（ＲＡＳ方式）において、異常発生コア上のＲＡＳ機能が正常に動作しない場合、異常発生コアの異常発生時のログを保存することができないという課題がある。
例えば、特許文献１の技術では、ＷＤＴで検知した１つのプロセッサの異常を他のプロセッサに通知して、他のプロセッサ経由で異常発生プロセッサに対して異常回復動作のトリガをかけるが、この異常回復動作は異常発生プロセッサ自身が行うため、この異常回復動作が正常に動作しない場合、異常発生プロセッサのログをバックアップ記憶装置に保存することはできない。
実施の形態１及び実施の形態２では、このような点に鑑み、異常発生コアのログを、異常発生コアのＲＡＳ機能が正常に動作しない場合でも、バックアップ記憶装置に保存できるようにする構成、及び、異常が発生していない他のコアのログをバックアップ記憶装置に保存できる構成を説明する。
実施の形態１．
［実施の形態１：構成の説明］
図１は、本実施の形態に係るＣＰＵボード１００の構成例を示すブロック図である。
ＣＰＵボード１００のハードウェア構成要素は、Ｎ個のコア１１６〜１１８と、各コアに対応するＮ個のＷＤＴ１２０〜１２２と、メモリ１２５と、バックアップ記憶装置１２６と、割込みコントローラ１１９と、ディレイ装置１２３と、ボードリセット装置１２４である。
コア１１６〜１１８は、それぞれ、プロセッサユニットの例に相当する。
また、メモリ１２５は、第１の記憶装置の例に相当する。
また、バックアップ記憶装置１２６は、第２の記憶装置の例に相当する。
また、割込みコントローラ１１９は、異常通知装置の例に相当する。
［実施の形態１：構成の説明］
図１は、本実施の形態に係るＣＰＵボード１００の構成例を示すブロック図である。
ＣＰＵボード１００のハードウェア構成要素は、Ｎ個のコア１１６〜１１８と、各コアに対応するＮ個のＷＤＴ１２０〜１２２と、メモリ１２５と、バックアップ記憶装置１２６と、割込みコントローラ１１９と、ディレイ装置１２３と、ボードリセット装置１２４である。
コア１１６〜１１８は、それぞれ、プロセッサユニットの例に相当する。
また、メモリ１２５は、第１の記憶装置の例に相当する。
また、バックアップ記憶装置１２６は、第２の記憶装置の例に相当する。
また、割込みコントローラ１１９は、異常通知装置の例に相当する。
コア１１６〜１１８のソフトウェア構成要素は、ＷＤＴを周期的にリセットするアプリケーション（周期処理ＡＰＰ）１０１〜１０３と、ＯＳ（Ｏｐｅｒａｔｉｎｇ Ｓｙｓｔｅｍ）１０４〜１０６と、ＲＡＳ処理部１０７〜１０９と、ＷＤＴドライバ１１０〜１１２と、ＷＤＴ例外ハンドラ１１３〜１１５である。
なお、ＷＤＴ１２０〜１２２に代えて、タイマ動作をして、ＣＰＵの異常発生を通知する仕組みをもつ外部ＷＤＴを用いてもよい。
また、後述では、「各ＷＤＴは、ＷＤＴタイムアウトが発生すると全コア数分のＷＤＴ例外を割込みコントローラ１１９に通知するよう設定される」旨を説明しているが、ＷＤＴ１２０〜１２２に代えて、同じ動作を行うハードウェアを用いてもよい。
また、後述では、「各ＷＤＴは、ＷＤＴタイムアウトが発生すると全コア数分のＷＤＴ例外を割込みコントローラ１１９に通知するよう設定される」旨を説明しているが、ＷＤＴ１２０〜１２２に代えて、同じ動作を行うハードウェアを用いてもよい。
［実施の形態１：設定の説明］
実施の形態１における、ＷＤＴ１２０〜１２２と割込みコントローラ１１９のハードウェア設定について説明する。
各ＷＤＴは、ＷＤＴタイムアウトが発生すると全コア数分のＷＤＴ例外を割込みコントローラ１１９に通知するよう設定される。
割込みコントローラ１１９は、ＷＤＴ例外を受付けると、ラウンドロビンで全コアに対してＷＤＴ例外を通知するよう設定される。
実施の形態１における、ＷＤＴ１２０〜１２２と割込みコントローラ１１９のハードウェア設定について説明する。
各ＷＤＴは、ＷＤＴタイムアウトが発生すると全コア数分のＷＤＴ例外を割込みコントローラ１１９に通知するよう設定される。
割込みコントローラ１１９は、ＷＤＴ例外を受付けると、ラウンドロビンで全コアに対してＷＤＴ例外を通知するよう設定される。
［実施の形態１：動作の概要説明］
次に動作について説明する。
実施の形態１では、ＷＤＴ例外発生時に全コアのＲＡＳ処理部に順番に異常発生が通知され、各コアのＲＡＳ処理部は、自コアのログをバックアップ記憶装置１２６に保存する。
また、異常発生コアのＲＡＳ処理部が正常に動作しない場合は、正常動作する他コアのＲＡＳ処理部が代替して異常発生コアのログの保存を行う。
本実施の形態に係る動作の概要は以下の通りである。
次に動作について説明する。
実施の形態１では、ＷＤＴ例外発生時に全コアのＲＡＳ処理部に順番に異常発生が通知され、各コアのＲＡＳ処理部は、自コアのログをバックアップ記憶装置１２６に保存する。
また、異常発生コアのＲＡＳ処理部が正常に動作しない場合は、正常動作する他コアのＲＡＳ処理部が代替して異常発生コアのログの保存を行う。
本実施の形態に係る動作の概要は以下の通りである。
ｉ）前述の［実施の形態１：設定の説明］の通り、ＷＤＴは、ＷＤＴタイムアウトが発生すると全コア数分のＷＤＴ例外を割込みコントローラ１１９に通知する。
つまり、ＷＤＴは、１回のＷＤＴタイムアウト発生に対して、コア数分のＷＤＴ例外発生通知（Ｎ個のＷＤＴ例外発生通知）を割込みコントローラ１１９に出力する。
割込みコントローラ１１９は、ＷＤＴからのＷＤＴ例外発生通知を入力すると、各コアへラウンドロビンで順番に異常発生の通知を行う。
これらにより、１回のＷＤＴのタイムアウト発生に対して、全てのコアへ順番に異常の発生が通知される。
ｉｉ）異常発生通知を受けた各コアのＲＡＳ処理部では、各自のコアのログをバックアップ記憶装置１２６に保存する。
ｉｉｉ）異常発生通知を受けた各コアのＲＡＳ処理部は、どのコアのＷＤＴがＷＤＴ例外発生通知を出力したかをＷＤＴ例外の種類で知ることができる。
異常発生コア以外のコアのＲＡＳ処理部は、異常発生コアのログのバックアップ記憶装置１２６への保存が開始されているかどうかを判定する。
そして、異常発生コアのログの保存が開始されていない場合には、異常発生コア以外のコアのＲＡＳ処理部は、異常発生コアのログのバックアップ記憶装置１２６への保存を行う。
つまり、ＷＤＴは、１回のＷＤＴタイムアウト発生に対して、コア数分のＷＤＴ例外発生通知（Ｎ個のＷＤＴ例外発生通知）を割込みコントローラ１１９に出力する。
割込みコントローラ１１９は、ＷＤＴからのＷＤＴ例外発生通知を入力すると、各コアへラウンドロビンで順番に異常発生の通知を行う。
これらにより、１回のＷＤＴのタイムアウト発生に対して、全てのコアへ順番に異常の発生が通知される。
ｉｉ）異常発生通知を受けた各コアのＲＡＳ処理部では、各自のコアのログをバックアップ記憶装置１２６に保存する。
ｉｉｉ）異常発生通知を受けた各コアのＲＡＳ処理部は、どのコアのＷＤＴがＷＤＴ例外発生通知を出力したかをＷＤＴ例外の種類で知ることができる。
異常発生コア以外のコアのＲＡＳ処理部は、異常発生コアのログのバックアップ記憶装置１２６への保存が開始されているかどうかを判定する。
そして、異常発生コアのログの保存が開始されていない場合には、異常発生コア以外のコアのＲＡＳ処理部は、異常発生コアのログのバックアップ記憶装置１２６への保存を行う。
［実施の形態１：動作の詳細説明］
次に、本実施の形態に係る動作の詳細について説明する。
次に、本実施の形態に係る動作の詳細について説明する。
（動作の詳細説明：正常時の動作）
まず正常時の動作を、図２を用いて説明する。
コア１（１１６）の周期処理ＡＰＰ−１（１０１）は周期的にＷＤＴリセットを行う。
周期処理ＡＰＰ−１（１０１）は、ＷＤＴドライバ１１０を経由してＷＤＴ−１（１２０）をリセットする。
正常時はＷＤＴタイムアウトが発生する前にＷＤＴリセットが行われるため、ＷＤＴ例外は発生しない。
コア２（１１７）、コアＮ（１１８）においても同様の処理（１０２→１１１→１２１、１０３→１１２→１２２の矢印）が行われる。
まず正常時の動作を、図２を用いて説明する。
コア１（１１６）の周期処理ＡＰＰ−１（１０１）は周期的にＷＤＴリセットを行う。
周期処理ＡＰＰ−１（１０１）は、ＷＤＴドライバ１１０を経由してＷＤＴ−１（１２０）をリセットする。
正常時はＷＤＴタイムアウトが発生する前にＷＤＴリセットが行われるため、ＷＤＴ例外は発生しない。
コア２（１１７）、コアＮ（１１８）においても同様の処理（１０２→１１１→１２１、１０３→１１２→１２２の矢印）が行われる。
（動作の詳細説明：異常発生時の動作）
次に、異常発生時の動作を、図４、図５及び図６のフローチャートを用いて説明する。
この時のブロック図上での処理の流れは図３を使って補足する。
ここでは、コア１（１１６）に異常が発生し、ＷＤＴ−１（１２０）でＷＤＴ例外が発生した例で説明する。
次に、異常発生時の動作を、図４、図５及び図６のフローチャートを用いて説明する。
この時のブロック図上での処理の流れは図３を使って補足する。
ここでは、コア１（１１６）に異常が発生し、ＷＤＴ−１（１２０）でＷＤＴ例外が発生した例で説明する。
Ｓ１１１において、ＷＤＴタイムアウトが発生する。
Ｓ１１２において、ＷＤＴ−１（１２０）は一定時間ディレイ後にボードリセットを行う処理を呼出す（図３の１２０から１２３への矢印）。
Ｓ１０１において一定時間ディレイした後に、ボードリセット処理Ｓ１０２が呼出される（図３の１２３から１２４への矢印）。
このディレイ時間はＲＡＳ処理部が全てのコアのログをバックアップ記憶装置１２６に保存を終える時間に比べて十分大きい時間とする。
Ｓ１１３において、ＷＤＴ−１（１２０）はコア数分のＷＤＴ例外を割込みコントローラ１１９に通知する（図３の１２０から１１９への矢印）。
Ｓ１７１において、割込みコントローラ１１９はＷＤＴ−１（１２０）より全コア数分のＷＤＴ例外通知を入力し、ラウンドロビンで各コアのＷＤＴ例外ハンドラにＷＤＴ−１（１２０）の例外を通知する（図３の１１９から１１３，１１４，１１５への矢印）。
Ｓ１１２において、ＷＤＴ−１（１２０）は一定時間ディレイ後にボードリセットを行う処理を呼出す（図３の１２０から１２３への矢印）。
Ｓ１０１において一定時間ディレイした後に、ボードリセット処理Ｓ１０２が呼出される（図３の１２３から１２４への矢印）。
このディレイ時間はＲＡＳ処理部が全てのコアのログをバックアップ記憶装置１２６に保存を終える時間に比べて十分大きい時間とする。
Ｓ１１３において、ＷＤＴ−１（１２０）はコア数分のＷＤＴ例外を割込みコントローラ１１９に通知する（図３の１２０から１１９への矢印）。
Ｓ１７１において、割込みコントローラ１１９はＷＤＴ−１（１２０）より全コア数分のＷＤＴ例外通知を入力し、ラウンドロビンで各コアのＷＤＴ例外ハンドラにＷＤＴ−１（１２０）の例外を通知する（図３の１１９から１１３，１１４，１１５への矢印）。
次に、コア１（１１６）への例外通知後の動作（Ｓ１２０：ログバックアップ処理）を、図５を参照して説明する。
Ｓ１２１において異常発生コア（コア１）のＷＤＴ例外ハンドラ１１３が正常に動作せず、異常発生コアのＲＡＳ処理部１（１０７）が実行されなかった場合には、異常発生コアのＲＡＳ処理部１（１０７）による異常発生コアのログのバックアップ記憶装置１２６への保存はできない（Ｓ１２２）。
Ｓ１２１において異常発生コアのＷＤＴ例外ハンドラ１１３が正常に動作した場合、Ｓ１２３において、ＷＤＴ例外ハンドラ１１３は、自コアのＲＡＳ処理部１（１０７）に異常を通知する（図３の１１３から１０７への矢印）。
Ｓ１２４において、ＲＡＳ処理部１（１０７）は、異常発生コアのログのバックアップ記憶装置１２６へのコピーが開始されているかどうかを判断し、コピーが開始されていない場合には、Ｓ１２５で異常発生コアのログをバックアップ記憶装置へコピーする（図３の１０７から１２７，１３０への矢印）。
ここで各コアのログのバックアップ記憶装置１２６へのコピーが開始されたかどうかは、メモリ１２５上のフラグやセマフォなどの共有資源を使って確認できるものとする。
Ｓ１２１において異常発生コアのＷＤＴ例外ハンドラ１１３が正常に動作した場合、Ｓ１２３において、ＷＤＴ例外ハンドラ１１３は、自コアのＲＡＳ処理部１（１０７）に異常を通知する（図３の１１３から１０７への矢印）。
Ｓ１２４において、ＲＡＳ処理部１（１０７）は、異常発生コアのログのバックアップ記憶装置１２６へのコピーが開始されているかどうかを判断し、コピーが開始されていない場合には、Ｓ１２５で異常発生コアのログをバックアップ記憶装置へコピーする（図３の１０７から１２７，１３０への矢印）。
ここで各コアのログのバックアップ記憶装置１２６へのコピーが開始されたかどうかは、メモリ１２５上のフラグやセマフォなどの共有資源を使って確認できるものとする。
前述したように、割込みコントローラ１１９はラウンドロビンにより各コアのＷＤＴ例外ハンドラにＷＤＴ例外の発生を通知するため、異常発生コア（コア１）のＲＡＳ処理部１（１０７）よりも先に、他のコアのＲＡＳ処理が、異常発生コアのログのコピーを開始している場合がある（図６のＳ１３５）。
このため、ＲＡＳ処理部１（１０７）は、Ｓ１２４で他のコアのＲＡＳ処理部によりログのコピーが開始されているか否かを確認する。
このため、ＲＡＳ処理部１（１０７）は、Ｓ１２４で他のコアのＲＡＳ処理部によりログのコピーが開始されているか否かを確認する。
次に、ＲＡＳ処理部１（１０７）は、Ｓ１２６において、全てのコアのログコピーが完了しているかどうかの判断を行い、いずれかのコアにてログコピーが完了していない場合は、ＲＡＳ処理部１（１０７）の処理が完了する。
一方、Ｓ１２６において全てのコアのログコピーが完了していた場合には、ＲＡＳ処理部１（１０７）は、Ｓ１０２のボードリセット処理を呼出す（図３ではコアＮのＲＡＳ処理部が全てのコピー完了したことを確認した例であり、１０９から１２４への矢印となる）。
ここで、全てのコアのログコピーが完了したかどうかは、メモリ１２５上のフラグやセマフォなどの共有資源を使って確認できるものとする。
また、図３のボードリセット装置１２４のボードリセット処理は、ディレイ装置１２３のディレイ後にも呼出されるが、全てのＲＡＳ処理の完了を確認した時点でボードリセットを行う方が、ディレイを待たずにその分だけ早くボードリセットできる効果がある。
一方、Ｓ１２６において全てのコアのログコピーが完了していた場合には、ＲＡＳ処理部１（１０７）は、Ｓ１０２のボードリセット処理を呼出す（図３ではコアＮのＲＡＳ処理部が全てのコピー完了したことを確認した例であり、１０９から１２４への矢印となる）。
ここで、全てのコアのログコピーが完了したかどうかは、メモリ１２５上のフラグやセマフォなどの共有資源を使って確認できるものとする。
また、図３のボードリセット装置１２４のボードリセット処理は、ディレイ装置１２３のディレイ後にも呼出されるが、全てのＲＡＳ処理の完了を確認した時点でボードリセットを行う方が、ディレイを待たずにその分だけ早くボードリセットできる効果がある。
次に、コア２（１１７）及びコアＮ（１１８）への例外通知後の動作（Ｓ１３０：ログバックアップ処理）を、図６を参照して説明する。
以下では、コア２（１１７）の処理として説明するが、コアＮ（１１８）でも同様の処理が行われる。
以下では、コア２（１１７）の処理として説明するが、コアＮ（１１８）でも同様の処理が行われる。
Ｓ１３１において、コア２（１１７）のＲＡＳ処理部２（１０８）がＷＤＴドライバ１１１を経由してＷＤＴ−２（１２１）をリセットする（図３の１０８から１１１経由で１２１への矢印）。
これは、ＷＤＴ−１（１２０）の例外発生通知の受信によるＲＡＳ処理を行っている間に、異常発生コア以外のＷＤＴタイムアウトが発生しないようにするための処理である。
次に、Ｓ１３２において、コア２（１１７）のＷＤＴ例外ハンドラ１１４がコア２（１１７）のＲＡＳ処理部２（１０８）に異常を通知する（図３の１１４から１０８への矢印）。
次に、ＲＡＳ処理部２（１０８）は、Ｓ１３３において、コア２（１１７）のログをバックアップ記憶装置１２６へコピーする（図３の１０８から１２８，１３１への矢印）。
次に、ＲＡＳ処理部２（１０８）は、Ｓ１３４において異常発生コア（コア１）のログのバックアップ記憶装置１２６へのコピーが開始されているか確認し、開始されていなければ、Ｓ１３５で異常発生コアのログをバックアップ記憶装置１２６へコピーする（図３の１２７から１３０への矢印をコア２のＲＡＳ処理部２（１０８）が代替して実施）。
これにより、異常発生コア以外のＲＡＳ処理部が代替して異常発生コアのログをバックアップ記憶装置１２６へコピーすることができる。
次に、Ｓ１３６において、ＲＡＳ処理部２（１０８）は、全てのログコピーが完了しているかどうかの判断を行い、いずれかのコアにてログコピーが完了していない場合は、ＲＡＳ処理部２（１０８）の処理が完了する。
一方、Ｓ１３６において全てのコアのログコピーが完了していた場合には、ＲＡＳ処理部２（１０８）は、Ｓ１０２のボードリセット処理を呼出す。
これは、ＷＤＴ−１（１２０）の例外発生通知の受信によるＲＡＳ処理を行っている間に、異常発生コア以外のＷＤＴタイムアウトが発生しないようにするための処理である。
次に、Ｓ１３２において、コア２（１１７）のＷＤＴ例外ハンドラ１１４がコア２（１１７）のＲＡＳ処理部２（１０８）に異常を通知する（図３の１１４から１０８への矢印）。
次に、ＲＡＳ処理部２（１０８）は、Ｓ１３３において、コア２（１１７）のログをバックアップ記憶装置１２６へコピーする（図３の１０８から１２８，１３１への矢印）。
次に、ＲＡＳ処理部２（１０８）は、Ｓ１３４において異常発生コア（コア１）のログのバックアップ記憶装置１２６へのコピーが開始されているか確認し、開始されていなければ、Ｓ１３５で異常発生コアのログをバックアップ記憶装置１２６へコピーする（図３の１２７から１３０への矢印をコア２のＲＡＳ処理部２（１０８）が代替して実施）。
これにより、異常発生コア以外のＲＡＳ処理部が代替して異常発生コアのログをバックアップ記憶装置１２６へコピーすることができる。
次に、Ｓ１３６において、ＲＡＳ処理部２（１０８）は、全てのログコピーが完了しているかどうかの判断を行い、いずれかのコアにてログコピーが完了していない場合は、ＲＡＳ処理部２（１０８）の処理が完了する。
一方、Ｓ１３６において全てのコアのログコピーが完了していた場合には、ＲＡＳ処理部２（１０８）は、Ｓ１０２のボードリセット処理を呼出す。
［実施の形態１：効果］
以上のように、全コアのＲＡＳ処理部に順番に異常発生を通知し、各コアのＲＡＳ処理部が、自コアのログ情報をバックアップ記憶装置に保存する。
このため、異常発生コア以外の他のコアのログ情報も、バックアップ記憶装置に保存することができ、ボード全体の障害解析に役立てることができる。
また、異常発生コアのＲＡＳ処理部が正常に動作しない場合でも、異常発生コアのログ情報の保存を正常動作する他のコアが代替することにより、異常発生コアのログ情報をバックアップ記憶装置に保存することができる。
また、本実施の形態では、ＷＤＴの設定や割込みコントローラの設定は既存の技術を利用しているため、本実施の形態に係る仕組みを簡易かつ安価に実現することが可能である。
以上のように、全コアのＲＡＳ処理部に順番に異常発生を通知し、各コアのＲＡＳ処理部が、自コアのログ情報をバックアップ記憶装置に保存する。
このため、異常発生コア以外の他のコアのログ情報も、バックアップ記憶装置に保存することができ、ボード全体の障害解析に役立てることができる。
また、異常発生コアのＲＡＳ処理部が正常に動作しない場合でも、異常発生コアのログ情報の保存を正常動作する他のコアが代替することにより、異常発生コアのログ情報をバックアップ記憶装置に保存することができる。
また、本実施の形態では、ＷＤＴの設定や割込みコントローラの設定は既存の技術を利用しているため、本実施の形態に係る仕組みを簡易かつ安価に実現することが可能である。
実施の形態２．
以上の実施の形態１では、１回のＷＤＴ例外を全コア数分発生させたが、本実施の形態では、ハイパーバイザが存在し、１つのコアが受取ったＷＤＴ例外をハイパーバイザ経由で他のコアへ通知することにより、全コアへＷＤＴ異常通知を行う例を説明する。
なお、本実施の形態におけるハイパーバイザは、組込み機器向けハイパーバイザを指し、マルチコア上で複数のＯＳを同時実行し、かつＯＳ間の連携と実行環境保護を実現するソフトウェアである。
図１４に、２コアＣＰＵにおける組込みハイパーバイザの簡単なブロック図を示す。
図１４に示すように、ハイパーバイザ１は、コア１で動作し、コア１とＯＳ１との連携を行い、ハイパーバイザ２は、コア２で動作し、コア２とＯＳ２との連携を行う。
また、ハイパーバイザ１とハイパーバイザ２との間でも連携が図られる。
以上の実施の形態１では、１回のＷＤＴ例外を全コア数分発生させたが、本実施の形態では、ハイパーバイザが存在し、１つのコアが受取ったＷＤＴ例外をハイパーバイザ経由で他のコアへ通知することにより、全コアへＷＤＴ異常通知を行う例を説明する。
なお、本実施の形態におけるハイパーバイザは、組込み機器向けハイパーバイザを指し、マルチコア上で複数のＯＳを同時実行し、かつＯＳ間の連携と実行環境保護を実現するソフトウェアである。
図１４に、２コアＣＰＵにおける組込みハイパーバイザの簡単なブロック図を示す。
図１４に示すように、ハイパーバイザ１は、コア１で動作し、コア１とＯＳ１との連携を行い、ハイパーバイザ２は、コア２で動作し、コア２とＯＳ２との連携を行う。
また、ハイパーバイザ１とハイパーバイザ２との間でも連携が図られる。
［実施の形態２：構成の説明］
図７は、本実施の形態に係るＣＰＵボード２００の構成例を示すブロック図である。
ＣＰＵボード２００のハードウェア構成要素は、実施の形態１で説明したものと同じであるため、説明を割愛する。
コア２１６〜２１８のソフトウェア構成要素については、実施の形態１と同じ名称の要素は実施の形態１で説明したものと同様であるため、説明を割愛し、実施の形態１と異なる要素だけを説明する。
各コアとＯＳの間にはハイパーバイザ（ハイパーバイザ全体は２５０，ハイパーバイザ全体を構成する各コア上のハイパーバイザは２５１〜２５３）が存在する。
各ハイパーバイザにはＷＤＴ例外ハンドラより受取った異常通知を他のハイパーバイザに通知するための異常通知授受部２５４〜２５６が含まれている。
図７は、本実施の形態に係るＣＰＵボード２００の構成例を示すブロック図である。
ＣＰＵボード２００のハードウェア構成要素は、実施の形態１で説明したものと同じであるため、説明を割愛する。
コア２１６〜２１８のソフトウェア構成要素については、実施の形態１と同じ名称の要素は実施の形態１で説明したものと同様であるため、説明を割愛し、実施の形態１と異なる要素だけを説明する。
各コアとＯＳの間にはハイパーバイザ（ハイパーバイザ全体は２５０，ハイパーバイザ全体を構成する各コア上のハイパーバイザは２５１〜２５３）が存在する。
各ハイパーバイザにはＷＤＴ例外ハンドラより受取った異常通知を他のハイパーバイザに通知するための異常通知授受部２５４〜２５６が含まれている。
また、実施の形態１において説明したように、ＷＤＴ２２０〜２２２に代えて、タイマ動作をして、ＣＰＵの異常発生を通知する仕組みをもつ外部ＷＤＴを用いてもよい。
また、ハイパーバイザも、各ＣＰＵ間で異常通知を授受する仕組みを持つ他の手段に代えてもよい。
また、ハイパーバイザも、各ＣＰＵ間で異常通知を授受する仕組みを持つ他の手段に代えてもよい。
［実施の形態２：設定の説明］
実施の形態２における、割込みコントローラ２１９のハードウェア設定について説明する。
割込みコントローラ２１９は、ＷＤＴ例外発生通知を入力すると、マルチキャストで全コアに対してＷＤＴ例外を通知するよう設定される。
実施の形態２における、割込みコントローラ２１９のハードウェア設定について説明する。
割込みコントローラ２１９は、ＷＤＴ例外発生通知を入力すると、マルチキャストで全コアに対してＷＤＴ例外を通知するよう設定される。
［実施の形態２：動作の概要説明］
次に動作について説明する。
本実施の形態では、マルチキャストにより、ハイパーバイザ経由で全コアのＲＡＳ処理部に異常発生が通知され、各コアのＲＡＳ処理部は、自コアのログをバックアップ記憶装置２２６に保存する。
また、異常発生コアのＲＡＳ処理部が正常に動作しない場合は、正常動作する他コアのＲＡＳ処理部が代替して異常発生コアのログの保存を行う。
本実施の形態に係る動作の概要は以下の通りである。
次に動作について説明する。
本実施の形態では、マルチキャストにより、ハイパーバイザ経由で全コアのＲＡＳ処理部に異常発生が通知され、各コアのＲＡＳ処理部は、自コアのログをバックアップ記憶装置２２６に保存する。
また、異常発生コアのＲＡＳ処理部が正常に動作しない場合は、正常動作する他コアのＲＡＳ処理部が代替して異常発生コアのログの保存を行う。
本実施の形態に係る動作の概要は以下の通りである。
ｉ）前述の［実施の形態２：構成の説明］の通り、割込みコントローラ２１９は、ＷＤＴ例外の発生が通知されると、各コアへマルチキャストで一斉に異常通知する。
ｉｉ）コアの上位にはハイパーバイザが存在する。
上記の割込みコントローラ２１９から各コアへの異常通知は、各コアのＷＤＴ例外ハンドラに対して行われる。
ＷＤＴ例外ハンドラは早いもの勝ちでその異常通知を受取る。
最初に異常通知を受取ったＷＤＴ例外ハンドラは、自分のコアのハイパーバイザ内の異常通知授受部に対して異常を通知する。
異常通知授受部は、他のコアのハイパーバイザ内の異常通知授受部に対して異常を通知する。
各コアのハイパーバイザ内の異常通知授受部は、そのコアのＲＡＳ処理部に異常を通知し、各コアのＲＡＳ処理部は同時並行に処理実行を開始する。
ｉｉｉ）異常通知を受けた各コアのＲＡＳ処理部は、各自のコアのログをバックアップ記憶装置２２６に保存する。
ｉｖ）異常通知を受けた各コアのＲＡＳ処理部は、どのコアのＷＤＴが異常通知を行ったかをＷＤＴ例外の種類で知ることができる。
異常発生コア以外のコアのＲＡＳ処理部は、異常発生コアのログのバックアップ記憶装置への保存が開始されているかどうかを判定する。
そして、異常発生コアのログの保存が開始されていない場合には、異常発生コア以外のコアのＲＡＳ処理部は、異常発生コアのログのバックアップ記憶装置への保存を行う。
ｉｉ）コアの上位にはハイパーバイザが存在する。
上記の割込みコントローラ２１９から各コアへの異常通知は、各コアのＷＤＴ例外ハンドラに対して行われる。
ＷＤＴ例外ハンドラは早いもの勝ちでその異常通知を受取る。
最初に異常通知を受取ったＷＤＴ例外ハンドラは、自分のコアのハイパーバイザ内の異常通知授受部に対して異常を通知する。
異常通知授受部は、他のコアのハイパーバイザ内の異常通知授受部に対して異常を通知する。
各コアのハイパーバイザ内の異常通知授受部は、そのコアのＲＡＳ処理部に異常を通知し、各コアのＲＡＳ処理部は同時並行に処理実行を開始する。
ｉｉｉ）異常通知を受けた各コアのＲＡＳ処理部は、各自のコアのログをバックアップ記憶装置２２６に保存する。
ｉｖ）異常通知を受けた各コアのＲＡＳ処理部は、どのコアのＷＤＴが異常通知を行ったかをＷＤＴ例外の種類で知ることができる。
異常発生コア以外のコアのＲＡＳ処理部は、異常発生コアのログのバックアップ記憶装置への保存が開始されているかどうかを判定する。
そして、異常発生コアのログの保存が開始されていない場合には、異常発生コア以外のコアのＲＡＳ処理部は、異常発生コアのログのバックアップ記憶装置への保存を行う。
［実施の形態２：動作の詳細説明］
次に、本実施の形態に係る動作の詳細について説明する。
次に、本実施の形態に係る動作の詳細について説明する。
（動作の詳細説明：正常時の動作）
まず正常時の動作を、図８を用いて説明する。
コア１（２１６）の周期処理ＡＰＰ−１（２０１）は周期的にＷＤＴリセットを行う。
周期処理ＡＰＰ−１（２０１）は、ＷＤＴドライバ２１０を経由してＷＤＴ−１（２２０）をリセットする。
正常時はＷＤＴタイムアウトが発生する前にＷＤＴリセットが行われるため、ＷＤＴ例外は発生しない。
コア２（２１７）、コアＮ（２１８）においても同様の処理（２０２→２１１→２２１、２０３→２１２→２２２の矢印）が行われる。
まず正常時の動作を、図８を用いて説明する。
コア１（２１６）の周期処理ＡＰＰ−１（２０１）は周期的にＷＤＴリセットを行う。
周期処理ＡＰＰ−１（２０１）は、ＷＤＴドライバ２１０を経由してＷＤＴ−１（２２０）をリセットする。
正常時はＷＤＴタイムアウトが発生する前にＷＤＴリセットが行われるため、ＷＤＴ例外は発生しない。
コア２（２１７）、コアＮ（２１８）においても同様の処理（２０２→２１１→２２１、２０３→２１２→２２２の矢印）が行われる。
（動作の詳細説明：異常発生時の動作）
次に、異常発生時の動作を、図１０〜図１３のフローチャートを用いて説明する。
この時のブロック図上での処理の流れは図９を使って補足する。
ここでは、コア１（２１６）に異常が発生し、ＷＤＴ−１（２２０）でＷＤＴ例外が発生し、割込みコントローラ２１９からのＷＤＴ例外を最初に受取るのはコア２（２１７）である例で説明する。
次に、異常発生時の動作を、図１０〜図１３のフローチャートを用いて説明する。
この時のブロック図上での処理の流れは図９を使って補足する。
ここでは、コア１（２１６）に異常が発生し、ＷＤＴ−１（２２０）でＷＤＴ例外が発生し、割込みコントローラ２１９からのＷＤＴ例外を最初に受取るのはコア２（２１７）である例で説明する。
Ｓ２１１において、ＷＤＴタイムアウトが発生する。
Ｓ２１２において、ＷＤＴ−１（２２０）は一定時間ディレイ後にボードリセットを行う処理を呼出す（図９の２２０から２２３への矢印）。
Ｓ２０１において一定時間ディレイした後に、ボードリセット処理Ｓ２０２が呼出される（図９の２２３から２２４への矢印）。
このディレイ時間はＲＡＳ処理部が全てのコアのログをバックアップ記憶装置２２６に保存を終える時間に比べて十分大きい時間とする。
Ｓ２１３において、ＷＤＴ−１（２２０）はＷＤＴ例外を割込みコントローラ２１９に通知する（図９の２２０から２１９への矢印）。
Ｓ２７１において、割込みコントローラ２１９はＷＤＴ−１（２２０）よりＷＤＴ例外を受け、マルチキャストで各コアのＷＤＴ例外ハンドラにＷＤＴ−１（２２０）の例外を通知する（図９の２１９から２１３，２１４，２１５への矢印）。
Ｓ２１２において、ＷＤＴ−１（２２０）は一定時間ディレイ後にボードリセットを行う処理を呼出す（図９の２２０から２２３への矢印）。
Ｓ２０１において一定時間ディレイした後に、ボードリセット処理Ｓ２０２が呼出される（図９の２２３から２２４への矢印）。
このディレイ時間はＲＡＳ処理部が全てのコアのログをバックアップ記憶装置２２６に保存を終える時間に比べて十分大きい時間とする。
Ｓ２１３において、ＷＤＴ−１（２２０）はＷＤＴ例外を割込みコントローラ２１９に通知する（図９の２２０から２１９への矢印）。
Ｓ２７１において、割込みコントローラ２１９はＷＤＴ−１（２２０）よりＷＤＴ例外を受け、マルチキャストで各コアのＷＤＴ例外ハンドラにＷＤＴ−１（２２０）の例外を通知する（図９の２１９から２１３，２１４，２１５への矢印）。
本実施の形態では、コア２（２１７）が最初にＷＤＴ例外を受取った場合について説明する（このため図９の２１９から２１４への矢印は実線、２１９から２１３の矢印と２１９から２１５の矢印は点線としている）。
次に、コア１（２１６）の動作（Ｓ２２０：ログバックアップ処理）を、図１１を参照して説明する。
次に、コア１（２１６）の動作（Ｓ２２０：ログバックアップ処理）を、図１１を参照して説明する。
Ｓ２２１において異常発生コア（コア１）のＷＤＴ例外ハンドラ２１３が正常に動作せず、異常発生コアのＲＡＳ処理部１（２０７）が実行されなかった場合には、異常発生コアのＲＡＳ処理部１（２０７）による異常発生コアのログのバックアップ記憶装置２２６への保存はできない（Ｓ２２２）。
Ｓ２２１において異常発生コアのＷＤＴ例外ハンドラ２１３が正常に動作した場合、本例では、Ｓ２２３及びＳ２２４において、ＲＡＳ処理部１（２０７）は何もしない。
本例では、コア２（２１７）が最初にＷＤＴ例外を受け取るので、ＲＡＳ処理部１（２０７）は何もしない。
以降、コア１（２１６）は、最初にＷＤＴ例外を受取ったハイパーバイザ（本例ではコア２のハイパーバイザ）からの異常通知を受けてから動作する（後述）。
Ｓ２２１において異常発生コアのＷＤＴ例外ハンドラ２１３が正常に動作した場合、本例では、Ｓ２２３及びＳ２２４において、ＲＡＳ処理部１（２０７）は何もしない。
本例では、コア２（２１７）が最初にＷＤＴ例外を受け取るので、ＲＡＳ処理部１（２０７）は何もしない。
以降、コア１（２１６）は、最初にＷＤＴ例外を受取ったハイパーバイザ（本例ではコア２のハイパーバイザ）からの異常通知を受けてから動作する（後述）。
次に、コアＮ（２１８）の動作（Ｓ２５０：ログバックアップ処理）を、図１３を参照して説明する。
Ｓ２５１において、本例ではコア２が最初にＷＤＴ例外を受け取るので、ＲＡＳ処理部Ｎ（２０９）は何もしない（Ｓ２５２）。
以降、コアＮ（２１８）は、最初にＷＤＴ例外を受取ったハイパーバイザ（本例ではコア２のハイパーバイザ）からの異常通知を受けてから動作する（後述）。
以降、コアＮ（２１８）は、最初にＷＤＴ例外を受取ったハイパーバイザ（本例ではコア２のハイパーバイザ）からの異常通知を受けてから動作する（後述）。
次に、ＷＤＴ例外を最初に受取ったコア２（２１７）の動作（Ｓ２３０：ログバックアップ処理）を、図１２を参照して説明する。
Ｓ２３１において、本例ではコア２（２１７）のＷＤＴ例外ハンドラ２１４がＷＤＴ例外を最初に受取るので、Ｓ２３３へ進み、ＷＤＴ例外ハンドラ２１４は自コアの異常通知授受部２５５にＷＤＴ−１（２２０）の異常を通知する（図９の２１４から２５５への矢印）。
Ｓ２３４において、異常通知授受部２５５は他コアの異常通知授受部２５４、２５６にＷＤＴ−１（２２０）の例外発生を伝える（図９の２５５から２５４，２５６への２つの矢印）。
なお、例外発生を受取った後の、コア１とコアＮの動作は後述する。
Ｓ２３５において、ＲＡＳ処理部２（２０８）は、自コアのＷＤＴ−２（２２１）をリセットする（図９の２０８から２１１経由で２２１への矢印）。
これは、ＷＤＴ−１（２２０）の例外発生通知の受信によるＲＡＳ処理を行っている間に、異常発生コア以外のＷＤＴタイムアウトが発生しないようにするための処理である。
次に、Ｓ２３６において、異常通知授受部２５５は自コアのＲＡＳ処理部２（２０８）に異常を通知する（図９の２５５から２０８への矢印）。
次に、Ｓ２３７において、ＲＡＳ処理部２（２０８）は自コアのログをバックアップ記憶装置２２６にコピーする（図９の２０８から２２７，２３０への矢印）。
次に、ＲＡＳ処理部２（２０８）は、Ｓ２３８において異常発生コアのログのコピーが開始されているか確認し、開始されていなければ、Ｓ２３９で異常発生コアのログをバックアップ記憶装置２２６へコピーする（図９の２２６から２２９への矢印をコア２のＲＡＳ処理部２（２０８）が代替して実施）。
これにより、異常発生コア以外のＲＡＳ処理部が代替して異常発生コアのログをバックアップ記憶装置２２６へコピーすることができる。
次に、Ｓ２４０において、ＲＡＳ処理部２（２０８）は、全てのコアのログコピーが完了しているかどうかの判断を行い、いずれかのコアにてログコピーが完了していない場合は、ＲＡＳ処理部２（２０８）の処理が完了する。
一方、Ｓ２４０において全てのコアのログコピーが完了していた場合には、ＲＡＳ処理部２（２０８）は、Ｓ２０２のボードリセット処理を呼出す（図９はコアＮがこの処理を呼出している例で２０９から２２４への矢印）。
Ｓ２３４において、異常通知授受部２５５は他コアの異常通知授受部２５４、２５６にＷＤＴ−１（２２０）の例外発生を伝える（図９の２５５から２５４，２５６への２つの矢印）。
なお、例外発生を受取った後の、コア１とコアＮの動作は後述する。
Ｓ２３５において、ＲＡＳ処理部２（２０８）は、自コアのＷＤＴ−２（２２１）をリセットする（図９の２０８から２１１経由で２２１への矢印）。
これは、ＷＤＴ−１（２２０）の例外発生通知の受信によるＲＡＳ処理を行っている間に、異常発生コア以外のＷＤＴタイムアウトが発生しないようにするための処理である。
次に、Ｓ２３６において、異常通知授受部２５５は自コアのＲＡＳ処理部２（２０８）に異常を通知する（図９の２５５から２０８への矢印）。
次に、Ｓ２３７において、ＲＡＳ処理部２（２０８）は自コアのログをバックアップ記憶装置２２６にコピーする（図９の２０８から２２７，２３０への矢印）。
次に、ＲＡＳ処理部２（２０８）は、Ｓ２３８において異常発生コアのログのコピーが開始されているか確認し、開始されていなければ、Ｓ２３９で異常発生コアのログをバックアップ記憶装置２２６へコピーする（図９の２２６から２２９への矢印をコア２のＲＡＳ処理部２（２０８）が代替して実施）。
これにより、異常発生コア以外のＲＡＳ処理部が代替して異常発生コアのログをバックアップ記憶装置２２６へコピーすることができる。
次に、Ｓ２４０において、ＲＡＳ処理部２（２０８）は、全てのコアのログコピーが完了しているかどうかの判断を行い、いずれかのコアにてログコピーが完了していない場合は、ＲＡＳ処理部２（２０８）の処理が完了する。
一方、Ｓ２４０において全てのコアのログコピーが完了していた場合には、ＲＡＳ処理部２（２０８）は、Ｓ２０２のボードリセット処理を呼出す（図９はコアＮがこの処理を呼出している例で２０９から２２４への矢印）。
次に、図１２のＳ２３４の処理によりＷＤＴ−１（２２０）の異常を通知されたコア１（２１６）の処理を、図１１を参照して説明する。
Ｓ２２６においてコア１の異常通知授受部２５４が正常に動作しなければ、異常発生コア（コア１）のＲＡＳ処理部１（２０７）は動作しない。
一方、異常通知授受部２５４が正常に動作すれば、Ｓ２２７〜Ｓ２２９及びＳ２８０の処理が行われる。
Ｓ２２７はＳ２３６と同じであり、Ｓ２２８はＳ２３８と同じであり、Ｓ２２９はＳ２３７と同じであり、Ｓ２８０はＳ２４０と同じである。
このため、各ステップの説明を割愛する。
なお、コア１（２１６）のＷＤＴ例外ハンドラ２１３がＷＤＴ例外を最初に取得した場合は、Ｓ２２３でＹＥＳとなり、Ｓ２２５に示すように、図１２のＳ２３３及びＳ２３４の処理が行われる。
その後、Ｓ２２７以降の処理が行われる。
一方、異常通知授受部２５４が正常に動作すれば、Ｓ２２７〜Ｓ２２９及びＳ２８０の処理が行われる。
Ｓ２２７はＳ２３６と同じであり、Ｓ２２８はＳ２３８と同じであり、Ｓ２２９はＳ２３７と同じであり、Ｓ２８０はＳ２４０と同じである。
このため、各ステップの説明を割愛する。
なお、コア１（２１６）のＷＤＴ例外ハンドラ２１３がＷＤＴ例外を最初に取得した場合は、Ｓ２２３でＹＥＳとなり、Ｓ２２５に示すように、図１２のＳ２３３及びＳ２３４の処理が行われる。
その後、Ｓ２２７以降の処理が行われる。
次に、図１２のＳ２３４の処理によりＷＤＴ−１（２２０）の異常を通知されたコアＮ（２１８）の処理を、図１３を参照して説明する。
Ｓ２５４において、異常通知授受部２５６はＷＤＴ−１（２２０）の異常通知を受取る。
以降は、Ｓ２５５〜Ｓ２６０の処理が行われる。
なお、Ｓ２５５〜Ｓ２６０は、図１２のＳ２３５〜Ｓ２４０と同じである。
このため、各ステップの説明を割愛する。
なお、コアＮ（２１８）のＷＤＴ例外ハンドラ２１５がＷＤＴ例外を最初に取得した場合は、Ｓ２５１でＹＥＳとなり、Ｓ２５３に示すように、図１２のＳ２３３及びＳ２３４の処理が行われる。
その後、Ｓ２５５以降の処理が行われる。
Ｓ２５４において、異常通知授受部２５６はＷＤＴ−１（２２０）の異常通知を受取る。
以降は、Ｓ２５５〜Ｓ２６０の処理が行われる。
なお、Ｓ２５５〜Ｓ２６０は、図１２のＳ２３５〜Ｓ２４０と同じである。
このため、各ステップの説明を割愛する。
なお、コアＮ（２１８）のＷＤＴ例外ハンドラ２１５がＷＤＴ例外を最初に取得した場合は、Ｓ２５１でＹＥＳとなり、Ｓ２５３に示すように、図１２のＳ２３３及びＳ２３４の処理が行われる。
その後、Ｓ２５５以降の処理が行われる。
［実施の形態２：効果］
実施の形態１の方式では各コアへ順番に異常通知するために例外通知の遅延が発生するのに対し、実施の形態２の方式では各コアへの異常通知は一斉に行われるため、この遅延が発生せず、ＲＡＳ処理部の同時並行処理を早く完了することができる効果がある。
それ以外の効果は実施の形態１の効果と同様である。
実施の形態１の方式では各コアへ順番に異常通知するために例外通知の遅延が発生するのに対し、実施の形態２の方式では各コアへの異常通知は一斉に行われるため、この遅延が発生せず、ＲＡＳ処理部の同時並行処理を早く完了することができる効果がある。
それ以外の効果は実施の形態１の効果と同様である。
１００ ＣＰＵボード、１０１ 周期処理ＡＰＰ−１、１０２ 周期処理ＡＰＰ−２、１０３ 周期処理ＡＰＰ−Ｎ、１０４ ＯＳ−１、１０５ ＯＳ−２、１０６ ＯＳ−Ｎ、１０７ ＲＡＳ処理部１、１０８ ＲＡＳ処理部２、１０９ ＲＡＳ処理部Ｎ、１１０ ＷＤＴドライバ、１１１ ＷＤＴドライバ、１１２ ＷＤＴドライバ、１１３ ＷＤＴ例外ハンドラ、１１４ ＷＤＴ例外ハンドラ、１１５ ＷＤＴ例外ハンドラ、１１６ コア１、１１７ コア２、１１８ コアＮ、１１９ 割込みコントローラ、１２０ ＷＤＴ−１、１２１ ＷＤＴ−２、１２２ ＷＤＴ−Ｎ、１２３ ディレイ装置、１２４ ボードリセット装置、１２５ メモリ、１２６ バックアップ記憶装置、２００ ＣＰＵボード、２０１ 周期処理ＡＰＰ−１、２０２ 周期処理ＡＰＰ−２、２０３ 周期処理ＡＰＰ−Ｎ、２０４ ＯＳ−１、２０５ ＯＳ−２、２０６ ＯＳ−Ｎ、２０７ ＲＡＳ処理部１、２０８ ＲＡＳ処理部２、２０９ ＲＡＳ処理部Ｎ、２１０ ＷＤＴドライバ、２１１ ＷＤＴドライバ、２１２ ＷＤＴドライバ、２１３ ＷＤＴ例外ハンドラ、２１４ ＷＤＴ例外ハンドラ、２１５ ＷＤＴ例外ハンドラ、２１６ コア１、２１７ コア２、２１８ コアＮ、２１９ 割込みコントローラ、２２０ ＷＤＴ−１、２２１ ＷＤＴ−２、２２２ ＷＤＴ−Ｎ、２２３ ディレイ装置、２２４ ボードリセット装置、２２５ メモリ、２２６ バックアップ記憶装置、２５０ ハイパーバイザ、２５１ ハイパーバイザ１、２５２ ハイパーバイザ２、２５３ ハイパーバイザＮ、２５４ 異常通知授受部、２５５ 異常通知授受部、２５６ 異常通知授受部。
Claims (3)
- 複数のプロセッサユニットと、
各プロセッサユニットのログ情報を記憶する第１の記憶装置と、
いずれかのプロセッサユニットにおいて異常が発生した場合に、前記第１の記憶装置に記憶されているログ情報が書き込まれる第２の記憶装置と、
いずれかのプロセッサユニットにおいて異常が発生した場合に、ラウンドロビンにより、異常の発生を各プロセッサユニットに通知する異常発生通知装置を有し、
各プロセッサユニットは、
他のプロセッサユニットにおいて異常が発生した場合に、前記第１の記憶装置に記憶されている、異常が発生した異常発生プロセッサユニットのログ情報の前記第２の記憶装置への書き込みが開始しているか否かを判定し、
前記異常発生プロセッサユニットのログ情報の前記第２の記憶装置への書き込みが開始していない場合に、前記第１の記憶装置に記憶されている前記異常発生プロセッサユニットのログ情報を前記第２の記憶装置に書き込み、
前記異常発生通知装置により異常の発生が通知された際に、前記第１の記憶装置に記憶されている、自プロセッサユニットのログ情報を前記第２の記憶装置に書き込むことを特徴とするプロセッサシステム。 - 複数のプロセッサユニットと、
各プロセッサユニットのログ情報を記憶する第１の記憶装置と、
いずれかのプロセッサユニットにおいて異常が発生した場合に、前記第１の記憶装置に記憶されているログ情報が書き込まれる第２の記憶装置と、
いずれかのプロセッサユニットにおいて異常が発生した場合に、マルチキャストにより、異常の発生を各プロセッサユニットに通知する異常発生通知装置を有し、
各プロセッサユニットは、
他のプロセッサユニットにおいて異常が発生した場合に、前記第１の記憶装置に記憶されている、異常が発生した異常発生プロセッサユニットのログ情報の前記第２の記憶装置への書き込みが開始しているか否かを判定し、
前記異常発生プロセッサユニットのログ情報の前記第２の記憶装置への書き込みが開始していない場合に、前記第１の記憶装置に記憶されている前記異常発生プロセッサユニットのログ情報を前記第２の記憶装置に書き込み、
前記複数のプロセッサユニットの中で最初に前記異常発生通知装置からの通知を取得した場合に異常の発生を他のプロセッサユニットに通知し、前記第１の記憶装置に記憶されている、自プロセッサユニットのログ情報を前記第２の記憶装置に書き込むことを特徴とするプロセッサシステム。 - 各プロセッサユニットは、
いずれかのプロセッサユニットにおいて異常が発生したことを他のプロセッサユニットから通知された際に、自プロセッサユニットのログ情報を前記第２の記憶装置に書き込むことを特徴とする請求項２に記載のプロセッサシステム。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2012/053236 WO2013121502A1 (ja) | 2012-02-13 | 2012-02-13 | プロセッサシステム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2013121502A1 JPWO2013121502A1 (ja) | 2015-05-11 |
| JP5726340B2 true JP5726340B2 (ja) | 2015-05-27 |
Family
ID=48983668
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013558596A Expired - Fee Related JP5726340B2 (ja) | 2012-02-13 | 2012-02-13 | プロセッサシステム |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US20150006978A1 (ja) |
| EP (1) | EP2816480A4 (ja) |
| JP (1) | JP5726340B2 (ja) |
| KR (1) | KR101581608B1 (ja) |
| CN (1) | CN104137077B (ja) |
| TW (1) | TW201333686A (ja) |
| WO (1) | WO2013121502A1 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014118940A1 (ja) * | 2013-01-31 | 2014-08-07 | 三菱電機株式会社 | 計算機装置及び計算機装置の制御方法 |
| JP6816345B2 (ja) * | 2015-04-24 | 2021-01-20 | 富士電機株式会社 | 駆動制御装置 |
| WO2016204070A1 (ja) * | 2015-06-16 | 2016-12-22 | オリンパス株式会社 | Ｃｐｕ監視装置 |
| US10585755B2 (en) * | 2016-11-29 | 2020-03-10 | Ricoh Company, Ltd. | Electronic apparatus and method for restarting a central processing unit (CPU) in response to detecting an abnormality |
| US11150973B2 (en) * | 2017-06-16 | 2021-10-19 | Cisco Technology, Inc. | Self diagnosing distributed appliance |
| JP6919597B2 (ja) * | 2018-03-01 | 2021-08-18 | オムロン株式会社 | コンピュータおよびその制御方法 |
| CN112527541A (zh) | 2019-09-19 | 2021-03-19 | 华为技术有限公司 | 一种确定多核处理器中故障计算核的方法及电子设备 |
| CN110673976A (zh) * | 2019-09-20 | 2020-01-10 | Oppo广东移动通信有限公司 | 一种多核系统的异常检测方法、异常检测装置及电子设备 |
| US11354182B1 (en) * | 2019-12-10 | 2022-06-07 | Cisco Technology, Inc. | Internal watchdog two stage extension |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5761739A (en) * | 1993-06-08 | 1998-06-02 | International Business Machines Corporation | Methods and systems for creating a storage dump within a coupling facility of a multisystem enviroment |
| JP2821418B2 (ja) * | 1996-04-24 | 1998-11-05 | 北海道日本電気ソフトウェア株式会社 | マルチプロセッサシステムの障害情報記録方式 |
| US5790772A (en) * | 1996-04-30 | 1998-08-04 | International Business Machines Corporation | Communications method involving groups of processors of a distributed computing environment |
| JP2000181890A (ja) * | 1998-12-15 | 2000-06-30 | Fujitsu Ltd | マルチプロセッサ交換機及びその主プロセッサ切替方法 |
| JP2000311155A (ja) | 1999-04-27 | 2000-11-07 | Seiko Epson Corp | マルチプロセッサシステム及び電子機器 |
| JP4489802B2 (ja) * | 2005-02-07 | 2010-06-23 | 富士通株式会社 | マルチｃｐｕコンピュータおよびシステム再起動方法 |
| US7984341B2 (en) * | 2008-02-25 | 2011-07-19 | International Business Machines Corporation | Method, system and computer program product involving error thresholds |
| CN101650674A (zh) * | 2009-09-11 | 2010-02-17 | 杭州中天微系统有限公司 | 主处理器与协处理器接口之间的异常处理方法及实现装置 |
| JP2011159136A (ja) * | 2010-02-02 | 2011-08-18 | Seiko Epson Corp | 制御装置、制御装置の異常検出・復旧方法および電子機器 |
| WO2012004854A1 (ja) * | 2010-07-06 | 2012-01-12 | 三菱電機株式会社 | プロセッサ装置及びプログラム |
-
2012
- 2012-02-13 KR KR1020147020828A patent/KR101581608B1/ko not_active IP Right Cessation
- 2012-02-13 JP JP2013558596A patent/JP5726340B2/ja not_active Expired - Fee Related
- 2012-02-13 EP EP12868810.8A patent/EP2816480A4/en not_active Withdrawn
- 2012-02-13 US US14/373,418 patent/US20150006978A1/en not_active Abandoned
- 2012-02-13 CN CN201280069607.4A patent/CN104137077B/zh not_active Expired - Fee Related
- 2012-02-13 WO PCT/JP2012/053236 patent/WO2013121502A1/ja active Application Filing
- 2012-04-05 TW TW101112004A patent/TW201333686A/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| JPWO2013121502A1 (ja) | 2015-05-11 |
| KR20140105034A (ko) | 2014-08-29 |
| CN104137077B (zh) | 2017-07-14 |
| US20150006978A1 (en) | 2015-01-01 |
| KR101581608B1 (ko) | 2015-12-30 |
| EP2816480A1 (en) | 2014-12-24 |
| CN104137077A (zh) | 2014-11-05 |
| WO2013121502A1 (ja) | 2013-08-22 |
| EP2816480A4 (en) | 2016-05-04 |
| TW201333686A (zh) | 2013-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5726340B2 (ja) | プロセッサシステム | |
| US10585755B2 (en) | Electronic apparatus and method for restarting a central processing unit (CPU) in response to detecting an abnormality | |
| JP4887150B2 (ja) | コプロセッサを監視及びリセットするための方法及び装置 | |
| US9026865B2 (en) | Software handling of hardware error handling in hypervisor-based systems | |
| US11526411B2 (en) | System and method for improving detection and capture of a host system catastrophic failure | |
| US8219851B2 (en) | System RAS protection for UMA style memory | |
| KR20120061938A (ko) | 시스템 관리 모드의 프로세서에 상태 스토리지를 제공하기 위한 장치, 방법 및 시스템 | |
| US9148479B1 (en) | Systems and methods for efficiently determining the health of nodes within computer clusters | |
| JP2016518654A (ja) | サーバ制御方法及びサーバ制御装置 | |
| US20210081234A1 (en) | System and Method for Handling High Priority Management Interrupts | |
| WO2008101386A1 (fr) | Procédé de récupération d'une exception à noyau unique dans un système à plusieurs noyaux | |
| US20160170912A1 (en) | Safely discovering secure monitors and hypervisor implementations in systems operable at multiple hierarchical privilege levels | |
| US9535772B2 (en) | Creating a communication channel between different privilege levels using wait-for-event instruction in systems operable at multiple levels hierarchical privilege levels | |
| US10635554B2 (en) | System and method for BIOS to ensure UCNA errors are available for correlation | |
| CN116627702A (zh) | 虚拟机的宕机重启方法及装置 | |
| TWI772024B (zh) | 減少停機時間的方法及系統 | |
| JP6256087B2 (ja) | ダンプシステムおよびダンプ処理方法 | |
| TW201137608A (en) | System and method for handling system failure | |
| JP4867896B2 (ja) | 情報処理システム | |
| JP2012003510A (ja) | 計算機及び転送プログラム | |
| JP5299681B2 (ja) | プログラム検査方法 | |
| US11966750B2 (en) | System-on-chip management controller | |
| Liao et al. | Configurable reliability in multicore operating systems | |
| JP2007004364A (ja) | デバッグシステム、デバッグ方法およびプログラム | |
| JP2016076152A (ja) | エラー検出システム、エラー検出方法およびエラー検出プログラム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150206 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150303 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150331 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5726340 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |