CN101650674A - 主处理器与协处理器接口之间的异常处理方法及实现装置 - Google Patents
主处理器与协处理器接口之间的异常处理方法及实现装置 Download PDFInfo
- Publication number
- CN101650674A CN101650674A CN200910152506A CN200910152506A CN101650674A CN 101650674 A CN101650674 A CN 101650674A CN 200910152506 A CN200910152506 A CN 200910152506A CN 200910152506 A CN200910152506 A CN 200910152506A CN 101650674 A CN101650674 A CN 101650674A
- Authority
- CN
- China
- Prior art keywords
- coprocessor
- primary processor
- processor
- register
- abnormality
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Advance Control (AREA)
Abstract
一种主处理器与协处理器接口之间的异常处理方法，包括以下步骤：A.当协处理器产生异常信号，并通知主处理器；B.主处理器根据产生的异常信号自动切换成产生异常的协处理器：通过将原来的主处理器状态寄存器备份到主处理器状态影子寄存器中，自动修改当前主处理器状态寄存器并选中产生异常的协处理器；C.主处理器执行完异常服务程序，通过一条主处理器异常返回指令返回的同时，根据主处理器状态影子寄存器将异常产生前的协处理器自动恢复。以及提供一种实现所述异常处理方法的装置。本发明能够加快异常处理速度、实时性良好、提高切换效率。
Description
技术领域
本发明涉及一种处理器与至少一个协处理器接口之间的异常处理方法及实现装置。
背景技术
协处理器是针对不同的应用场合和需求、对主处理器扩展的、协助主处理器完成特殊应用处理的处理器。越来越多的系统采用包括一个主处理器和至少一个协处理器的结构，主处理器起着管理和控制各个协处理器的工作。
在包含多个协处理器的系统中，协处理器在显示其惊人的计算效率和明显的性能提升的同时，又都力图回避其所采用的具体接口以及在系统中与主处理器之间的协作关系，当多个协处理器之间频繁产生异常后，各个协处理器之间的切换是一个相对耗时的过程，因此多个协处理器的设计在很大程度上会影响系统整体架构的表现。
中国实用新型专利(专利号为CN200620158473.5)公开了一种自定时的异常监控装置。由主处理器通过地址信号线和数据信号线在其中设置对应协处理器的预设时间，当由协处理器输出的状态信号得知其发生异常时，通过向主处理器请求中断上报异常状态，在接收到协处理器输出的表示状态正常的信号后重新启动该协处理器对应的状态监控计数器。这种方法可以正确监控协处理器异常状态，但是在协处理器产生异常到主处理器开始进行异常处理之间的一段时间内，它是通过计数器进行监控的，并不是一个实时的过程，另外其重新启动状态监控计数器也是一个相对耗时的过程。
发明内容
为了克服已有的主处理器与协处理器之间异常处理的相对耗时、实时性差、切换效率低的不足，本发明提供一种能够加快异常处理速度、实时性良好、提高切换效率的主处理器与协处理器接口之间的异常处理方法及实现装置。
本发明解决其技术问题所采用的技术方案是：
一种主处理器与协处理器接口之间的异常处理方法，所述异常处理方法包括以下步骤：
A.当协处理器产生异常信号，并通知主处理器；
B.主处理器根据产生的异常信号自动切换成产生异常的协处理器：通过将原来的主处理器状态寄存器备份到主处理器状态影子寄存器中，自动修改当前主处理器状态寄存器并选中产生异常的协处理器；
C.主处理器执行完异常服务程序，通过一条主处理器异常返回指令返回的同时，根据主处理器状态影子寄存器将异常产生前的协处理器自动恢复。
进一步，在所述步骤A中，所述当协处理器产生异常信号的过程：由协处理器内部功能单元产生的异常信号。
再进一步，在所述步骤A中，所述协处理器有至少两个，异常信号经过仲裁器进行仲裁后通知主处理器的过程为：同时有至少两个协处理器产生的异常信号，输出给协处理器异常仲裁器，异常仲裁器根据配置好的协处理器异常优先级，选出一个优先级最高的异常信号，通知主处理器进入异常状态；
在所述步骤B中，根据协处理器异常仲裁器的信息自动修改当前主处理器状态寄存器并选中产生异常优先级最高的协处理器。
更进一步，在所述步骤C中，根据主处理器状态影子寄存器将异常产生前的协处理器自动恢复的过程为：通过将主处理器状态影子寄存器的内容恢复到主处理器状态寄存器，同时根据主处理器状态寄存器的内容选中进入异常状态前的协处理器。
一种所述的主处理器与协处理器接口之间的异常处理方法的实现装置，包括主处理器和协处理器，所述协处理器包括用于产生异常信号的协处理器异常信号产生单元；所述主处理器包括：用于主处理器根据主处理器状态寄存器的指示选择对应的协处理器的协处理器选择单元；用于指示当前主处理器选中的协处理器编号的主处理器状态寄存器；用于保存主处理器出现异常前其选中的协处理器编号的主处理器状态影子寄存器；以及用于通知主处理器处理在完成异常服务程序后从异常状态返回到正常状态的主处理器异常返回控制单元。
作为优选的一个方案：所述协处理器有至少两个，所述实现装置还包括用于仲裁出现异常的协处理器之间的异常优先级，并向主处理器请求中断上报异常并通知主处理器更新主处理器状态寄存器的协处理器异常仲裁器；各个协处理器的协处理器异常信号产生单元均与协处理器异常仲裁器连接。
进一步，在所述主处理器异常返回控制单元中，返回到正常状态后，程序计数器的值从异常程序计数器恢复至中断或异常之前的地址，同时，主处理器状态寄存器的值从状态影子寄存器恢复至中断或异常之前的状态。
再进一步，所述协处理器选择单元中，协处理器选择信号与协处理器一一对应过程：通过主处理器状态寄存器中记录的协处理器编号解码后进行选择。
本发明的技术构思为：本发明设计了专门的协处理器状态切换保存寄存器，而且协处理器产生的异常信号可以直接通知主处理器，完全可以保证各个协处理器的正常切换和实时响应。
本发明的有益效果主要表现在：1、能够加快异常处理速度、实时性良好、提高切换效率；2、降低主处理器在协处理器之间切换的复杂度。
附图说明
图1是本发明异常处理装置的结构框图。
图2是图1中协处理器仲裁器的原理框图。
图3是异常处理的实现流程图。
具体实施方式
下面结合附图对本发明作进一步描述。
实施例1
参照图3，一种主处理器与协处理器接口之间的异常处理方法，所述异常处理方法包括以下步骤：
A.当协处理器产生异常信号，并通知主处理器；
B.主处理器根据产生的异常信号自动切换成产生异常的协处理器：通过将原来的主处理器状态寄存器备份到主处理器状态影子寄存器中，自动修改当前主处理器状态寄存器并选中产生异常的协处理器；
C.主处理器执行完异常服务程序，通过一条主处理器异常返回指令返回的同时，根据主处理器状态影子寄存器将异常产生前的协处理器自动恢复。
在所述步骤A中，所述当协处理器产生异常信号的过程：由协处理器内部功能单元产生的异常信号。
在所述步骤A中，所述协处理器有至少两个，异常信号经过仲裁器进行仲裁后通知主处理器的过程为：同时有至少两个协处理器产生的异常信号，输出给协处理器异常仲裁器，异常仲裁器根据配置好的协处理器异常优先级，选出一个优先级最高的异常信号，通知主处理器进入异常状态；
在所述步骤B中，根据协处理器异常仲裁器的信息自动修改当前主处理器状态寄存器并选中产生异常优先级最高的协处理器。
在所述步骤C中，根据主处理器状态影子寄存器将异常产生前的协处理器自动恢复的过程为：通过将主处理器状态影子寄存器的内容恢复到主处理器状态寄存器，同时根据主处理器状态寄存器的内容选中进入异常状态前的协处理器。
本实施例的一种处理器和至少一个协处理器接口之间的异常处理方法如图3所示，具体如下：
(1)开机。
(2)初始化。主处理器状态寄存器中协处理器编号被初始化为1111h，默认指向第15个协处理器；协处理器仲裁器的默认优先级根据协处理器编号由小到大逐渐降低。
(3)启动协处理器。
(4)如果协处理器产生异常通知协处理器仲裁器，协处理器仲裁器根据各个协处理器异常信号进行筛选判断，通知主处理器。
(5)主处理器根据协处理器仲裁器给出的信息，将当前主处理器状态寄存器的内容保存到状态影子寄存器中，并修改主处理器状态寄存器中协处理器编号为产生异常的协处理，最后主处理器跳转到相应的异常服务程序。
(6)主处理器在异常服务程序中处理协处理器事物，异常服务程序完成后，主处理器通过一条异常返回指令返回正常状态，返回过程包括：程序计数器(PC)的值从异常程序计数器(EPC)恢复至中断或异常之前的地址，同时，处理器状态寄存器(PSR)的值从状态影子寄存器(EPSR)恢复至中断或异常之前的状态。
(7)根据处理器状态寄存器中协处理器的编号，选中异常出现前相应的协处理器。转到第(4)步。
从执行流程上看，该装置有以下几个特点：首先，支持多个协处理器同时产生异常，及异常优先级仲裁。其次，协处理器产生的异常经过仲裁后直接通知主处理器，实时性高。再次，产生异常的协处理器编号由装置自动切换，当主处理器处理完异常服务程序后，正常状态的协处理器编号会自动恢复，提高了协处理器之间切换的效率。
实施例2
参照图1～图2，一种主处理器与协处理器接口之间的异常处理装置，包括主处理器和协处理器，所述协处理器包括用于产生异常信号的协处理器异常信号产生单元；所述主处理器包括：用于主处理器根据主处理器状态寄存器的指示选择对应的协处理器的协处理器选择单元；用于指示当前主处理器选中的协处理器编号的主处理器状态寄存器；用于保存主处理器出现异常前其选中的协处理器编号的主处理器状态影子寄存器；以及用于通知主处理器处理在完成异常服务程序后从异常状态返回到正常状态的主处理器异常返回控制单元。
所述协处理器有至少两个，所述实现装置还包括用于仲裁出现异常的协处理器之间的异常优先级，并向主处理器请求中断上报异常并通知主处理器更新主处理器状态寄存器的协处理器异常仲裁器；各个协处理器的协处理器异常信号产生单元均与协处理器异常仲裁器连接。
在所述主处理器异常返回控制单元中，返回到正常状态后，程序计数器的值从异常程序计数器恢复至中断或异常之前的地址，同时，主处理器状态寄存器的值从状态影子寄存器恢复至中断或异常之前的状态。
所述协处理器选择单元中，协处理器选择信号与协处理器一一对应过程：通过主处理器状态寄存器中记录的协处理器编号解码后进行选择。
本实施例的整个装置由一个主处理器、至少一个协处理器，一个主处理器异常返回控制单元，一个主处理器状态寄存器，一个主处理器状态影子寄存器，一个协处理器异常仲裁器，至少一根协处理器异常信号，至少一根协处理器选择信号组成。
整个电路的信息流向为：协处理器产生异常信号，输出给协处理器仲裁器，仲裁器对异常信号进行仲裁后，将信息通知主处理器，主处理器进行协处理器的现场保存，并跳转到异常入口地址，完成异常处理后，通过异常返回指令，主处理器恢复进入异常前的现场，进入正常模式执行，等待下一次协处理器异常信号的产生。
Claims (10)
1、一种主处理器与协处理器接口之间的异常处理方法，所述异常处理方法包括以下步骤：
A.当协处理器产生异常信号，并通知主处理器；
B.主处理器根据产生的异常信号自动切换成产生异常的协处理器：通过将原来的主处理器状态寄存器备份到主处理器状态影子寄存器中，自动修改当前主处理器状态寄存器并选中产生异常的协处理器；
C.主处理器执行完异常服务程序，通过一条主处理器异常返回指令返回的同时，根据主处理器状态影子寄存器将异常产生前的协处理器自动恢复。
2、如权利要求1所述的主处理器与协处理器接口之间的异常处理方法，其特征在于：在所述步骤A中，所述当协处理器产生异常信号的过程：由协处理器内部功能单元产生的异常信号。
3、如权利要求1或2所述的主处理器与协处理器接口之间的异常处理方法，其特征在于：在所述步骤A中，所述协处理器有至少两个，异常信号经过仲裁器进行仲裁后通知主处理器的过程为：同时有至少两个协处理器产生的异常信号，输出给协处理器异常仲裁器，异常仲裁器根据配置好的协处理器异常优先级，选出一个优先级最高的异常信号，通知主处理器进入异常状态；
在所述步骤B中，根据协处理器异常仲裁器的信息自动修改当前主处理器状态寄存器并选中产生异常优先级最高的协处理器。
4、如权利要求1或2所述的主处理器与协处理器接口之间的异常处理方法，其特征在于：在所述步骤C中，根据主处理器状态影子寄存器将异常产生前的协处理器自动恢复的过程为：通过将主处理器状态影子寄存器的内容恢复到主处理器状态寄存器，同时根据主处理器状态寄存器的内容选中进入异常状态前的协处理器。
5、如权利要求3所述的主处理器与协处理器接口之间的异常处理方法，其特征在于：在所述步骤C中，根据主处理器状态影子寄存器将异常产生前的协处理器自动恢复的过程为：通过将主处理器状态影子寄存器的内容恢复到主处理器状态寄存器，同时根据主处理器状态寄存器的内容选中进入异常状态前的协处理器。
6、一种如权利要求1所述的主处理器与协处理器接口之间的异常处理方法的实现装置，其特征在于：所述实现装置包括主处理器和协处理器，所述协处理器包括用于产生异常信号的协处理器异常信号产生单元；所述主处理器包括：用于主处理器根据主处理器状态寄存器的指示选择对应的协处理器的协处理器选择单元；用于指示当前主处理器选中的协处理器编号的主处理器状态寄存器；用于保存主处理器出现异常前其选中的协处理器编号的主处理器状态影子寄存器；以及用于通知主处理器处理在完成异常服务程序后从异常状态返回到正常状态的主处理器异常返回控制单元。
7、如权利要求6所述的实现装置，其特征在于：所述协处理器有至少两个，所述实现装置还包括用于仲裁出现异常的协处理器之间的异常优先级，并向主处理器请求中断上报异常并通知主处理器更新主处理器状态寄存器的协处理器异常仲裁器；各个协处理器的协处理器异常信号产生单元均与协处理器异常仲裁器连接。
8、如权利要求6或7所述的实现装置，其特征在于：在所述主处理器异常返回控制单元中，返回到正常状态后，程序计数器的值从异常程序计数器恢复至中断或异常之前的地址，同时，主处理器状态寄存器的值从状态影子寄存器恢复至中断或异常之前的状态。
9、如权利要求6或7所述的实现装置，其特征在于：所述协处理器选择单元中，协处理器选择信号与协处理器一一对应过程：通过主处理器状态寄存器中记录的协处理器编号解码后进行选择。
10、如权利要求8所述的实现装置，其特征在于：所述协处理器选择单元中，协处理器选择信号与协处理器一一对应过程：通过主处理器状态寄存器中记录的协处理器编号解码后进行选择。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200910152506A CN101650674A (zh) | 2009-09-11 | 2009-09-11 | 主处理器与协处理器接口之间的异常处理方法及实现装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200910152506A CN101650674A (zh) | 2009-09-11 | 2009-09-11 | 主处理器与协处理器接口之间的异常处理方法及实现装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101650674A true CN101650674A (zh) | 2010-02-17 |
Family
ID=41672913
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200910152506A Pending CN101650674A (zh) | 2009-09-11 | 2009-09-11 | 主处理器与协处理器接口之间的异常处理方法及实现装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101650674A (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102902597A (zh) * | 2011-07-29 | 2013-01-30 | 国民技术股份有限公司 | 一种提高芯片安全性的方法及芯片 |
| CN104137077A (zh) * | 2012-02-13 | 2014-11-05 | 三菱电机株式会社 | 处理器系统 |
| CN107846294A (zh) * | 2016-09-19 | 2018-03-27 | 北京京东尚科信息技术有限公司 | 一种主备服务切换方法及装置 |
| CN108268281A (zh) * | 2017-01-04 | 2018-07-10 | 中科创达软件股份有限公司 | 处理器协同方法及电路 |
| CN110750304A (zh) * | 2019-09-30 | 2020-02-04 | 百富计算机技术（深圳）有限公司 | 提升任务切换效率的方法及终端设备 |
| CN117009128A (zh) * | 2023-09-14 | 2023-11-07 | 飞腾信息技术有限公司 | 一种错误上报方法及计算机系统 |
-
2009
- 2009-09-11 CN CN200910152506A patent/CN101650674A/zh active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102902597A (zh) * | 2011-07-29 | 2013-01-30 | 国民技术股份有限公司 | 一种提高芯片安全性的方法及芯片 |
| CN102902597B (zh) * | 2011-07-29 | 2016-01-13 | 国民技术股份有限公司 | 一种提高芯片安全性的方法及芯片 |
| CN104137077A (zh) * | 2012-02-13 | 2014-11-05 | 三菱电机株式会社 | 处理器系统 |
| CN107846294A (zh) * | 2016-09-19 | 2018-03-27 | 北京京东尚科信息技术有限公司 | 一种主备服务切换方法及装置 |
| CN107846294B (zh) * | 2016-09-19 | 2021-01-26 | 北京京东尚科信息技术有限公司 | 一种主备服务切换方法及装置 |
| CN108268281A (zh) * | 2017-01-04 | 2018-07-10 | 中科创达软件股份有限公司 | 处理器协同方法及电路 |
| CN108268281B (zh) * | 2017-01-04 | 2021-12-07 | 中科创达软件股份有限公司 | 处理器协同方法及电路 |
| CN110750304A (zh) * | 2019-09-30 | 2020-02-04 | 百富计算机技术（深圳）有限公司 | 提升任务切换效率的方法及终端设备 |
| CN117009128A (zh) * | 2023-09-14 | 2023-11-07 | 飞腾信息技术有限公司 | 一种错误上报方法及计算机系统 |
| CN117009128B (zh) * | 2023-09-14 | 2023-12-22 | 飞腾信息技术有限公司 | 一种错误上报方法及计算机系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101650674A (zh) | 主处理器与协处理器接口之间的异常处理方法及实现装置 | |
| CN103294545B (zh) | 切换双操作系统的方法以及电子装置 | |
| US20210288835A1 (en) | Dormancy controlling method for on board computing platform, device and readable storage medium | |
| CN103631178A (zh) | 一种双机备份冗余控制装置 | |
| CN201438679U (zh) | 数字电源电路 | |
| CN103064486B (zh) | 计算机装置及其即时时钟信号的重置方法 | |
| CN102222022A (zh) | 基于多核处理器的实时任务调度方法 | |
| CN106373249A (zh) | 叫号装置、银行网点的多渠道排队的方法以及系统 | |
| CN102799212B (zh) | 用于多核多处理器并行系统的全局时钟系统及其使用方法 | |
| CN105120314A (zh) | 一种触摸板遥控器的节能方法 | |
| CN101593128B (zh) | 基于实时操作系统的atca系统中的ipmc及其构建方法 | |
| CN204515764U (zh) | 一种spi接口总线结构 | |
| CN105159722B (zh) | Rtc唤醒系统的方法及计算机 | |
| CN102866698B (zh) | 一种分布式控制系统控制器的hmi冗余通讯方法 | |
| CN109582505B (zh) | 一种bios选项默认值的恢复系统、方法及装置 | |
| CN107678871A (zh) | 一种电子设备开机方法及电子设备 | |
| CN203616975U (zh) | 一种图形显示装置 | |
| CN101630277A (zh) | 超频模块及电脑系统及其超频方法 | |
| CN103019694A (zh) | 恢复网络设定参数的系统及方法 | |
| CN101515187B (zh) | 基于cpci总线的irig-b信号解码校时卡装置 | |
| CN109753314B (zh) | 一种可配置的流程自动执行方法及系统 | |
| CN110362430A (zh) | 一种服务器的自动重启的方法、系统及存储介质 | |
| CN100452005C (zh) | 中断信号控制系统与控制方法 | |
| US20220147097A1 (en) | Synchronization signal generating circuit, chip and synchronization method and device, based on multi-core architecture | |
| CN102324914B (zh) | 一种pwm输出控制方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Open date: 20100217 |