CN204515764U - 一种spi接口总线结构 - Google Patents
一种spi接口总线结构 Download PDFInfo
- Publication number
- CN204515764U CN204515764U CN201520158071.4U CN201520158071U CN204515764U CN 204515764 U CN204515764 U CN 204515764U CN 201520158071 U CN201520158071 U CN 201520158071U CN 204515764 U CN204515764 U CN 204515764U
- Authority
- CN
- China
- Prior art keywords
- bus
- spi
- cpld
- external devices
- main control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 235000019800 disodium phosphate Nutrition 0.000 claims description 7
- 230000002093 peripheral effect Effects 0.000 abstract description 15
- 238000004458 analytical method Methods 0.000 abstract description 3
- 238000005316 response function Methods 0.000 abstract description 2
- 101001133056 Homo sapiens Mucin-1 Proteins 0.000 description 4
- 102100034256 Mucin-1 Human genes 0.000 description 4
- 101100236764 Caenorhabditis elegans mcu-1 gene Proteins 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 101100388212 Arabidopsis thaliana DSP3 gene Proteins 0.000 description 1
- 101150115013 DSP1 gene Proteins 0.000 description 1
- 101150052726 DSP2 gene Proteins 0.000 description 1
- 101150062184 DSP4 gene Proteins 0.000 description 1
- 101800000026 Dentin sialoprotein Proteins 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- SDJLVPMBBFRBLL-UHFFFAOYSA-N dsp-4 Chemical compound ClCCN(CC)CC1=CC=CC=C1Br SDJLVPMBBFRBLL-UHFFFAOYSA-N 0.000 description 1
- 238000005206 flow analysis Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Multi Processors (AREA)
Abstract
本实用新型公开了一种SPI接口总线结构，包括主控板MUC，CPLD和多个外部设备，主控板MUC通过SPI总线与CPLD连接，CPLD与多个外部设备连接，主控板MUC通过SPI总线接口发送配置外部设备控制命令，CPLD解析控制命令对多个外部设备通道进行切换；通过一片CPLD作为SPI总线扩展的中间桥梁，同时连接SPI总线和各个外部设备，在CPLD中完成SPI总线命令解析，总线到外设的SPI通道切换开关，外设响应内容解析向总线响应功能。不需对原SPI总线和MCU单板总线做改动，采用CPLD实现SPI总线对多个外部设备的并行配置多，提高对后续扩展的灵活性。
Description
技术领域
本实用新型属于嵌入式系统领域，涉及一种SPI接口总线结构。
背景技术
SPI(Serial Peripheral Interface--串行外设接口)总线系统是一种同步串行外设接口，它可以使MCU与各种外围设备以串行方式进行通信以交换信息。SPI总线系统可直接与各个厂家生产的多种标准外围器件直接接口，该接口一般使用4条线：串行时钟线(SCLK)、主机输入/从机输出数据线(MISO)、主机输出/从机输入数据线(MOSI)和低电平有效的从机选择线(NSS)。
随着国内智能电网的大力推广，合并单元和智能终端的应用需求越来越多，功能和性能要求越来越高。运用SPI总线实现单个主设备对多从串行配置方式已经不能满足现场的应用需求，急需实现多个从设备的并行配置；而SPI接口在某时刻只能实现对单一从设备的配置。
实用新型内容
本实用新型目的在于克服现有技术的不足，提供了一种SPI接口总线结构，解决了SPI接口在配置多个外设时的灵活扩展问题，既能够实现简单的逐个串行配置，也能够实现多个外设的同时配置。
为达到上述目的，本实用新型采用以下技术方案：
一种SPI接口总线结构，包括主控板MUC，CPLD和多个外部设备，主控板MUC通过SPI总线与CPLD连接，CPLD与多个外部设备连接，主控板MUC通过SPI总线接口发送配置外部设备控制命令，CPLD解析控制命令对多个外部设备通道进行切换。
进一步，所述SPI总线采用SPI背板总线结构。
进一步，所述外部设备为DSP，主控板MUC通过SPI总线与4个DSP连接。
本实用新型通过一片CPLD作为SPI总线扩展的中间桥梁，同时连接SPI总线和各个外部设备，在CPLD中完成SPI总线命令解析，总线到外设的SPI通道切换开关，外设响应内容解析向总线响应功能。不需对原SPI总线和MCU单板总线做改动，采用CPLD实现SPI总线对多个外部设备的并行配置多，提高对后续扩展的灵活性。
附图说明
图1是SPI接口总线扩展实现的架构图；
图2是图1中工作流程解析图；
图中：1、主控板MCU，2、SPI总线，3、CPLD，4、外部设备。
具体实施方式
下面结合图1、图2和具体实施方式对本实用新型进行详细说明。
如图1所示，本实用新型包括主控板MUC1，CPLD3和多个外部设备4，主控板MUC1通过SPI总线2与CPLD3连接，CPLD3与多个外部设备4连接，主控板MUC1通过SPI总线接口发送配置外部设备控制命令，CPLD3解析控制命令对多个外部设备4通道进行切换。
进一步，所述SPI总线2采用SPI背板总线结构，外部设备4为DSP，DSP1、DSP2、DSP3和DSP4，主控板MUC1通过SPI总线2与4个DSP连接。
图1中MCU和SPI背板总线是装置中已经投入使用的，不做更改。在新单板件上添加CPLD和4个DSP外设。
如图2所示，主控板MCU1通过SPI总线2接口发送配置外部设备控制命令后,CPLD3解析内容，根据命令对外部设备4通道进行切换，支持总线切换到单个或者多个外设接口。当主控板MCU1完成配置后，各个外部设备4会根据自身的判断做出响应，返回到CPLD3。CPLD3对每个外设的响应做出解析和判断，然后响应MCU，返回各个外设的状态。
Claims (3)
1.一种SPI接口总线结构，其特征在于：包括主控板MUC(1)，CPLD(3)和多个外部设备(4)，主控板MUC(1)通过SPI总线(2)与CPLD(3)连接，CPLD(3)与多个外部设备(4)连接，主控板MUC(1)通过SPI总线接口发送配置外部设备控制命令，CPLD(3)解析控制命令对多个外部设备(4)通道进行切换。
2.根据权利要求1所述的SPI接口总线结构，其特征在于：所述SPI总线(2)采用SPI背板总线结构。
3.根据权利要求1所述的SPI接口总线结构，其特征在于：所述外部设备(4)为DSP，主控板MUC(1)通过SPI总线(2)与4个DSP连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201520158071.4U CN204515764U (zh) | 2015-03-19 | 2015-03-19 | 一种spi接口总线结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201520158071.4U CN204515764U (zh) | 2015-03-19 | 2015-03-19 | 一种spi接口总线结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN204515764U true CN204515764U (zh) | 2015-07-29 |
Family
ID=53713714
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201520158071.4U Expired - Fee Related CN204515764U (zh) | 2015-03-19 | 2015-03-19 | 一种spi接口总线结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN204515764U (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105550147A (zh) * | 2015-12-11 | 2016-05-04 | 上海华冠电子设备有限责任公司 | 一种spi总线扩展系统及其通讯方法 |
| WO2017148221A1 (zh) * | 2016-03-01 | 2017-09-08 | 中兴通讯股份有限公司 | 串行外设接口的传输控制方法、装置及系统 |
| CN107885690A (zh) * | 2017-10-13 | 2018-04-06 | 上海剑桥科技股份有限公司 | Spi交换系统及其控制方法 |
| CN110750476A (zh) * | 2019-10-22 | 2020-02-04 | 深圳震有科技股份有限公司 | 一种spi总线与并行总线的桥接方法、设备、系统及介质 |
| CN110781117A (zh) * | 2019-09-12 | 2020-02-11 | 广东高云半导体科技股份有限公司 | 一种基于fpga的spi扩展总线接口以及片上系统 |
-
2015
- 2015-03-19 CN CN201520158071.4U patent/CN204515764U/zh not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105550147A (zh) * | 2015-12-11 | 2016-05-04 | 上海华冠电子设备有限责任公司 | 一种spi总线扩展系统及其通讯方法 |
| CN105550147B (zh) * | 2015-12-11 | 2018-04-24 | 上海仪电楼宇科技有限公司 | 一种spi总线扩展系统及其通讯方法 |
| WO2017148221A1 (zh) * | 2016-03-01 | 2017-09-08 | 中兴通讯股份有限公司 | 串行外设接口的传输控制方法、装置及系统 |
| CN107885690A (zh) * | 2017-10-13 | 2018-04-06 | 上海剑桥科技股份有限公司 | Spi交换系统及其控制方法 |
| CN110781117A (zh) * | 2019-09-12 | 2020-02-11 | 广东高云半导体科技股份有限公司 | 一种基于fpga的spi扩展总线接口以及片上系统 |
| CN110750476A (zh) * | 2019-10-22 | 2020-02-04 | 深圳震有科技股份有限公司 | 一种spi总线与并行总线的桥接方法、设备、系统及介质 |
| CN110750476B (zh) * | 2019-10-22 | 2023-08-29 | 深圳震有科技股份有限公司 | 一种spi总线与并行总线的桥接方法、设备、系统及介质 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN204515764U (zh) | 一种spi接口总线结构 | |
| CN102521209A (zh) | 一种并行多处理器计算机的设计方法 | |
| CN103092652A (zh) | 一种多处理器程序加载装置及加载方法 | |
| CN103019368A (zh) | 一种本地io节点与kvm模块智能切换的方法 | |
| CN204287868U (zh) | 一种变频器的控制电路板 | |
| CN102929817A (zh) | 一种基于gpio检测的多机种机型信息自动配置的方法 | |
| CN202904427U (zh) | 多功能模式的时钟树生成电路 | |
| CN103605306A (zh) | 基于uart通讯接口扩展的通讯装置 | |
| CN202533853U (zh) | 一种可用于cpu和io扩展的计算板 | |
| CN209103281U (zh) | 基于pci接口的集成多总线接口模块 | |
| CN206610287U (zh) | 一种基于时序控制的lpc主从切换控制系统 | |
| CN202522911U (zh) | 基于嵌入式处理器的分布式工控系统 | |
| CN202029362U (zh) | 一种新型注塑机控制系统功能扩展装置 | |
| CN204989875U (zh) | 一种基于fpga的可重构测试仪器 | |
| CN202600691U (zh) | 一种usb控制模块的电路结构 | |
| CN202018635U (zh) | 一种kvm中实现ps/2信号切换的装置 | |
| CN203025688U (zh) | 一种多处理器程序加载装置 | |
| CN202331457U (zh) | 一种数据采集器 | |
| CN204595522U (zh) | 控制设备的薄膜键盘系统 | |
| CN110908948B (zh) | 一种基于mcu+fpga的高速do与pwm输出板卡 | |
| CN201994958U (zh) | Can总线与以太网间智能通信节点 | |
| CN200997076Y (zh) | 注塑机设备的网络控制系统 | |
| CN218768136U (zh) | 利用可编程逻辑器件切换i2c总线的装置 | |
| CN203761359U (zh) | 智能触摸开关系统及其前后端控制装置 | |
| CN208126383U (zh) | 一种基于PowerPC T2080的COMe模块 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20150729 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |