CN108268281B - 处理器协同方法及电路 - Google Patents
处理器协同方法及电路 Download PDFInfo
- Publication number
- CN108268281B CN108268281B CN201710004263.3A CN201710004263A CN108268281B CN 108268281 B CN108268281 B CN 108268281B CN 201710004263 A CN201710004263 A CN 201710004263A CN 108268281 B CN108268281 B CN 108268281B
- Authority
- CN
- China
- Prior art keywords
- coprocessor
- signal line
- state
- main processor
- cooperative
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
- G06F9/3877—Concurrent instruction execution, e.g. pipeline, look ahead using a slave processor, e.g. coprocessor
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7867—Architectures of general purpose stored program computers comprising a single central processing unit with reconfigurable architecture
- G06F15/7885—Runtime interface, e.g. data exchange, runtime control
- G06F15/7889—Reconfigurable logic implemented as a co-processor
Abstract
本发明实施例提供了一种处理器协同方法及电路，主处理器可以通过所述控制信号线控制所述协处理器进入/退出协同状态，所述主处理器通过所述第一状态信号线和所述第二状态信号线的电平信号确定所述协处理器的工作状态；所述协处理器通过所述请求信号线控制所述主处理器进入/退出协同状态，所述主处理器通过所述控制信号线向所述协处理器发送已进入协同状态的通知或已退出协同状态的通知。可见，本发明在实现主处理器、协处理器相互控制功能的同时，使得主处理器通过所述第一状态信号线和所述第二状态信号线的电平信号可以确定所述协处理器的工作状态。
Description
技术领域
本发明涉及电子电路技术领域，特别是涉及处理器协同方法及电路。
背景技术
出于高性能及低功耗的需要，许多智能电子设备中常配备有主处理器和协处理器两种处理器。出于不同的实际需要，主处理器和协处理器需要互相通信进行协同。
如图1所示，现有的主处理器和协处理器通过M2C_WAKE、M2C_SLEEP、C2M_WAKE、C2M_SLEEP这四根信号线进行通信，其中，M2C_WAKE为主处理器M(以下简称M)唤醒协处理器C(以下简称C)的信号线；M2C_SLEEP为M睡眠C的信号线；C2M_WAKE为M唤醒C的信号线；C2M_SLEEP为M睡眠C的信号线。
虽然现有技术通过这四根信号线实现了主处理器和协处理器之间的互相唤醒和睡眠，但当一方向另一方发送唤醒指令或睡眠指令之后，无法确定该另一方有没有执行该指令成功并进入相应的工作状态。
发明内容
本发明实施例的目的在于提供一种处理器协同方法及电路，以使得主处理器可以确定协处理器的工作状态。具体技术方案如下：
一种处理器协同方法，应用于处理器协同电路中，所述处理器协同电路包括：主处理器和协处理器，所述主处理器通过控制信号线、第一状态信号线、第二状态信号线和请求信号线与所述协处理器通信连接，所述控制信号线为所述主处理器到所述协处理器的单向信号线；所述第一状态信号线、所述第二状态信号线和所述请求信号线均为所述协处理器到所述主处理器的单向信号线，所述方法包括：
在所述主处理器控制所述协处理器时：所述主处理器通过所述控制信号线控制所述协处理器进入/退出协同状态，所述主处理器通过所述第一状态信号线和所述第二状态信号线的电平信号确定所述协处理器的工作状态；
在所述协处理器控制所述主处理器时：所述协处理器通过所述请求信号线控制所述主处理器进入/退出协同状态，所述主处理器通过所述控制信号线向所述协处理器发送已进入协同状态的通知或已退出协同状态的通知。
可选的，所述在所述主处理器控制所述协处理器时：所述主处理器通过所述控制信号线控制所述协处理器进入/退出协同状态，所述主处理器通过所述第一状态信号线和所述第二状态信号线的电平信号确定所述协处理器的工作状态，包括：
在所述主处理器控制所述协处理器进入协同状态时：所述主处理器通过所述控制信号线向所述协处理器发送高电平信号控制所述协处理器进入协同状态，所述协处理器根据所述控制信号线上的高电平信号处于持有hold状态以与所述主处理器协同工作，所述协处理器通过所述第一状态信号线向所述主处理器发送高电平信号，所述协处理器通过所述第二状态信号线向所述主处理器发送高电平信号，所述主处理器通过所述第一状态信号线上的高电平信号和所述第二状态信号线上的高电平信号确定所述协处理器处于所述hold状态。
可选的，所述在所述主处理器控制所述协处理器时：所述主处理器通过所述控制信号线控制所述协处理器进入/退出协同状态，所述主处理器通过所述第一状态信号线和所述第二状态信号线的电平信号确定所述协处理器的工作状态，还包括：
在所述主处理器控制所述协处理器退出协同状态时：所述主处理器通过所述控制信号线向所述协处理器发送低电平信号控制所述协处理器退出协同状态，所述协处理器根据所述控制信号线上的低电平信号处于释放free状态，所述协处理器通过所述第一状态信号线向所述主处理器发送高电平信号，所述协处理器通过所述第二状态信号线向所述主处理器发送低电平信号，所述主处理器通过所述第一状态信号线上的高电平信号和所述第二状态信号线上的低电平信号确定所述协处理器处于所述free状态。
可选的，所述在所述协处理器控制所述主处理器时：所述协处理器通过所述请求信号线控制所述主处理器进入/退出协同状态，所述主处理器通过所述控制信号线向所述协处理器发送已进入协同状态的通知或已退出协同状态的通知，包括：
在所述协处理器控制所述主处理器进入协同状态时：所述协处理器通过所述请求信号线向所述主处理器持续发送脉冲信号控制所述主处理器进入协同状态，所述主处理器根据所述请求信号线上的脉冲信号进入工作状态以与所述协处理器协同工作；所述主处理器通过所述控制信号线向所述协处理器发送高电平信号，所述协处理器在发送所述脉冲信号后的第一预设时间段内接收到所述控制信号线上的高电平信号时，确定所述主处理器已进入协同状态。
可选的，所述在所述协处理器控制所述主处理器时：所述协处理器通过所述请求信号线控制所述主处理器进入/退出协同状态，所述主处理器通过所述控制信号线向所述协处理器发送已进入协同状态的通知或已退出协同状态的通知，还包括：
在所述协处理器控制所述主处理器退出协同状态时：所述协处理器停止通过所述请求信号线向所述主处理器发送脉冲信号控制所述主处理器退出协同状态，所述主处理器在第二预设时间段内未接收到所述请求信号线上的脉冲信号时，通过所述控制信号线向所述协处理器发送低电平信号，所述协处理器在停止发送所述脉冲信号后的第三预设时间段内接收到所述控制信号线上的低电平信号时，确定所述主处理器已退出协同状态。
一种处理器协同电路，所述处理器协同电路包括：主处理器和协处理器，所述主处理器通过控制信号线、第一状态信号线、第二状态信号线和请求信号线与所述协处理器通信连接，所述控制信号线为所述主处理器到所述协处理器的单向信号线；所述第一状态信号线、所述第二状态信号线和所述请求信号线均为所述协处理器到所述主处理器的单向信号线，
所述主处理器通过所述控制信号线控制所述协处理器进入/退出协同状态，所述主处理器通过所述第一状态信号线和所述第二状态信号线的电平信号确定所述协处理器的工作状态；
所述协处理器通过所述请求信号线控制所述主处理器进入/退出协同状态，所述主处理器通过所述控制信号线向所述协处理器发送已进入协同状态的通知或已退出协同状态的通知。
可选的，所述主处理器通过所述控制信号线向所述协处理器发送高电平信号控制所述协处理器进入协同状态，所述协处理器根据所述控制信号线上的高电平信号处于持有hold状态以与所述主处理器协同工作，所述协处理器通过所述第一状态信号线向所述主处理器发送高电平信号，所述协处理器通过所述第二状态信号线向所述主处理器发送高电平信号，所述主处理器通过所述第一状态信号线上的高电平信号和所述第二状态信号线上的高电平信号确定所述协处理器处于所述hold状态。
可选的，所述主处理器通过所述控制信号线向所述协处理器发送低电平信号控制所述协处理器退出协同状态，所述协处理器根据所述控制信号线上的低电平信号处于释放free状态，所述协处理器通过所述第一状态信号线向所述主处理器发送高电平信号，所述协处理器通过所述第二状态信号线向所述主处理器发送低电平信号，所述主处理器通过所述第一状态信号线上的高电平信号和所述第二状态信号线上的低电平信号确定所述协处理器处于所述free状态。
可选的，所述协处理器通过所述请求信号线向所述主处理器持续发送脉冲信号控制所述主处理器进入协同状态，所述主处理器根据所述请求信号线上的脉冲信号进入工作状态以与所述协处理器协同工作；所述主处理器通过所述控制信号线向所述协处理器发送高电平信号，所述协处理器在发送所述脉冲信号后的第一预设时间段内接收到所述控制信号线上的高电平信号时，确定所述主处理器已进入协同状态。
可选的，所述协处理器停止通过所述请求信号线向所述主处理器发送脉冲信号控制所述主处理器退出协同状态，所述主处理器在第二预设时间段内未接收到所述请求信号线上的脉冲信号时，通过所述控制信号线向所述协处理器发送低电平信号，所述协处理器在停止发送所述脉冲信号后的第三预设时间段内接收到所述控制信号线上的低电平信号时，确定所述主处理器已退出协同状态。
本发明实施例提供的一种处理器协同方法及电路，主处理器可以通过所述控制信号线控制所述协处理器进入/退出协同状态，所述主处理器通过所述第一状态信号线和所述第二状态信号线的电平信号确定所述协处理器的工作状态；所述协处理器通过所述请求信号线控制所述主处理器进入/退出协同状态，所述主处理器通过所述控制信号线向所述协处理器发送已进入协同状态的通知或已退出协同状态的通知。可见，本发明在实现主处理器、协处理器相互控制功能的同时，使得主处理器通过所述第一状态信号线和所述第二状态信号线的电平信号可以确定所述协处理器的工作状态。
当然，实施本发明的任一产品或方法必不一定需要同时达到以上所述的所有优点。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术的处理器协同电路；
图2本发明实施例提供的一种处理器协同电路。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供的一种处理器协同方法，可以应用于如图2所示处理器协同电路中，所述处理器协同电路可以包括：主处理器001和协处理器002，所述主处理器001通过控制信号线M2C_CTR、第一状态信号线C2M_STU1、第二状态信号线C2M_STU2和请求信号线C2M_REQ与所述协处理器002通信连接，所述控制信号线M2C_CTR为所述主处理器001到所述协处理器002的单向信号线；所述第一状态信号线C2M_STU1、所述第二状态信号线C2M_STU2和所述请求信号线C2M_REQ均为所述协处理器002到所述主处理器001的单向信号线，该方法可以包括：
在所述主处理器001控制所述协处理器002时：所述主处理器001通过所述控制信号线M2C_CTR控制所述协处理器002进入/退出协同状态，所述主处理器001通过所述第一状态信号线C2M_STU1和所述第二状态信号线C2M_STU2的电平信号确定所述协处理器002的工作状态；
具体的，控制信号线M2C_CTR、第一状态信号线C2M_STU1、第二状态信号线C2M_STU2和请求信号线C2M_REQ上传递的信号可以为高电平信号或低电平信号。
所述主处理器001通过所述控制信号线M2C_CTR向所述协处理器发送不同的电平信号来控制所述协处理器002进入/退出协同状态，例如：通过发送高电平信号控制协处理器002进入协同状态，通过发送低电平信号控制协处理器002退出协同状态。可以理解的是，本发明中主处理器001和协处理器002之间传递的信号并不仅局限于高电平信号、低电平信号、脉冲信号，还可以为其他信号，本发明在此不做限定。同时，所述控制信号线M2C_CTR、第一状态信号线C2M_STU1、所述第二状态信号线C2M_STU2和所述请求信号线C2M_REQ中任一条信号线上传输的信号也可以根据实际需要进行设置和调整，例如：主处理器001可以通过发送低电平信号控制协处理器002进入协同状态。
其中，协处理器002可以有四种工作状态，包括：启动(boot)状态、持有(hold)状态、释放(free)状态和睡眠(sleep)状态，这四个状态的含义如下：
boot状态：系统还未初始化完成，没有达到正常工作的阶段；
hold状态：系统在正常运行，并有其他系统依赖其共同完成工作，不可以进入sleep状态；
free状态：系统在正常运行，并可以自主决定随时进入sleep状态；
sleep状态：系统进入节电模式，即睡眠。
协处理器002在接收到主处理器001通过控制信号线M2C_CTR发送的进入协同状态的指令(如上述举例中的高电平)后，可以进入hold状态以进行协同工作。同样，协处理器002在接收到主处理器001通过控制信号线M2C_CTR发送的退出协同状态的指令(如低电平)后，可以进入free状态或sleep状态以退出协同工作。
协处理器002可以通过第一状态信号线C2M_STU1、第二状态信号线C2M_STU2发送不同的电平信号来使主处理器001获悉协处理器002的工作状态。具体的，第一状态信号线C2M_STU1、第二状态信号线C2M_STU2上传递的电平信号与代表的协处理器002的工作状态的对应关系可以如表1所示：
表1
在表1基础上，所述在所述主处理器001控制所述协处理器002时：所述主处理器001通过所述控制信号线M2C_CTR控制所述协处理器002进入/退出协同状态，所述主处理器001通过所述第一状态信号线C2M_STU1和所述第二状态信号线C2M_STU2的电平信号确定所述协处理器002的工作状态，可以包括：
在所述主处理器001控制所述协处理器002进入协同状态时：所述主处理器001通过所述控制信号线M2C_CTR向所述协处理器002发送高电平信号控制所述协处理器002进入协同状态，所述协处理器002根据所述控制信号线M2C_CTR上的高电平信号处于持有hold状态以与所述主处理器001协同工作，所述协处理器002通过所述第一状态信号线C2M_STU1向所述主处理器001发送高电平信号，所述协处理器002通过所述第二状态信号线C2M_STU2向所述主处理器001发送高电平信号，所述主处理器001通过所述第一状态信号线C2M_STU1上的高电平信号和所述第二状态信号线C2M_STU2上的高电平信号确定所述协处理器002处于所述hold状态。
所述在所述主处理器001控制所述协处理器002时：所述主处理器001通过所述控制信号线M2C_CTR控制所述协处理器002进入/退出协同状态，所述主处理器001通过所述第一状态信号线C2M_STU1和所述第二状态信号线C2M_STU2的电平信号确定所述协处理器002的工作状态，还可以包括：
在所述主处理器001控制所述协处理器002退出协同状态时：所述主处理器001通过所述控制信号线M2C_CTR向所述协处理器002发送低电平信号控制所述协处理器002退出协同状态，所述协处理器002根据所述控制信号线M2C_CTR上的低电平信号处于释放free状态，所述协处理器002通过所述第一状态信号线C2M_STU1向所述主处理器001发送高电平信号，所述协处理器002通过所述第二状态信号线C2M_STU2向所述主处理器001发送低电平信号，所述主处理器001通过所述第一状态信号线C2M_STU1上的高电平信号和所述第二状态信号线C2M_STU2上的低电平信号确定所述协处理器002处于所述free状态。
主处理器001在获悉协处理器002的工作状态后，就可以进行相应处理，例如：在主处理器001控制协处理器002进入协同工作后，主处理器001通过第一状态信号线C2M_STU1、第二状态信号线C2M_STU2上的电平信号确定协处理器002已处于Hold状态，则主处理器001确定可以执行需要协同处理的任务。
在本发明其他实施例中，主处理器001还可以通过第二状态信号线C2M_STU2确定协处理器002是否可以协同工作，如确定协处理器002可以协同工作，则主处理器001和协处理器002开始协同执行相关任务。具体的，主处理器001可以通过第二状态信号线C2M_STU2上的下降沿信号或上升沿信号确定协处理器002可以协同工作。
在所述协处理器002控制所述主处理器001时：所述协处理器002通过所述请求信号线C2M_REQ控制所述主处理器001进入/退出协同状态，所述主处理器001通过所述控制信号线M2C_CTR向所述协处理器002发送已进入协同状态的通知或已退出协同状态的通知。
其中，所述在所述协处理器002控制所述主处理器001时：所述协处理器002通过所述请求信号线C2M_REQ控制所述主处理器001进入/退出协同状态，所述主处理器001通过所述控制信号线M2C_CTR向所述协处理器002发送已进入协同状态的通知或已退出协同状态的通知，可以包括：
在所述协处理器002控制所述主处理器001进入协同状态时：所述协处理器002通过所述请求信号线C2M_REQ向所述主处理器001持续发送脉冲信号控制所述主处理器001进入协同状态，所述主处理器001根据所述请求信号线C2M_REQ上的脉冲信号进入工作状态以与所述协处理器002协同工作；所述主处理器001通过所述控制信号线M2C_CTR向所述协处理器002发送高电平信号，所述协处理器002在发送所述脉冲信号后的第一预设时间段内接收到所述控制信号线M2C_CTR上的高电平信号时，确定所述主处理器001已进入协同状态。
其中，上述脉冲信号可以通过软件实现。
在所述主处理器001根据所述请求信号线C2M_REQ上的脉冲信号进入工作状态后，所述主处理器001可以通过所述控制信号线M2C_CTR向所述协处理器002发送高电平信号以通知协处理器002该主处理器001已进入工作状态。所述协处理器002确定所述主处理器001已进入协同状态后，也可以进入工作状态以协同工作。
进一步，所述在所述协处理器002控制所述主处理器001时：所述协处理器002通过所述请求信号线C2M_REQ控制所述主处理器001进入/退出协同状态，所述主处理器001通过所述控制信号线M2C_CTR向所述协处理器002发送已进入协同状态的通知或已退出协同状态的通知，还可以包括：
在所述协处理器002控制所述主处理器001退出协同状态时：所述协处理器002停止通过所述请求信号线C2M_REQ向所述主处理器001发送脉冲信号控制所述主处理器001退出协同状态，所述主处理器001在第二预设时间段内未接收到所述请求信号线C2M_REQ上的脉冲信号时，通过所述控制信号线M2C_CTR向所述协处理器002发送低电平信号，所述协处理器002在停止发送所述脉冲信号后的第三预设时间段内接收到所述控制信号线M2C_CTR上的低电平信号时，确定所述主处理器001已退出协同状态。
其中，协处理器002在确定主处理器001已退出协同状态后，还可以通过请求信号线C2M_REQ向所述主处理器001发送问询信号，如接收到主处理器001通过控制信号线M2C_CTR返回的响应信号，则确定主处理器001已进入工作状态。
在实际应用中，协处理器002也可以通过第一状态信号线C2M_STU1中的电平信号变化(如电平信号下降沿)主动通知主处理器001该协处理器002已经进入sleep状态。
其中，第二预设时间段可以大于脉冲信号的周期T。
协处理器002确定所述主处理器001已退出协同状态后，可以进入sleep状态或free状态。
可以理解的是，由于脉冲信号需要周期变化，因此当协处理器宕机时，脉冲信号就无法继续发送。如果使用高电平信号或低电平信号，则协处理器宕机时，高电平信号或低电平信号仍将继续发送给主处理器，使得主处理器无法及时释放，影响电子设备的正常运行。可见，本发明通过脉冲信号的使用，保证了协处理器宕机时电子设备的正常运行。
由于主处理器更加重要，因此重要性较低的协处理器控制主处理器时，通过持续电平信号来实现，当协处理器不再发送该持续电平信号时，则主处理器可以不再进行协同处理，避免被协处理器长期占用。
可以理解的是，当协处理器控制主处理器时，控制信号线M2C_CTR是空闲的，因此本发明创造性的通过它来向所述协处理器002发送主处理器的状态通知，实现了控制信号线M2C_CTR的分时复用，减少了所需连接线的数量。
本发明实施例提供的一种处理器协同方法，主处理器可以通过所述控制信号线控制所述协处理器进入/退出协同状态，所述主处理器通过所述第一状态信号线和所述第二状态信号线的电平信号确定所述协处理器的工作状态；所述协处理器通过所述请求信号线控制所述主处理器进入/退出协同状态，所述主处理器通过所述控制信号线向所述协处理器发送已进入协同状态的通知或已退出协同状态的通知。可见，本发明在实现主处理器、协处理器相互控制功能的同时，使得主处理器通过所述第一状态信号线和所述第二状态信号线的电平信号可以确定所述协处理器的工作状态。
与上述方法实施例相对应，本发明还提供了一种处理器协同电路。
如图2所示，本发明实施例提供的一种处理器协同电路，可以包括：主处理器001和协处理器002，所述主处理器001通过控制信号线M2C_CTR、第一状态信号线C2M_STU1、第二状态信号线C2M_STU2和请求信号线C2M_REQ与所述协处理器002通信连接，所述控制信号线M2C_CTR为所述主处理器001到所述协处理器002的单向信号线；所述第一状态信号线C2M_STU1、所述第二状态信号线C2M_STU2和所述请求信号线C2M_REQ均为所述协处理器002到所述主处理器001的单向信号线，
所述主处理器001通过所述控制信号线M2C_CTR控制所述协处理器002进入/退出协同状态，所述主处理器001通过所述第一状态信号线C2M_STU1和所述第二状态信号线C2M_STU2的电平信号确定所述协处理器002的工作状态；
所述协处理器002通过所述请求信号线C2M_REQ控制所述主处理器001进入/退出协同状态，所述主处理器001通过所述控制信号线M2C_CTR向所述协处理器002发送已进入协同状态的通知或已退出协同状态的通知。
具体的，控制信号线M2C_CTR、第一状态信号线C2M_STU1、第二状态信号线C2M_STU2和请求信号线C2M_REQ上传递的信号可以为高电平信号或低电平信号。
所述主处理器001通过所述控制信号线M2C_CTR向所述协处理器发送不同的电平信号来控制所述协处理器002进入/退出协同状态，例如：通过发送高电平信号控制协处理器002进入协同状态，通过发送低电平信号控制协处理器002退出协同状态。可以理解的是，本发明中主处理器001和协处理器002之间传递的信号并不仅局限于高电平信号、低电平信号、脉冲信号，还可以为其他信号，本发明在此不做限定。同时，所述控制信号线M2C_CTR、第一状态信号线C2M_STU1、所述第二状态信号线C2M_STU2和所述请求信号线C2M_REQ中任一条信号线上传输的信号也可以根据实际需要进行设置和调整，例如：主处理器001可以通过发送低电平信号控制协处理器002进入协同状态。
其中，协处理器002可以有四种工作状态，包括：启动(boot)状态、持有(hold)状态、释放(free)状态和睡眠(sleep)状态，这四个状态的含义如下：
boot状态：系统还未初始化完成，没有达到正常工作的阶段；
hold状态：系统在正常运行，并有其他系统依赖其共同完成工作，不可以进入sleep状态；
free状态：系统在正常运行，并可以自主决定随时进入sleep状态；
sleep状态：系统进入节电模式，即睡眠。
协处理器002在接收到主处理器001通过控制信号线M2C_CTR发送的进入协同状态的指令(如上述举例中的高电平)后，可以进入hold状态以进行协同工作。同样，协处理器002在接收到主处理器001通过控制信号线M2C_CTR发送的退出协同状态的指令(如低电平)后，可以进入free状态或sleep状态以退出协同工作。
可选的，所述主处理器001通过所述控制信号线M2C_CTR向所述协处理器002发送高电平信号控制所述协处理器002进入协同状态，所述协处理器002根据所述控制信号线M2C_CTR上的高电平信号处于持有hold状态以与所述主处理器001协同工作，所述协处理器002通过所述第一状态信号线C2M_STU1向所述主处理器001发送高电平信号，所述协处理器002通过所述第二状态信号线C2M_STU2向所述主处理器001发送高电平信号，所述主处理器001通过所述第一状态信号线C2M_STU1上的高电平信号和所述第二状态信号线C2M_STU2上的高电平信号确定所述协处理器002处于所述hold状态。
可选的，所述主处理器001通过所述控制信号线M2C_CTR向所述协处理器002发送低电平信号控制所述协处理器002退出协同状态，所述协处理器002根据所述控制信号线M2C_CTR上的低电平信号处于释放free状态，所述协处理器002通过所述第一状态信号线C2M_STU1向所述主处理器001发送高电平信号，所述协处理器002通过所述第二状态信号线C2M_STU2向所述主处理器001发送低电平信号，所述主处理器001通过所述第一状态信号线C2M_STU1上的高电平信号和所述第二状态信号线C2M_STU2上的低电平信号确定所述协处理器002处于所述free状态。
主处理器001在获悉协处理器002的工作状态后，就可以进行相应处理，例如：在主处理器001控制协处理器002进入协同工作后，主处理器001通过第一状态信号线C2M_STU1、第二状态信号线C2M_STU2上的电平信号确定协处理器002已处于Hold状态，则主处理器001确定可以执行需要协同处理的任务。
在本发明其他实施例中，主处理器001还可以通过第二状态信号线C2M_STU2确定协处理器002是否可以协同工作，如确定协处理器002可以协同工作，则主处理器001和协处理器002开始协同执行相关任务。具体的，主处理器001可以通过第二状态信号线C2M_STU2上的下降沿信号或上升沿信号确定协处理器002可以协同工作。
可选的，所述协处理器002通过所述请求信号线C2M_REQ向所述主处理器001持续发送脉冲信号控制所述主处理器001进入协同状态，所述主处理器001根据所述请求信号线C2M_REQ上的脉冲信号进入工作状态以与所述协处理器002协同工作；所述主处理器001通过所述控制信号线M2C_CTR向所述协处理器002发送高电平信号，所述协处理器002在发送所述脉冲信号后的第一预设时间段内接收到所述控制信号线M2C_CTR上的高电平信号时，确定所述主处理器001已进入协同状态。
在所述主处理器001根据所述请求信号线C2M_REQ上的脉冲信号进入工作状态后，所述主处理器001可以通过所述控制信号线M2C_CTR向所述协处理器002发送高电平信号以通知协处理器002该主处理器001已进入工作状态。所述协处理器002确定所述主处理器001已进入协同状态后，也可以进入工作状态以协同工作。
可选的，所述协处理器002停止通过所述请求信号线C2M_REQ向所述主处理器001发送脉冲信号控制所述主处理器001退出协同状态，所述主处理器001在第二预设时间段内未接收到所述请求信号线C2M_REQ上的脉冲信号时，通过所述控制信号线M2C_CTR向所述协处理器002发送低电平信号，所述协处理器002在停止发送所述脉冲信号后的第三预设时间段内接收到所述控制信号线M2C_CTR上的低电平信号时，确定所述主处理器001已退出协同状态。
其中，协处理器002在确定主处理器001已退出协同状态后，还可以通过请求信号线C2M_REQ向所述主处理器001发送问询信号，如接收到主处理器001通过控制信号线M2C_CTR返回的响应信号，则确定主处理器001已进入工作状态。
在实际应用中，协处理器002也可以通过第一状态信号线C2M_STU1中的电平信号变化(如电平信号下降沿)主动通知主处理器001该协处理器002已经进入sleep状态。
其中，第二预设时间段可以大于脉冲信号的周期T。
协处理器002确定所述主处理器001已退出协同状态后，可以进入sleep状态或free状态。
可以理解的是，由于脉冲信号需要周期变化，因此当协处理器宕机时，脉冲信号就无法继续发送。如果使用高电平信号或低电平信号，则协处理器宕机时，高电平信号或低电平信号仍将继续发送给主处理器，使得主处理器无法及时释放，影响电子设备的正常运行。可见，本发明通过脉冲信号的使用，保证了协处理器宕机时电子设备的正常运行。
由于主处理器更加重要，因此重要性较低的协处理器控制主处理器时，通过持续电平信号来实现，当协处理器不再发送该持续电平信号时，则主处理器可以不再进行协同处理，避免被协处理器长期占用。
可以理解的是，当协处理器控制主处理器时，控制信号线M2C_CTR是空闲的，因此本发明创造性的通过它来向所述协处理器002发送主处理器的状态通知，实现了控制信号线M2C_CTR的分时复用，减少了所需连接线的数量。
本发明实施例提供的一种处理器协同电路，主处理器可以通过所述控制信号线控制所述协处理器进入/退出协同状态，所述主处理器通过所述第一状态信号线和所述第二状态信号线的电平信号确定所述协处理器的工作状态；所述协处理器通过所述请求信号线控制所述主处理器进入/退出协同状态，所述主处理器通过所述控制信号线向所述协处理器发送已进入协同状态的通知或已退出协同状态的通知。可见，本发明在实现主处理器、协处理器相互控制功能的同时，使得主处理器通过所述第一状态信号线和所述第二状态信号线的电平信号可以确定所述协处理器的工作状态。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
本说明书中的各个实施例均采用相关的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于系统实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
以上所述仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内所作的任何修改、等同替换、改进等，均包含在本发明的保护范围内。
Claims (8)
1.一种处理器协同方法，其特征在于，应用于处理器协同电路中，所述处理器协同电路包括：主处理器和协处理器，所述主处理器通过控制信号线、第一状态信号线、第二状态信号线和请求信号线与所述协处理器通信连接，所述控制信号线为所述主处理器到所述协处理器的单向信号线；所述第一状态信号线、所述第二状态信号线和所述请求信号线均为所述协处理器到所述主处理器的单向信号线，所述方法包括：
在所述主处理器控制所述协处理器时：所述主处理器通过所述控制信号线控制所述协处理器进入/退出协同状态，所述主处理器通过所述第一状态信号线和所述第二状态信号线的电平信号确定所述协处理器的工作状态；
其中，所述在所述主处理器控制所述协处理器时：所述主处理器通过所述控制信号线控制所述协处理器进入/退出协同状态，所述主处理器通过所述第一状态信号线和所述第二状态信号线的电平信号确定所述协处理器的工作状态，包括：
在所述主处理器控制所述协处理器进入协同状态时：所述主处理器通过所述控制信号线向所述协处理器发送高电平信号控制所述协处理器进入协同状态，所述协处理器根据所述控制信号线上的高电平信号处于持有hold状态以与所述主处理器协同工作，所述协处理器通过所述第一状态信号线向所述主处理器发送高电平信号，所述协处理器通过所述第二状态信号线向所述主处理器发送高电平信号，所述主处理器通过所述第一状态信号线上的高电平信号和所述第二状态信号线上的高电平信号确定所述协处理器处于所述hold状态；
在所述协处理器控制所述主处理器时：所述协处理器通过所述请求信号线控制所述主处理器进入/退出协同状态，所述主处理器通过所述控制信号线向所述协处理器发送已进入协同状态的通知或已退出协同状态的通知。
2.根据权利要求1所述的方法，其特征在于，所述在所述主处理器控制所述协处理器时：所述主处理器通过所述控制信号线控制所述协处理器进入/退出协同状态，所述主处理器通过所述第一状态信号线和所述第二状态信号线的电平信号确定所述协处理器的工作状态，还包括：
在所述主处理器控制所述协处理器退出协同状态时：所述主处理器通过所述控制信号线向所述协处理器发送低电平信号控制所述协处理器退出协同状态，所述协处理器根据所述控制信号线上的低电平信号处于释放free状态，所述协处理器通过所述第一状态信号线向所述主处理器发送高电平信号，所述协处理器通过所述第二状态信号线向所述主处理器发送低电平信号，所述主处理器通过所述第一状态信号线上的高电平信号和所述第二状态信号线上的低电平信号确定所述协处理器处于所述free状态。
3.根据权利要求1至2中任一项所述的方法，其特征在于，所述在所述协处理器控制所述主处理器时：所述协处理器通过所述请求信号线控制所述主处理器进入/退出协同状态，所述主处理器通过所述控制信号线向所述协处理器发送已进入协同状态的通知或已退出协同状态的通知，包括：
在所述协处理器控制所述主处理器进入协同状态时：所述协处理器通过所述请求信号线向所述主处理器持续发送脉冲信号控制所述主处理器进入协同状态，所述主处理器根据所述请求信号线上的脉冲信号进入工作状态以与所述协处理器协同工作；所述主处理器通过所述控制信号线向所述协处理器发送高电平信号，所述协处理器在发送所述脉冲信号后的第一预设时间段内接收到所述控制信号线上的高电平信号时，确定所述主处理器已进入协同状态。
4.根据权利要求3所述的方法，其特征在于，所述在所述协处理器控制所述主处理器时：所述协处理器通过所述请求信号线控制所述主处理器进入/退出协同状态，所述主处理器通过所述控制信号线向所述协处理器发送已进入协同状态的通知或已退出协同状态的通知，还包括：
在所述协处理器控制所述主处理器退出协同状态时：所述协处理器停止通过所述请求信号线向所述主处理器发送脉冲信号控制所述主处理器退出协同状态，所述主处理器在第二预设时间段内未接收到所述请求信号线上的脉冲信号时，通过所述控制信号线向所述协处理器发送低电平信号，所述协处理器在停止发送所述脉冲信号后的第三预设时间段内接收到所述控制信号线上的低电平信号时，确定所述主处理器已退出协同状态。
5.一种处理器协同电路，其特征在于，所述处理器协同电路包括：主处理器和协处理器，所述主处理器通过控制信号线、第一状态信号线、第二状态信号线和请求信号线与所述协处理器通信连接，所述控制信号线为所述主处理器到所述协处理器的单向信号线；所述第一状态信号线、所述第二状态信号线和所述请求信号线均为所述协处理器到所述主处理器的单向信号线，
所述主处理器通过所述控制信号线控制所述协处理器进入/退出协同状态，所述主处理器通过所述第一状态信号线和所述第二状态信号线的电平信号确定所述协处理器的工作状态；
所述协处理器通过所述请求信号线控制所述主处理器进入/退出协同状态，所述主处理器通过所述控制信号线向所述协处理器发送已进入协同状态的通知或已退出协同状态的通知；
所述主处理器通过所述控制信号线向所述协处理器发送高电平信号控制所述协处理器进入协同状态，所述协处理器根据所述控制信号线上的高电平信号处于持有hold状态以与所述主处理器协同工作，所述协处理器通过所述第一状态信号线向所述主处理器发送高电平信号，所述协处理器通过所述第二状态信号线向所述主处理器发送高电平信号，所述主处理器通过所述第一状态信号线上的高电平信号和所述第二状态信号线上的高电平信号确定所述协处理器处于所述hold状态。
6.根据权利要求5所述的处理器协同电路，其特征在于，所述主处理器通过所述控制信号线向所述协处理器发送低电平信号控制所述协处理器退出协同状态，所述协处理器根据所述控制信号线上的低电平信号处于释放free状态，所述协处理器通过所述第一状态信号线向所述主处理器发送高电平信号，所述协处理器通过所述第二状态信号线向所述主处理器发送低电平信号，所述主处理器通过所述第一状态信号线上的高电平信号和所述第二状态信号线上的低电平信号确定所述协处理器处于所述free状态。
7.根据权利要求5至6中任一项所述的处理器协同电路，其特征在于，所述协处理器通过所述请求信号线向所述主处理器持续发送脉冲信号控制所述主处理器进入协同状态，所述主处理器根据所述请求信号线上的脉冲信号进入工作状态以与所述协处理器协同工作；所述主处理器通过所述控制信号线向所述协处理器发送高电平信号，所述协处理器在发送所述脉冲信号后的第一预设时间段内接收到所述控制信号线上的高电平信号时，确定所述主处理器已进入协同状态。
8.根据权利要求7所述的处理器协同电路，其特征在于，所述协处理器停止通过所述请求信号线向所述主处理器发送脉冲信号控制所述主处理器退出协同状态，所述主处理器在第二预设时间段内未接收到所述请求信号线上的脉冲信号时，通过所述控制信号线向所述协处理器发送低电平信号，所述协处理器在停止发送所述脉冲信号后的第三预设时间段内接收到所述控制信号线上的低电平信号时，确定所述主处理器已退出协同状态。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710004263.3A CN108268281B (zh) | 2017-01-04 | 2017-01-04 | 处理器协同方法及电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710004263.3A CN108268281B (zh) | 2017-01-04 | 2017-01-04 | 处理器协同方法及电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108268281A CN108268281A (zh) | 2018-07-10 |
| CN108268281B true CN108268281B (zh) | 2021-12-07 |
Family
ID=62770795
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710004263.3A Active CN108268281B (zh) | 2017-01-04 | 2017-01-04 | 处理器协同方法及电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108268281B (zh) |
Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN87107291A (zh) * | 1987-02-24 | 1988-09-07 | 数字设备公司 | 数字数据处理系统中处理器与专用指令处理器间的接口 |
| US5655131A (en) * | 1992-12-18 | 1997-08-05 | Xerox Corporation | SIMD architecture for connection to host processor's bus |
| CN1260054A (zh) * | 1997-06-10 | 2000-07-12 | Arm有限公司 | 协处理器的数据访问控制 |
| CN1716181A (zh) * | 2004-06-29 | 2006-01-04 | 凌阳科技股份有限公司 | 可动态配置协处理器数目的系统 |
| CN201035559Y (zh) * | 2006-11-15 | 2008-03-12 | 大唐移动通信设备有限公司 | 协处理器状态监控装置 |
| CN101350995A (zh) * | 2008-08-26 | 2009-01-21 | 青岛海信移动通信技术股份有限公司 | 一种移动终端模块间唤醒方法及应用该方法的多模终端 |
| CN101650674A (zh) * | 2009-09-11 | 2010-02-17 | 杭州中天微系统有限公司 | 主处理器与协处理器接口之间的异常处理方法及实现装置 |
| CN101944077A (zh) * | 2010-09-02 | 2011-01-12 | 东莞市泰斗微电子科技有限公司 | 一种主处理器和协处理器之间的通讯接口及其控制方法 |
| CN101950281A (zh) * | 2010-07-06 | 2011-01-19 | 北京中星微电子有限公司 | 一种控制协处理器的方法和装置 |
| CN101980149A (zh) * | 2010-10-15 | 2011-02-23 | 无锡中星微电子有限公司 | 主处理器与协处理器通信系统及通信方法 |
| CN102870095A (zh) * | 2010-04-30 | 2013-01-09 | 日本电气株式会社 | 信息处理装置和任务切换方法 |
| CN104132663A (zh) * | 2014-05-27 | 2014-11-05 | 北京遥测技术研究所 | 一种基于fpga的导航计算机协处理器 |
| CN104298639A (zh) * | 2014-09-23 | 2015-01-21 | 天津国芯科技有限公司 | 主处理器与若干协处理器的嵌入式连接方法及连接接口 |
| CN105426163A (zh) * | 2015-10-27 | 2016-03-23 | 浪潮(北京)电子信息产业有限公司 | 一种基于mic协处理器的单数据流分位数处理方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6963613B2 (en) * | 2002-04-01 | 2005-11-08 | Broadcom Corporation | Method of communicating between modules in a decoding system |
-
2017
- 2017-01-04 CN CN201710004263.3A patent/CN108268281B/zh active Active
Patent Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN87107291A (zh) * | 1987-02-24 | 1988-09-07 | 数字设备公司 | 数字数据处理系统中处理器与专用指令处理器间的接口 |
| US5655131A (en) * | 1992-12-18 | 1997-08-05 | Xerox Corporation | SIMD architecture for connection to host processor's bus |
| CN1260054A (zh) * | 1997-06-10 | 2000-07-12 | Arm有限公司 | 协处理器的数据访问控制 |
| CN1716181A (zh) * | 2004-06-29 | 2006-01-04 | 凌阳科技股份有限公司 | 可动态配置协处理器数目的系统 |
| CN201035559Y (zh) * | 2006-11-15 | 2008-03-12 | 大唐移动通信设备有限公司 | 协处理器状态监控装置 |
| CN101350995A (zh) * | 2008-08-26 | 2009-01-21 | 青岛海信移动通信技术股份有限公司 | 一种移动终端模块间唤醒方法及应用该方法的多模终端 |
| CN101650674A (zh) * | 2009-09-11 | 2010-02-17 | 杭州中天微系统有限公司 | 主处理器与协处理器接口之间的异常处理方法及实现装置 |
| CN102870095A (zh) * | 2010-04-30 | 2013-01-09 | 日本电气株式会社 | 信息处理装置和任务切换方法 |
| CN101950281A (zh) * | 2010-07-06 | 2011-01-19 | 北京中星微电子有限公司 | 一种控制协处理器的方法和装置 |
| CN101944077A (zh) * | 2010-09-02 | 2011-01-12 | 东莞市泰斗微电子科技有限公司 | 一种主处理器和协处理器之间的通讯接口及其控制方法 |
| CN101980149A (zh) * | 2010-10-15 | 2011-02-23 | 无锡中星微电子有限公司 | 主处理器与协处理器通信系统及通信方法 |
| CN104132663A (zh) * | 2014-05-27 | 2014-11-05 | 北京遥测技术研究所 | 一种基于fpga的导航计算机协处理器 |
| CN104298639A (zh) * | 2014-09-23 | 2015-01-21 | 天津国芯科技有限公司 | 主处理器与若干协处理器的嵌入式连接方法及连接接口 |
| CN105426163A (zh) * | 2015-10-27 | 2016-03-23 | 浪潮(北京)电子信息产业有限公司 | 一种基于mic协处理器的单数据流分位数处理方法 |
Non-Patent Citations (1)
| Title |
|---|
| "基于协处理器和动态时间片RM调度算法研究";张学军等;《计算机技术与发展》;20150120(第3期);第188-192页 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108268281A (zh) | 2018-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100541393C (zh) | 管理计算机系统中电源的装置和方法 | |
| DE60021864D1 (de) | Blattgutverarbeitungssystem | |
| CN108777862B (zh) | 一种蓝牙传输方法、蓝牙控制器以及蓝牙设备 | |
| TW200511081A (en) | Distributed control system for forklift | |
| TW200419890A (en) | Servomotor control system and method in a semiconductor manufacturing environment | |
| TW200509596A (en) | Method and apparatus for self-configuring supervisory control and data acquisition (SCADA) system for distributed control | |
| CN202694092U (zh) | 一种基于can总线的恒压供水群控系统 | |
| CA2074073A1 (en) | Interface chip device | |
| CN104125077A (zh) | 一种网络终端设备的通信方法及装置 | |
| US7062303B2 (en) | Synchronizing power conservation modes | |
| TW201022947A (en) | Bus-handling device and method | |
| CN110933739A (zh) | 一种电子设备唤醒方法、电子设备 | |
| CN106569897A (zh) | 基于协作式多任务调度机制的共享总线的轮询方法与装置 | |
| CN108268281B (zh) | 处理器协同方法及电路 | |
| CN113986000A (zh) | 一种服务器上电方法、系统、装置及介质 | |
| ATE248395T1 (de) | Verfahren und sicherheitssystem zur verarbeitung einer sicherheitskritischen tätigkeit | |
| CN110990066B (zh) | 一种通信终端的睡眠唤醒方法 | |
| CN102130772A (zh) | 业务单板的节能方法、主控板、业务单板及接入设备 | |
| WO2015114500A2 (en) | Computer controlled occupancy sensors system | |
| CN112888050B (zh) | 设备节能方法及装置、计算机存储介质 | |
| CN104916105B (zh) | 智能电能表的无线通信及控制方法 | |
| CN112948297A (zh) | 屏幕控制方法、装置、双屏终端设备和存储介质 | |
| CN102196508A (zh) | 一种终端实现睡眠的方法及系统 | |
| JPH05108848A (ja) | データ伝送システム | |
| CN109696886A (zh) | 一种基于物联网的智能家居窗帘控制系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20221107 Address after: 100083 room 101-105, 1 / F, Chuangda building, No.9 Qinghua East Road, Haidian District, Beijing (Dongsheng District) Patentee after: Thunder Software Technology Co.,Ltd. Patentee after: CHANGSUO SOFTWARE TECHNOLOGY (SHANGHAI) CO.,LTD. Address before: 100191 Beijing Haidian District Longxiang Road 1, Tai Xiang business building 4 floor 401-409 Patentee before: Thunder Software Technology Co.,Ltd. |
|
| TR01 | Transfer of patent right |