JP2011514764A - サブミクロン技術を用いて暗黙方向制御を行なう時分割多元接続（ｔｄｍａ）通信用ｒｆトランシーバフロントエンド - Google Patents

Abstract

サブミクロン技術を用いて暗黙方向制御を行なう時分割多元接続通信用ＲＦトランシーバフロントエンドの新規な設計構造を提案する。トランシーバの電力増幅器（ＰＡ）出力ステージは、オープンドレイン構造のｎ型トランジスタのカスコード回路を備える。カスコードトランジスタは、送信（ＴＸ）経路をブロックするためにゲートが制御される共通ゲートトランジスタとして動作する。低ノイズ増幅器（ＬＮＡ）入力ステージは、バルク端子における電圧によって制御されるｐチャネル型ＭＯＳトランジスタの共通ゲート構造を用いる。ＰＭＯＳトランジスタのバルク電位を、ソース電位より高く引き上げると、受信（ＲＸ）経路がディスエーブルされる。追加のＴＸ／ＲＸスイッチは必要ない。アンテナの帯域幅を適合させるための同じポートと同じ整合素子が、ＴＸ経路とＲＸ経路との両方に用いられる。
【選択図】図４

Description

本発明の実施例は、無線周波数（ＲＦ）送信機と受信機、すなわちトランシーバの技術分野に関し、特に、単一チップに集積されたアンテナフロントエンドのＲＦ増幅器に関する。

用いられるブロックの多くは、受信経路上のカスコード構造の差動増幅器や共通ベース（共通ゲート）差動低ノイズ増幅器（ＬＮＡ）に代表される電力増幅器用の対称広帯域増幅器等の既知の技術である。
スイッチ用の相補型金属酸化物半導体技術技術（ＣＭＯＳ）にトランジスタを用いることも周知である。
特に、ｎ型とｐ型金属酸化物半導体電界効果トランジスタ（ＮＭＯＳＦＥＴとＰＭＯＳＦＥＴ）が、伝送ゲートすなわちアナログスイッチを構成するために用いられる。
これらの基本回路の多くは、シュプリンガー社発行の“Ｈａｌｂｌｅｉｔｅｒ−Ｓｃｈａｌｔｕｎｇｓｔｅｃｈｎｉｋ”またはオックスフォード大学出版局発行のＡｌｌｅｎおよびＨｏｌｂｅｒｇによる“ＣＭＯＳ Ａｎａｌｏｇ Ｃｉｒｃｕｉｔ Ｄｅｓｉｇｎ”に見られる。

斬新性は、いくつかのトランジスタのゲートおよびバルクにおいてバイアス電圧を操作することによって伝送機能を黙示的に無効化することにある。

一般的なＲＦトランシーバが、実設計の一般的なフロントエンドを示している欧州特許出願公開第１１７６７０９号明細書に記載の無線通信装置に設けられている。
アンテナからの、そしてアンテナへの伝送方向に通信するために、不利ではあるが追加のスイッチが必要であることが示されている。

多くのトランシーバにおいては、ＬＮＡ用、特に、抵抗が一致している複数のＬＮＡまたは複数のフィードバックＬＮＡ、そして誘導変性された複数のＬＮＡ用の共通ゲートに対する共通ソース構造が好ましい。

ＮＭＯＳ素子の共通ゲート入力ステージを有する超広帯域トランシーバが、２００５年１２月における“ＩＥＥＥ Ｊｏｕｒｎａｌ ｏｆ Ｓｏｌｉｄ−Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ Ｖｏｌ． ４０”においてＲａｚａｖｉらによって示されている。
この回路によって、受信機アンテナを送信機と直接（黙示的に）共有することができる。

“０．１８μｍ Ｔｈｉｎ Ｏｘｉｄｅ ＣＭＯＳ Ｔｒａｎｓｃｅｉｖｅｒ Ｆｒｏｎｔ−Ｅｎｄ ｗｉｔｈ Ｉｎｔｅｇｒａｔｅｄ ＴＸ／ＲＸ Ｃｏｍｍｕｔａｔｏｒ ｆｏｒ Ｌｏｗ Ｃｏｓｔ Ｂｌｕｅｔｏｏｔｈ Ｓｏｌｕｔｉｏｎｓ”がＳＴマイクロエレクトロニクス社のＶｉｎｃｅｎｔ ＫｎｏｐｉｃとＤｉｄｉｅｒ Ｂｅｌｏｔによって２００３年に出版された（ＥＳＳＣＩＲＣ Ｐｏｓｔｅｒ ２４）。
このフロントエンドは、アンテナスイッチを用いない。
主旨は、素子（ＰＡまたはＬＮＡ）がアクティブでないときに、本素子をパワーダウンモードにすることである。
このソリューションはＲＦ入力と出力の両方に対して１つのピンしか用いない。
ＬＮＡ抵抗はアンテナと整合させられ、ＰＡ出力の抵抗はＬＮＡ用に最適化される。
ＬＮＡは、ＮＭＯＳ素子との共通ゲートトポロジーを用いる。

上述の文献に記述された既存の技術に基づいて、低コストで無線周波数（ＲＦ）トランシーバ、特にクワッドバンドＩＳＭ用途に対するものの集積化を可能にする集積回路が模索されてきた。
コスト削減を実現するために、アンテナの数と受動整合素子（インダクタンス、キャパシタンス、抵抗）との個数を最少にすべきである。
また、シリコンの素子領域も最小にすべきである。

時分割複信の通信に基づく目的の用途によって、１つのアンテナのみを用いることが可能になり、送信／受信（ＴＸ−ＲＸスイッチ）のための必要性がなくなる。
本発明の主な課題は、ＲＦポートとアンテナとの間の高周波数アナログ信号スイッチを用いる必要性をなくすことである。
さらなる課題は、同じ整合素子を両方の通信方向に対して用いることにより、ブロードキャストと受信に対して単一の構造と調整を可能にすることである。
最後に、ＲＦフロントエンド増幅器は要求される信号品質と、信号雑音比とを達成し、用いられていない方向の経路の要求される信号減衰を達成するように設計すべきである。
所与の先端技術と比べてコストのかかる部品の数を低減するために、ＮＭＯＳ素子と共に、共通ゲート構造のＰＭＯＳＦＥＴを実装することを検討すべきである。

本発明の課題は、提供される特許請求の範囲に特徴付けられる本発明によって解決される。
暗黙方向制御を用いて、無線ＲＦトランシーバフロントエンドに対して１つのアンテナのみと、無線ＲＦトランシーバフロントエンドと、同じ整合素子とが、両方のＲＦ通信方向に対して必要となる。
時分割複信通信は、基本要求である。
このフロントエンドは、主に時分割多元接続（ＴＤＭＡ）通信トランシーバにおいて用いられる。
目的の用途はクワッドバンドＩＳＭトランシーバである。
用いられる技術は、サブミクロン技術であり、特に０．１８μｍＣＭＯＳ（相補型金属酸化半導体）またはＢｉＣＭＯＳ（バイポーラＣＭＯＳ）技術である。
トランシーバのフロントエンドは、同じ集積回路上に加工される２つのブロックからなる。

第一のブロックは、外部接続可能なＲＦアンテナを駆動するための信号増幅の最終ステージに対して、オープンドレイン構造のトランジスタカスコード回路を用いる電力増幅器（ＰＡ）出力ステージを示す。
カスコードトランジスタが、ブロードキャスト（ＴＸ）期間に一定のバイアスで共通ゲートトランジスタとして動作すると有利である。
受信（ＲＸ）期間中に、ＴＸ経路をアンテナから隔離するために、制御手段が用いられてカスコードトランジスタのゲート電位を変化させる。

第２ブロックは、低ノイズ増幅器（ＬＮＡ）である。
低ノイズ増幅器の入力ステージは、アンテナからトランシーバのＲＸ部分を切り離すために黙示的に用いられる共通ゲート構造のｐチャネルの金属酸化物半導体電界効果トランジスタ（ＰＭＯＳＦＥＴ）で構築されると有利である。
この場合、特にエンハンスメント型ＰＭＯＳＦＥＴが用いられる。
電気的に切り離すことは、バルクを通じてバルクの電圧電位をソース電圧電位からソース電圧電位より高いレベルに変化させることによってなされる。

受信信号の電圧降下を引き起こすために、ＬＮＡ入力ステージのＰＭＯＳＦＥＴのドレインが抵抗負荷に電気的に接続されている。
第２の増幅器ステージは、受信信号の信号ゲインを増加させて、特に無線周波数信号混合器を適切なレベルにする。
ＰＭＯＳＦＥＴのゲートは、トランシーバのＲＸ期間中に低バイアス電圧に設定される。
ゲートを正の供給電圧にすることによって、アンテナ電圧が入力ステージにおいてピンチオフ電圧にされる。
これによって、特にブロードキャスト中に受信がディスエーブルされる。
試験目的のため、ＰＡの駆動信号を読み出すためにＲＸ経路をオープンのままにしておくことも可能である。
この場合、出力信号をＬＮＡのより深い増幅器ステージの入力において要求されるレベルまで減衰させるために、受信中にバイアス電圧を変化させることによってゲートを制御することができる。
ブロードキャストのモードと共に、受信と第４モードのテストはアクティブでなくすることもできる。
これは、最外部のアクティブな要素によって、アンテナがトランシーバから高オーム非接続となることを意味する。

本発明の一態様として、また、利用できる半導体プロセスによって、ＰＡ出力ステージのカスコード回路の主トランジスタはバイポーラ接合ｎｐｎトランジスタまたはｎチャネル型金属酸化物半導体電界効果トランジスタ（ＮＭＯＳＦＥＴ）である。
ＮＭＯＳＦＥＴである場合には、エンハンスメント型が好ましい。
この出力ステージのトランジスタのベースすなわちゲートは、プリアンプの出力に電気的に接続されている。

本発明の他の態様においては、ＰＡのカスコードトランジスタのゲートにはトランジスタのドレイン電圧より高い電圧電位が印加される。
これによって、ブロードキャストの際の閾値電圧によるカスコードトランジスタの電圧損失をなくすことができる。

少なくとも閾値のチャージポンプを用いて、正の供給電圧ＶＤＤと、少なくとも閾値の大きさ分ＶＤＤより高い負の供給電圧ＶＳＳを超える追加の電圧電位を生成することが好ましい。

本発明の別の態様によれば、ＰＡ出力ステージのオープンドレイン端子とＬＮＡ入力ステージのオープンソース端子とは、電気的に接続されて集積回路の同じポートに導かれ、または集積回路の同じポートに接続される。
このポートは、アンテナ接続ポートである。

整合素子は素子の外部にあり、ＰＡ出力ステージのオープンドレインまたはＬＮＡ入力ステージのオープンソースのいずれかを通る電流を流す正の供給電圧ＶＤＤに接続されている。

特に、ＰＡ出力ステージのオープンドレイン端子とＬＮＡ入力ステージのオープンソース端子とが同じポートに接続されない場合は、これらの端子は少なくともほぼ同じ箇所においてアンテナに電気的に接続されると有利である。

本発明のさらなる態様によれば、ＰＡの出力ステージのオープンドレイン端子とＬＮＡ入力ステージのオープンソース端子とには、同じ追加の整合要素が用いられる。
これによって、調整のための労力を低減することができる。
主整合要素は、トランシーバのＴＸ部分とＲＸ部分との両方に対して同じ外部同調コイルであってもよい。

別の重要な態様では、ＰＡとＬＮＡの増幅器の全てのステージが対称の差動増幅器である。

これによって、ＰＡ出力ステージにおける出力の差動ペアと、ＬＮＡ入力ステージにおける入力の差動ペアとが得られる。
これらの差動入力端子と差動出力端子とは、同じ差動入力−出力端子を用いるか、少なくとも同じ差動駆動式アンテナに電気的に接続されていることが有利である。
ポートは、ループアンテナの適切な接続点に接続されていてもよい。
このアンテナは、唯一であり、ブロードキャスト、受信のいずれの期間にも動作する。

本発明のさらなる態様として、ＰＡ出力ステージの差動出力とＬＮＡ入力ステージの差動入力とは、同じ追加の差動整合要素、特に同じ外部同調コイルに電気的に接続されていてもよい。

本発明は以下の好ましい実施例にしたがって詳細に説明される。

本発明のフロントエンドを用いるＲＦトランシーバ回路のサンプルのブロック回路図。 図１中の詳細３２１において接続箇所３０１がフロントエンド１の外部に配置されているブロック回路図。 高周波数ＴＸ／ＲＸスイッチを用いる一般的な従来技術の回路を示すブロック回路図。 図１のブロック図における詳細３２１に係る本発明の時分割多元接続（ＴＤＭＡ）通信用ＲＦトランシーバフロントエンド１の詳細なブロック図であって、互いに非差動的に組み合わされた電力増幅器（ＰＡ）１００および低ノイズ増幅器（ＬＮＡ）２００の好ましい実施例のスキーマを示すブロック回路図。 本発明の時分割多元接続（ＴＤＭＡ）通信用ＲＦトランシーバフロントエンド１の好ましい差動のソリューションを示すブロック回路図。 ＰＡにおいて、主ＮＭＯＳＦＥＴではなくバイポーラ接合トランジスタを用いた図４と比較される別の実施例を示すブロック回路図。 図６による、２つの整合コイルがアンテナに含まれている差動回路図を示すブロック回路図。

一般的な集積ＲＦトランシーバは、無線送信のためにベースバンド信号をより高帯域のチャネルに変調して無線信号をベースバンド信号に復調する。
図１は、基準周波数源としての水晶発振器４００と、周波数発生器４１０とを含んでいる。
周波数発生器４１０は、位相同期ループ構造における電圧制御発振器であってもよく、混合器５００が混合周波数を規定することを可能にし、または送信周波数を合成し変調することを可能にする。
フィルタリングされたＲＦ出力信号は、ＰＡ１００によって増幅される必要がある。
通常、ＰＡ１００の出力はブロードキャストアンテナに接続される。
整合素子は、最適送信のための要求に適合される。

ＲＸ経路においては、フロントエンド増幅器は受信アンテナのＲＦ信号を混合ステージ６００の入力に送り、ＲＦ変調されたデータをベースバンドに下げる。
デジタルアナログ信号変換器（Ｄ／Ａ）７００とアナログデジタル信号変換器（Ａ／Ｄ）８００とが、デジタルベースバンドドメインからアナログ信号ドメインに変換する実施例に示されている。
デジタル信号処理（ＤＳＰ）９００は、データを要求されるデジタルフォーマットに変換したり当該デジタルフォーマットから変換したりするために行なわれる。
シリアルインターフェース（ＳＩ）９１０をマイクロコントローラ等の他の集積回路と通信するために用いてもよい。

適用範囲は幅広い。
ＴＤＭＡに基づくＲＦ通信プロトコルの全種類は、ブルートゥーストランシーバまたは無線ローカルエリアネットワーク（ＷＬＡＮ）インターフェースのような構造を用いることができる。
クワッドバンドＩＳＭトランシーバは、本発明の好ましい用途である。

本発明は、図１の符号３２１で示した部分を主に扱う。
集積回路の他の部分は、多くの側面を持っている。
示されている集積回路２のブロック１は時分割多元接続（ＴＤＭＡ）通信用ＲＦトランシーバフロントエンドである。
これは、アンテナ３００への回路の最外部分である。
この実施例において、アンテナ３００と集積回路２の接続点は、（有利には差動）接続点３０１の１つしかない。
この接続点３０１において、ＲＦ送信機電力がアンテナ抵抗に適応結合される。
このような回路において用いられる一般的な供給電圧は１．８Ｖであるが、これは０．１８μｍのＣＭＯＳまたはＢｉＣＭＯＳ技術におけるプロセス標準値である。
受信機の入力ステージと送信機の出力ステージとを提供するために、この接続点は供給電圧電位ＶＤＤ（本実施例では１．８Ｖ）に接続される。
整合素子３０２は、アンテナ３００を調節し、要求されるRF−帯域幅をフィルタリングするために予測される。
入力ステージはＬＮＡ２００の一部であり、出力ステージはＰＡ１００の一部である。

図２は、本発明で検討される時分割多元接続（ＴＤＭＡ）通信用ＲＦトランシーバフロントエンドを示す。
ＰＡ１００の出力とＬＮＡ２００の入力とを内部で結合することは必ずしも必要ではない。
特に試験目的では、両方が別個のポートへ接続されて、外部で短絡されることが有利である場合がある。
図１のブロック境界１すなわち時分割多元接続（ＴＤＭＡ）通信用ＲＦトランシーバフロントエンド１と、図２のブロック境界１’すなわち時分割多元接続（ＴＤＭＡ）通信用ＲＦトランシーバフロントエンド１’とを比較されたい。

従来技術の回路の多くは、特別なＲＦに適したＴＸ／ＲＸスイッチを必要とする。
このスイッチは、低ノイズで低電力損失でなければならず、安く構成することはできない。
本発明は、賢明な代替案である。
スイッチのない既存のトランシーバ設計に必要な構成要素を減らすことは有利である。

図３は、一般的な時分割複式ＲＦフロントエンドの従来技術構造を示す。
多くの場合、スイッチは集積回路の外部に配置される。

ＰＡ１００の主電力増幅器出力ステージは、オープンドレイン構造のカスコード回路を用いて設計されている。
図４において、主トランジスタ１２０は、標準プリアンプ１４０の出力電圧によってそのゲートが制御されるＮＭＯＳＦＥＴ（エンハンスメント型−ノーマリーオフ）である。
図６は、ＢｉＣＭＯＳプロセス技術において実装し得る予備のバイポーラ接合トランジスタ１２０’を含んでいる。
これらの構造のカスコードトランジスタ１１０は、ＰＡ１００がアクティブの際には共通ゲート構造のＮＭＯＳＦＥＴである。
したがって、ブロードキャストがアクティブ中にゲートがＶＤＤにスイッチされる。
ＦＥＴ１１０のゲート１１２が制御されることによって、アンテナ３００と整合要素からの高オーム非接続が達成される。
図４にブロック１３０で示されているように、これはゲートをＶＳＳまたは接地電位にすることによって行なわれる。
０．１８μｍプロセスにおいては、送信モードにおいて一般的な電圧である１．８Ｖを印加してもよい。
ＶＤＤより高いレベルにスイッチすると、カスコードトランジスタにおける閾値電圧降下が最小化される。
この電圧は内部で生成されなければならず、例えば、チャージポンプを用いて生成される。
こうして、ゲートのバイアスは主トランジスタ１２０または１２０’の相互コンダクタンスに影響せず、その結果、オープンドレインアンテナポートに接続された抵抗負荷に応じたゲインになる。

ＰＡ１００の好ましい実施例は、差動ＰＡである。
図４と図６の信号分岐は、実際の設計の半分のみを示す。
図５と図７は、一般的なフロントエンド構造のより詳細なスキーマを示している。
したがって、プリアンプ１４０すなわち標準プリアンプ１４０は差動プリアンプであり、より深い構造（ＨＦシンセサイザ、変調器、混合器）の出力のための差動入力を有する。
プリアンプ１４０の差動出力の各接点は、主トランジスタ（ＮＭＯＳＦＥＴ（図５）またはＢＪＴ（図７））の１つのゲートすなわち１つのベースに接続される。
これらは、カスコードＮＭＯＳＦＥＴと共に、カスコード回路における差動増幅器を形成する。

カスコードＮＭＯＳＦＥＴのゲートのための制御信号は同じであってもよい。
ソースはブロードキャスト用のイネーブル／ディスエーブル信号を表し、トランシーバのデジタル部分から制御される。
差動増幅器のゲートは、レベルを接地ＶＳＳに設定することによってオフにスイッチされる。
ブロードキャストの際、ゲートの電位は、信号ＶＤＤまたはより高い内部生成電圧ＶＤＤ＋＋にされる。
差動増幅器のオープンドレイン出力は、整合素子とアンテナに接続される。
このアンテナは、図５と図７の実施例におけるループアンテナ３００である。
図７において、外部同調コイル３１０、３１１は各シングルエンド出力に対する主要整合素子となる。
これらは、信号ＶＤＤに接続される所定の抵抗となる。
この信号ＶＤＤは出力ステージの供給電圧である。
２つの外部同調コイル３１０、３１１の代わりに１つの外部同調コイル３１０を整合素子として接続してもよい。
これは、図５に示されている。

図２のＬＮＡ２００をより詳細に検討すると、ＬＮＡ２００のシングルエンドの実施例が図４および図６に示されている。
ドレイン２１３に抵抗負荷２２０を有する共通ゲート構造には、最初のステージにＬＮＡ２００が設けられている。
ＰＭＯＳＦＥＴ２１０（エンハンスメント型−ノーマリーオフ）増幅器の出力は、第２増幅器ステージ２４０に接続されている。
ＰＭＯＳＦＥＴ２１０の挙動は、制御ブロック２３０、２５０を有するトランジスタ２１０のバルク２１４とゲート２１２におけるバイアス電圧とを変化させることによってアクティブからディスエーブルに変化する。
制御ブロック２３０すなわちバルク制御ブロック２３０は、受信モードでは正の供給電圧電位ＶＤＤを提供し、ブロードキャストモードでは別の信号ＶＤＤより高い基準電圧ＶＤＤ＋＋を提供する。
追加の電圧が内部で生成されてもよく、ブロードキャスト中に、カスコードトランジスタ１１０のゲート１１２について記述された電位と同じ電位であってもよい。
高いバルク電圧にすることによって、ＰＭＯＳＦＥＴ２１０のソースによってブロードキャストが害されなくなる。

ゲート制御ブロック２５０は、受信モードにおいては共通ゲート構造の動作点のためのバイアス電圧を提供し、ＰＭＯＳＦＥＴのソース−ドレイン接続をオフにするために接地される。

ＬＮＡ２００も、図５と図７に示されるように対称の差動ＬＮＡに設計される。
ここで、第２ステージの増幅器も差動増幅器であり、ＰＭＯＳＦＥＴの差動出力に接する。
低ノイズ差動増幅器のバルクと、ゲートバイアスを提供する（すなわち入力ステージをディスエーブルする）ブロック２３０、２５０すなわち制御ブロック２３０、２５０は、トランジスタの組の両方のバルクすなわちゲートに接続される。

このコンセプトによって、アナログスイッチなしにＴＸ出力すなわちＰＡ１００の差動ＴＸ出力ポートをＲＸ入力すなわちＬＮＡの差動ＲＸ入力ポートと共有することが可能になる。
整合構造（図４と図６）に大きな影響を与えることなく、ＮＭＯＳＦＥＴ１１０のドレイン１１１をＰＭＯＳＦＥＴ２１０のソース２１１に接続することができる。
差動構造において、ドレイン１１１０と１１１１は、ソース２１１０と２１１１に直接接続される。

図示される実施例は原理を示すものにすぎず、同じ請求項と同等である限り、異なる整合要素や他のフロントエンドの実施例もまた本発明の一部である。

１ ・・・ 時分割多元接続（ＴＤＭＡ）通信用ＲＦトランシーバフロントエンド
２ ・・・ 集積回路
１０ ・・・ 作動ポート端子
１１ ・・・ 作動ポート端子
１００ ・・・ 電力増幅器（ＰＡ）
１１０ ・・・ カスコードトランジスタ
１２０ ・・・ トランジスタ
１３０、２３０、２５０ ・・・ 制御ブロック
１４０ ・・・ 標準プリアンプ
２００ ・・・ 低ノイズ増幅器（ＬＮＡ）
２１０ ・・・ ＰＭＯＳＦＥＴ
２２０ ・・・ 抵抗負荷
２４０ ・・・ 第２増幅器ステージ
３００ ・・・ アンテナ
３１０、３１１ ・・・ 外部同調コイル

Claims (10)

1. ａ．トランジスタカスコード回路（１１０、１２０または１２０’）を含む電力増幅器（ＰＡ）（１００）出力ステージであって、オープンドレイン構造を有するカスコードトランジスタ（１１０）が、オープンドレイン端子（１１１；１１１０、１１１１）を介する送信をブロックするかまたはエネーブルにするために、ゲート（１１２）の電圧電位を変化させる手段（１３０）によって前記ゲート（１１２）が制御される共通ゲートトランジスタとして動作する電力増幅器（ＰＡ）（１００）出力ステージと、
   ｂ．エンハンスメント型のｐチャネル型金属酸化物半導体電界効果トランジスタ（ＰＭＯＳＦＥＴ）（２１０）であって、該金属酸化物半導体電界効果トランジスタ（２１０）が共通ゲート構造を有するとともに、オープンソース端子（２１１；２１１０、２１１１）を介する受信をディスエーブルするためにバルクの電圧−電位をソース電圧電位と等しいレベルからＰ−ＭＯＳＦＥＴ（２１０）のソース電圧電位より高いレベルに変化させる手段（２３０）によって該バルク（２１４）が制御されるｐチャネル型金属酸化物半導体電界効果トランジスタ（２１０）を含む低ノイズ増幅器（ＬＮＡ）（２００）入力ステージとが単一の集積回路（２）上に設けられ、
   サブミクロン技術における０．１８μｍのＣＭＯＳまたはＢｉＣＭＯＳ技術におけるクワッドバンドＩＳＭトランシーバのための暗黙方向制御を行なうことを特徴とする時分割多元接続（ＴＤＭＡ）通信用ＲＦトランシーバフロントエンド（１）。
2. 前記ＬＮＡ（２００）入力ステージの前記ＰＭＯＳＦＥＴ（２１０）のドレイン（２１３）が、抵抗負荷（２２０）と第２増幅器ステージ（２４０）の入力とに電気的に接続され、
   前記ＰＭＯＳＦＥＴ（２１０）のゲート（２１２）がバイアス電圧レベルに設定されて受信をエネーブルにするか、該ゲート（２１２）が正の供給電圧にされてアンテナ電圧をピンチオフ電圧にすることを特徴とする請求項１に記載の時分割多元接続（ＴＤＭＡ）通信用ＲＦトランシーバフロントエンド（１）。
3. 前記ＰＡ（１００）出力ステージのカスコード回路の主トランジスタ（１２０または１２０’）が、エンハンスメント型のｎチャネル型金属酸化半導体電界効果トランジスタ（ＮＭＯＳＦＥＴ）またはバイポーラ接合ｎｐｎトランジスタであり、
   前記トランジスタ１２０または１２０’のベースすなわちゲートが、プリアンプ（１４０）の出力（１２２）に電気的に接続されていることを特徴とする請求項１または請求項２に記載の時分割多元接続（ＴＤＭＡ）通信用ＲＦトランシーバフロントエンド（１）。
4. 前記手段（１３０）が、前記カスコードトランジスタ（１１０）のゲートの電圧電位を変化させるとともに前記カスコードトランジスタ（１１０）のドレイン電圧電位より高い電圧電位を印加することを特徴とする請求項１乃至請求項３のいずれか一つに記載の時分割多元接続（ＴＤＭＡ）通信用ＲＦトランシーバフロントエンド（１）。
5. チャージポンプが、最大の正の供給電圧より高い電圧レベルを生成することを特徴とする請求項１乃至請求項４のいずれか一つに記載の時分割多元接続（ＴＤＭＡ）通信用ＲＦトランシーバフロントエンド（１）。
6. 前記ＰＡ（１００）出力ステージのオープンドレイン端子（１１１）と前記ＬＮＡ（２００）入力ステージのオープンソース端子（２１１）とが、前記単一集積回路（２）の同じポート（１０）に電気的に接続され、および／または少なくともほぼ同じ箇所（３０１）において同じアンテナ（３００）に電気的に接していることを特徴とする請求項１乃至請求項５のいずれか一つに記載の時分割多元接続（ＴＤＭＡ）通信用ＲＦトランシーバフロントエンド（１）。
7. 前記ＰＡ（１００）出力ステージのオープンドレイン端子（１１１）と前記ＬＮＡ（２００）入力ステージのオープンソース端子（２１１）とが、同じ追加の整合要素（３０２）、同じ外部同調コイル（３１０）に電気的に接続されていることを特徴とする請求項１乃至請求項６のいずれか一つに記載の時分割多元接続（ＴＤＭＡ）通信用ＲＦトランシーバフロントエンド（１）。
8. 前記ＰＡ（１００）および前記ＬＮＡ（２００）のすべてのステージが、対称の差動であることを特徴とする請求項１乃至請求項７のいずれか一つに記載の時分割多元接続（ＴＤＭＡ）通信用ＲＦトランシーバフロントエンド（１）。
9. 前記ＰＡ（１００）出力ステージの差動出力（１１１０、１１１１）と前記ＬＮＡ（２００）入力ステージの差動入力（２１１０、２１１１）とが、同じ差動ポート端子（１０、１１）を用い、および／または同じ差動駆動式アンテナ（３００）、特にループアンテナの適切な接続点（３０１、３０２）に電気的に接してトランシーバフロントエンドの唯一の送信と受信アンテナになることを特徴とする請求項８に記載の時分割多元接続（ＴＤＭＡ）通信用ＲＦトランシーバフロントエンド（１）。
10. 前記ＰＡ（１００）出力ステージの差動出力（１１１０、１１１１）と前記ＬＮＡ（２００）入力ステージの差動入力（２１１０、２１１１）とが、同じ追加の差動整合要素、特に同じ外部同調コイル（３１０、３１１）に電気的に接続されていることを特徴とする請求項９に記載の時分割多元接続（ＴＤＭＡ）通信用ＲＦトランシーバフロントエンド（１）。

Images