CN101971512A - 将亚微米技术用于时分多址通讯中隐性方向控制的射频发送接收器前端 - Google Patents

Abstract

将亚微米技术用于时分多址通讯中隐性方向控制的射频发送接收器前端。这个方案是射频发送和接收前端的一种新设计。发送接收器的输出级的为采用n沟道CMOS晶体管开漏设置的叠接式电路的功率放大器(PA)。所述叠接晶体管作为共栅晶体管，通过控制其栅极来阻断发送(TX)通道。所述低噪放大器(LNA)采用共栅设置的p沟道MOS晶体管，通过衬底端的电势控制。将PMOS晶体管的衬底电势提高到高于其源极电势来切断接收(RX)通道。这个设计是TDMA，特别是蓝牙的低成本实现方案。外置构件的数量减少了。无需TX/RX转换开关。用于与天线带宽相适应的同一个匹配构件和端口可同时用于TX通道和RX通道。

Description

将亚微米技术用于时分多址通讯中隐性方向控制的射频发送接收器前端

技术领域

本发明具体涉及射频信号(RF)发送器和接收器，简称发送接收器，尤其是涉及在单一芯片中集成在天线前端的射频放大器。

背景技术

在已知技术中许多常用的模块，如功率放大器中的对称带宽放大器，典型的有发送模式下叠接式结构的差分放大器和在接收模式下共基极(共栅极)的差分低噪放大器(LNA)。采用互补金属氧化物半导体(CMOS)晶体管作为开关也是熟知的技术。特别是n型和p型金属氧化物半导体场效应晶体管(NMOS-FET和PMOS-Fet)经常用于传输门电路或者模拟开关。大多数这种基础电路都收录在Tietze和Schenk的《半导体电路技术》(Springer出版社出版)和Allen和Holberg的《CMOS模拟电路设计》(牛津大学出版社出版)中。

创新性的技术是通过控制在晶体管栅极和衬底上的偏置电势实现发送功能的内部中断。

EP 1176709A2的“无线电通讯设备”中的射频发送接收器，公布了一种现有典型的前端设计。其缺点在于，需要另外的开关用于转换往返天线的传输方向。

多数发送接收器优选在LNA中采用共源(共栅)设置，特别是阻抗匹配型LNA或者反馈型LNA以及感应退变LNA。

Razavi等人在2005年12月版的《IEEE Journal of Solid-State Circuits》第40卷中介绍了一种具有共栅输入级NMOS元件的超带宽CMOS发送接收器。这个电路同样允许发送器直接(隐性)共享接收天线。

2003年STMicroelectronics公司的Vincent Knopik和Didier Belot在《EXXCRC Poster》第24期中公开了一种集成了TX/RX换向器的0.18um薄氧化层CMOS发送接收器前端，用于作为低成本的蓝牙解决方案。这个前端没有使用天线开关。其主要构思是关闭未激活的部件(PA或者LNA)。这种解决方案只用一条引线实现射频输入和输出。LNA的阻抗与天线匹配，PA的输出阻抗针对LNA进行优化。LNA采用共栅NMOS元件拓扑结构。

发明内容

发明任务

基于上述文献所引证的现有技术，寻找一种集成电路：允许低成本集成的射频(RF)发送接收器，且特别适用于四频ISM应用。为降低成本，应当减少天线的数量和被动匹配元件(电感、电容和电阻)的数量。同时也应当缩小硅元件的面积。

既然发明目的是基于使用一个天线的时分双工通讯，则无需采用发送/接收开关(TX/RX开关)。本发明的首要任务是避免在射频端口和天线之间使用高频模拟开关。进一步的任务是在双向通讯中采用同个匹配元件，用于发送和接收过程中的信号配置和调节。最后，射频前端放大器应当符合所需信号质量和信噪比，以及未使用的方向的信号阻尼要求。除NMOS元件外，采用PMOS-FET的共栅设置相对于传统电路也能够大大降低成本。

发明概述

上述发明任务通过权利要求的发明特征解决。在隐性方向控制的辅助下，无线射频发送接收器前端只需一个天线和相同的匹配元件，用于射频通讯的两个方向。时分双工通讯是基本的要求。这个前端首次应用于码分多址(TDMA)通讯中。其目标应用是四频ISM发送接收器。采用亚微米技术，特别是0.18um的CMOS(互补金属氧化物半导体)或者BiCMOS(双极型互补金属氧化物半导体)工艺。发送接收器的前端包括两个集成在一个集成电路中的两个模块。

第一个模块是功率放大器(PA)输出级，通过在最后一级信号放大中采用晶体管叠接式电路的开漏设置来驱动外接的射频天线。优点是在发送(TX)时，叠接式晶体管作为共栅晶体管具有不变的偏置电势。在接收(RX)时，采用改变叠接式晶体管的栅极电势来实现发送通道与天线隔离。

第二个模块是低噪放大器(LNA)。其优点是，其输入级采用p沟道金属氧化物半导体场效应管(PMOS-FET)的共栅配置，隐性地用于断开接收部分与天线。在本案中特别使用了增强型PMOS-FET(自锁型)。所述电气隔离是通过将衬底电势提高到高于源极电势的方式来实现的。

为了产生接收信号电势降，将LNA输入级的PMOST-FET漏极与电阻荷载连接。一个二级放大器将信号增益提高到适合无线电信号混合器的水平。在发送接收器的接收过程中，PMOST-FET栅极被设置成低偏置电势。通过给栅极施加正电势来切断接收级的天线电势。这将切断接收，特别是在发送的时候。出于测试目的，可能将保持RX通道打开用于读回PA的驱动信号。在这种情况下，栅极的控制可以通过改变接收过程中的偏置电势实现，将输出信号衰减到LNA更深放大级的输入水平。除了发送、接收和测试模式还有第四种模式(空载)，即通过发送接收器远端的有源元件将天线与发送接收器高欧姆绝缘。

本发明一方面是基于可利用的半导体工艺，PA输出级的叠接式电路的主晶体管是双极型npn晶体管或n沟道金属氧化物半导体场效应管(NMOS-FET)。优选NMOS-FET增强型。输出级晶体管的基极或栅极分别与前置放大器的输出连接。

本发明另一方面是PA的叠接式晶体管的栅极被施与高于这个晶体管漏极电势的电势。由于叠接式晶体管在发送过程中具有临界电势，这能够避免叠接式晶体管上的电势损失。

最好采用一个电荷泵来产生高于正电势V_DD和负电势V_SS的附加电势，附加电势至少高于V_DD的阈值电势。

根据本发明的另一方面，PA输出级的开漏端与LNA输入级的开源端电连接，形成同一端口或者与集成电路的同一端口连接。这个端口即天线的连接端口。

所述匹配元件在装置之外，与正电势V_DD连接，V_DD驱动电流流过功率放大器(PA)输出级的开漏端或低噪放大器(LNA)输入级的开源端之一。

特别是如果功率放大器输出级的漏极端与低噪放大器LNA输入级的源极端没有连接在同一端口，这些端口也有利于在同一根天线的接近同一个位点相互连接。

根据本发明更深的一个方面是，功率放大器输出级的漏极端与低噪放大器输入级的源极端使用同一个附加的匹配部件。这可以减少了校准或者调整的损耗。所述主匹配部件可以是一个外部的调谐线圈，是发送接收器发送部分和接收部分两部分公用的。

另一个重要的方面是功率放大器和低噪放大器的所有放大级均为对称差分放大器。

由此形成功率放大器输出级的一对差分输出端口和低噪放大器输入级的一对差分输入端口。这些差分输入端口和差分输出端口便于使用相同的差分输入-输出端口或者至少电连接到同个差分驱动的天线。所述端口可以与环形天线相应的连接结构连接。该天线是独一的，并可以同时作为发送过程和接收过程的天线。

上述发明进一步的是功率放大器输出级的一对差分输出和低噪放大器输入级的一对差分输入可以与同一个匹配部件电连接，尤其是与同一个外置的调谐线圈连接。

附图说明

本发明的具体描述如下具体实施例：

图1是采用本发明前端的一种射频发送接收电路实施例的模块图。

图2与图1的细节321略有差别，即连接点301设置在电路1外部。

图3是用于高频TX/RX开关中的典型现有技术配置。

图4是本发明基于图1的模块图中模块321的射频发送接收器前端的详细结构，显示出功率放大器(PA)100和低噪放大器(LPA)200优选方案的电路结构，在这里仅非差分结构。

图5显示一种射频发送接收器前端1的差分解决方案。

图6是图4的另一个具体实施例，用一个双极型晶体管替代PA中的主晶体管(NMOS-FET)。

图7示出了源于图6的差分结构，在此天线包括两个匹配线圈。

具体实施方式

一种典型的集成型射频发送接收器，调制基带信号到无线发送的上传通道，以及解调无线信号进入基带。图1的框图示出了作为参考频率源的晶振400以及频率发生器410。频率发生器可以是一种电势控制的具有锁相环路的振荡器，用于定义混合器500的混合频率或者合成和调制发送频率。(过滤过的)射频输出信号需要由PA100来放大。PA的输出端与发射天线相连。匹配元件根据最佳传送要求进行调整。

在RX通道中，需要一个前端放大器将接收天线接收的无线信号引入混合器600的输入端，将已调制的射频下载到基带中。实施例中所示的数模转换器(D/A)700和模数转换器(A/D)800将数字基带信号域转换为模拟信号域。数字信号处理器(DSP)900用于将数据转换成所需的数字格式，以及从所需的数字格式开始转换。串口(SI)910可以用于与其他集成电路进行通信，如微控制器。

本发明的应用领域很宽。基于无线通讯协议的所有时分多址类型均可适用，如蓝牙发送接收器或者无线局域网(WLAN)接口。四频ISM发送接收器是本发明的一种优选应用方式。

本发明集中于图1中的模块321。其余的集成电路可以有多种样式。所示的集成电路2中的模块1是发送接收器前端。这是电路与天线300连接的最远端。在这个实施例中集成电路与天线具有唯一的连接点301(优势是一个差分端口)。在这个点，射频发送功率与天线阻抗相适应。这种电路所用的特定供电电势是1.8V，即0.18um CMOS或者BiCMOS加工工艺的特定值。这个点用于作为接收器的输入级和发送器的输出级，连接输出电势V_DD(在此为1.8V)。匹配元件302用于预先校准天线和过滤所需的射频带宽。所述输入级是LNA200的一部分，所述输出级是PA100的一部分。

图2介绍的是与上述发明相符的射频发送接收器前端。无需将PA的输出与LNA的输入进行内部连接。对比图1中的模块1和图2中的模块1′，在某些情况下，特别是为了测试目的，将两个连接点制成两个分离的、略突出外部的端口更具优越性。

由于现有多数现有技术中，电路结构采用的低噪音、功率损失低、适用射频的特定TX/RX开关价格不菲，因此本发明是一个很好的替代方案。对于现有的无开关设计的发送接收器，其优势来自减少部件的需求。

图3示出了现有技术的典型的时分双工射频前端的布局，在多数情况下，开关器置于集成电路外部。

PA100的主功率放大器输出级采用叠接式电路漏极开路配置的设计。在图4中，主晶体管120是一个NMOS-FET(常闭增强型)，其栅极通过一个标准前级放大器140的输出电势控制。图6示出一种应用BiMOS加工工艺的双极型晶体管放大器120′。当PA被激活的时候，在这些结构中的叠接式电路110是具有共同的栅极配置的NMOS-FET。因此在发送过程中，所述栅极切换到V_DD。通过控制FET110的栅极112来实现与天线300和匹配构件之间的高欧姆分离。如图4所示，通过模块130强制栅极切换到V_SS或接地电位来实现。0.18um工艺中的特定电势1.8V可以被应用于这个模式转换中。电势通过切换到高于V_DD的水平，叠接式电路的阈值电势降得以最小化。这个电势需从内部产生，如在电荷泵的帮助下。因此栅极的偏置电势便不会影响主晶体管120或120′的互导且所产生的增益取决于连接在天线端口的漏极开路上的电阻负载。

优选的PA实施例是差分放大器。图4和图6中的信号分支只是示出了已实现设计的一半。图5和图7展现了这种特殊前端配置的更为详细的结构。因此前置放大器140采用差分放大器，并具有一个差分输入端用于更深结构(高频混合器，调制器或混合器)的输出。前置放大器的每个差分输出连接点连接到一个主晶体管(NMOS-FET(图5)或者BJT(图7))的一个栅极或基极。这与数个叠接的NMOS-FET组成叠接式电路中的差分放大器。

所述数个叠接的NMOS-FET的栅极控制信号可以是一样的。发送模式信号源的激活/关闭通过发送接收器的数个数字部分控制。通过将电势设置为接地电势V_SS将差分放大器的栅极关闭。在发送信号时，栅极被加上V_DD信号或者更高的内部电势V_DD++。差分放大器的漏极开路的输出连接到匹配元件和天线。在图5和图7中，天线采用环形天线300。在图7中采用线圈表示每个输出端的主匹配元件。这表示V_DD连接有一定的电感。这个V_DD是输出级的供电电势。如图5所示，也可以采用一个线圈替代两个线圈作为匹配元件与之连接。

进一步考虑到图2中所示的LNA200，如图4或图6非差分的具体实施方式中。由在漏极213上连接有电阻负载220构成的共同栅极结构形成了LNA的初级放大。PMOS-FET210(常闭增强型)放大器的输出连接第二放大级240。PMOS-FET210从激活切换到关闭的动作是通过控制模块230和250改变晶体管210的衬底214和栅极212上的偏置电势来实现的。衬底控制模块230在接收模式下提供一个正电势V_DD(接收激活)，在发送模式下提供一个高于V_DD的独立参考电势(V_DD++)。所述额外的电势可以来自内部，并且可以与上述发送模式下叠接式放大器110的栅极112上的电势相同。通过衬底高压能够减小PMOS-FET210对发送的影响。

在接收模式下，所述栅极控制模块250向共同的栅极配置的控制点提供偏置电势并被强制接地用于切断数个PMOS-FET的源-漏连接。

如图5和图7所示，LNA200同样可以被设计成对称差分型。在这种情况下，第二级放大器也是差分型的，并与数个PMOS-FET的差分输出连接。所述低噪差分放大器中向衬底或栅极提供偏置电势或关闭RX电路的模块230和250分别与一对晶体管的衬底和栅极连接。

这个设计概念提供了一种无需任何模拟开关，PA的TX输出或差分TX输出的端口可以与LNA的RX输入或差分RX输入的端口共享的方案。NMOS-FET110的漏极111可以与P MOS-FET 210的源极211连接，对相应的配置具有较低的电冲击(图4、图6)。在差分配置中，漏极1110、1111与源极2110、2111直接连接。

上述实施例只是所述原理的典型，与前述权利要求相关的其他相应结构或实质性相同的方案同样是本发明的一部分。

Claims (10)

1.一种带隐性方向控制、适用于时分多址通讯尤其是四频ISM发送接收器的射频发送接收器前端(1)，采用亚微米工艺，尤其是0.18umCMOS或BiCMOS，在单一的集成电路(2)中包括：

a.一个输出级包括晶体管叠接式电路(110，120或120′)的功率放大器(PA)(100)，其中开漏设置的叠接晶体管(110)作为共栅晶体管，其栅极(112)通过装置(130)控制，用于改变栅极电势来阻断和打开通向开漏端(111；1110，1111)的信号传送，以及

b.一个输入级包括p沟道金属氧化物半导体效应晶体管(PMOST-FET)(210)(特别是增强型的)的低噪放大器(LNA)，所述晶体管(210)具有共栅配置，并且其衬底(214)通过装置(230)控制，用于改变这个PMOST-FET(210)的衬底电势从等于源极电势到高于源极电势，以达到阻断通向开源端(211；2110，2111)的信号传送。

2.根据权利要求1所述的装置，其特征在于所述低噪放大器(LNA)(200)输入级的PMOST-FET(210)的漏极(213)与电阻负载(220)电连接，PMOST-FET(210)的第二放大级(240)和栅极(212)被设置一个偏置电势用于打开接收或者栅极(212)被施加正电势用于切断天线电势。

3.根据权利要求1或2所述的装置，其特征在于所述功率放大器(100)输出级的叠接式电路的主晶体管(120或120′)是n沟道金属氧化物半导体效应晶体管(NMOST-FET)(特别是增强型的)或者是双极型npn晶体管，其中晶体管(120或120′)的基极或栅极分别与前置放大器(140)的输出端(122)连接。

4.根据权利要求1至3任一项所述的装置，其特征在于用于改变叠接晶体管(110)栅极电势的装置(130)产生一个高于晶体管(110)漏极电势的电势。

5.根据权利要求1至4任一项所述的装置，其特征在于还包括用于产生高于上述最大供应电压的电势的电荷泵。

6.根据权利要求1至5任一项所述的装置，其特征在于所述功率放大器(100)输出级的开漏端(111)和低噪放大器LNA(200)输入级的开源端(211)电连接到电路(2)的同一个点(10)，和/或在差不多相同的点(301)与统一天线(300)电连接。

7.根据权利要求1至6任一项所述的装置，其特征在于所述功率放大器(100)输出级的开漏端(111)和低噪放大器LNA(200)输入级的开源端(211)与同一附加的匹配元件(302)电连接，尤其是同一外置的调谐线圈(310)。

8.根据权利要求1至7任一项所述的装置，其特征在于所述功率放大器(100)和低噪放大器LNA(200)的所有放大级都是对称差分的。

9.根据权利要求8所述的装置，其特征在于其中功率放大器(100)输出级的差分输出端(1110，1111)和低噪放大器LNA(200)输入级的差分输入端(2110，2111)采用同个差分端口(10，11)，和/或与同个差分驱动的天线(300)电连接，尤其是连接在环形天线上相应的连接端(301，302)，环形天线是发送接收器前端的一种集成发送和接收功能的天线。

10.根据权利要求9所述的装置，其特征在于功率放大器(100)输出级的差分输出端(1110，1111)和低噪放大器LNA(200)输入级的差分输入端(2110，2111)与同一附加的匹配元件(302)电连接，尤其是同一外置的调谐线圈(310，311)。

Images