CN103236430A - 全集成cmos射频前端电路 - Google Patents

Abstract

一种全集成的CMOS射频前端电路，包括功率放大器、低噪声放大器、功率检测器、谐波滤波器和开关部分全集成在全集成在同一块CMOS裸片上，可以减少电路板外围器件的个数和电路板尺寸，系统整体性能得到提高，达到或超越传统的需要特种工艺的器件才能实现的性能。

Description

全集成CMOS射频前端电路

技术领域

本发明涉及金属氧化物半导体（以下简称为CMOS）射频前端电路，特别是一种具有功率放大器、低噪声放大器、功率检测器、谐波滤波器和开关的全集成CMOS射频前端电路。

背景技术

射频前端包括功率放大器，低噪声放大器，滤波器和开关等模块。由于性能要求和工艺限制，通常由不同工艺如GaAs HBT,GaAs pHEMT，CMOS,SOI等多芯片组成（图1）。这种做法有集成度差，量产的限制和高成本等缺陷。CMOS器件的射频性能劣于GaAs。但是CMOS有其它显著的技术优势，包括易于应用复杂的电路设计，优秀的集成性能，量产的优势和低廉的成本。

通过合理的电路设计，CMOS可以实现全集成的包括功率放大器，低噪声放大器和开关的射频前端。

发明内容

本发明的目的是提供一种具有功率放大器、低噪声放大器、功率检测器、谐波滤波器和开关的全集成的CMOS射频前端电路，该电路全集成在同一块CMOS裸片上，可以减少电路板外围器件的个数和电路板尺寸，具有显著的成本和量产的优势。

本发明的技术解决方案如下：

一种全集成的CMOS射频前端电路，其特征在于，包括功率放大器、低噪声放大器、功率检测器、谐波滤波器和开关部分：

所述的功率放大器由三个N沟道的金属氧化物半导体管（以下简称为NCMOS管）NCMOS管、15个电容、十个电感和三个电阻组成：第一NCMOS管为放大器第一级器件，其栅极为信号输入端，源级接地，漏极为信号输出端，第一电阻和第五电容串联后一端接地，另一端与第一NCMOS管的栅极相连构成放大器第一级偏置电路，第一电感、第二电感、第一电容、第三电容、第四电容构成输入匹配网络，该功率放大器的输入端经第一电容与第一NCMOS管的栅极相连，在第一电容的输入端经并联的第一电感和第三电容接地，在第一电容的另一端经串联的第二电感和第四电容接地，第一NCMOS管的漏极经第三电感接电极Vdd，该漏极和第三电感的节点经第六电容和第四电感与所述的第二NCMOS管的栅极相连，自该栅极的第二电阻和第八电容为第二级偏置电路，所述的第六电容和第四电感的节点经第七电容接地；第二NCMOS管的源级接地，漏极为信号输出端，该漏极经第五电感接电极Vdd，该漏极还依次经第九电容、第六电感与所述的第三NCMOS管的栅极相连，自第三NCMOS管的栅极和第六电感的节点经串联的第三电阻和第十电容接地构成第三级偏置电路,该第三NCMOS管的漏极经第七电感接电极Vdd，与该漏极相连的第十一电容和第八电感构成输出匹配电路；

第十一电容和第八电感的节点经所述的功率检测器接天线；

在所述的第十一电容和该漏极之间经串联的第十四电容和第九电感接地，构成二次谐波滤波器，经第十五电容和第十电感接地，构成三次谐波滤波器；

所述的开关部分由第十六电容、第六NCMOS管和第十七电容构成：第十六电容接在发射接收天线和第六NCMOS管的源极之间，第六NCMOS管的漏极经串联的第十七电容、第十一电感接第四NCMOS管的栅极：

所述的低噪声放大器由第18电容、第十一电感、第十二电感、第十三电感、第十四电感、第四NCMOS管和第五NCMOS管构成，第四NCMOS管的漏极和第五NCMOS管的源极串联构成共源共栅电路，第四NCMOS管的栅极经第十一电感与第十七电容相连，第四NCMOS管的源极经第十二电感接地，构成输入匹配网路，所述的第五NCMOS管的漏极经第十四电感接电极Vdd，该漏极还经第十八电容构成本低噪声放大器的输出端，第十三电感接在第十八电容和地之间。

所述的开关部分为单CMOS管构成的低损耗高线性度深阱CMOS射频开关或双CMOS管串联的高击穿电压低损耗高线性度深阱CMOS射频开关。

本发明的技术效果：

由于本发明的CMOS射频前端电路的功率放大器、低噪声放大器、功率检测器、谐波滤波器和开关电路全集成在同一块CMOS裸片上，所有功能模块都在同一芯片上协同设计，减少电路板外围器件的个数和电路板尺寸，具有显著的成本和量产的优势。系统整体性能得到提高，达到或超越传统需要特种工艺的器件才能实现的性能。

附图说明

图1为常规传统多芯片射频前端系统

图2为本发明全集CMOS射频前端系统框图。

图3为本发明全集CMOS射频前端电路图。

图4是本发明低损耗高线性度深阱CMOS射频开关。

图5是串联高击穿电压低损耗高线性度深阱CMOS射频开关。

具体实施方式

下面结合实施例和附图对本发明作进一步说明，但不应以此限制本发明的保护范围。

先请参阅图2、图3，图2为本发明全集CMOS射频前端系统框图，图3为本发明全集CMOS射频前端电路图，由图可见，本发明全集成的CMOS射频前端电路，包括功率放大器、低噪声放大器、功率检测器、谐波滤波器和开关部分：

所述的功率放大器由三个NCMOS管、15个电容、十个电感和三个电阻组成：第一NCMOS管M1为放大器第一级器件，其栅极为信号输入端，源级接地，漏极为信号输出端，第一电阻R1和第五电容C5串联后一端接地，另一端与第一NCMOS管M1的栅极相连构成放大器第一级偏置电路，第一电感11、第二电感12、第一电容C1、第三电容C3、第四电容C4构成输入匹配网络，该功率放大器的输入端经第一电容C1与第一NCMOS管M1的栅极相连，在第一电容C1的输入端经并联的第一电感11和第三电容C3接地，在第一电容C1的另一端经串联的第二电感12和第四电容C4接地，第一NCMOS管M1的漏极经第三电感13接电极Vdd，该漏极和第三电感13的节点经第六电容C6和第四电感14与所述的第二NCMOS管M2的栅极相连，自该栅极的第二电阻R2和第八电容C8为第二级偏置电路，所述的第六电容C6和第四电感14之间的节点经第七电容C7接地；第二NCMOS管M2的源级接地，漏极为信号输出端，该漏极经第五电感15接电极Vdd，该漏极还依次经第九电容C9、第六电感16与所述的第三NCMOS管M3的栅极相连，自第三NCMOS管M3的栅极和第六电感16的节点经串联的第三电阻R3和第十电容C10接地构成第三级偏置电路,该第三NCMOS管M3的漏极经第七电感17接电极Vdd，与该漏极相连的第十一电容C11和第八电感18构成输出匹配电路；

第十一电容C11和第八电感18的节点经所述的功率检测器x1接天线；

在所述的第十一电容C11和该漏极之间经串联的第十四电容C14和第九电感l9接地，构成二次谐波滤波器，经第十五电容C15和第十电感110接地，构成三次谐波滤波器；

所述的开关部分由第十六电容C16、第六NCMOS管M6和第十七电容C17构成：第十六电容C16接在发射接收天线和第六NCMOS管M6的源极之间，第六NCMOS管M6的漏极经串联的第十七电容C17、第十一电感l11接第四NCMOS管M4的栅极：

所述的低噪声放大器由第18电容C18、第十一电感l11、第十二电感112、第十三电感l13、第十四电感114、第四NCMOS管M4和第五NCMOS管M5构成，第四NCMOS管M4的漏极和第五NCMOS管M5源极串联构成共源共栅电路，第四NCMOS管M4栅极经第十一电感l11与第十七电容C17相连，第四NCMOS管M4的源极经第十二电感112接地，构成输入匹配网路，所述的第五NCMOS管M5的漏极经的第十四电感l14接电极Vdd，该漏极还经第十八电容C18构成本低噪声放大器的输出端，第十三电感l13接在第十八电容C18和地之间。

CMOS功率放大器由多级放大器组成。放大器级间匹配采用一级或者两级高通，低通或者带通匹配。功率放大器和低噪声放大器的输入和输出匹配网络集成在芯片上。匹配网络和谐波滤波器使用集成在芯片上的电感，电容和芯片的封装邦定线组成。低噪声放大器采用共源共栅电路结构，输入和输出匹配网络也都集成在芯片上。射频开关在发射和接收时分别打向功率放大器或者低噪声放大器。由于功率放大器的输出和低噪声放大器的输入共用天线，在放大器输出匹配设计时要包括开关在关断时的寄生电容和电感。射频开关在低噪声放大器输入端。静电保护由功率放大器输出端到地的电感实现。同样，低噪声放大器的输入匹配设计也要包括功率放大器的输出网络阻抗。由于功率放大器，开关，谐波滤波器和低噪声放大器都在同一芯片上实现，在总体芯片性能和器件间的匹配优化上比传统多芯片有更多的灵活度和优势。

为了提高射频开关的线性度和降低损耗，开关可以采用深阱工艺的CMOS器件及高阻直流偏置电路。图4是本发明低损耗高线性度深阱CMOS射频开关的电路图，图5是串联高击穿电压低损耗高线性度深阱CMOS射频开关的电路图。深阱工艺可以降低衬底的损耗；高阻直流偏置可以使得栅极电压会跟随漏极和源级的电压，以提高线性度和降低损耗，并使得击穿电压得以提高。为了进一步提高击穿电压，多个器件可以串联如图5所示。图中的电路连接关系恕我不再赘述。

Claims (2)

1.一种全集成的CMOS射频前端电路，其特征在于，包括功率放大器、低噪声放大器、功率检测器、谐波滤波器和开关部分：

所述的功率放大器由三个NCMOS管、15个电容、十个电感和三个电阻组成：第一NCMOS管（M1）为放大器第一级器件，其栅极为信号输入端，源级接地，漏极为信号输出端，第一电阻（R1）和第五电容（C5）串联后一端接地，另一端与第一NCMOS管（M1）的栅极相连构成放大器第一级偏置电路，第一电感（11）、第二电感（12）、第一电容（C1）、第三电容（C3）、第四电容（C4）构成输入匹配网络，该功率放大器的输入端经第一电容（C1）与第一NCMOS管（M1）的栅极相连，在第一电容（C1）的输入端经并联的第一电感（11）和第三电容（C3）接地，在第一电容（C1）的另一端经串联的第二电感（12）和第四电容（C4）接地，第一NCMOS管（M1）的漏极经第三电感（13）接电极Vdd，该漏极和第三电感（13）的节点经第六电容（C6）和第四电感（14）与所述的第二NCMOS管（M2）的栅极相连，自该栅极的第二电阻（R2）和第八电容（C8）为第二级偏置电路，所述的第六电容（C6）和第四电感（14）之间的节点经第七电容（C7）接地；第二NCMOS管（M2）的源级接地，漏极为信号输出端，该漏极经第五电感（15）接电极Vdd，该漏极还依次经第九电容（C9）、第六电感（16）与所述的第三NCMOS管（M3）的栅极相连，自第三NCMOS管（M3）的栅极和第六电感（16）的节点经串联的第三电阻（R3）和第十电容（C10）接地构成第三级偏置电路,该第三NCMOS管（M3）的漏极经第七电感（17）接电极Vdd，与该漏极相连的第十一电容（C11）和第八电感（18）构成输出匹配电路；

第十一电容（C11）和第八电感（18）的节点经所述的功率检测器（x1）接天线；

在所述的第十一电容（C11）和该漏极之间经串联的第十四电容（C14）和第九电感（l9）接地，构成二次谐波滤波器，经第十五电容（C15）和第十电感（110）接地，构成三次谐波滤波器；

所述的开关部分由第十六电容（C16）、第六NCMOS管（M6）和第十七电容（C17）构成：第十六电容（C16）接在发射接收天线和第六NCMOS管（M6）的源极之间，第六NCMOS管（M6）的漏极经串联的第十七电容（C17）、第十一电感（l11）接第四NCMOS管（M4）的栅极：

所述的低噪声放大器由第18电容（C18）、第十一电感（l11）、第十二电感（112）、第十三电感（l13）、第十四电感（114）、第四NCMOS管（M4）和第五NCMOS管（M5）构成，第四NCMOS管（M4）的漏极和第五NCMOS管（M5）源极串联构成共源共栅电路，第四NCMOS管（M4）栅极经第十一电感（l11）与第十七电容（C17）相连，第四NCMOS管（M4）的源极经第十二电感（112）接地，构成输入匹配网路，所述的第五NCMOS管（M5）的漏极经的第十四电感（l14）接电极Vdd，该漏极还经第十八电容（C18）构成本低噪声放大器的输出端，第十三电感（l13）接在第十八电容（C18）和地之间。

2.根据权利要求1所述的全集成的CMOS射频前端电路，其特征在于，所述的开关部分为单CMOS管构成的低损耗高线性度深阱CMOS射频开关或双CMOS管串联的高击穿电压低损耗高线性度深阱CMOS射频开关。

Images