KR20100116700A - 서브미크론 기술의 암시적 방향제어 및 시간 다중화 방법을 구비한 알에프 송수신 시스템의 프론트엔드 - Google Patents

서브미크론 기술의 암시적 방향제어 및 시간 다중화 방법을 구비한 알에프 송수신 시스템의 프론트엔드 Download PDF

Info

Publication number
KR20100116700A
KR20100116700A KR1020107021597A KR20107021597A KR20100116700A KR 20100116700 A KR20100116700 A KR 20100116700A KR 1020107021597 A KR1020107021597 A KR 1020107021597A KR 20107021597 A KR20107021597 A KR 20107021597A KR 20100116700 A KR20100116700 A KR 20100116700A
Authority
KR
South Korea
Prior art keywords
transistor
gate
direction control
low noise
differential
Prior art date
Application number
KR1020107021597A
Other languages
English (en)
Other versions
KR101543818B1 (ko
Inventor
라힘 악바리
Original Assignee
센서다이내믹스 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 센서다이내믹스 아게 filed Critical 센서다이내믹스 아게
Publication of KR20100116700A publication Critical patent/KR20100116700A/ko
Application granted granted Critical
Publication of KR101543818B1 publication Critical patent/KR101543818B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H04B1/44—Transmit/receive switching
    • H04B1/48—Transmit/receive switching in circuits for connecting transmitter and receiver to a common transmission path, e.g. by energy of transmitter

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)
  • Transceivers (AREA)

Abstract

본 발명은 라디오주파수(RF) 송수신기, 즉 트랜시버에 관한 것으로서, 특히 단일 칩에 집적된 안테나 프론트엔드의 알에프-증폭기에 관한 것으로, 트랜시버의 전력증폭기(PA) 출력스테이지는 오픈 드레인 구성을 갖는 n-형 트랜지스터의 캐스코드 회로를 포함하고, 캐스코드 트랜지스터는 공통 게이트 트랜지스터의 역할을 하며, 그 게이트는 전송(TX)-경로를 차단하기 위하여 조절된다. 저잡음증폭기(LNA) 입력스테이지는 벌크 터미널의 전압에 의해 조절되는 p-형 모스(MOS) 트랜지스터의 공통 게이트 구성을 사용하며, 피모스(PMOS)-트랜지스터의 벌크 포텐셜을 소스 포텐셜을 초과하도록 상승시킴으로써 수신(RX)-경로를 차단한다. 이 디자인은 티디엠에이-알에프-트랜시버, 특히 블루투스-솔루션의 저비용 구현을 가능하게 한다. 외부 구성요소의 수를 줄일 수 있으며, 추가적인 티엑스/알엑스(TX/RX) 스위치를 필요로 하지 않고, 안테나의 대역 적용의 티엑스(TX)-경로 및 알엑스(RX)-경로 모두에 동일한 포트 및 동일한 매칭 요소가 사용된다.

Description

서브미크론 기술의 암시적 방향제어 및 시간 다중화 방법을 구비한 알에프 송수신 시스템의 프론트엔드{FRONT END FOR RF TRANSMITTING-RECEIVING SYSTEMS WITH IMPLICIT DIRECTIONAL CONTROL AND TIME-MULTIPLEXING METHOD IN SUBMICRON TECHNOLOGY}
본 발명은 라디오주파수(RF : Radio Frequency) 송수신기, 즉 트랜시버에 관한 것으로서, 특히 단일 칩에 집적된 안테나 프론트엔드의 알에프-증폭기에 관한 것이다.
사용된 블록의 대부분은 캐스코드 구조에서 차동증폭기로 표현되는 전력증폭기에 사용되는 대칭광대역증폭기 및 수신경로의 공통 베이스(공통 게이트) 차동 저잡음증폭기(LNA)와 같이 알려진 기술이다. 또한 시모스(CMOS : Complementary Metal Oxide Semiconductor) 기술에서 트랜지스터를 스위치로 사용하는 것 역시 잘 알려져 있다. 특히 n-형 및 p-형 금속 산화막 반도체 전계효과 트랜지스터(NMOSFET과 PMOSFET)는 트랜스미션 게이트 또는 아날로그 스위치를 만드는 데에 사용된다. 이러한 기본 회로의 대부분은 스프링거(Springer)에서 출판된 티쩨(Tietze)와 쉥크(Shenk)의 "반도체-회로 디자인(Halbleiter-Schaltungstechnik)" 또는 옥스포드 유니버시티 프레스(Oxford University Press)에서 출판된 알렌(Allen)과 홀베르그(Holberg)의 "시모스 아날로그 회로 디자인(CMOS Analog Circuit Design)"에서 찾아볼 수 있다.
혁신적인 단계는 일부 트랜지스터의 게이트와 벌크를 바이어스 전압으로 조절함으로써 전송 기능을 차단하는 데에 사용되는 임플리시트(implicit)로 구현된다.
전형적인 알에프-트랜시버는 EP1176709A2의 라디오 커뮤니케이션 장치에 나타나며, 전형적인 프론트엔드의 실제 설계를 보여준다. 전송 방향을 안테나로부터 그리고 안테나를 향하게 정류하는 불리한 추가적 스위치를 필요로 하는 것이 제시된다.
대부분의 트랜시버는 저잡음증폭기, 특히 저항결합 저잡음증폭기(resistively matched LNA) 또는 피드백 저잡음증폭기(feedback LNA)와 유도퇴화 저잡음증폭기(inductively-degenerated LNA)를 위해 공통 게이트(common gate)보다 공통 소스 구성(common gate configuration)을 더 선호한다.
엔모스(NMOS) 디바이스의 공통 게이트 입력스테이지를 구비한 초광대역 시모스(CMOS) 트랜시버는 라자비(Razavi) 등에 의해 아이트리플이 저널 오브 솔리드 스테이드 서킷(IEEE Journal of Solid-State Circuits) 볼륨 40, 2005년 12월판에 소개되었다. 이러한 회로는 트랜스미터와 수신 안테나를 다이렉트(암시적으로) 공유하는 것을 허용한다.
빈센트 크노픽(Vincent Knopik)과 디디에 베로(Didier Belot)에 의하여 2003년 에스티마이크로일렉트로닉스(STMicroelectronics) 이에스에스씨아이알씨 포스터 24(ESSCIRC Poster 24)에 "저비용 블루투스 솔루션을 위한 티엑스/알엑스 커뮤테이터를 구비한 0.18㎛ 산화박막 시모스 트랜시버 프론트엔드(A 0.18㎛ Thin Oxide CMOS Transceiver Front-End with Integrated Tx/Rx Commutator for Low Cost Bluetooth Solutions)"가 발표되었다. 이러한 프론트엔드는 안테나 스위치를 사용하지 않는다. 주요 아이디어는 디바이스(전력증폭기 또는 저잡음증폭기)가 활성화되지 않는 경우 파워 다운 모드에 두는 것으로, 이러한 솔루션은 알에프-입력 및 출력 모두를 위한 단 하나의 핀 만을 사용한다. 저잡음증폭기 임피던스는 안테나에 정합되어 있으며, 전력증폭기 공통 게이트 토플로지를 사용한다.
상기 문헌에서 인용된 현존하는 기술에 기초하여, 특히 쿼드밴드 아이에스엠 어플리케이션이 가능하도록 하는 라디오주파수(RF) 트랜시버의 저비용 집적이 가능하도록 하는 집적 회로가 요구된다. 비용 절감을 달성하기 위하여 안테나의 수와 패시브 매칭 구성요소(인덕턴스, 캐패시턴스, 저항)의 수가 최소화되어야 한다. 또한, 실리콘의 디바이스 면적이 최소화되어야 한다.
시분할 듀플렉스 통신에 기초한 목표 어플리케이션은 단 하나의 안테나만을 사용하는 것을 허용하므로, 전송/수신(TX-RX 스위치)의 요구를 피할 수 있다. 본 발명의 주요목적은 알에프-포트와 안테나 사이의 고주파수 아날로그 신호 스위치의 사용을 회피하는 것이다. 또한, 양방향 통신을 위한 동일한 매칭 요소를 사용하여 단일 구성 및 과 수신을 위한 조절이 가능하도록 하는 것이다. 결국, 알에프-프론트엔드 증폭기는 요구되는 신호 품질와 신호대잡음비, 및 요구되는 비사용 경로의 신호 댐핑을 획득할 수 있도록 설계되어야 한다. 게다가 엔모스는 주어진 기술과 비교하여 비용집약적인 부분의 수를 줄이기 위해 공통 게이트 구성의 피모스펫이어야 한다.
본 발명의 목적은 청구항에 기재된 발명의 특징으로 해결된다. 알에프-양방향 통신을 위해서는 암시적 방향 제어의 도움으로 무선 알에프-트랜시버 프론트엔드를 위한 단 하나의 안테나와 동일한 매칭 요소가 요구된다. 시분할 듀플렉스 통신은 최소 요구사항이다. 이러한 프론트엔드는 주로 시분할 다중 접속 통신(TDMA) 트랜시버에 사용된다. 타겟 어플리케이션은 쿼드밴드 아이에스엠 트랜시버이다. 사용된 기술은 서브미크론 기술, 특히 0.18㎛ 시모스(CMOS : Complementary Metal Oxide Semiconductors) 또는 바이시모스(BiCMOS : Bipolar CMOS) 기술이다. 트랜시버의 프론트엔드는 동일한 집적 회로에 생성되는 두 개의 블록으로 구성된다.
첫 번째 블록은 전력증폭기(PA) 출력스테이지로, 외부 접속 알에프-안테나를 구동시키기 위한 신호 증폭의 마지막 단계에서 오픈 드레인 구성의 트랜지스터 캐스코드 회로를 사용한다. 장점은 캐스코드 트랜지스터가 방송(TX)기 동안에 일정한 바이어스를 갖는 게이트 트랜지스터의 역할을 한다는 점이다. 수신(RX)기 동안에는 티엑스(TX)-경로를 안테나와 격리시키기 위하여 캐스코드 트랜지스터의 게이트 포텐셜을 변경하는 조절 수단이 사용된다.
두 번째 블록은 저잡음증폭기(LNA)이다. 그 입력스테이지는 유리하게 공통 게이트 구성의 p-형 금속 산화막 반도체 전계효과 트랜지스터(PMOSFET)에 의해 형성되어 암시적으로 안테나로부터 알엑스(RX)-파트를 차단하는 데에 사용된다. 이 경우 특히 증가형 피모스펫이 사용된다. 전기적 단절은 벌크를 통해, 벌크의 전위를 전원 전위로부터 전원 전위를 초과하는 레벨로 변경시킴으로써 유지된다.
수신호의 전압강하를 생성하기 위하여, 저잡음증폭기 입력스테이지의 피모스펫의 드레인이 저항 부하와 전기적으로 연결된다. 제2증폭스테이지는 수신호의 신호 이득을 라디오 주파수 신호 믹서에 적합한 레벨로 증가시킨다. 피모스펫의 게이트는 트랜시버의 알엑스(RX)기 동안 로우 바이어스전압으로 구성된다. 게이트가 양의 전원 전압을 갖도록 강제함으로써 안테나 전압이 입력스테이지에서 핀치오프된다. 이는 특히 전송 중에 수신을 차단한다. 테스트의 목적으로 전력증폭기의 구동 신호를 읽어들이기 위해서 알엑스(RX) 경로를 열어두는 것이 가능하다. 이 경우에 게이트는 출력신호를 저잡음증폭기의 깊은 증폭 단계의 입력에서 요구되는 레벨로 댐핑시키기 위해 수신 중에 바이어스 전압을 변경함으로써 조절된다. 게다가 전송, 수신 및 네 번째 테스트 모드는 비활성화될 수 있으며, 이는 안테나의 높은 임피던스가 최외곽 활성 요소에 의하여 트랜시버로부터 분리됨을 의미한다.
본 발명의 일면과 이용가능한 반도체 공정에 의하여 전력증폭기 출력스테이지의 캐스코드 회로의 메인 트랜지스터는 바이폴라 엔피엔-트랜지스터 또는 n-형 금속 산화막 반도체 전계효과 트랜지스터(NMOSFET)이다. 엔모스펫의 경우 증가형이 바람직하며, 베이스 또는 출력스테이지 트랜지스터의 게이트는 출력 전치증폭기와 전기적으로 연결된다.
본 발명의 또 다른 측면은 전력증폭기의 캐스코드 트랜지스터의 게이트에 트랜지스터의 드레인 전압보다 높은 전위가 인가된다는 점이다. 이는 캐스코스 트랜지스터의 방송시 역치 전압(threshold voltage)으로 인한 전압 손실을 제거할 수 있도록 한다.
전하 펌프가 양의 전원 전압(VDD) 및 스레시홀드에서 VDD를 초과하는 음의 전원 전압(VSS)를 뛰어넘는 추가적인 전위를 생성하는 것이 바람직하다.
본 발명의 또 다른 측면에 의하면 전력증폭기 출력스테이지의 오픈 드레인 터미널과 저잡음증폭기 입력스테이지의 오픈 소스 터미널은 전기적으로 연결되고, 동일한 포트로 이어지거나, 집적회로의 동일한 포트에서 연결된다. 이러한 포트가 안테나 연결 포트이다.
매칭 요소는 디바이스 외부에서 전력증폭기 출력스테이지의 오픈 드레인 혹은 저잡음증폭기 입력스테이지의 오픈 소스를 통해 전류를 흐르도록 하는 양의 전원 전압(VDD)에 연결된다.
특히 전력증폭기 출력스테이지의 오픈 드레인 터미널과 저잡음증폭기 입력스테이지의 오픈 소스 터미널이 동일한 포트에 연결되지 않는다면, 이러한 터미널들은 유리하게 거의 동일한 지점에 있는 동일한 안테나에 전기적으로 연결된다.
본 발명의 또 다른 측면에 의하면 전력증폭기의 출력스테이지의 오픈 드레인 터미널과 저잡음증폭기의 입력스테이지의 오픈 소스 터미널은 동일한 추가 매팅 요소를 사용한다. 이는 트리밍 또는 조정을 위한 수고를 덜어준다. 메인 매칭 요소는 외부 선회 코일일 수 있으며, 트랜시버의 티엑스(TX) 파트와 알엑스(RX) 파트 모두에게 동일하다.
또 다른 중요한 측면은 전력증폭기와 저잡음증폭기의 증폭기의 모든 스테이지가 대칭적인 차동 증폭기라는 점이다.
이는 전력증폭기 출력스테이지에서 차동 쌍(differential pair) 출력과 저잡음증폭기 입력스테이지에서 차동 쌍 입력을 발생시킨다. 이러한 차동 입력과 출력 터미널은 유리하게 동일한 차동 입출력 터미널 또는 적어도 동일한 차동적으로 구동되는 안테나에 전기적으로 연결된다. 포트는 루프 안테나의 적합한 연결점에 연결될 수 있다. 이러한 안테나는 유일하며 전송 및 수신기 모두에서 활성화된다.
본 발명의 추가적인 측면에 의하면 전력증폭기 출력스테이지의 차동 출력과 저잡음증폭기 입력스테이지의 차동 입력이 동일한 추가 매칭 요소, 특히 동일한 외부 선회 코일에 전기적으로 연결될 수 있다.
도 1은 본 발명에 따른 프론트 엔드를 사용하는 알에프-트랜시버 회로의 실시예의 블록 다이어그램이다.
도 2는 도 1의 321의 세부도로 연결점(301)이 프론트엔드(1)의 외부에 위치한다는 점에 차이가 있다.
도 3은 고주파 티엑스/알엑스(TX/RX)-스위치를 사용하는 전형적인 종래 기술 구성을 도시한 도면이다.
도 4는 도 1의 블록 다이어그램의 321의 세부도에 따른 알에프-트랜시버 프론트엔드(1)의 보다 상세한 도면으로 전력증폭기(PA)(100)과 저잡음증폭기(LNA)(200)의 비차동인 경우의 바람직한 실시예의 개요도를 나타낸다.
도 5는 알에프-트랜시버 프론트엔드(1)의 바람직한 차동 솔루션을 도시한 도면이다.
도 6은 도 4와 비교하여 전력증폭기의 메인 엔모스펫 대신 바이폴라 접합 트랜지스터를 사용한 또 다른실시예를 도시한 도면이다.
도 7은 도 6과 비교하여 안테나가 두 개의 매칭 코일을 수반하는 차동인 경우의 개요도를 나타낸 도면이다.
전형적인 집적 알에프-트랜시버는 베이스 밴드 신호를 어퍼 라디오 트랜스미션을 위한 어퍼 채널로 변조하고, 라디오 신호를 베이스 밴드로 복조한다. 도 1의 블록 다이어그램은 참조 주파수 소스인 수정발진기(crystal oscillator)(400)와 주파수 생성기(410)을 보여준다.주파수 생성기는 페이즈 고정 루프 아키텍쳐인 전압 조절 오실레이터일 수 있으며, 믹서(500)를 위한 믹싱 주파수를 정의하거나, 전송 주파수를 합성하고 변조한다. (필터된) 알에프-출력 신호는 전력증폭기(PA)(100)에 의하여 증폭되어야 한다. 전력증폭기의 출력은 일반적으로 전송 안테나에 연결되어 있다. 매칭 요소는 최고의 전송을 위한 요구에 적용된다.
알엑스(RX)-경로에서 프론트엔드 증폭기는 수신 안테나의 알에프-신호를 믹싱 스테이지(600)으로 보내어 베이스 밴드로 알에프-변조된 데이터를 얻는 것이 요구된다. 디지털을 아날로그로 바꾸는 컨버터(D/A)(700)과 아날로그를 디지털로 바꾸는 컨버터(A/D)(800)이 디지털 베이스 밴드 영역으로부터 아날로그 신호 영역으로 바뀌는 데에 나타나 있다. 디지털 신호 프로세싱(DSP)(900)은 요구되는 디지털 포맷으로부터/포맷으로 데이터를 보내기 위해 수행된다. 직렬 인터페이스(SI)(910)은 마이크로콘트롤러와 같은 다른 집적회로와 통신하기 위해 사용된다.
응용 범위는 매우 넓다. 블루투스-트랜시버 또는 무선 근거리통신망 인터페이스(WLAN : Wireless Local Area Network-interfaces)와 같은 모든 종류의 티디엠에이(TDMA) 기반의 알에프-통신 프로토콜이 본 구조를 사용할 수 있다. 쿼드밴드 아이에스엠(ISM) 트랜시버가 본 발명의 가장 적합한 어플리케이션이다.
본 발명은 도 1의 321 파트에 초점을 맞춘다. 집적회로의 다른 부분들은 다양하게 변화 가능하다. 집적회로(2)의 블록 1은 트랜시버 프론트엔드이다. 이것이 안테나(300)을 향한 회로의 최외곽 파트이다. 본 실시예에서는 집적회로에 안테나를 위한 단 하나의(유리하게는 차동) 연결점(301)만이 존재한다. 이 점에서 알에프-전송 파워가 안테나 저항과 적응성 있게 결합한다. 이러한 회로에서 사용되는 전형적인 전원전압은 1.8볼트로 0.18㎛ 시모스(CMOS) 또는 바이시모스(BiCMOS) 기술 공정의 전형적인 값이다. 수신기의 입력스테이지와 전송기의 출력스테이지를 제공하기 위하여, 이 포인트는 전원 전위(VDD)(여기서는 1.8V) 에 연결되어 있다. 매칭 요소(302)는 안테나를 조정하고 요구되는 알에프-대역을 필터링한다. 입력스테이지는 저잡음증폭기(200)의 부분이며, 출력스테이지는 전력증폭기(100)의 부분이다.
도 2는 본 발명의 알에프-트랜시버 프론트엔드를 나타낸다. 전력증폭기의 출력과 저잡음증폭기의 입력이 내부적으로 결합될 필요는 없다. 어떤 경우에, 특히 테스트를 위해서, 두 커넥션을 분리된 포트에 하고 외부적으로 단락이 행해지는 것이 유리할 수도 있다. 도 1의 블록경계 1 및 도 2의 1'을 비교하라.
대부분의 선행기술에서 회로는 저소음과 저전압손실, 생산이 경제적이지 않은 특별한 알에프에 적합한 티엑스/알엑스(TX/RX) 스위치를 요구한다. 본 발명은 좋은 대안이 될 수 있다. 스위치가 없는 트랜시버-디자인은 필요한 구성요소를 줄일 수 있으므로 장점이 제공된다.
도 3은 시분할 듀플렉스 알에프-프론트엔드의 전형적인 선행기술 구성이다. 많은 경우 스위치가 집적 회로 바깥에 위치해 있다.
전력증폭기(100)의 메인 전력증폭기 출력스테이지는 오픈 드레인 구성의 캐스코드 회로회로를 이용하여 설계된다. 도 4에서 메인 트랜지스터(120)은 엔모스펫(증가형-일반적으로는 아니다.) 이고, 전형적인 전치증폭기(140)의 출력전압에 의해 게이트가 조절된다. 도 6은 바이시모스 프로세스 기술에 구현되는 대체적인 바이폴라 접합 트랜지스터(120')을 보여준다. 이러한 구성에서 캐스코드 트랜지스터(110)는 전력증폭기가 활성화된 경우에 공통 게이트 구성(common gate configuration)의 엔모스펫이다. 따라서 게이트는 브로드캐스팅이 활성화되는 중에 VDD로 스위치된다. 이러한 FET(110)의 게이트(112)는 조절되어 안테나(300) 및 매칭 요소로부터 높은 저항 단절을 얻는다. 도 4에 도시된 바와 같이, 이는 블록(130)에 의해 게이트를 VSS 또는 그라운드 전위로 강제함으로써 가능하다. 0.18㎛ 공정에서 전형적인 전압인 1.8V가 전송 모드에 인가될 수 있다. VDD를 초과하는 레벨로 스위칭하는 것은 캐스코드 트랜지스터의 역치 전압 강하를 최소화한다. 이러한 전압은 내부적으로 생성될 필요가 있는데, 예를 들어 전하 펌프의 도움에 의할 수 있다. 따라서 게이트에서의 바이어스는 메인 트랜지스터(120 또는 120')의 트랜스컨덕턴스(transconductance)에 영향을 미치지 않으며, 결과적인 이득은 오픈 드레인 안테나 포트에 연결된 저항 부하에 의존한다.
전력증폭기의 바람직한 실시예는 차동인 경우이다. 도 4 및 도 6의 신호 브랜치는 실제 설계의 절반만을 보여준다. 도 5 및 도 7은 전형적인 프론트엔드 구성의 보다 상세한 개요를 나타낸다. 그리하여 전치증폭기(140)는 차동이고, 심층 구조(HF-합성기, 변조기 또는 믹서)를 위해 차동 입력을 갖는다. 전치증폭기의 차동 출력의 각 접촉점은 하나의 게이트 또는 메인 트랜지스터의 하나의 베이스(NMOSFET(도 5) 또는 BJT(도 7))에 연결되어 있다. 이들은 캐스코드-엔모스펫과 함께 캐스코드 회로의 차동증폭기를 형성한다.
캐스코드 엔모스펫의 게이트 조절 신호는 동일할 수 있다. 소스는 브래드캐스팅의 허용/차단 신호를 나타내며, 트랜시버의 디지털 파트에 의해 조절된다. 차동증폭기의 게이트는 그라운드 VSS 레벨로 설정함으로써 스위치 오프 될 수 있다. 전송에서 게이트는 VDD 신호로 강제되거나, 내부적으로 생성된 더 높은 전압 VDD++로 강제된다. 차동등폭기의 오픈 드레인 출력은 매칭 요소 및 안테나와 연결되어 있다. 이러한 안테나는 도 5와 도 7에서 루프 안테나(300)이다. 도 7에서 코일은 각각의 단일단 출력을 위한 주요 매칭 요소를 나타낸다. 이들은 VDD와 연결된 특정한 인덕턴스를 나타낸다. 이러한 VDD는 출력스테이지의 공급 전압이다. 두 개의 코일 대신에 하나의 코일이 매칭 요소로 연결될 수 있으며, 이는 도 5에 도시되어 있다.
도 2의 저잡음증폭기(200)의 확대 구성으로서, 저잡음증폭기의 단일단 구현이 도 4(및 도 6)에 도시되어 있다. 드레인(213) 저항 부하(220)를 포함하는 공통 게이트 구조가 저잡음증폭기의 주요 스테이지를 구성한다. 피모스펫(증가형-일반적으로는 아니다.)(210) 증폭기의 출력은 제2증폭스테이지(240)에 연결되어 있다. 피모스펫(10)의 동작은 트랜지스터의 벌크(214)와 게이트(212)의 바이어스 전압을 조절 블록 230 및 250으로 변경시킴으로써 활성화에서 차단 상태로 전환할 수 있다. 벌크 조절 블록(230)은 수신 모드에서 양의 전원 전위 VDD를 제공하며, 전송 모드에서 VDD보다 높은 구분된 참조 전압 VDD ++을 제공한다. 추가적인 전압은 내부적으로 생성될 수 있으며, 전송 중 캐스코드 트랜지스터(110)의 게이트(112)을 위한 상기 전위와 같을 수 있다. 강제된 고 벌크 전압은 피모스펫(210)의 소스에 의하여 전송이 침범되는 것을 방지한다.
게이트 조절 블록(250)는 수신 모드의 공통 게이트 구성의 작동점을 위한 바이어스 전압을 제공하며, 피모스펫의 소스-드레인 연결을 끊도록 그라운드로 강제된다.
LNA(200)는 도 5 및 도 7에 도시된 바와 같이 대칭 차동적으로 설계될 수 있다. 이 경우 제2스테이지증폭기 역시 차동이며, 피모스펫의 차동출력에 접촉한다. 벌크와 게이트의 바이어스(또는 입력스테이지의 차단)을 제공하는 저소음차동증폭기의 블록 230과 250은 두 벌크, 즉 트랜지스터 쌍의 게이트 각각에 모두 결합할 수 있다.
이러한 개념은 어떠한 아날로그 스위치 없이도 전력증폭기의 티엑스(TX)-출력 또는 차동 티엑스(TX) 출력 포트가 알엑스(RX)-입력 또는 저잡음증폭기의 차동 알엑스(RX) 입력 포트를 공유할 수 있도록 한다. 엔모스펫(110)의 드레인(111)은 매칭 구성(도 4, 도 6)에 낮은 영향만을 끼치는 피모스펫(210)의 소스(211)에 연결될 수 있다. 차동 구성에서 드레인(1110, 1111)은 소스(2110, 2111)에 직접 연결된다.
제시된 실시예들은 본 발명의 대표적인 예일 뿐이며, 다른 구성의 조합 또는 설계 역시 프론트엔드가 본 청구항을 만족하는 경우 본 발명의 일부이다.
1 : 프론트엔드 1' : 프론트엔드
2 : 집적회로 10 : 차동 포트 터미널
11 : 차동 포트 터미널 100 : 전력증폭기
110 : 캐스코드 트랜지스터 111 : 드레인
112 : 게이트 120 : 메인 트랜지스터
120' : 바이폴라 접합 트랜지스터 122 : 전치증폭기 출력
130 : 블록 140 : 전치증폭기
200 : 저잡음증폭기 210 : 피모스펫
211 : 소스 212 : 게이트
213 : 드레인 214 : 벌크
220 : 저항 부하 230 : 조절 블록
240 : 제2증폭스테이지 250 : 조절 블록
300 : 안테나 301 : 연결점
302 : 매칭 요소 310 : 외부 선회 코일
311 : 외부 선회 코일 400 : 수정발진기
410 : 주파수생성기 500 : 믹서
600 : 믹싱 스테이지 700 : D/A 컨버터
800 : A/D 컨버터 900 : 디지털 신호 프로세싱
910 : 직렬 인터페이스 1110 : 드레인
1111 : 드레인 2110 : 소스
2111 : 소스

Claims (10)

  1. 단일 집적 회로(2) 상에서, 서브미크론 기술, 특히 0.18㎛ 시모스(CMOS) 또는 바이시모스(BiCMOS) 기술을 사용하는 쿼드밴드 아이에스엠(ISM) 트랜시버를 위한 시분할 다중 접속 통신(TDMA)에 사용되는 암시적 방향 제어(implicit direction control)를 구비한 알에프-트랜시버 프론트엔드(1)에 있어서,
    a. 트랜지스터 캐스코드 회로(110, 120 또는 120')를 포함하는 전력증폭기(PA)(100) 출력스테이지. 상기 캐스코드 트랜지스터(110)가 오픈 드레인 구성에서 공통 게이트 트랜지스터의 역할을 하고, 상기 게이트(112)가 오픈 드레인 터미널(111; 1110, 1111)을 통한 전송을 차단하거나 허용할 수 있도록 상기 게이트의 전위를 변경하는 수단(130)에 의해 조절된다.
    b. p-형 금속 산화막 반도체 전계효과 트랜지스터(PMOSFET)(210), 특히 증가형인 것을 포함하는 저잡음증폭기(LNA)(200) 입력스테이지. 상기 트랜지스터(210)는 공통 게이트 구성되고, 벌크(214)가 오픈 소스 터미널(21; 2110, 2111)을 통한 수신이 불가능하도록 전원전위와 같은 레벨로부터 상기 피모스펫(210)의 전원전위를 초과하는 레벨로 상기 벌크의 전위를 변경하는 수단(230)에 의하여 조절된다;
    를 포함하는 것을 특징으로 하는 서브미크론 기술의 암시적 방향제어 및 시간 다중화 방법을 구비한 알에프 송수신 시스템의 프론트엔드.
  2. 제1항에 있어서,
    상기 저잡음증폭기(200) 입력스테이지의 상기 피모스펫(210)의 상기 드레인(213)이 저항 부하(220) 및 제2증폭스테이지(240)의 입력과 전기적으로 연결되고, 상기 피모스펫(210)의 상기 게이트(212)가 수신이 가능하도록 바이어스 전압 레벨로 세팅되거나, 상기 게이트(212)가 안테나 전압을 핀치 오프할 수 있도록 양의 공급 전원으로 강제되는 것을 특징으로 하는 서브미크론 기술의 암시적 방향제어 및 시간 다중화 방법을 구비한 알에프 송수신 시스템의 프론트엔드.
  3. 제1항 또는 제2항에 있어서,
    상기 전력증폭기(100) 출력스테이지의 상기 캐스코드 회로의 상기 메인 트랜지스터(120 또는 120')가 n-형 금속 산화막 반도체 전계효과 트랜지스터(NMOSFET), 특히 증가형 또는 바이폴라 접합 엔피엔(npn)-트랜지스터이고, 상기 트랜지스터(120 또는 120')의 게이트가 전치증폭기(140)의 출력(122)과 전기적으로 연결되는 것을 특징으로 하는 서브미크론 기술의 암시적 방향제어 및 시간 다중화 방법을 구비한 알에프 송수신 시스템의 프론트엔드.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 캐스코드 트랜지스터(110)의 상기 게이트 전위를 변경하는 수단(130)이 상기 트랜지스터(110)의 드레인 전위보다 높은 전위를 인가하는 것을 특징으로 하는 서브미크론 기술의 암시적 방향제어 및 시간 다중화 방법을 구비한 알에프 송수신 시스템의 프론트엔드.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    전하 펌프가 양의 공급 전원의 최대치를 초과하는 전압 레벨을 생성하는 것을 특징으로 하는 서브미크론 기술의 암시적 방향제어 및 시간 다중화 방법을 구비한 알에프 송수신 시스템의 프론트엔드.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 전력증폭기(100)의 출력스테이지의 오픈 드레인 터미널(111)과 상기 저잡음증폭기(200)의 입력 스테이지의 오픈 소스 터미널(211)이 상기 회로(2)의 동일한 포트(10)에 전기적으로 연결되고/되거나, 적어도 거의 근접한 동일점(301)에서 동일한 안테나(300)에 전기적으로 접촉되는 것을 특징으로 하는 서브미크론 기술의 암시적 방향제어 및 시간 다중화 방법을 구비한 알에프 송수신 시스템의 프론트엔드.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 전력증폭기(100)의 출력스테이지의 오픈 드레인 터미널(111)과 상기 저잡음증폭기(200)의 입력 스테이지의 오픈 소스 터미널(211)이 동일한 추가적 매칭 요소(302), 특히 동일한 외부 선회 코일(310)에 전기적으로 연결되는 것을 특징으로 하는 서브미크론 기술의 암시적 방향제어 및 시간 다중화 방법을 구비한 알에프 송수신 시스템의 프론트엔드.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 전력증폭기(100)와 상기 저잡음증폭기(200)의 모든 스테이지가 대칭 차동적인 것을 특징으로 하는 서브미크론 기술의 암시적 방향제어 및 시간 다중화 방법을 구비한 알에프 송수신 시스템의 프론트엔드.
  9. 제8항에 있어서,
    상기 전력증폭기(100)의 출력스테이지의 차동 출력(1110, 1111)과 상기 저잡음증폭기(200)의 차동 입력(2110, 2111)이 동일한 차동 포트 터미널(10, 11)을 사용하고/하거나, 차동 구동되는 동일한 안테나, 특히 루프 안테나의 적합한 연결점(301, 302)에서 전기적으로 접촉되어 상기 트랜시버-프론트엔드의 유일한 전송 및 수신 안테나가 되도록 하는 것을 특징으로 하는 서브미크론 기술의 암시적 방향제어 및 시간 다중화 방법을 구비한 알에프 송수신 시스템의 프론트엔드.
  10. 제9항에 있어서,
    상기 전력증폭기(100)의 출력스테이지의 상기 차동 출력(1110, 1111)과 상기 저잡음증폭기(200)의 상기 차동 입력(2110, 2111)이 동일한 추가적 매칭 요소(302), 특히 동일한 외부 선회 코일(310)에 전기적으로 연결되는 것을 특징으로 하는 서브미크론 기술의 암시적 방향제어 및 시간 다중화 방법을 구비한 알에프 송수신 시스템의 프론트엔드.
KR1020107021597A 2008-02-29 2009-01-30 서브미크론 기술의 암시적 방향제어 및 시간 다중화 방법을 구비한 알에프 송수신 시스템의 프론트엔드 KR101543818B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102008000473.1A DE102008000473B4 (de) 2008-02-29 2008-02-29 Front-End für RF-Sende-Empfangsanlagen mit implizierter Richtungs-Steuerung und Zeitmultiplex-Verfahren in Submikron-Technologie
DE102008000473.1 2008-02-29

Publications (2)

Publication Number Publication Date
KR20100116700A true KR20100116700A (ko) 2010-11-01
KR101543818B1 KR101543818B1 (ko) 2015-08-11

Family

ID=40566557

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107021597A KR101543818B1 (ko) 2008-02-29 2009-01-30 서브미크론 기술의 암시적 방향제어 및 시간 다중화 방법을 구비한 알에프 송수신 시스템의 프론트엔드

Country Status (8)

Country Link
US (1) US8711831B2 (ko)
EP (1) EP2248273B1 (ko)
JP (1) JP5209064B2 (ko)
KR (1) KR101543818B1 (ko)
CN (1) CN101971512B (ko)
CA (1) CA2713385C (ko)
DE (1) DE102008000473B4 (ko)
WO (1) WO2009106403A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2472272A (en) 2009-07-31 2011-02-02 Cambridge Silicon Radio Ltd An amplifier circuit for a transceiver includes a common amplifier which forms part of both a receive cascode and a transmit cascode
EP2429075A1 (en) * 2010-09-13 2012-03-14 Imec Amplifier circuit for a ranging transceiver
US9020449B2 (en) 2012-03-15 2015-04-28 Newlans, Inc. Software-defined radio with broadband amplifiers and antenna matching
KR20130126389A (ko) * 2012-05-11 2013-11-20 한국전자통신연구원 고주파 송수신 장치 및 방법
CN103236430B (zh) * 2013-03-29 2015-10-21 豪芯微电子科技（上海）有限公司 全集成cmos射频前端电路
US9838069B2 (en) 2013-10-30 2017-12-05 Netgear, Inc. Radio frequency front end module with high band selectivity
TWI619354B (zh) * 2017-01-26 2018-03-21 瑞昱半導體股份有限公司 射頻收發裝置及其射頻發射機
WO2021081431A1 (en) * 2019-10-26 2021-04-29 Metawave Corporation High gain active relay antenna system

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04274621A (ja) * 1991-03-01 1992-09-30 Toshiba Corp マイクロ波送受信装置
JPH11163647A (ja) * 1997-11-25 1999-06-18 Denso Corp スイッチトキャパシタ回路
JP3711193B2 (ja) * 1998-01-16 2005-10-26 三菱電機株式会社 送受信切り換え回路
US6211659B1 (en) * 2000-03-14 2001-04-03 Intel Corporation Cascode circuits in dual-Vt, BICMOS and DTMOS technologies
US6992990B2 (en) * 2000-07-17 2006-01-31 Sony Corporation Radio communication apparatus
US6725030B2 (en) * 2000-12-28 2004-04-20 Koninklijke Philips Electronics N.V. CMOS radio frequency amplifier with inverter driver
CN1211938C (zh) 2001-01-24 2005-07-20 皇家菲利浦电子有限公司 具有正交低噪声放大器的前端和高频接收机
US20020177417A1 (en) 2001-05-25 2002-11-28 Koninklijke Philips Electronics N.V. Transmit/receive switch for an RF transceiver
US6744322B1 (en) * 2002-01-23 2004-06-01 Skyworks Solutions, Inc. High performance BiFET low noise amplifier
US7010279B2 (en) * 2002-11-27 2006-03-07 Broadcom Corporation Radio frequency integrated circuit electro-static discharge circuit
US6930546B2 (en) * 2003-09-26 2005-08-16 International Business Machines Corporation Bypass switch topology for low-noise amplifiers
US20050107043A1 (en) * 2003-11-13 2005-05-19 Maxim Integrated Products, Inc. Integration of diversity switch in combination with a T/R switch for a radio transceiver on a single chip
US7266360B2 (en) * 2004-04-07 2007-09-04 Neoreach, Inc. Low noise amplifier for wireless communications
JP4832965B2 (ja) * 2006-06-07 2011-12-07 パナソニック株式会社 スイッチ回路装置、スイッチ回路装置を用いた無線回路装置及びサンプリング回路装置
DE102006028093B4 (de) * 2006-06-19 2014-07-03 Austriamicrosystems Ag Verstärkeranordnung und Verfahren zum Verstärken eines Signals

Also Published As

Publication number Publication date
CA2713385C (en) 2017-01-03
EP2248273A1 (de) 2010-11-10
JP5209064B2 (ja) 2013-06-12
WO2009106403A1 (de) 2009-09-03
US8711831B2 (en) 2014-04-29
DE102008000473A1 (de) 2009-09-03
DE102008000473B4 (de) 2016-04-28
JP2011514764A (ja) 2011-05-06
KR101543818B1 (ko) 2015-08-11
CN101971512A (zh) 2011-02-09
CA2713385A1 (en) 2009-09-03
CN101971512B (zh) 2013-06-26
US20100329234A1 (en) 2010-12-30
EP2248273B1 (de) 2018-05-16

Similar Documents

Publication Publication Date Title
US10396467B2 (en) Method to build asymmetrical transmit/receive switch with 90 degrees impedance transformation section
KR101543818B1 (ko) 서브미크론 기술의 암시적 방향제어 및 시간 다중화 방법을 구비한 알에프 송수신 시스템의 프론트엔드
US10153803B2 (en) Receiving circuit, wireless communication module, and wireless communication device
US7110742B2 (en) Low noise amplifier with constant input impedance
US9154170B2 (en) TIA-to-ADC interface with low-noise and a wide-range of passive gain control
US20080278220A1 (en) High-linearity low noise amplifier and method
US8432217B2 (en) Amplifier
WO2001028087A1 (en) Constant impedance for switchable amplifier with power control
US8294515B1 (en) Amplifier
EP2062350B1 (en) Switch-less bidirectional amplifier
US11025208B2 (en) Switchless multi input stacked transistor amplifier tree structure
US20200266778A1 (en) Rffe lna topology supporting both noncontiguous intraband carrier aggregation and interband carrier aggregation
CN110113038B (zh) Rf开关
US20070279099A1 (en) Transceiver and method of operating an electrical circuit
US6995616B2 (en) Power amplifier having cascode architecture with separately controlled MOS transistor and parasitic bipolar transistor
US11264962B2 (en) Fully differential amplifier including feedforward path
CN107302377B (zh) 具有可调匹配网络的超低功耗rf接收器前端
WO2023106183A1 (ja) 電力増幅回路および通信装置
US20230030709A1 (en) Broadband low noise amplifier using multiple cascode stages
CN111541428A (zh) 高频放大电路及半导体装置
WO2019125761A1 (en) Base station antennas having transmitters and receivers therein that support time division duplexing (tdd) with enhanced bias control for high speed switching
EP1109311B1 (en) Gain control for an amplifier
US20110177789A1 (en) Low noise amplifier and the uses thereof
US20200220503A1 (en) Low noise amplifier and semiconductor device
GB2490977A (en) A configurable LNA with inductive degeneration or with an impedance-matching stage in parallel with the principal gain stage

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180727

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190725

Year of fee payment: 5