JP2011514090A - Ｌｄｐｃ符号変調およびｑａｍコンスタレーションのためのビット置換パターン - Google Patents

Ｌｄｐｃ符号変調およびｑａｍコンスタレーションのためのビット置換パターン Download PDF

Info

Publication number
JP2011514090A
JP2011514090A JP2010549207A JP2010549207A JP2011514090A JP 2011514090 A JP2011514090 A JP 2011514090A JP 2010549207 A JP2010549207 A JP 2010549207A JP 2010549207 A JP2010549207 A JP 2010549207A JP 2011514090 A JP2011514090 A JP 2011514090A
Authority
JP
Japan
Prior art keywords
bit
word
corresponds
bits
significant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010549207A
Other languages
English (en)
Other versions
JP5325237B2 (ja
Inventor
ヴィターレ、ジョヴァンニ
ミグノーネ、ヴィットリア
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rai Radiotelevisione Italiana SpA
Original Assignee
Rai Radiotelevisione Italiana SpA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=40601459&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP2011514090(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Priority claimed from ITTO20080154 external-priority patent/ITTO20080154A1/it
Priority claimed from ITTO20080173 external-priority patent/ITTO20080173A1/it
Application filed by Rai Radiotelevisione Italiana SpA filed Critical Rai Radiotelevisione Italiana SpA
Publication of JP2011514090A publication Critical patent/JP2011514090A/ja
Application granted granted Critical
Publication of JP5325237B2 publication Critical patent/JP5325237B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2778—Interleaver using block-wise interleaving, e.g. the interleaving matrix is sub-divided into sub-matrices and the permutation is performed in blocks of sub-matrices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H03M13/1165—QC-LDPC codes as defined for the digital video broadcasting [DVB] specifications, e.g. DVB-Satellite [DVB-S2]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H03M13/255—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with Low Density Parity Check [LDPC] codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/02—Amplitude-modulated carrier systems, e.g. using on-off keying; Single sideband or vestigial sideband modulation
    • H04L27/04—Modulator circuits; Transmitter circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes

Abstract

本発明は、デジタル信号処理方法に関し、前記方法を用いる送信・受信システムに関する。本発明は、ＬＤＰＣ符号に使用に基づくものであり、特に、符号化率３／５のＬＤＰＣ符号の使用と、ＱＡＭ変調、特に１６ＱＡＭま、６４ＱＡＭまたは２５６ＱＡＭ変調の使用と、の組み合せに基づくものである。送信では、ビット置換（デマルチプレクサ）がＱＡＭコンスタレーションマッピング機能に先立って実行される。受信においては、ビット置換は、ＱＡＭコンスタレーションデマッピング機能の後で実行される。

Description

本発明は、デジタル信号処理のための方法に関し、また、この方法を用いた送信／受信システムに関する。
本発明は、主としてデジタル音声信号・映像信号を受信および送信すること、特に、第二世代地上波デジタル・テレビジョン信号の放送に係るものを意図したものであるが、これに局限されるものではない。
信号をその通信路における歪みから保護するために、第二世代広帯域衛星放送システム（ＤＶＢ−Ｓ２； Ｄｉｇｉｔａｌ Ｖｉｄｅｏ Ｂｒｏａｄｃａｓｔｉｎｇ − Ｓａｔｅｌｌｉｔｅ − Ｓｅｃｏｎｄ Ｇｅｎｅｒａｔｉｏｎ）では、ＱＰＳＫ（ｑｕａｄｒａｔｕｒｅ ｐｈａｓｅ ｓｈｉｆｔ ｋｅｙｉｎｇ）変調、８ＰＳＫ（ｐｈａｓｅ ｓｈｉｆｔ ｋｅｙｉｎｇ）変調、１６ＡＰＳＫ（ａｍｐｌｉｔｕｄｅ ａｎｄ ｐｈａｓｅ ｓｈｉｆｔ ｋｅｙｉｎｇ）変調および３２ＡＰＳＫ変調（図１）とＬＤＰＣ（低密度パリティ検査符号；ｌｏｗ ｄｅｎｓｉｔｙ ｐａｒｉｔｙ ｃｈｅｃｋ）符号化とを結び付けて利用しているが、これは衛星通信路といった非線形の通信路を介してする送信に適したものである。ＤＶＢ−Ｓ２規格およびＬＤＰＣ符号の説明としては、例えば、『Ａ． Ｍｏｒｅｌｌｏ， Ｖ． Ｍｉｇｎｏｎｅ， ”ＤＶＢ−Ｓ２： Ｔｈｅ Ｓｅｃｏｎｄ Ｇｅｎｅｒａｔｉｏｎ Ｓｔａｎｄａｒｄ ｆｏｒ Ｓａｔｅｌｌｉｔｅ Ｂｒｏａｄ−ｂａｎｄ Ｓｅｒｖｉｃｅｓ”， Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ ｔｈｅ ＩＥＥＥ， Ｖｏｌｕｍｅ ９４， Ｉｓｓｕｅ １ ， Ｊａｎ． ２００６， Ｐａｇｅｓ ２１０−２２７』などがある。
符号のもつ可能性をより一層引き出すべく、ＤＶＢ−Ｓ２規格では、符号化されたワードを構成するビットと、コンスタレーション・ポイント（信号点）を構成するビットと、の間の関連付けを改善するため、ＬＤＰＣエンコーダと、８ＰＳＫ、１６ＡＰＳＫおよび３２ＡＰＳＫコンスタレーションマッパーと、の間にインターリーバが設けられている。
ＤＶＢ−Ｓ２規格に準拠したインターリーバにおいては、ＬＤＰＣエンコーダによって出力された符号化されたパケット（１６，２００ビットまたは６４，８００ビット長であってこのビット数は一般に記号ＮFRAMEと表記される）は、Ｎ列×ＮFRAME／Ｎ行（図２）からなる行列に列ごとに書き込まれ（ｗｒｉｔｔｅｎ ｃｏｌｕｍｎ−ｗｉｓｅ）、行ごとに読み出される（ｒｅａｄ ｏｕｔ ｒｏｗ‐ｗｉｓｅ）。ここで、Ｎはコンスタレーションがもつビット数であり、８ＰＳＫであればＮは３、１６ＡＰＳＫであれば４、３２ＡＰＳＫであれば５となる。読出しは、規格が定める符号化率すべてについて、左から右へと行われる。ただし、３／５符合化率だけは例外で、３／５符合化率の場合には、読出しは右から左へと進む。コンスタレーション・ポイントまたは座標との関連付けは、図１に示すとおりである。
Ａ． Ｍｏｒｅｌｌｏ， Ｖ． Ｍｉｇｎｏｎｅ， "ＤＶＢ−Ｓ２： Ｔｈｅ Ｓｅｃｏｎｄ Ｇｅｎｅｒａｔｉｏｎ Ｓｔａｎｄａｒｄ ｆｏｒ Ｓａｔｅｌｌｉｔｅ Ｂｒｏａｄ−ｂａｎｄ Ｓｅｒｖｉｃｅｓ"， Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ ｔｈｅ ＩＥＥＥ， Ｖｏｌｕｍｅ ９４， Ｉｓｓｕｅ １ ， Ｊａｎ． ２００６， Ｐａｇｅｓ ２１０−２２７
第二世代地上波デジタル・テレビジョン信号の放送に係る数値的音声信号および映像信号を受信および送信するために、ＤＶＢ−Ｓ２規格で用いられる符合化スキームと同じスキームつまり同じＬＤＰＣ符号を用いることが近時考えられている。しかしながら、これはＱＡＭ変調（直交振幅変調；ｑｕａｄｒａｔｕｒｅ ａｍｐｌｉｔｕｄｅ ｍｏｄｕｌａｔｉｏｎ）と結びついたものであり、特にＱＰＳＫ変調、１６ＱＡＭ変調、６４ＱＡＭ変調および２５６ＱＡＭ変調と結びついたものである（図３Ａ〜３Ｄ参照）。
出願人が認識したところによれば、ＱＡＭ変調については、ＬＤＰＣ符号が提供するパフォーマンスは良好ではあるけれどもＱＥＦ（ｑｕａｓｉ ｅｒｒｏｒ ｆｒｅｅ）条件（ほとんどエラーがない状態）に達するために必要な信号対雑音比（ＳＮＲ）の観点で完全に満足がいくというものではない。周知のごとく、かかるＱＥＦ状態は、受信されたプログラムのうち１時間あたり受信されたエラー数が１未満であるような場合に該当するものである。
本発明の一般的な目的は、前述の問題点を解決し、特に、ＬＤＰＣエンコーダによって出力されるビットとＱＡＭ変調のコンスタレーション座標との関連付けを改善することを目的とし、より具体的には、本発明は、符号化率３／５のＬＤＰＣ符号化と、１６ＱＡＭ変調、６４ＱＡＭ変調または２５６ＱＡＭ変調と、を扱うものである。
前記目的は、請求項に記載された特徴を有するデジタル信号を処理する方法および送信・受信システムによって達成されるが、これは本明細書の必須の構成部分をなすものとして意図されている。本発明はその実施形態において詳細に説明されるが、これらの実施形態はいずれも発明を限定する趣旨ではない例示として提供されるものであり、また添付の図面を参照して説明されるものである。
特にＤＶＢ−Ｓ２規格に含まれるＱＰＳＫ変調、８ＰＳＫ変調、１６ＡＰＳＫ変調および３２ＡＰＳＫ変調のコンスタレーションを示した概略図である。 ＤＶＢ−Ｓ２規格によって提供されるインターリーバ（ここでは８ＰＳＫ変調）の概要を示した説明図である。 第二世代地上波デジタル・テレビジョン信号の放送に係る音声信号および映像信号の受信および送信に適用しうるＱＰＳＫ変調におけるコンスタレーションの概略図である。 第二世代地上波デジタル・テレビジョン信号の放送に係る音声信号および映像信号の受信および送信に適用しうる１６ＱＡＭ変調におけるコンスタレーションの概略図である。 第二世代地上波デジタル・テレビジョン信号の放送に係る音声信号および映像信号の受信および送信に適用しうる６４ＱＡＭ変調におけるコンスタレーションの概略図である。 第二世代地上波デジタル・テレビジョン信号の放送に係る音声信号および映像信号の受信および送信に適用しうる２５６ＱＡＭ変調におけるコンスタレーションの概略図である。 本発明に係る変調デジタル信号処理システムをごく簡易に示した構成図である。 図４のインターリーバの概要を示した説明図である。 ２５６ＱＡＭ変調に係る本発明の第１実施形態における図５に示すデマルチプレクサ（Ｄｅｍｕｘ）ブロックによって実行される機能の概略図である。 ２５６ＱＡＭ変調に係る本発明の第２実施形態における図５に示すデマルチプレクサブロックによって実行される機能の概略図である。 ２５６ＱＡＭ変調に係る本発明の第３実施形態における図５に示すデマルチプレクサブロックによって実行される機能の概略図である。 ２５６ＱＡＭ変調に係る本発明の第４実施形態における図５に示すデマルチプレクサブロックによって実行される機能の概略図である。 ２５６ＱＡＭ変調に係る本発明の第５実施形態における図５に示すデマルチプレクサブロックによって実行される機能の概略図である。 ６４ＱＡＭ変調に係る本発明の第６実施形態における図５に示すデマルチプレクサブロックによって実行される機能の概略図である。 ６４ＱＡＭ変調に係る本発明の第７実施形態における図５に示すデマルチプレクサブロックによって実行される機能の概略図である。 １６ＱＡＭ変調に係る本発明の第８実施形態における図５に示すデマルチプレクサブロックによって実行される機能の概略図である。 １６ＱＡＭ変調に係る本発明の第９実施形態における図５に示すデマルチプレクサブロックによって実行される機能の概略図である。 １６ＱＡＭ変調に係る本発明の第１０実施形態における図５に示すデマルチプレクサブロックによって実行される機能の概略図である。 １６ＱＡＭ変調に係る本発明の第１１実施形態における図５に示すデマルチプレクサブロックによって実行される機能の概略図である。
より詳細な説明を行うと、図４は、変調情報ストリームのビットを、ＱＡＭ変調コンスタレーション（ｃｏｎｓｔｅｌｌａｔｉｏｎ）のポイントまたは座標と関連付けするためのプロセスを図式的に示したものである。
「エンコーダ（Ｅｎｃｏｄｅｒ）」ブロックは、変調情報ストリームを受信するとともに、ＮFRAMEビットからなるパケットの形で編成された符号化された情報ストリームを出力する。ここで、ＮFRAMEビットは６４，８００ビットおよび１６，２００ビットのいずれかである。符号としてはＬＤＰＣ符号（低密度パリティ検査符号）、より具体的には、ＤＶＢ−Ｓ２規格に規定されＬＤＰＣ符号を用い、符号化率は３／５とする。
「インターリーバ（Ｉｎｔｅｒｌｅａｖｅｒ）」ブロックにおいては、前記パケットは総サイズがＮFRAMEのインタリーブ行列に書き込まれる。このインタリーブ行列は、ｍ×Ｎ列とＮFRAME／ｍ×Ｎ行とで構成されている。
「デマルチプレクサ（Ｄｅｍｕｘ）」ブロックは、「インターリーバ」ブロックから受信したビットの置換（ｐｅｒｍｕｔａｔｉｏｎ）を行う。これらのビットは、インタリーブ行列を介してｍ×Ｎビットのグループ単位で受信される。ここで、「Ｎ」はコンスタレーションによって保持されるビット数（ＱＰＳＫであればＮ＝２、１６ＱＡＭではＮ＝４、６４ＱＡＭではＮ＝６、２５６ＱＡＭではＮ＝８）であり、「ｍ」は１以上の整数である。デマルチプレクサブロックは、受信したビットを、Ｎビット×ｍグループで関連付けして、予め定められたスキームにしたがって、変調種別（すなわちＱＡＭレベル）、符号および送信チャネルの種別を考慮してそれらのビットを置換して出力する。
「マッパー（Ｍａｐｐｅｒ）」ブロックは、デマルチプレクサブロックによって出力されたＮ個のビットをコンスタレーション・ポイントまたは座標と関連付けする。例えば、ＱＡＭ変調の場合には図３Ｂ〜３Ｄに示すごとくである。
なお、図４に示すブロックは本発明の理解に不可欠なもののみ図示されたものであり、他のブロックの介在、例えば、デマルチプレクサブロックとマッパーブロックとの間に設けられた、特定の信号処理機能を担うブロックの存在を排除するものではない。本発明は、異なる種類のインタリーブ処理に関連して例えばＤＶＢ−Ｓ２規格に規定されている異なる符号化率でのＬＤＰＣ符号およびＱＡＭ変調に採用されることができる特定の置換スキームを提案するものである。本発明の好ましい実施形態は、１６ＱＡＭ変調、６４ＱＡＭ変調および２５６ＱＡＭ変調と、３／５符号化率のＬＤＰＣ符号とによるものである。
本発明の好ましい実施形態は、ＤＶＢ−Ｓ２規格（図２）におけるのと同一または類似のインターリーバを用いており、ビット数／列数はＱＡＭ変調レベル種別に依存している。それゆえ、好ましくは、この好ましい実施形態は、「デマルチプレクサ」によって出力されたＮ個のビットが、ＤＶＢ−Ｔ規格（図３Ｂ〜３Ｄ）で用いられるラベリングに準拠するマッパーブロックによって、ＱＡＭコンスタレーション・ポイントと関連付けされる。
２５６ＱＡＭ変調に係る第１実施形態によれば、使用するデマルチプレクサブロックにおいて、「ｍ」は１となり（つまり、２５６ＱＡＭであれば８ビットとなる）、したがって、「インターリーバ」ブロックの行列の行は、一度に読み出される。
デマルチプレクサブロックに入力されたＮビットは、符号化率３／５で符号化される２５６ＱＡＭ変調の場合には図６（第１実施形態）に示すように置換される。
これが意味するところは次のごとくである、すなわち、Ｎビットをビットｂ０〜ビットｂ７（デマルチプレクサブロックに入力されるビット）とすると、２５６ＱＡＭコンスタレーションがもつＮビットｙ０〜ビットｙ７（デマルチプレクサブロックによって出力されるビット）は、以下のように決まる。すなわち、
ビットｙ０＝ビットｂ０，
ビットｙ１＝ビットｂ６，
ビットｙ２＝ビットｂ２，
ビットｙ３＝ビットｂ３，
ビットｙ４＝ビットｂ４，
ビットｙ５＝ビットｂ７，
ビットｙ６＝ビットｂ１，
ビットｙ７＝ビットｂ５
となる（ただし、ビットｂ０およびビットｙ０は最上位ビットＭＳＢ、ビットｂ７およびビットｙ７は最下位ビットＬＳＢ）。
代替案（第２実施形態）として、本発明は、２×Ｎ列とＮFRAME／（２×Ｎ）行とからなる行列の形の行列インターリーバを用いることもできる。この場合、上から下へ列ごとに書き込まれ、左から右へ行ごとに読み出される。
この場合には、デマルチプレクサブロックはｍ＝２として動作する。デマルチプレクサブロックに入力された２×Ｎビットは、符号化率３／５での符号化および２５６ＱＡＭ変調の場合であれば図７に示すごとく置換されて、２５６ＱＡＭ変調の２つの連続したシンボルと関連付けされる。
これが意味するところは次のごとくである、すなわち、２×Ｎビットをビットｂ０〜ビットｂ１５とすると、２５６ＱＡＭコンスタレーションがもつ２×Ｎビットｙ０〜ビットｙ１５は、次のように決まる。すなわち、
ビットｙ０＝ビットｂ０，
ビットｙ１＝ビットｂ１０，
ビットｙ２＝ビットｂ７，
ビットｙ３＝ビットｂ６，
ビットｙ４＝ビットｂ１３，
ビットｙ５＝ビットｂ１５，
ビットｙ６＝ビットｂ３，
ビットｙ７＝ビットｂ９，
ビットｙ８＝ビットｂ１１，
ビットｙ９＝ビットｂ１，
ビットｙ１０＝ビットｂ８，
ビットｙ１１＝ビットｂ５，
ビットｙ１２＝ビットｂ２，
ビットｙ１３＝ビットｂ１４，
ビットｙ１４＝ビットｂ４，
ビットｙ１５＝ビットｂ１２
となる（ただし、ビットｂ０およびビットｙ０は最上位ビットＭＳＢ、ビットｂ１５およびビットｙ１５は最下位ビットＬＳＢ）。
より厳密にいうと、マッパーブロックはビットｙ０ないしビットｙ７をまず受信し、ついでビットｙ８ないしビットｙ１５を受信する。
引き続きデマルチプレクサブロックがｍ＝２で動作するケースについて考えると、別の置換が有利であることが判明した（第３実施形態）。すなわち、デマルチプレクサブロックに入力された２×Ｎビットは、符号化率３／５で符号化および２５６ＱＡＭ変調の場合について図８に示すように置換され、２５６ＱＡＭ変調の２つの連続したシンボルと関連付けされる。
これが意味するところは次のごとくである、すなわち、２×Ｎビットをビットｂ０〜ビットｂ１５とすると、２５６ＱＡＭコンスタレーションビットｙ０〜ビットｙ１５がもつ２×Ｎビットは、以下のように決まる。すなわち、
ビットｙ０＝ビットｂ４，
ビットｙ１＝ビットｂ６，
ビットｙ２＝ビットｂ０，
ビットｙ３＝ビットｂ２，
ビットｙ４＝ビットｂ３，
ビットｙ５＝ビットｂ１０，
ビットｙ６＝ビットｂ１２，
ビットｙ７＝ビットｂ１４，
ビットｙ８＝ビットｂ７，
ビットｙ９＝ビットｂ５，
ビットｙ１０＝ビットｂ８，
ビットｙ１１＝ビットｂ１，
ビットｙ１２＝ビットｂ１１，
ビットｙ１３＝ビットｂ９，
ビットｙ１４＝ビットｂ１５，
ビットｙ１５＝ビットｂ１３
となる。
引き続きデマルチプレクサブロックがｍ＝２で動作するケースを考えると、さらなる置換が有利であることが判明している（第４実施形態）。すなわち、デマルチプレクサブロックに入力された２×Ｎビットは、符号化率３／５で符号化および２５６ＱＡＭ変調の場合について図９に示すように置換され、２５６ＱＡＭ変調の２つの連続したシンボルと関連付けされる。
これが意味するところは次のごとくである、すなわち、２×Ｎビットをビットｂ０〜ビットｂ１５とすると、２５６ＱＡＭコンスタレーションビットｙ０〜ビットｙ１５がもつ２×Ｎビットは次のように決まる。すなわち、
ビットｙ０＝ビットｂ０，
ビットｙ１＝ビットｂ１２，
ビットｙ２＝ビットｂ４，
ビットｙ３＝ビットｂ６，
ビットｙ４＝ビットｂ８，
ビットｙ５＝ビットｂ１４，
ビットｙ６＝ビットｂ２，
ビットｙ７＝ビットｂ１０，
ビットｙ８＝ビットｂ１，
ビットｙ９＝ビットｂ１３，
ビットｙ１０＝ビットｂ５，
ビットｙ１１＝ビットｂ７，
ビットｙ１２＝ビットｂ９，
ビットｙ１３＝ビットｂ１５，
ビットｙ１４＝ビットｂ３，
ビットｙ１５＝ビットｂ１１
となる。
最後に、引き続きデマルチプレクサブロックがｍ＝２で動作するケースを考えると、さらに他の置換が有利であることが判明している（第５実施形態）。すなわち、デマルチプレクサブロックに入力された２×Ｎビットは３／５符号化率で符号化および２５６ＱＡＭ変調の場合について図１０に示すように置換され、２５６ＱＡＭ変調の２つの連続したシンボルと関連付けされる。
これが意味するところは次のごとくである、すなわち、２×Ｎビットをビットｂ０〜ビットｂ１５とすると、２５６ＱＡＭコンスタレーションビットｙ０〜ビットｙ１５がもつ２×Ｎビットは次のように決まる。すなわち、
ビットｙ０＝ビットｂ４，
ビットｙ１＝ビットｂ６，
ビットｙ２＝ビットｂ０，
ビットｙ３＝ビットｂ２，
ビットｙ４＝ビットｂ３，
ビットｙ５＝ビットｂ１４，
ビットｙ６＝ビットｂ１２，
ビットｙ７＝ビットｂ１０，
ビットｙ８＝ビットｂ７，
ビットｙ９＝ビットｂ５，
ビットｙ１０＝ビットｂ８，
ビットｙ１１＝ビットｂ１，
ビットｙ１２＝ビットｂ１５，
ビットｙ１３＝ビットｂ９，
ビットｙ１４＝ビットｂ１１，
ビットｙ１５＝ビットｂ１３
となる。
１６ＱＡＭまたは６４ＱＡＭ変調について、本発明は、２×Ｎ列とＮFRAME／（２×Ｎ）行とからなる行列の形の行列インターリーバを用いることもできる。この場合には、上から下へ列ごとに書き込まれ、左から右へ行ごとに読み出される。
この場合には、図４のデマルチプレクサブロックは、例えば、ｍ＝２にて動作する。デマルチプレクサブロックに入力された２×Ｎビットは、６４ＱＡＭ変調に係る図１１（第６実施形態）に示すように置換され、６４ＱＡＭ変調の２つの連続したシンボルと関連付けされる。
これが意味するところは次のごとくである、すなわち、２×Ｎビットをビットｂ０〜ビットｂ１１とすると、６４ＱＡＭコンスタレーションビットｙ０〜ビットｙ１１がもつ２×Ｎビットは次のように決まる。すなわち、
ビットｙ０＝ビットｂ４，
ビットｙ１＝ビットｂ６，
ビットｙ２＝ビットｂ０，
ビットｙ３＝ビットｂ５，
ビットｙ４＝ビットｂ８，
ビットｙ５＝ビットｂ１０，
ビットｙ６＝ビットｂ３，
ビットｙ７＝ビットｂ１，
ビットｙ８＝ビットｂ７，
ビットｙ９＝ビットｂ２，
ビットｙ１０＝ビットｂ１１，
ビットｙ１１＝ビットｂ９
となる（ただし、ビットｂ０およびビットｙ０は最上位ビットＭＳＢ、ビットｂ１１およびビットｙ１１は最下位ビットＬＳＢ）。
より厳密にいうと、マッパーブロックは、ビットｙ０〜ビットｙ５をまず受信し、ついでビットｙ６〜ビットｙ１１を受信する。
引き続きデマルチプレクサブロックがｍ＝２で動作する６４ＱＡＭ変調のケースを考えると、別の置換が有利であることが判明している（第７実施形態）。すなわち、デマルチプレクサブロックに入力された２×Ｎビットは、図１２に示すごとく置換され、６４ＱＡＭ変調の２つの連続したシンボルと関連付けされる。
これが意味するところは次のごとくである、すなわち、２×Ｎビットをビットｂ０〜ビットｂ１１とすると、６４ＱＡＭコンスタレーションビットｙ０〜ビットｙ１１がもつ２×Ｎビットは次のように決まる。すなわち、
ビットｙ０＝ビットｂ４，
ビットｙ１＝ビットｂ６，
ビットｙ２＝ビットｂ０，
ビットｙ３＝ビットｂ５，
ビットｙ４＝ビットｂ８，
ビットｙ５＝ビットｂ１０，
ビットｙ６＝ビットｂ２，
ビットｙ７＝ビットｂ１，
ビットｙ８＝ビットｂ７，
ビットｙ９＝ビットｂ３，
ビットｙ１０＝ビットｂ１１，
ビットｙ１１＝ビットｂ９
となる。
１６ＱＡＭ変調のケースについては、デマルチプレクサブロックに入力された２×Ｎビットは、例えば、図１３（第８実施形態）に示すごとく置換され、１６ＱＡＭ変調の２つの連続したシンボルと関連付けされる。
これが意味するところは次のごとくである、すなわち、２×Ｎビットｂ０〜ビットｂ７とすると、１６ＱＡＭコンスタレーションビットｙ０〜ビットｙ７がもつ２×Ｎビットは次のように決まる。すなわち、
ビットｙ０＝ビットｂ０，
ビットｙ１＝ビットｂ２，
ビットｙ２＝ビットｂ３，
ビットｙ３＝ビットｂ６，
ビットｙ４＝ビットｂ４，
ビットｙ５＝ビットｂ１，
ビットｙ６＝ビットｂ７，
ビットｙ７＝ビットｂ５
となる。
引き続きデマルチプレクサブロックがｍ＝２として動作する１６ＱＡＭ変調のケースを考えると、第２の置換が有利であることが判明している（第９実施形態）。すなわち、デマルチプレクサブロックに入力された２×Ｎビットは、図１４に示すごとく置換され、１６ＱＡＭ変調の２つの連続したシンボルと関連付けされる。
これが意味するところは次のごとくである、すなわち、２×Ｎビットをビットｂ０〜ビットｂ７とすると、１６ＱＡＭコンスタレーションがもつ２×Ｎビットｙ０〜ビットｙ７は、以下のように決まる。すなわち、
ビットｙ０＝ビットｂ０，
ビットｙ１＝ビットｂ３，
ビットｙ２＝ビットｂ２，
ビットｙ３＝ビットｂ６，
ビットｙ４＝ビットｂ４，
ビットｙ５＝ビットｂ１，
ビットｙ６＝ビットｂ７，
ビットｙ７＝ビットｂ５
となる。
引き続きデマルチプレクサブロックがｍ＝２として動作する１６ＱＡＭ変調のケースを考えると、第３の置換が有利であることが判明している（第１０実施形態）。すなわち、デマルチプレクサブロックに入力された２×Ｎビットは図１５に示すごとく置換され、１６ＱＡＭ変調の２つの連続したシンボルと関連付けされる。
これが意味するところは次のごとくである、すなわち、２×Ｎビットをビットｂ０〜ビットｂ７とすると、１６ＱＡＭコンスタレーションがもつ２×Ｎビットｙ０〜ビットｙ７は、以下のように決まる。すなわち、
ビットｙ０＝ビットｂ０，
ビットｙ１＝ビットｂ２，
ビットｙ２＝ビットｂ３，
ビットｙ３＝ビットｂ５，
ビットｙ４＝ビットｂ４，
ビットｙ５＝ビットｂ１，
ビットｙ６＝ビットｂ７，
ビットｙ７＝ビットｂ６
となる。
引き続きデマルチプレクサブロックがｍ＝２として動作する１６ＱＡＭ変調のケースを考えると、第４の置換が有利であることが判明している（第１１実施形態）。すなわち、デマルチプレクサブロックに入力された２×Ｎビットは、図１６に示すように置換され、１６ＱＡＭ変調の２つの連続したシンボルと関連付けされる。
これが意味するところは次のごとくである、すなわち、２×Ｎビットをビットｂ０〜ビットｂ７とすると、１６ＱＡＭコンスタレーションビットｙ０〜ビットｙ７がもつ２×Ｎビットは以下のように決まる。すなわち、
ビットｙ０＝ビットｂ０，
ビットｙ１＝ビットｂ３，
ビットｙ２＝ビットｂ２，
ビットｙ３＝ビットｂ５，
ビットｙ４＝ビットｂ４，
ビットｙ５＝ビットｂ１，
ビットｙ６＝ビットｂ７，
ビットｙ７＝ビットｂ６
となる。
前述した方法は、１６ＱＡＭ変調器、６４ＱＡＭ変調器またはＱＡＭ２５６変調器に基づくデジタル信号送信システムにおいて有利に用いることができ、特に、地上波デジタル・テレビジョン信号を放送するための音声／映像デジタル信号送信機において有利に用いることができる。前述した方法が送信側に適用される場合には、受信側には逆の方法が適用されることは当業者に明らかであろう。
周知のごとく、テレビジョン信号の送信は無線送信機によって行われるが、テレビジョン信号の受信は、典型的にはテレビジョンサービス利用者の家庭に設置されたテレビジョン受信機によって行われる。

Claims (32)

  1. ＱＡＭ（直交振幅変調）変調器へ送信されるデジタル信号を処理する方法において、前記デジタル信号をLDPC（低密度パリティ検査）符号にしたがって符号化し、そして、コンスタレーションマッピングに先立ってビット置換を実行することを特徴とする方法。
  2. 前記デジタル信号として音声信号および映像信号を用い、前記ＱＡＭ変調器を２５６ＱＡＭタイプの変調器とし、前記デジタル信号を、符号化率３／５のＬＤＰＣ符号にしたがって符号化し、そして、前記ビット置換を、８ビット長または１６ビット長または８の倍数ビット長のワードに対して実行する
    ことを特徴とする請求項１に記載の方法。
  3. 順にビットｂ０、ビットｂ１、ビットｂ２、ビットｂ３、ビットｂ４、ビットｂ５、ビットｂ６、ビットｂ７からなるワードＢから出発して、順にビットｙ０、ビットｙ１、ビットｙ２、ビットｙ３、ビットｙ４、ビットｙ５、ビットｙ６、ビットｙ７からなるワードＹを生成することにより、前記ビット置換を８ビット構成のワードに対して実行し、ここで、ビットｙ０およびビットｂ０はそれぞれワードＹおよびワードＢの最上位ビットであり、ビットｙ７およびビットｂ７はそれぞれワードＹおよびワードＢの最下位ビットであり、そして、
    ビットｙ０をビットｂ０に対応させ；
    ビットｙ１をビットｂ６に対応させ；
    ビットｙ２をビットｂ２に対応させ；
    ビットｙ３をビットｂ３に対応させ；
    ビットｙ４をビットｂ４に対応させ；
    ビットｙ５をビットｂ７に対応させ；
    ビットｙ６をビットｂ１に対応させ；
    ビットｙ７をビットｂ５に対応させる
    ことを特徴とする請求項１または２に記載の方法。
  4. 順にビットｂ０、ビットｂ１、ビットｂ２、ビットｂ３、ビットｂ４、ビットｂ５、ビットｂ６、ビットｂ７、ビットｂ８、ビットｂ９、ビットｂ１０、ビットｂ１１、ビットｂ１２、ビットｂ１３、ビットｂ１４、ビットｂ１５からなるワードＢから出発して、順にビットｙ０、ビットｙ１、ビットｙ２、ビットｙ３、ビットｙ４、ビットｙ５、ビットｙ６、ビットｙ７、ビットｙ８、ビットｙ９、ビットｙ１０、ビットｙ１１、ビットｙ１２、ビットｙ１３、ビットｙ１４、ビットｙ１５からなるワードＹを生成することにより、前記ビット置換を１６ビット構成のワードに対して実行し、ここで、ビットｙ０およびビットｂ０はそれぞれワードＹおよびワードＢの最上位ビットであり、ビットｙ１５およびビットｂ１５はそれぞれワードＹおよびワードＢの最下位ビットであり、そして、
    ビットｙ０をビットｂ０に対応させ；
    ビットｙ１をビットｂ１０に対応させ；
    ビットｙ２をビットｂ７に対応させ；
    ビットｙ３をビットｂ６に対応させ；
    ビットｙ４をビットｂ１３に対応させ；
    ビットｙ５をビットｂ１５に対応させ；
    ビットｙ６をビットｂ３に対応させ；
    ビットｙ７をビットｂ９に対応させ；
    ビットｙ８をビットｂ１１に対応させ；
    ビットｙ９をビットｂ１に対応させ；
    ビットｙ１０をビットｂ８に対応させ；
    ビットｙ１１をビットｂ５に対応させ；
    ビットｙ１２をビットｂ２に対応させ；
    ビットｙ１３をビットｂ１４に対応させ；
    ビットｙ１４をビットｂ４に対応させ；
    ビットｙ１５をビットｂ１２に対応させる
    ことを特徴とする請求項１または２に記載の方法。
  5. 順にビットｂ０、ビットｂ１、ビットｂ２、ビットｂ３、ビットｂ４、ビットｂ５、ビットｂ６、ビットｂ７、ビットｂ８、ビットｂ９、ビットｂ１０、ビットｂ１１、ビットｂ１２、ビットｂ１３、ビットｂ１４、ビットｂ１５からなるワードＢから出発して、順にビットｙ０、ビットｙ１、ビットｙ２、ビットｙ３、ビットｙ４、ビットｙ５、ビットｙ６、ビットｙ７、ビットｙ８、ビットｙ９、ビットｙ１０、ビットｙ１１、ビットｙ１２、ビットｙ１３、ビットｙ１４、ビットｙ１５からなるワードＹを生成することにより、前記ビット置換を１６ビット構成のワードに対して実行し、ここで、ビットｙ０およびビットｂ０はそれぞれワードＹおよびワードＢの最上位ビットであり、ビットｙ１５およびビットｂ１５はそれぞれワードＹおよびワードＢの最下位ビットであり、そして、
    ビットｙ０をビットｂ４に対応させ；
    ビットｙ１をビットｂ６に対応させ；
    ビットｙ２をビットｂ０に対応させ；
    ビットｙ３をビットｂ２に対応させ；
    ビットｙ４をビットｂ３に対応させ；
    ビットｙ５をビットｂ１０に対応させ；
    ビットｙ６をビットｂ１２に対応させ；
    ビットｙ７をビットｂ１４に対応させ；
    ビットｙ８をビットｂ７に対応させ；
    ビットｙ９をビットｂ５に対応させ；
    ビットｙ１０をビットｂ８に対応させ；
    ビットｙ１１をビットｂ１に対応させ；
    ビットｙ１２をビットｂ１１に対応させ；
    ビットｙ１３をビットｂ９に対応させ；
    ビットｙ１４をビットｂ１５に対応させ；
    ビットｙ１５をビットｂ１３に対応させる
    ことを特徴とする請求項１または２に記載の方法。
  6. 順にビットｂ０、ビットｂ１、ビットｂ２、ビットｂ３、ビットｂ４、ビットｂ５、ビットｂ６、ビットｂ７、ビットｂ８、ビットｂ９、ビットｂ１０、ビットｂ１１、ビットｂ１２、ビットｂ１３、ビットｂ１４、ビットｂ１５からなるワードＢから出発して、順にビットｙ０、ビットｙ１、ビットｙ２、ビットｙ３、ビットｙ４、ビットｙ５、ビットｙ６、ビットｙ７、ビットｙ８、ビットｙ９、ビットｙ１０、ビットｙ１１、ビットｙ１２、ビットｙ１３、ビットｙ１４、ビットｙ１５からなるワードＹを生成することにより、前記ビット置換を１６ビット構成のワードに対して実行し、ここで、ビットｙ０およびビットｂ０はそれぞれワードＹおよびワードＢの最上位ビットであり、ビットｙ１５およびビットｂ１５はそれぞれワードＹおよびワードＢの最下位ビットであり、そして、
    ビットｙ０をビットｂ０に対応させ；
    ビットｙ１をビットｂ１２に対応させ；
    ビットｙ２をビットｂ４に対応させ；
    ビットｙ３をビットｂ６に対応させ；
    ビットｙ４をビットｂ８に対応させ；
    ビットｙ５をビットｂ１４に対応させ；
    ビットｙ６をビットｂ２に対応させ；
    ビットｙ７をビットｂ１０に対応させ；
    ビットｙ８をビットｂ１に対応させ；
    ビットｙ９をビットｂ１３に対応させ；
    ビットｙ１０をビットｂ５に対応させ；
    ビットｙ１１をビットｂ７に対応させ；
    ビットｙ１２をビットｂ９に対応させ；
    ビットｙ１３をビットｂ１５に対応させ；
    ビットｙ１４をビットｂ３に対応させ；
    ビットｙ１５をビットｂ１１に対応させる
    ことを特徴とする請求項１または２に記載の方法。
  7. 順にビットｂ０、ビットｂ１、ビットｂ２、ビットｂ３、ビットｂ４、ビットｂ５、ビットｂ６、ビットｂ７、ビットｂ８、ビットｂ９、ビットｂ１０、ビットｂ１１、ビットｂ１２、ビットｂ１３、ビットｂ１４、ビットｂ１５からなるワードＢから出発して、順にビットｙ０、ビットｙ１、ビットｙ２、ビットｙ３、ビットｙ４、ビットｙ５、ビットｙ６、ビットｙ７、ビットｙ８、ビットｙ９、ビットｙ１０、ビットｙ１１、ビットｙ１２、ビットｙ１３、ビットｙ１４、ビットｙ１５からなるワードＹを生成することにより、前記ビット置換を１６ビット構成のワードに対して実行し、ここで、ビットｙ０およびビットｂ０はそれぞれワードＹおよびワードＢの最上位ビットであり、ビットｙ１５およびビットｂ１５はそれぞれワードＹおよびワードＢの最下位ビットであり、そして、
    ビットｙ０をビットｂ４に対応させ；
    ビットｙ１をビットｂ６に対応させ；
    ビットｙ２をビットｂ０に対応させ；
    ビットｙ３をビットｂ２に対応させ；
    ビットｙ４をビットｂ３に対応させ；
    ビットｙ５をビットｂ１４に対応させ；
    ビットｙ６をビットｂ１２に対応させ；
    ビットｙ７をビットｂ１０に対応させ；
    ビットｙ８をビットｂ７に対応させ；
    ビットｙ９をビットｂ５に対応させ；
    ビットｙ１０をビットｂ８に対応させ；
    ビットｙ１１をビットｂ１に対応させ；
    ビットｙ１２をビットｂ１５に対応させ；
    ビットｙ１３をビットｂ９に対応させ；
    ビットｙ１４をビットｂ１１に対応させ；
    ビットｙ１５をビットｂ１３に対応させる
    ことを特徴とする請求項１または２に記載の方法。
  8. 前記デジタル信号を音声信号および映像信号とし、前記ＱＡＭ変調器を６４ＱＡＭタイプの変調器とし、前記デジタル信号を、ＬＤＰＣ符号、特に、ＤＶＢ−Ｓ２規格に規定された３／５符号化率のＬＤＰＣ符号にしたがって符号化し、そして、前記ビット置換を、１２ビット長またはこれを超える６ビットの倍数ビット長のワードに対して実行する
    ことを特徴とする請求項１に記載の方法。
  9. 順にビットｂ０、ビットｂ１、ビットｂ２、ビットｂ３、ビットｂ４、ビットｂ５、ビットｂ６、ビットｂ７、ビットｂ８、ビットｂ９、ビットｂ１０、ビットｂ１１からなるワードＢから出発して、順にビットｙ０、ビットｙ１、ビットｙ２、ビットｙ３、ビットｙ４、ビットｙ５、ビットｙ６、ビットｙ７、ビットｙ８、ビットｙ９、ビットｙ１０、ビットｙ１１からなるワードＹを生成することにより、前記ビット置換を１２ビット長のワードに対して実行し、ここで、ビットｙ０およびビットｂ０はそれぞれワードＹおよびワードＢの最上位ビットであり、ビットｙ１１およびビットｂ１１はそれぞれワードＹおよびワードＢの最下位ビットであり、そして、
    ビットｙ０＝ビットｂ４、ビットｙ１＝ビットｂ６、ビットｙ２＝ビットｂ０、ビットｙ３＝ビットｂ５、ビットｙ４＝ビットｂ８、ビットｙ５＝ビットｂ１０、ビットｙ６＝ビットｂ３、ビットｙ７＝ビットｂ１、ビットｙ８＝ビットｂ７、ビットｙ９＝ビットｂ２、ビットｙ１０＝ビットｂ１１、ビットｙ１１＝ビットｂ９とする
    ことを特徴とする請求項１または８に記載の方法。
  10. 順にビットｂ０、ビットｂ１、ビットｂ２、ビットｂ３、ビットｂ４、ビットｂ５、ビットｂ６、ビットｂ７、ビットｂ８、ビットｂ９、ビットｂ１０、ビットｂ１１からなるワードＢから出発して、順にビットｙ０、ビットｙ１、ビットｙ２、ビットｙ３、ビットｙ４、ビットｙ５、ビットｙ６、ビットｙ７、ビットｙ８、ビットｙ９、ビットｙ１０、ビットｙ１１からなるワードＹを生成することにより、前記ビット置換を、１２ビット長のワードに対して実行し、ここで、ビットｙ０およびビットｂ０はそれぞれワードＹおよびワードＢの最上位ビットであり、ビットｙ１１およびビットｂ１１はそれぞれワードＹおよびワードＢの最下位ビットであり、そして、
    ビットｙ０＝ビットｂ４、ビットｙ１＝ビットｂ６、ビットｙ２＝ビットｂ０、ビットｙ３＝ビットｂ５、ビットｙ４＝ビットｂ８、ビットｙ５＝ビットｂ１０、ビットｙ６＝ビットｂ２、ビットｙ７＝ビットｂ１、ビットｙ８＝ビットｂ７、ビットｙ９＝ビットｂ３、ビットｙ１０＝ビットｂ１１、ビットｙ１１＝ビットｂ９とする
    ことを特徴とする請求項１または８に記載の方法。
  11. 前記デジタル信号を、音声信号および映像信号とし、前記ＱＡＭ変調器を、１６ＱＡＭタイプの変調器とし、前記信号を、ＬＤＰＣ符号、特に、ＤＶＢ−Ｓ２規格に規定された３／５符号化率のＬＤＰＣ符号にしたがって符号化し、そして、前記ビット置換を、８ビット長またはこれを超える４ビットの倍数ビット長のワードに対して実行される
    ことを特徴とする請求項１に記載の方法。
  12. 順にビットｂ０、ビットｂ１、ビットｂ２、ビットｂ３、ビットｂ４、ビットｂ５、ビットｂ６、ビットｂ７からなるワードＢから出発して、順にビットｙ０、ビットｙ１、ビットｙ２、ビットｙ３、ビットｙ４、ビットｙ５、ビットｙ６、ビットｙ７からなるワードＹを生成することにより、前記ビット置換を８ビット構成のワードに対して実行し、ここで、ビットｙ０およびビットｂ０はそれぞれワードＹおよびワードＢの最上位ビットであり、ビットｙ７およびビットｂ７はそれぞれワードＹおよびワードＢの最下位ビットである、そして、ビットｙ０＝ビットｂ０、ビットｙ１＝ビットｂ２、ビットｙ２＝ビットｂ３、ビットｙ３＝ビットｂ６、ビットｙ４＝ビットｂ４、ビットｙ５＝ビットｂ１、ビットｙ６＝ビットｂ７、ビットｙ７＝ビットｂ５とする
    ことを特徴とする請求項１または１１に記載の方法。
  13. 順にビットｂ０、ビットｂ１、ビットｂ２、ビットｂ３、ビットｂ４、ビットｂ５、ビットｂ６、ビットｂ７からなるワードＢから出発して、順にビットｙ０、ビットｙ１、ビットｙ２、ビットｙ３、ビットｙ４、ビットｙ５、ビットｙ６、ビットｙ７からなるワードＹを生成することにより、前記ビット置換を８ビット構成のワードに対して実行し、ここで、ビットｙ０およびビットｂ０はそれぞれワードＹおよびワードＢの最上位ビットであり、ビットｙ７およびビットｂ７はそれぞれワードＹおよびワードＢの最下位ビットである、そして、ビットｙ０＝ビットｂ０、ビットｙ１＝ビットｂ３、ビットｙ２＝ビットｂ２、ビットｙ３＝ビットｂ６、ビットｙ４＝ビットｂ４、ビットｙ５＝ビットｂ１、ビットｙ６＝ビットｂ７、ビットｙ７＝ビットｂ５とすることを特徴とする請求項１または１１に記載の方法。
  14. 順にビットｂ０、ビットｂ１、ビットｂ２、ビットｂ３、ビットｂ４、ビットｂ５、ビットｂ６、ビットｂ７からなるワードＢから出発して、順にビットｙ０、ビットｙ１、ビットｙ２、ビットｙ３、ビットｙ４、ビットｙ５、ビットｙ６、ビットｙ７からなるワードＹを生成することにより、前記ビット置換を８ビット構成のワードに対して実行し、ここで、ビットｙ０およびビットｂ０はそれぞれワードＹおよびワードＢの最上位ビットであり、ビットｙ７およびビットｂ７はそれぞれワードＹおよびワードＢの最下位ビットであり、そして、ビットｙ０＝ビットｂ０、ビットｙ１＝ビットｂ２、ビットｙ２＝ビットｂ３、ビットｙ３＝ビットｂ５、ビットｙ４＝ビットｂ４、ビットｙ５＝ビットｂ１、ビットｙ６＝ビットｂ７、ビットｙ７＝ビットｂ６とする
    ことを特徴とする請求項１または１１に記載の方法。
  15. 順にビットｂ０、ビットｂ１、ビットｂ２、ビットｂ３、ビットｂ４、ビットｂ５、ビットｂ６、ビットｂ７からなるワードＢから出発して、順にビットｙ０、ビットｙ１、ビットｙ２、ビットｙ３、ビットｙ４、ビットｙ５、ビットｙ６、ビットｙ７からなるワードＹを生成することにより、前記ビット置換を８ビット構成のワードに対して実行し、ここで、ビットｙ０およびビットｂ０はそれぞれワードＹおよびワードＢの最上位ビットであり、ビットｙ７およびビットｂ７はそれぞれワードＹおよびワードＢの最下位ビットであり、そして、
    ビットｙ０＝ビットｂ０、ビットｙ１＝ビットｂ３、ビットｙ２＝ビットｂ２、ビットｙ３＝ビットｂ５、ビットｙ４＝ビットｂ４、ビットｙ５＝ビットｂ１、ビットｙ６＝ビットｂ７、ビットｙ７＝ビットｂ６とする
    ことを特徴とする請求項１または１１に記載の方法。
  16. 請求項１ないし１５のいずれか１項に記載の方法を実行することを特徴とする、ＱＡＭ変調器を備えたデジタル信号送信システム。
  17. ＱＡＭ復調器へ送信されるデジタル信号を処理するための方法において、前記デジタル信号をＬＤＰＣ符号を用いて符号化し、そして、コンスタレーションデマッピング機能の後でビット置換を実行することを特徴とする方法。
  18. 前記デジタル信号を音声信号および映像信号とし、前記復調器を２５６ＱＡＭタイプの復調器とし、前記信号を、３／５符号化率のＬＤＰＣ符号で符号化し、そして、前記ビット置換を、８ビット長、１６ビット長または８ビットの倍数ビット長のワードに対して実行する
    ことを特徴とする請求項１７に記載の方法。
  19. 順にビットｙ０、ビットｙ１、ビットｙ２、ビットｙ３、ビットｙ４、ビットｙ５、ビットｙ６、ビットｙ７からなるワードＹから出発して、順にビットｂ０、ビットｂ１、ビットｂ２、ビットｂ３、ビットｂ４、ビットｂ５、ビットｂ６、ビットｂ７からなるワードＢを生成することにより、前記ビット置換を８ビット構成のワードに対して実行し、ここで、ビットｙ０およびビットｂ０はそれぞれワードＹおよびワードＢの最上位ビットであり、ビットｙ７およびビットｂ７はそれぞれワードＹおよびワードＢの最下位ビットであり、そして、
    ビットｙ０をビットｂ０に対応させ；
    ビットｙ１をビットｂ６に対応させ；
    ビットｙ２をビットｂ２に対応させ；
    ビットｙ３をビットｂ３に対応させ；
    ビットｙ４をビットｂ４に対応させ；
    ビットｙ５をビットｂ７に対応させ；
    ビットｙ６をビットｂ１に対応させ；
    ビットｙ７をビットｂ５に対応させる
    ことを特徴とする請求項１７または１８に記載の方法。
  20. 順にビットｙ０、ビットｙ１、ビットｙ２、ビットｙ３、ビットｙ４、ビットｙ５、ビットｙ６、ビットｙ７、ビットｙ８、ビットｙ９、ビットｙ１０、ビットｙ１１、ビットｙ１２、ビットｙ１３、ビットｙ１４、ビットｙ１５からなるワードＹから出発して、順にビットｂ０、ビットｂ１、ビットｂ２、ビットｂ３、ビットｂ４、ビットｂ５、ビットｂ６、ビットｂ７、ビットｂ８、ビットｂ９、ビットｂ１０、ビットｂ１１、ビットｂ１２、ビットｂ１３、ビットｂ１４、ビットｂ１５からなるワードＢを生成することにより、前記ビット置換を１６ビット構成のワードに対して実行し、ここで、ビットｙ０およびビットｂ０はそれぞれワードＹおよびワードＢの最上位ビットであり、ビットｙ１５およびビットｂ１５はそれぞれワードＹおよびワードＢの最下位ビットであり、そして、
    ビットｙ０をビットｂ０に対応させ；
    ビットｙ１をビットｂ１０に対応させ；
    ビットｙ２をビットｂ７に対応させ；
    ビットｙ３をビットｂ６に対応させ；
    ビットｙ４をビットｂ１３に対応させ；
    ビットｙ５をビットｂ１５に対応させ；
    ビットｙ６をビットｂ３に対応させ；
    ビットｙ７をビットｂ９に対応させ；
    ビットｙ８をビットｂ１１に対応させ；
    ビットｙ９をビットｂ１に対応させ；
    ビットｙ１０をビットｂ８に対応させ；
    ビットｙ１１をビットｂ５に対応させ；
    ビットｙ１２をビットｂ２に対応させ；
    ビットｙ１３をビットｂ１４に対応させ；
    ビットｙ１４をビットｂ４に対応させ；
    ビットｙ１５をビットｂ１２に対応させる
    ことを特徴とする請求項１７または１８に記載の方法。
  21. 順にビットｙ０、ビットｙ１、ビットｙ２、ビットｙ３、ビットｙ４、ビットｙ５、ビットｙ６、ビットｙ７、ビットｙ８、ビットｙ９、ビットｙ１０、ビットｙ１１、ビットｙ１２、ビットｙ１３、ビットｙ１４、ビットｙ１５からなるワードＹから出発して、順にビットｂ０、ビットｂ１、ビットｂ２、ビットｂ３、ビットｂ４、ビットｂ５、ビットｂ６、ビットｂ７ビットｂ８、ビットｂ９、ビットｂ１０、ビットｂ１１、ビットｂ１２、ビットｂ１３、ビットｂ１４、ビットｂ１５からなるワードＢを生成することにより、前記ビット置換を１６ビット構成のワードに対して実行し、ここで、ビットｙ０およびビットｂ０はそれぞれワードＹおよびワードＢの最上位ビットであり、ビットｙ１５およびビットｂ１５はそれぞれワードＹおよびワードＢの最下位ビットであり、そして、
    ビットｙ０をビットｂ４に対応させ；
    ビットｙ１をビットｂ６に対応させ；
    ビットｙ２をビットｂ０に対応させ；
    ビットｙ３をビットｂ２に対応させ；
    ビットｙ４をビットｂ３に対応させ；
    ビットｙ５をビットｂ１０に対応させ；
    ビットｙ６をビットｂ１２に対応させ；
    ビットｙ７をビットｂ１４に対応させ；
    ビットｙ８をビットｂ７に対応させ；
    ビットｙ９をビットｂ５に対応させ；
    ビットｙ１０をビットｂ８に対応させ；
    ビットｙ１１をビットｂ１に対応させ；
    ビットｙ１２をビットｂ１１に対応させ；
    ビットｙ１３をビットｂ９に対応させ；
    ビットｙ１４をビットｂ１５に対応させ；
    ビットｙ１５をビットｂ１３に対応させる
    ことを特徴とする請求項１７または１８に記載の方法。
  22. 順にビットｙ０、ビットｙ１、ビットｙ２、ビットｙ３、ビットｙ４、ビットｙ５、ビットｙ６、ビットｙ７、ビットｙ８、ビットｙ９、ビットｙ１０、ビットｙ１１、ビットｙ１２、ビットｙ１３、ビットｙ１４、ビットｙ１５からなるワードＹから出発して、順にビットｂ０、ビットｂ１、ビットｂ２、ビットｂ３、ビットｂ４、ビットｂ５、ビットｂ６、ビットｂ７、ビットｂ８、ビットｂ９、ビットｂ１０、ビットｂ１１、ビットｂ１２、ビットｂ１３、ビットｂ１４、ビットｂ１５からなるワードＢを生成することにより、前記ビット置換を１６ビット構成のワードに対して実行し、ここで、ビットｙ０およびビットｂ０はそれぞれワードＹおよびワードＢの最上位ビットであり、ビットｙ１５およびビットｂ１５はそれぞれワードＹおよびワードＢの最下位ビットであり、そして、
    ビットｙ０をビットｂ０に対応させ；
    ビットｙ１をビットｂ１２に対応させ；
    ビットｙ２をビットｂ４に対応させ；
    ビットｙ３をビットｂ６に対応させ；
    ビットｙ４をビットｂ８に対応させ；
    ビットｙ５をビットｂ１４に対応させ；
    ビットｙ６をビットｂ２に対応させ；
    ビットｙ７をビットｂ１０に対応させ；
    ビットｙ８をビットｂ１に対応させ；
    ビットｙ９をビットｂ１３に対応させ；
    ビットｙ１０をビットｂ５に対応させ；
    ビットｙ１１をビットｂ７に対応させ；
    ビットｙ１２をビットｂ９に対応させ；
    ビットｙ１３をビットｂ１５に対応させ；
    ビットｙ１４をビットｂ３に対応させ；
    ビットｙ１５をビットｂ１１に対応させる
    ことを特徴とする請求項１７または１８に記載の方法。
  23. 順にビットｙ０、ビットｙ１、ビットｙ２、ビットｙ３、ビットｙ４、ビットｙ５、ビットｙ６、ビットｙ７、ビットｙ８、ビットｙ９、ビットｙ１０、ビットｙ１１、ビットｙ１２、ビットｙ１３、ビットｙ１４、ビットｙ１５からなるワードＹから出発して、順にビットｂ０、ビットｂ１、ビットｂ２、ビットｂ３、ビットｂ４、ビットｂ５、ビットｂ６、ビットｂ７、ビットｂ８、ビットｂ９、ビットｂ１０、ビットｂ１１、ビットｂ１２、ビットｂ１３、ビットｂ１４、ビットｂ１５からなるワードＢを生成することにより、前記ビット置換を１６ビット構成のワードに対して実行し、ここで、ビットｙ０およびビットｂ０はそれぞれワードＹおよびワードＢの最上位ビットであり、ビットｙ１５およびビットｂ１５はそれぞれワードＹおよびワードＢの最下位ビットであり、そして、
    ビットｙ０をビットｂ４に対応させ；
    ビットｙ１をビットｂ６に対応させ；
    ビットｙ２をビットｂ０に対応させ；
    ビットｙ３をビットｂ２に対応させ；
    ビットｙ４をビットｂ３に対応させ；
    ビットｙ５をビットｂ１４に対応させ；
    ビットｙ６をビットｂ１２に対応させ；
    ビットｙ７をビットｂ１０に対応させ；
    ビットｙ８をビットｂ７に対応させ；
    ビットｙ９をビットｂ５に対応させ；
    ビットｙ１０をビットｂ８に対応させ；
    ビットｙ１１をビットｂ１に対応させ；
    ビットｙ１２をビットｂ１５に対応させ；
    ビットｙ１３をビットｂ９に対応させ；
    ビットｙ１４をビットｂ１１に対応させ；
    ビットｙ１５をビットｂ１３に対応させる
    ことを特徴とする請求項１７または１８に記載の方法。
  24. 前記デジタル信号を、音声信号および映像信号とし、前記復調器を、６４ＱＡＭタイプの復調器とし、前記デジタル信号を、ＬＤＰＣ符号、特にＤＶＢ−Ｓ２規格に規定される３／５符号化率のＬＤＰＣ符号にしたがって符号化し、そして、前記ビット置換を、１２ビット長またはこれを超える６ビットの倍数ビット長のワードに対して実行する
    ことを特徴とする請求項１７に記載の方法。
  25. 順にビットｙ０、ビットｙ１、ビットｙ２、ビットｙ３、ビットｙ４、ビットｙ５、ビットｙ６、ビットｙ７ビットｙ８、ビットｙ９、ビットｙ１０、ビットｙ１１からなるワードＹから出発して、順にビットｂ０、ビットｂ１、ビットｂ２、ビットｂ３、ビットｂ４、ビットｂ５、ビットｂ６、ビットｂ７、ビットｂ８、ビットｂ９、ビットｂ１０、ビットｂ１１からなるワードＢを生成することにより、前記ビット置換を１２ビット長のワードに対して実行し、ここで、ビットｙ０およびビットｂ０はそれぞれワードＹおよびワードＢの最上位ビットであり、ビットｙ１１およびビットｂ１１はそれぞれワードＹおよびワードＢの最下位ビットであり、そして、
    ビットｙ０＝ビットｂ４、ビットｙ１＝ビットｂ６、ビットｙ２＝ビットｂ０、ビットｙ３＝ビットｂ５、ビットｙ４＝ビットｂ８、ビットｙ５＝ビットｂ１０、ビットｙ６＝ビットｂ３、ビットｙ７＝ビットｂ１、ビットｙ８＝ビットｂ７、ビットｙ９＝ビットｂ２、ビットｙ１０＝ビットｂ１１、ビットｙ１１＝ビットｂ９とする
    ことを特徴とする請求項１７または２４に記載の方法。
  26. 順にビットｙ０、ビットｙ１、ビットｙ２、ビットｙ３、ビットｙ４、ビットｙ５、ビットｙ６、ビットｙ７ビットｙ８、ビットｙ９、ビットｙ１０、ビットｙ１１からなるワードＹから出発して、順にビットｂ０、ビットｂ１、ビットｂ２、ビットｂ３、ビットｂ４、ビットｂ５、ビットｂ６、ビットｂ７、ビットｂ８、ビットｂ９、ビットｂ１０、ビットｂ１１からなるワードＢを生成することにより、前記ビット置換を１２ビット長のワードに対して実行し、ここで、ビットｙ０およびビットｂ０はそれぞれワードＹおよびワードＢの最上位ビットであり、ビットｙ１１およびビットｂ１１はそれぞれワードＹおよびワードＢの最下位ビットであり、そして、
    ビットｙ０＝ビットｂ４、ビットｙ１＝ビットｂ６、ビットｙ２＝ビットｂ０、ビットｙ３＝ビットｂ５、ビットｙ４＝ビットｂ８、ビットｙ５＝ビットｂ１０，ビットｙ６＝ビットｂ２，ビットｙ７＝ビットｂ１，ビットｙ８＝ビットｂ７，ビットｙ９＝ビットｂ３，ビットｙ１０＝ビットｂ１１、ビットｙ１１＝ビットｂ９とする
    ことを特徴とする請求項１７または２４に記載の方法。
  27. 前記デジタル信号を音声信号および映像信号とし、前記復調器を１６ＱＡＭタイプの復調器とし、前記デジタル信号を、ＬＤＰＣ符号、特に、ＤＶＢ−Ｓ２規格で規定する３／５符号化率のＬＤＰＣ符号にしたがって符号化し、そして、前記ビット置換を、８ビット長またはこれを超える４ビットの倍数ビット長のワードに対して実行する
    ことを特徴とする請求項１７に記載の方法。
  28. 順にビットｙ０、ビットｙ１、ビットｙ２、ビットｙ３、ビットｙ４、ビットｙ５、ビットｙ６、ビットｙ７からなるワードＹから出発して、順にビットｂ０、ビットｂ１、ビットｂ２、ビットｂ３、ビットｂ４、ビットｂ５、ビットｂ６、ビットｂ７からなるワードＢを生成することにより、前記ビット置換を８ビット構成のワードに対して実行し、ここで、ビットｙ０およびビットｂ０はそれぞれワードＹおよびワードＢの最上位ビットであり、ビットｙ７およびビットｂ７はそれぞれワードＹおよびワードＢの最下位ビットであり、そして、
    ビットｙ０＝ビットｂ０、ビットｙ１＝ビットｂ２、ビットｙ２＝ビットｂ３、ビットｙ３＝ビットｂ６、ビットｙ４＝ビットｂ４、ビットｙ５＝ビットｂ１、ビットｙ６＝ビットｂ７、ビットｙ７＝ビットｂ５とする
    ことを特徴とする請求項１７または２７に記載の方法。
  29. 順にビットｙ０、ビットｙ１、ビットｙ２、ビットｙ３、ビットｙ４、ビットｙ５、ビットｙ６、ビットｙ７からなるワードＹから出発して、順にビットｂ０、ビットｂ１、ビットｂ２、ビットｂ３、ビットｂ４、ビットｂ５、ビットｂ６、ビットｂ７からなるワードＢを生成することにより、前記ビット置換を８ビット構成のワードに対して実行し、ここで、ビットｙ０およびビットｂ０はそれぞれワードＹおよびワードＢの最上位ビットであり、ビットｙ７およびビットｂ７はそれぞれワードＹおよびワードＢの最下位ビットであり、そして、
    ビットｙ０＝ビットｂ０、ビットｙ１＝ビットｂ３、ビットｙ２＝ビットｂ２、ビットｙ３＝ビットｂ６、ビットｙ４＝ビットｂ４、ビットｙ５＝ビットｂ１、ビットｙ６＝ビットｂ７、ビットｙ７＝ビットｂ５とする
    ことを特徴とする請求項１７または２７に記載の方法。
  30. 順にビットｙ０、ビットｙ１、ビットｙ２、ビットｙ３、ビットｙ４、ビットｙ５、ビットｙ６、ビットｙ７からなるワードＹから出発して、順にビットｂ０、ビットｂ１、ビットｂ２、ビットｂ３、ビットｂ４、ビットｂ５、ビットｂ６、ビットｂ７からなるワードＢを生成することにより、前記ビット置換を８ビット構成のワードに対して実行し、ここで、ビットｙ０およびビットｂ０はそれぞれワードＹおよびワードＢの最上位ビットであり、ビットｙ７およびビットｂ７はそれぞれワードＹおよびワードＢの最下位ビットである、そして、ビットｙ０＝ビットｂ０、ビットｙ１＝ビットｂ２、ビットｙ２＝ビットｂ３、ビットｙ３＝ビットｂ５、ビットｙ４＝ビットｂ４、ビットｙ５＝ビットｂ１、ビットｙ６＝ビットｂ７、ビットｙ７＝ビットｂ６
    ことを特徴とする請求項１７または２７に記載の方法。
  31. 順にビットｙ０、ビットｙ１、ビットｙ２、ビットｙ３、ビットｙ４、ビットｙ５、ビットｙ６、ビットｙ７からなるワードＹから出発して、順にビットｂ０、ビットｂ１、ビットｂ２、ビットｂ３、ビットｂ４、ビットｂ５、ビットｂ６、ビットｂ７からなるワードＢを生成することにより、前記ビット置換を８ビット構成のワードに対して実行し、ここで、ビットｙ０およびビットｂ０はそれぞれワードＹおよびワードＢの最上位ビットであり、ビットｙ７およびビットｂ７はそれぞれワードＹおよびワードＢの最下位ビットであり、そして、ビットｙ０＝ビットｂ０、ビットｙ１＝ビットｂ３、ビットｙ２＝ビットｂ２、ビットｙ３＝ビットｂ５、ビットｙ４＝ビットｂ４、ビットｙ５＝ビットｂ１、ビットｙ６＝ビットｂ７、ビットｙ７＝ビットｂ６とする
    ことを特徴とする請求項１７または２７に記載の方法。
  32. ＱＡＭ復調器を備えたデジタル信号受信システムにおいて、請求項１７ないし３１のいずれか１項に記載の方法を実行することを特徴とするデジタル信号受信システム。
JP2010549207A 2008-03-03 2009-03-02 Ｌｄｐｃ符号変調およびｑａｍコンスタレーションのためのビット置換パターン Active JP5325237B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
ITTO20080154 ITTO20080154A1 (it) 2008-03-03 2008-03-03 Metodi di elaborazione di segnali digitali e sistemi di trasmissione e ricezione che li utilizzano
ITTO2008A000154 2008-03-03
ITTO20080173 ITTO20080173A1 (it) 2008-03-06 2008-03-06 Metodi di elaborazione di segnali digitali e sistemi di trasmissione e ricezione che li utilizzano
ITTO2008A000173 2008-03-06
PCT/IB2009/000391 WO2009109830A1 (en) 2008-03-03 2009-03-02 Bit permutation patterns for ldpc coded modulation and qam constellations

Publications (2)

Publication Number Publication Date
JP2011514090A true JP2011514090A (ja) 2011-04-28
JP5325237B2 JP5325237B2 (ja) 2013-10-23

Family

ID=40601459

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010549207A Active JP5325237B2 (ja) 2008-03-03 2009-03-02 Ｌｄｐｃ符号変調およびｑａｍコンスタレーションのためのビット置換パターン

Country Status (13)

Country Link
US (3) US8718186B2 (ja)
EP (3) EP2248265B1 (ja)
JP (1) JP5325237B2 (ja)
KR (3) KR101566677B1 (ja)
CN (3) CN101971503B (ja)
DK (3) DK2254249T3 (ja)
ES (3) ES2545788T3 (ja)
HK (3) HK1150688A1 (ja)
HR (3) HRP20150903T1 (ja)
HU (3) HUE027115T2 (ja)
PL (3) PL2254250T3 (ja)
SI (3) SI2254250T1 (ja)
WO (1) WO2009109830A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011524680A (ja) * 2008-06-16 2011-09-01 ライ・ラディオテレヴィシオーネ・イタリアーナ・ソシエタ・ペル・アチオニ Ｑａｍコンステレーションマッピング前に適用されるｌｄｐｃ符号化ビットのビット置換
JP2013168719A (ja) * 2012-02-14 2013-08-29 Hitachi Kokusai Electric Inc 受信機及び受信信号の復号方法
WO2014017102A1 (ja) * 2012-07-27 2014-01-30 パナソニック株式会社 送信方法、受信方法、送信機、及び受信機
WO2014017101A1 (ja) * 2012-07-27 2014-01-30 パナソニック株式会社 送信方法、送信機、受信方法、及び受信機
KR20150093184A (ko) * 2012-12-03 2015-08-17 퀄컴 인코포레이티드 Qam 데이터 신호들을 위한 강화된 디코딩 및 디맵핑 방법 및 장치

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DK2254249T3 (en) 2008-03-03 2015-08-31 Rai Radiotelevisione Italiana Bitpermutationsmønstre for LDPC coded modulation and 16QAM constellations
JP5630283B2 (ja) * 2011-01-19 2014-11-26 ソニー株式会社 データ処理装置、及び、データ処理方法
KR101865068B1 (ko) * 2011-03-30 2018-06-08 삼성전자주식회사 저밀도 패리티 검사 부호를 사용하는 시스템에서 신호 맵핑/디맵핑 장치 및 방법
ITTO20110310A1 (it) * 2011-04-05 2012-10-06 Rai Radiotelevisione Italiana Metodo di elaborazione di segnali digitali e relativi sistemi di trasmissione e ricezione
JP5637393B2 (ja) * 2011-04-28 2014-12-10 ソニー株式会社 データ処理装置、及び、データ処理方法
EP2525497A1 (en) 2011-05-18 2012-11-21 Panasonic Corporation Bit-interleaved coding and modulation (BICM) with quasi-cyclic LDPC codes
EP2525495A1 (en) 2011-05-18 2012-11-21 Panasonic Corporation Bit-interleaved coding and modulation (BICM) with quasi-cyclic LDPC codes
EP2525496A1 (en) 2011-05-18 2012-11-21 Panasonic Corporation Bit-interleaved coding and modulation (BICM) with quasi-cyclic LDPC codes
EP2525498A1 (en) 2011-05-18 2012-11-21 Panasonic Corporation Bit-interleaved coding and modulation (BICM) with quasi-cyclic LDPC codes
JP5648852B2 (ja) * 2011-05-27 2015-01-07 ソニー株式会社 データ処理装置、及び、データ処理方法
EP2536030A1 (en) * 2011-06-16 2012-12-19 Panasonic Corporation Bit permutation patterns for BICM with LDPC codes and QAM constellations
EP2552043A1 (en) 2011-07-25 2013-01-30 Panasonic Corporation Spatial multiplexing for bit-interleaved coding and modulation with quasi-cyclic LDPC codes
EP2560311A1 (en) 2011-08-17 2013-02-20 Panasonic Corporation Cyclic-block permutations for spatial multiplexing with quasi-cyclic LDPC codes
CN105144589B (zh) * 2013-05-02 2019-06-28 索尼公司 数据处理装置以及数据处理方法
BR112015027153B1 (pt) * 2013-05-02 2021-12-14 Sony Corp Dispositivo e método de processamento de dados
CA2909311C (en) * 2013-05-02 2022-05-03 Sony Corporation Reverse interchanging coding and decoding of low density parity check codewords
JP6229901B2 (ja) * 2013-05-02 2017-11-22 ソニー株式会社 データ処理装置、及びデータ処理方法
US10425110B2 (en) 2014-02-19 2019-09-24 Samsung Electronics Co., Ltd. Transmitting apparatus and interleaving method thereof
KR101800409B1 (ko) * 2014-02-19 2017-11-23 삼성전자주식회사 송신 장치 및 그의 인터리빙 방법
JP2015179960A (ja) * 2014-03-19 2015-10-08 ソニー株式会社 データ処理装置、及び、データ処理方法
US9692453B2 (en) * 2015-05-19 2017-06-27 Samsung Electronics Co., Ltd. Transmitting apparatus and interleaving method thereof
US9680505B2 (en) 2015-05-19 2017-06-13 Samsung Electronics Co., Ltd. Transmitting apparatus and interleaving method thereof
US9595978B2 (en) 2015-05-19 2017-03-14 Samsung Electronics Co., Ltd. Transmitting apparatus and interleaving method thereof
US9634692B2 (en) * 2015-05-19 2017-04-25 Samsung Electronics Co., Ltd. Transmitting apparatus and interleaving method thereof
JP2020188357A (ja) * 2019-05-14 2020-11-19 富士通株式会社 符号化回路、復号化回路、符号化方法、及び復号化方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007517471A (ja) * 2003-12-31 2007-06-28 インテル・コーポレーション マルチキャリア・ワイヤレス通信チャネルにおいて空間−周波数インターリーブ処理を行なう装置および関連する方法
JP2008529448A (ja) * 2005-02-03 2008-07-31 エージェンシー フォー サイエンス，テクノロジー アンド リサーチ データの送信方法、データの受信方法、送信機、受信機、並びにコンピュータプログラム製品
WO2009069580A1 (ja) * 2007-11-26 2009-06-04 Sony Corporation データ処理装置、及びデータ処理方法、並びに、符号化装置、及び符号化方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001089098A2 (en) * 2000-05-05 2001-11-22 Lee Ruby B A method and system for performing permutations with bit permutation instructions
CN1228974C (zh) * 2003-01-09 2005-11-23 北京泰美世纪科技有限公司 数字多媒体广播系统中的信号通讯的传送系统和方法
US7334181B2 (en) 2003-09-04 2008-02-19 The Directv Group, Inc. Method and system for providing short block length low density parity check (LDPC) codes
US7234098B2 (en) * 2003-10-27 2007-06-19 The Directv Group, Inc. Method and apparatus for providing reduced memory low density parity check (LDPC) codes
JP3875693B2 (ja) * 2004-03-24 2007-01-31 株式会社東芝 Ｌｐｃ符号を用いた符号化ビットのマッピング方法及び送信装置
KR100659266B1 (ko) * 2004-04-22 2006-12-20 삼성전자주식회사 다양한 코드율을 지원하는 저밀도 패러티 검사 코드에 의한데이터 송수신 시스템, 장치 및 방법
CN1947368B (zh) 2004-04-28 2010-06-16 三星电子株式会社 对具有可变块长度的块低密度奇偶校验码编码/解码的设备和方法
WO2006020460A2 (en) * 2004-08-13 2006-02-23 The Directv Group, Inc. Code design and implementation improvements for low density parity check codes for multiple-input multiple-output channels
US7516390B2 (en) 2005-01-10 2009-04-07 Broadcom Corporation LDPC (Low Density Parity Check) coding and interleaving implemented in MIMO communication systems
KR20060097503A (ko) 2005-03-11 2006-09-14 삼성전자주식회사 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널인터리빙/디인터리빙 장치 및 그 제어 방법
KR100946884B1 (ko) * 2005-07-15 2010-03-09 삼성전자주식회사 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널인터리빙/디인터리빙 장치 및 그 제어 방법
JP4992249B2 (ja) * 2006-02-27 2012-08-08 富士通セミコンダクター株式会社 タイミング解析方法及び装置、プログラム及び記憶媒体
US20070220601A1 (en) * 2006-03-03 2007-09-20 Huelsbergen Lorenz F Diversified instruction set processor architecture for the enablement of virus resilient computer systems
US20080232489A1 (en) * 2007-03-23 2008-09-25 Jiannan Tsai Spatial interleaver for MIMO wireless communication systems
PL2056464T3 (pl) * 2007-10-30 2013-04-30 Sony Corp Urządzenie i sposób przetwarzania danych
DK2254249T3 (en) 2008-03-03 2015-08-31 Rai Radiotelevisione Italiana Bitpermutationsmønstre for LDPC coded modulation and 16QAM constellations

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007517471A (ja) * 2003-12-31 2007-06-28 インテル・コーポレーション マルチキャリア・ワイヤレス通信チャネルにおいて空間−周波数インターリーブ処理を行なう装置および関連する方法
JP2008529448A (ja) * 2005-02-03 2008-07-31 エージェンシー フォー サイエンス，テクノロジー アンド リサーチ データの送信方法、データの受信方法、送信機、受信機、並びにコンピュータプログラム製品
WO2009069580A1 (ja) * 2007-11-26 2009-06-04 Sony Corporation データ処理装置、及びデータ処理方法、並びに、符号化装置、及び符号化方法
WO2009069513A1 (ja) * 2007-11-26 2009-06-04 Sony Corporation データ処理装置、及びデータ処理方法、並びに、符号化装置、及び符号化方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011524680A (ja) * 2008-06-16 2011-09-01 ライ・ラディオテレヴィシオーネ・イタリアーナ・ソシエタ・ペル・アチオニ Ｑａｍコンステレーションマッピング前に適用されるｌｄｐｃ符号化ビットのビット置換
JP2013168719A (ja) * 2012-02-14 2013-08-29 Hitachi Kokusai Electric Inc 受信機及び受信信号の復号方法
WO2014017102A1 (ja) * 2012-07-27 2014-01-30 パナソニック株式会社 送信方法、受信方法、送信機、及び受信機
WO2014017101A1 (ja) * 2012-07-27 2014-01-30 パナソニック株式会社 送信方法、送信機、受信方法、及び受信機
JP5844905B2 (ja) * 2012-07-27 2016-01-20 パナソニック株式会社 送信方法、送信機、受信方法、及び受信機
JP2016040956A (ja) * 2012-07-27 2016-03-24 パナソニック株式会社 送信方法、送信機、受信方法、及び受信機
US9654316B2 (en) 2012-07-27 2017-05-16 Sun Patent Trust Transmission method, transmitter, reception method, and receiver
JP2017098985A (ja) * 2012-07-27 2017-06-01 サン パテント トラスト 送信方法、送信機、受信方法、及び受信機
US9882749B2 (en) 2012-07-27 2018-01-30 Sun Patent Trust Transmission method, transmitter, reception method, and receiver
KR20150093184A (ko) * 2012-12-03 2015-08-17 퀄컴 인코포레이티드 Qam 데이터 신호들을 위한 강화된 디코딩 및 디맵핑 방법 및 장치
KR101692899B1 (ko) 2012-12-03 2017-01-04 퀄컴 인코포레이티드 Qam 데이터 신호들을 위한 강화된 디코딩 및 디맵핑 방법 및 장치

Also Published As

Publication number Publication date
HRP20150904T1 (hr) 2015-10-09
US20140250351A1 (en) 2014-09-04
CN104135335A (zh) 2014-11-05
CN101971503B (zh) 2014-07-02
EP2254249A1 (en) 2010-11-24
EP2254250B1 (en) 2015-05-27
PL2254249T3 (pl) 2015-11-30
KR101623561B1 (ko) 2016-05-23
KR20150129055A (ko) 2015-11-18
DK2254249T3 (en) 2015-08-31
CN101971503A (zh) 2011-02-09
DK2254250T3 (en) 2015-08-31
HK1151141A1 (en) 2012-01-20
SI2254250T1 (sl) 2015-10-30
PL2254250T3 (pl) 2015-11-30
ES2545788T3 (es) 2015-09-15
KR101623468B1 (ko) 2016-05-23
EP2248265B1 (en) 2015-05-27
ES2545782T3 (es) 2015-09-15
US8718186B2 (en) 2014-05-06
CN104135336B (zh) 2018-02-13
KR101566677B1 (ko) 2015-11-06
US9240809B2 (en) 2016-01-19
PL2248265T3 (pl) 2015-11-30
HRP20150903T1 (hr) 2015-10-09
EP2254249B1 (en) 2015-05-27
DK2248265T3 (en) 2015-08-31
SI2254249T1 (sl) 2015-10-30
US20110103502A1 (en) 2011-05-05
US9246517B2 (en) 2016-01-26
WO2009109830A1 (en) 2009-09-11
ES2545789T3 (es) 2015-09-15
JP5325237B2 (ja) 2013-10-23
KR20150127744A (ko) 2015-11-17
HUE025389T2 (en) 2016-02-29
HK1150688A1 (en) 2012-01-06
HUE027114T2 (en) 2016-08-29
EP2248265A1 (en) 2010-11-10
EP2254250A1 (en) 2010-11-24
HUE027115T2 (en) 2016-08-29
HK1151140A1 (en) 2012-01-20
US20140250350A1 (en) 2014-09-04
SI2248265T1 (sl) 2015-10-30
CN104135335B (zh) 2018-02-13
KR20100136480A (ko) 2010-12-28
CN104135336A (zh) 2014-11-05
HRP20150905T1 (hr) 2015-10-09

Similar Documents

Publication Publication Date Title
JP5325237B2 (ja) Ｌｄｐｃ符号変調およびｑａｍコンスタレーションのためのビット置換パターン
EP2294738B1 (en) Permutation of ldpc coded bits to be applied before qam constellation mapping
EP0988738A1 (en) Apparatus and method for processing a quadrature amplitude modulated (qam) signal
ITTO20080154A1 (it) Metodi di elaborazione di segnali digitali e sistemi di trasmissione e ricezione che li utilizzano
ITTO20080173A1 (it) Metodi di elaborazione di segnali digitali e sistemi di trasmissione e ricezione che li utilizzano
ITTO20110310A1 (it) Metodo di elaborazione di segnali digitali e relativi sistemi di trasmissione e ricezione

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110225

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130628

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130702

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130719

R150 Certificate of patent or registration of utility model

Ref document number: 5325237

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250