ES2545789T3 - Patrones de permutación de bits para modulación codificada de LDPC y constelaciones de 64QAM - Google Patents

Patrones de permutación de bits para modulación codificada de LDPC y constelaciones de 64QAM Download PDF

Info

Publication number
ES2545789T3
ES2545789T3 ES10158893.7T ES10158893T ES2545789T3 ES 2545789 T3 ES2545789 T3 ES 2545789T3 ES 10158893 T ES10158893 T ES 10158893T ES 2545789 T3 ES2545789 T3 ES 2545789T3
Authority
ES
Spain
Prior art keywords
bits
nframe
block
constellation
signals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
ES10158893.7T
Other languages
English (en)
Inventor
Giovanni Vitale
Vittoria Mignone
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rai Radiotelevisione Italiana SpA
Original Assignee
Rai Radiotelevisione Italiana SpA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=40601459&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=ES2545789(T3) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Priority claimed from ITTO20080154 external-priority patent/ITTO20080154A1/it
Priority claimed from ITTO20080173 external-priority patent/ITTO20080173A1/it
Application filed by Rai Radiotelevisione Italiana SpA filed Critical Rai Radiotelevisione Italiana SpA
Application granted granted Critical
Publication of ES2545789T3 publication Critical patent/ES2545789T3/es
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2778—Interleaver using block-wise interleaving, e.g. the interleaving matrix is sub-divided into sub-matrices and the permutation is performed in blocks of sub-matrices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H03M13/1165—QC-LDPC codes as defined for the digital video broadcasting [DVB] specifications, e.g. DVB-Satellite [DVB-S2]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H03M13/255—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with Low Density Parity Check [LDPC] codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/02—Amplitude-modulated carrier systems, e.g. using on-off keying; Single sideband or vestigial sideband modulation
    • H04L27/04—Modulator circuits; Transmitter circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes

Abstract

Método para procesar señales digitales que deben ser enviadas a un modulador de QAM del tipo 64QAM, siendo dichas señales unas señales de audio y vídeo codificadas de acuerdo con un código de LDPC con una velocidad de código de 3/5 en paquetes que comprenden NFRAME bits, siendo dicho código de LDPC con una velocidad de código de 3/5 el correspondiente de la norma DVB-S2, estando dichos paquetes escritos en una matriz de intercalación por medio de un bloque Intercalador, presentando dicha matriz de intercalación un tamaño total NFRAME y comprendiendo 12 columnas y un número de filas igual a NFRAME dividido por 12, y un bloque Demux lleva a cabo una permutación de bits de los bits recibidos desde dicho bloque Intercalador antes de la función de establecimiento de correspondencias de la constelación, y un bloque Módulo de Establecimiento de Correspondencias asocia los bits a los que da salida dicho bloque Demux a las coordenadas de una constelación de 64QAM, caracterizado por que dicha permutación se lleva a cabo sobre palabras de 12 bits y consiste en generar una palabra Y que comprende los bits y0 y1 y2 y3 y4 y5 y6 y7 y8 y9 y10 y11, en este orden, partiendo de una palabra B que comprende los bits b0 b1 b2 b3 b4 b5 b6 b7 b8 b9 b10 b11, en este orden, siendo los bits y0 y b0, respectivamente, los bits más significativos de las palabras Y y B, y siendo los bits y11 y b11, respectivamente, los bits menos significativos de las palabras Y y B, y en el que: y0>=b4, y1>=b6, y2>=b0, y3>=b5, y4>=b8, y5>=b10, y6>=b2, y7>=b1, y8>=b7, y9>=b3, y10>=b11, y11>=b9.

Description

E10158893
20-08-2015
DESCRIPCIÓN
Patrones de permutación de bits para modulación codificada de LDPC y constelaciones de 64QAM.
5 La presente invención se refiere a métodos para el procesado de señales digitales y a sistemas de transmisión/recepción que utilizan dichos métodos.
La invención va dirigida principalmente, aunque no de forma exclusiva, a la recepción y la transmisión de señales de audio y vídeo digitales, en particular aquellas que se ven involucradas en la difusión general (en inglés,
10 “broadcasting”) de señales de televisión terrestre digital de segunda generación.
Se conocen varias técnicas para recibir y transmitir señales digitales; a continuación se aporta por ejemplo una lista de seis documentos referentes a los antecedentes tecnológicos de la presente invención.
15 El documento WO 2006/020460 A describe un método para diseñar códigos de LDPC en canales de Múltiples Entradas/Múltiples Salidas dentro de un sistema de distribución de señales digitales, tal como Redes de Área Local inalámbricas, redes Bluetooth y redes inalámbricas de alta velocidad.
El artículo científico de Jia Minli et al.: “Enhanced HARQ Schemes Based on LDPC Coded Irregular Modulation”,
20 Proc. IEEE 2007 International Symposium On Microwave, Antenna, Propagation And EMC Technologies for Wireless Communicacions, 1 de agosto de 2007, se refiere a una modulación irregular codificada con intercalación de bits y a una modulación irregular codificada con LDPC que comprende esquemas de HARQ (Solicitud automática híbrida de repetición).
25 El documento WO 2006/083233 A describe un método para transmitir/recibir datos que comprenden una pluralidad de bits, en donde se establece una correspondencia de los datos (en inglés, “mapping”) con una pluralidad de símbolos de modulación y en donde la señal a modular se codifica de acuerdo con un código de LDPC.
El documento US 2007/033486 A1 describe un sistema de comunicaciones que comprende un aparato de
30 intercalación de canales que usa un código de LDPC, en donde el Intercalador de canales intercala la palabra de código de LDPC de acuerdo con una regla predeterminada, y un modulador modula la palabra de código de LDPC intercalada en el canal obteniendo un símbolo de modulación, con el uso de un esquema de modulación predeterminado.
35 El documento US 2006/0156169 A1 describe una codificación de LDPC y una intercalación en un sistema de comunicaciones de Múltiples Entradas/Múltiples Salidas, en donde se genera una pluralidad de códigos de LDPC irregulares, asociados a esquemas de intercalación seleccionados de manera particular.
El artículo científico de Clevorn T. et al: “Iterative Demodulation for DVB-S2” Proc. Intern. Symposium On Personal,
40 Indoor And Mobile Radio Communications (PIMRC) 2005, vol. 4, 11 de septiembre de 2005, se refiere a la demodulación iterativa en receptores de acuerdo con la norma DVB-S2, en donde se utiliza una codificación de LDPC.
Para proteger las señales de las distorsiones del canal de transmisión, los sistemas de segunda generación para la
45 difusión general por satélite de banda ancha (DVB-S2) utilizan la codificación de LDPC (Comprobación de Paridad de Baja Densidad) asociada a las modulaciones QPSK, 8PSK, 16APSK y 32APSK (Figura 1), las cuales resultan adecuadas para su transmisión sobre un canal no lineal tal como el de satélite. Se puede hallar una descripción de la norma DVB-S2 y códigos de LDPC, por ejemplo, en “DVB-S2: The Second Generation Standard for Satellite Broad-band Services”, de A. Morello, V. Mignone, Proceedings of the IEEE, volumen 94, Edición 1, enero de 2006,
50 páginas 210 a 227, y en “Digital Video Broadcasting (DVB); Second generation framing structure, channel coding and modulation systems for Broadcasting, Interactive Services, News Gathering and other broadband satellite applications”, ETSI EN 302 307, n.º V1.1.2, 1 de junio de 2006 (1-6-2006). Con la finalidad de aprovechar más adecuadamente la potencialidad de los códigos, la norma DVB-S2 prevé que un intercalador se interponga entre el codificador de LDPC y el módulo de establecimiento de correspondencias de constelaciones 8PSK, 16APSK y
55 32APSK (en inglés, “constellation mapper”) con el fin de lograr una asociación mejorada entre los bits de la palabra codificada y los bits transportados por los puntos de la constelación.
En el intercalador definido en la norma DVB-S2, el paquete codificado al que da salida el codificador de LDPC (formado por un número de bits igual a 16.200 ó 64.800, haciéndose referencia en general a dicho número con el
60 símbolo “NFRAME”) se escribe por columnas en una matriz que tiene N columnas, donde N es el número de bits transportados por la constelación (N es 3 para 8PSK, 4 para 16APSK, 5 para 32APSK), y NFRAME/N filas (Figura 2), y se lee por filas; la lectura tiene lugar de izquierda a derecha para todas las velocidades de código proporcionadas por la norma, con la excepción de la velocidad de 3/5, donde la lectura tiene lugar de derecha a izquierda. La asociación a los puntos o coordenadas de la constelación tiene lugar según se muestra en la Figura 1.
65
5
15
25
35
45
55
65 E10158893
20-08-2015
Para recibir y transmitir señales numéricas de audio y vídeo involucradas en la difusión general de señales de televisión terrestre digital de segunda generación, se ha considerado recientemente usar el mismo esquema de codificación que el utilizado en la norma DVB-S2, es decir, los mismos códigos de LDPC, aunque asociados a modulaciones de QAM [Modulación de Amplitud en Cuadratura], en particular con las modulaciones QPSK, 16QAM, 64QAM y 256QAM (Figuras 3A a 3D).
El solicitante ha percibido que, con modulaciones QAM, el rendimiento ofrecido por los códigos de LDPC es bueno aunque no totalmente satisfactorio en cuanto a la relación señal/ruido [SNR] necesaria para alcanzar la condición de QEF [Casi Sin Errores]; como es sabido, dicha condición se corresponde con el caso en el que se recibe menos de un error por hora de programa recibido.
El objetivo general de la presente invención es solucionar el problema antes mencionado y, en particular, mejorar la asociación entre los bits a los que da salida el codificador de LDPC y las coordenadas de constelaciones de modulaciones QAM; más particularmente, la presente invención trata sobre la codificación de LDPC con una velocidad de código de 3/5 y con la modulación 16QAM ó 64QAM ó 256QAM.
Dichos objetivos se logran a través de los métodos para procesar señales digitales y los sistemas de transmisión y recepción que presentan las características expuestas en las reivindicaciones adjuntas, cuya intención es constituir una parte integral de la presente descripción.
A continuación se describirá la invención detalladamente en algunos de sus aspectos y formas de realización preferidas, que se proporcionan en la presente a título de ejemplo no limitativo, haciendo referencia a los dibujos adjuntos, en los cuales:
la Figura 1 es una representación esquemática de las constelaciones QPSK, 8PSK, 16APSK y 32APSK incluidas, entre otras, en la norma DVB-S2;
la Figura 2 es un diagrama explicativo del intercalador proporcionado por la norma DVB-S2, en referencia a la modulación 8PSK;
las Figuras 3A a 3D son una representación esquemática de las constelaciones QPSK, 16QAM, 64QAM y 256QAM aplicables a la recepción y transmisión de señales de audio y vídeo implicadas en la difusión general de señales de televisión terrestre digital de segunda generación;
la Figura 4 es un diagrama de bloques altamente simplificado de un sistema para procesar la señal digital moduladora de acuerdo con la presente invención;
la Figura 5 es un diagrama general explicativo del intercalador de la Figura 4;
la Figura 6 es una representación esquemática de la función que lleva a cabo el bloque “Demux” de la Figura 5 según un primer aspecto de la presente invención en relación con la modulación 256QAM;
la Figura 7 es una representación esquemática de la función que lleva a cabo el bloque “Demux” de la Figura 5 de acuerdo con un segundo aspecto de la presente invención en relación con la modulación 256QAM;
la Figura 8 es una representación esquemática de la función que lleva a cabo el bloque “Demux” de la Figura 5 según un tercer aspecto de la presente invención en relación con la modulación 256QAM;
la Figura 9 es una representación esquemática de la función que lleva a cabo el bloque “Demux” de la Figura 5 según un cuarto aspecto de la presente invención en relación con la modulación 256QAM;
la Figura 10 es una representación esquemática de la función llevada a cabo por el bloque “Demux” de la Figura 5 según un quinto aspecto de la presente invención en relación con la modulación 256QAM;
la Figura 11 es una representación esquemática de la función que lleva a cabo el bloque “Demux” de la Figura 5 según un sexto aspecto de la presente invención en relación con la modulación 64QAM;
la Figura 12 es una representación esquemática de la función que lleva a cabo el bloque “Demux” de la Figura 5 según una forma de realización de la presente invención en relación con la modulación 64QAM;
la Figura 13 es una representación esquemática de la función que lleva a cabo el bloque “Demux” de la Figura 5 según un octavo aspecto de la presente invención en relación con la modulación 16QAM;
la Figura 14 es una representación esquemática de la función que lleva a cabo el bloque “Demux” de la Figura 5 según un noveno aspecto de la presente invención en relación con la modulación 16QAM;
5
15
25
35
45
55
65 E10158893
20-08-2015
la Figura 15 es una representación esquemática de la función que lleva a cabo el bloque “Demux” de la Figura 5 según un décimo aspecto de la presente invención en relación con la modulación 16QAM;
la Figura 16 es una representación esquemática de la función que lleva a cabo el bloque “Demux” de la Figura 5 según un decimoprimer aspecto de la presente invención en relación con la modulación 16QAM;
Entrando de forma más detallada a continuación en la descripción, la figura 4 muestra esquemáticamente el proceso para asociar los bits del flujo continuo de información de modulación a los puntos o coordenadas de la constelación de modulación QAM.
El bloque “Codificador” recibe el flujo continuo de información de modulación y da salida a un flujo continuo de información codificado, organizado en paquetes compuestos por NFRAME bits, que pueden ser o bien 64.800 ó bien 16.200; el código utilizado es el código de LDPC, en particular el correspondiente a la norma DVB-S2, con una velocidad de código de 3/5.
En el bloque “Intercalador”, dichos paquetes se escriben en una matriz de intercalación que tiene un tamaño total NFRAME; dicha matriz está constituida por mxN columnas y NFRAME/(mxN) filas.
El bloque “Demux” lleva a cabo una permutación de los bits recibidos desde el bloque “Intercalador”; dichos bits son recibidos por la matriz de intercalación en grupos de mxN bits cada vez, donde N es el número de bits transportados por la constelación (N=2 para QPSK, N=4 para 16QAM, N=6 para 64QAM, N=8 para 256QAM), y “m” es un entero superior o igual a 1. El bloque “Demux” los asocia en m grupos de N bits y los permuta de acuerdo con esquemas predeterminados teniendo en cuenta el tipo de modulación (es decir, el nivel de QAM), el código y el tipo de canal de transmisión, y a continuación da salida a los mismos.
El bloque “Módulo de establecimiento de correspondencias” asocia las N-tuplas de bits a los que da salida el bloque “Demux” a los puntos o coordenadas de la constelación, por ejemplo, según se muestra en las Figuras 3B a 3D para modulaciones QAM.
Merece la pena indicar que los bloques mostrados en la Figura 4 son únicamente aquellos que son esenciales para entender la presente invención; por lo tanto, no se debe excluir la presencia de bloques intermedios, por ejemplo, entre el bloque “Demux” y el bloque “Módulo de establecimiento de correspondencias”, adaptados para llevar a cabo funciones específicas de procesado de la señal.
La presente invención propone esquemas particulares de permutación que se pueden adoptar para las modulaciones QAM y códigos de LDPC que presentan diferentes velocidades de código proporcionados, por ejemplo, por la norma DVB-S2 en asociación con diferentes tipos de intercalación.
Las formas de realización preferidas de la presente invención se refieren a las modulaciones 64QAM y al código de LDPC con una velocidad de código de 3/5.
La forma de realización preferida de la presente invención utiliza un intercalador que es igual o similar al de la norma DVB-S2 (Figura 2), con un número de bits/columnas en función del tipo de nivel de modulación QAM.
Preferentemente, a continuación esta forma de realización preferida prevé que las N-tuplas de bits a las que da salida el “Demux” se asocien a los puntos de las constelaciones QAM a través del bloque “Módulo de establecimiento de correspondencias” de acuerdo con la denominación usada en la Norma DVB-T (Figuras 3B a 3D).
Según un primer aspecto referente a la modulación 256QAM, en el bloque “Demux” en uso, “m” es igual a 1 (es decir, 8 bits para 256QAM), y por lo tanto las filas de la matriz del bloque “Intercalador” se leen de una en una.
Los N bits introducidos en el bloque “Demux” se permutan tal como se especifica en la Figura 6 (primer aspecto), para una modulación 256QAM codificada con una velocidad de 3/5. Esto significa que, dados los N bits b0 a b7 (introducidos en el bloque), los N bits transportados por la constelación de 256QAM y0 a y7 (a los que da salida al bloque) se determinan de la manera siguiente:
y0=b0, y1=b6, y2=b2, y3=b3, y4=b4, y5=b7, y6=b1, y7=b5
donde b0 e y0 son los bits más significativos [MSB], y b7 e y7 son los bits menos significativos [LSB].
Como alternativa (segundo aspecto), la presente invención prevé el uso de un intercalador de matriz en forma de una matriz que tiene 2xN columnas y NFRAME/(2xN) filas, que se escribe por columnas desde la parte superior a la inferior y se lee por filas de izquierda a derecha. En este caso, el bloque “Demux” funciona con m igual a 2. Los 2xN bits introducidos en el bloque “Demux” se permutan tal como se especifica en la Figura 7, para una modulación 256QAM codificada con una velocidad de 3/5, y se asocian a 2 símbolos consecutivos de la modulación 256QAM.
5
15
25
35
45
55
65 E10158893
20-08-2015
Esto significa que, dados los 2xN bits b0 a b15, los 2xN bits transportados por la constelación de 256QAM y0 a y15 se determinan de la manera siguiente:
y0=b0, y1=b10, y2=b7, y3=b6, y4=b13, y5=b15, y6=b3, y7=b9,
y8=b11, y9=b1, y10=b8, y11=b5, y12=b2, y13=b14, y14=b4, y15=b12
donde b0 e y0 son los bits más significativos [MSB], y b15 e y15 son los bits menos significativos [LSB]. De forma más precisa, el bloque “Módulo de establecimiento de correspondencias” recibe los bits y0 a y7 en primer lugar, seguidos por los bits y8 a y15.
Todavía en referencia al caso en el que el bloque “Demux” funciona con m igual a 2, otra permutación ha demostrado resultar ventajosa (tercer aspecto); los 2xN bits introducidos en el bloque “Demux” se permutan tal como se especifica en la Figura 8, para una modulación 256QAM codificada con una velocidad de 3/5, y se asocian a 2 símbolos consecutivos de la modulación 256QAM.
Esto significa que, dados los 2xN bits b0 a b15, los 2xN bits transportados por la constelación de 256QAM y0 a y15 se determinan de la manera siguiente:
y0=b4, y1=b6, y2=b0, y3=b2, y4=b3, y5=b10, y6=b12, y7=b14,
y8=b7, y9=b5, y10=b8, y11=b1, y12=b11, y13=b9, y14=b15, y15=b13
Todavía en referencia al caso en el que el bloque “Demux” funciona con m igual a 2, otra permutación ha demostrado resultar ventajosa (cuarto aspecto); los 2xN bits introducidos en el bloque “Demux” se permutan tal como se especifica en la Figura 9, para una modulación 256QAM codificada con una velocidad de 3/5, y se asocian a 2 símbolos consecutivos de la modulación 256QAM.
Esto significa que, dados los 2xN bits b0 a b15, los 2xN bits transportados por la constelación de 256QAM y0 a y15 se determinan de la manera siguiente:
y0=b0, y1=b12, y2=b4, y3=b6, y4=b8, y5=b14, y6=b2, y7=b10,
y8=b1, y9=b13, y10=b5, y11=b7, y12=b9, y13=b15, y14=b3, y15=b11
Finalmente, todavía en referencia al caso en el que el bloque “Demux” funciona con m igual a 2, todavía otra permutación ha demostrado resultar ventajosa (quinto aspecto); los 2xN bits introducidos en el bloque “Demux” se permutan tal como se especifica en la Figura 10, para una modulación 256QAM codificada con una velocidad de 3/5, y se asocian a 2 símbolos consecutivos de la modulación 256QAM.
Esto significa que, dados los 2xN bits b0 a b15, los 2xN bits transportados por la constelación de 256QAM y0 a y15 se determinan de la manera siguiente:
y0=b4, y1=b6, y2=b0, y3=b2, y4=b3, y5=b14, y6=b12, y7=b10,
y8=b7, y9=b5, y10=b8, y11=b1, y12=b15, y13=b9, y14=b11, y15=b13
Para modulaciones 16QAM ó 64QAM, la presente invención prevé el uso de un intercalador de matriz en forma de una matriz que tiene 2xN columnas y NFRAME/(2xN) filas, que se escribe por columnas desde la parte superior a la inferior y se lee por filas de izquierda a derecha. En este caso, el bloque “Demux” de la Fig. 4 puede funcionar, por ejemplo, con m igual a 2. Los 2xN bits introducidos en el bloque “Demux” se pueden permutar, por ejemplo, tal como se especifica en la Figura 11 (sexto aspecto), para una modulación 64QAM, y se asocian a 2 símbolos consecutivos de la modulación 64QAM.
Esto significa que, dados los 2xN bits b0 a b11, los 2xN bits transportados por la constelación de 64QAM y0 a y11 se determinan de la manera siguiente:
y0=b4, y1=b6, y2=b0, y3=b5, y4=b8, y5=b10
y6=b3, y7=b1, y8=b7, y9=b2, y10=b11, y11=b9
donde b0 e y0 son los bits más significativos [MSB], y b11 e y11 son los bits menos significativos [LSB].
De forma más precisa, el bloque “Módulo de establecimiento de correspondencias” recibe los bits y0 a y5 en primer lugar, seguidos por los bits y6 a y11.
Todavía en referencia al caso de la modulación 64QAM en el que el bloque “Demux” funciona con m igual a 2, otra permutación ha demostrado resultar ventajosa según la forma de realización de la invención; los 2xN bits introducidos en el bloque “Demux” se permutan tal como se especifica en la Figura 12 y se asocian a 2 símbolos consecutivos de la modulación 64QAM.
E10158893
20-08-2015
Esto significa que, dados los 2xN bits b0 a b11, los 2xN bits transportados por la constelación de 64QAM y0 a y11 se determinan de la manera siguiente:
5 y0=b4, y1=b6, y2=b0, y3=b5, y4=b8, y5=b10 y6=b2, y7=b1, y8=b7, y9=b3, y10=b11, y11=b9
En el caso de la modulación 16QAM, los 2xN bits introducidos en el bloque “Demux” se pueden permutar, por ejemplo, tal como se especifica en la Figura 13 (octavo aspecto) y se asocian a 2 símbolos consecutivos de la
10 modulación 16QAM.
Esto significa que, dados los 2xN bits b0 a b7, los 2xN bits transportados por la constelación de 16QAM y0 a y7 se determinan de la manera siguiente:
15 y0=b0, y1=b2, y2=b3, y3=b6, y4=b4, y5=b1, y6=b7, y7=b5
Todavía en referencia al caso de la modulación 16QAM en el que el bloque “Demux” funciona con m igual a 2, una segunda permutación ha demostrado resultar ventajosa (noveno aspecto); los 2xN bits introducidos en el bloque “Demux” se permutan tal como se especifica en la Figura 14 y se asocian a 2 símbolos consecutivos de la
20 modulación 16QAM.
Esto significa que, dados los 2xN bits b0 a b7, los 2xN bits transportados por la constelación de 16QAM y0 a y7 se determinan de la manera siguiente:
25 y0=b0, y1=b3, y2=b2, y3=b6, y4=b4, y5=b1, y6=b7, y7=b5
Todavía en referencia al caso de la modulación 16QAM en el que el bloque “Demux” funciona con m igual a 2, una tercera permutación ha demostrado resultar ventajosa (décimo aspecto); los 2xN bits introducidos en el bloque “Demux” se permutan tal como se especifica en la Figura 15 y se asocian a 2 símbolos consecutivos de la
30 modulación 16QAM.
Esto significa que, dados los 2xN bits b0 a b7, los 2xN bits transportados por la constelación de 16QAM y0 a y7 se determinan de la manera siguiente:
35 y0=b0, y1=b2, y2=b3, y3=b5, y4=b4, y5=b1, y6=b7, y7=b6
Todavía en referencia al caso de la modulación 16QAM en el que el bloque “Demux” funciona con m igual a 2, una cuarta permutación ha demostrado resultar ventajosa (undécimo aspecto); los 2xN bits introducidos en el bloque “Demux” se permutan tal como se especifica en la Figura 16 y se asocian a 2 símbolos consecutivos de la
40 modulación 16QAM.
Esto significa que, dados los 2xN bits b0 a b7, los 2xN bits transportados por la constelación de 16QAM y0 a y7 se determinan de la manera siguiente:
45 y0=b0, y1=b3, y2=b2, y3=b5, y4=b4, y5=b1, y6=b7, y7=b6
Los métodos antes descritos se pueden usar de forma ventajosa en un sistema para transmitir señales digitales sobre la base de un modulador de 16QAM ó 64QAM ó QAM256, y particularmente en un transmisor de señales digitales de audio/vídeo para la difusión general de señales de televisión terrestre digital.
50 Tal como resulta evidente para aquellos expertos en la materia, si los métodos antes descritos se aplican en la transmisión, en la recepción tendrán que aplicarse métodos inversos.
Como es sabido, la transmisión de señales de televisión es ejecutada por transmisores de radiofrecuencia, mientras
55 que la recepción de señales de televisión se produce a través de receptores de televisión típicamente instalados en los hogares de los usuarios de los servicios de televisión.

Claims (6)

  1. REIVINDICACIONES
    1. Método para procesar señales digitales que deben ser enviadas a un modulador de QAM del tipo 64QAM, siendo dichas señales unas señales de audio y vídeo codificadas de acuerdo con un código de LDPC con una velocidad de 5 código de 3/5 en paquetes que comprenden NFRAME bits, siendo dicho código de LDPC con una velocidad de código de 3/5 el correspondiente de la norma DVB-S2, estando dichos paquetes escritos en una matriz de intercalación por medio de un bloque Intercalador, presentando dicha matriz de intercalación un tamaño total NFRAME y comprendiendo 12 columnas y un número de filas igual a NFRAME dividido por 12, y un bloque Demux lleva a cabo una permutación de bits de los bits recibidos desde dicho bloque Intercalador antes de la función de 10 establecimiento de correspondencias de la constelación, y un bloque Módulo de Establecimiento de Correspondencias asocia los bits a los que da salida dicho bloque Demux a las coordenadas de una constelación de 64QAM, caracterizado por que dicha permutación se lleva a cabo sobre palabras de 12 bits y consiste en generar una palabra Y que comprende los bits y0 y1 y2 y3 y4 y5 y6 y7 y8 y9 y10 y11, en este orden, partiendo de una palabra B que comprende los bits b0 b1 b2 b3 b4 b5 b6 b7 b8 b9 b10 b11, en este orden, siendo los bits y0 y b0,
    15 respectivamente, los bits más significativos de las palabras Y y B, y siendo los bits y11 y b11, respectivamente, los bits menos significativos de las palabras Y y B, y en el que:
    y0=b4, y1=b6, y2=b0, y3=b5, y4=b8, y5=b10, y6=b2, y7=b1, y8=b7, y9=b3, y10=b11, y11=b9.
    20 2. Método según la reivindicación 1, en el que dicho número NFRAME de bits es igual a 64800.
  2. 3. Método según la reivindicación 1, en el que dicho número NFRAME de bits es igual a 16200.
  3. 4. Sistema para transmitir señales digitales, que comprende un modulador de QAM, caracterizado por que está 25 adaptado para implementar el método según cualquiera de las reivindicaciones 1 a 3.
  4. 5. Sistema según la reivindicación 4, que comprende un transmisor de señales digitales de audio/vídeo para difundir de forma general señales de televisión terrestre digital.
    30 6. Método para procesar señales digitales recibidas por un demodulador de QAM del tipo 64QAM, siendo dichas señales unas señales de audio y vídeo codificadas de acuerdo con un código de LDPC con una velocidad de código de 3/5 en paquetes que comprenden NFRAME bits, siendo dicho código de LDPC con una velocidad de código de 3/5 el correspondiente de la norma DVB-S2, implementando un bloque Desasignador de Correspondencias una función de desasignación de correspondencias de la constelación y asociando las coordenadas de una constelación
    35 de 64QAM a unos paquetes correspondientes que comprenden una pluralidad de bits, llevando a cabo un bloque Demux una permutación de bits de dicha pluralidad de bits después de la función de desasignación de correspondencias de la constelación, y en el que un número NFRAME de dichos bits permutados son escritos en una matriz de intercalación por medio de un bloque Desintercalador, presentando dicha matriz de intercalación un tamaño total NFRAME y comprendiendo 12 columnas y un número de filas igual a NFRAME dividido por 12,
    40 caracterizado por que dicha permutación se lleva a cabo sobre palabras de 12 bits y consiste en generar una palabra B que comprende los bits b0 b1 b2 b3 b4 b5 b6 b7 b8 b9 b10 b11, en este orden, partiendo de una palabra Y que comprende los bits y0 y1 y2 y3 y4 y5 y6 y7 y8 y9 y10 y11, en este orden, siendo, respectivamente, los bits y0 y b0 los bits más significativos de las palabras Y y B, y siendo, respectivamente, los bits y11 y b11 los bits menos significativos de las palabras Y y B, en el que:
    45 y0=b4, y1=b6, y2=b0, y3=b5, y4=b8, y5=b10, y6=b2, y7=b1, y8=b7, y9=b3, y10=b11, y11=b9.
  5. 7. Método según la reivindicación 6, en el que dicho número NFRAME de bits es igual a 64800.
    50 8. Método según la reivindicación 6, en el que dicho número NFRAME de bits es igual a 16200.
  6. 9. Sistema para recibir señales digitales, que comprende un demodulador de QAM, caracterizado por que está adaptado para implementar el método según cualquiera de las reivindicaciones 6 a 8.
    55 10. Sistema según la reivindicación 9, que comprende un receptor de señales digitales de audio/vídeo para señales de televisión terrestre digital de difusión general.
    7
ES10158893.7T 2008-03-03 2009-03-02 Patrones de permutación de bits para modulación codificada de LDPC y constelaciones de 64QAM Active ES2545789T3 (es)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
ITTO20080154 ITTO20080154A1 (it) 2008-03-03 2008-03-03 Metodi di elaborazione di segnali digitali e sistemi di trasmissione e ricezione che li utilizzano
ITTO20080154 2008-03-03
ITTO20080173 2008-03-06
ITTO20080173 ITTO20080173A1 (it) 2008-03-06 2008-03-06 Metodi di elaborazione di segnali digitali e sistemi di trasmissione e ricezione che li utilizzano

Publications (1)

Publication Number Publication Date
ES2545789T3 true ES2545789T3 (es) 2015-09-15

Family

ID=40601459

Family Applications (3)

Application Number Title Priority Date Filing Date
ES10158889.5T Active ES2545788T3 (es) 2008-03-03 2009-03-02 Patrones de permutación de bits para modulación codificada de LDPC y constelaciones de 16QAM
ES10158893.7T Active ES2545789T3 (es) 2008-03-03 2009-03-02 Patrones de permutación de bits para modulación codificada de LDPC y constelaciones de 64QAM
ES09717819.8T Active ES2545782T3 (es) 2008-03-03 2009-03-02 Patrones de permutación de bits para modulación codificada de LDPC y constelaciones QAM

Family Applications Before (1)

Application Number Title Priority Date Filing Date
ES10158889.5T Active ES2545788T3 (es) 2008-03-03 2009-03-02 Patrones de permutación de bits para modulación codificada de LDPC y constelaciones de 16QAM

Family Applications After (1)

Application Number Title Priority Date Filing Date
ES09717819.8T Active ES2545782T3 (es) 2008-03-03 2009-03-02 Patrones de permutación de bits para modulación codificada de LDPC y constelaciones QAM

Country Status (13)

Country Link
US (3) US8718186B2 (es)
EP (3) EP2248265B1 (es)
JP (1) JP5325237B2 (es)
KR (3) KR101566677B1 (es)
CN (3) CN101971503B (es)
DK (3) DK2254249T3 (es)
ES (3) ES2545788T3 (es)
HK (3) HK1150688A1 (es)
HR (3) HRP20150903T1 (es)
HU (3) HUE027115T2 (es)
PL (3) PL2254250T3 (es)
SI (3) SI2254250T1 (es)
WO (1) WO2009109830A1 (es)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DK2254249T3 (en) 2008-03-03 2015-08-31 Rai Radiotelevisione Italiana Bitpermutationsmønstre for LDPC coded modulation and 16QAM constellations
ITTO20080472A1 (it) * 2008-06-16 2009-12-17 Rai Radiotelevisione Italiana Spa Metodo di elaborazione di segnali digitali e sistema di trasmissione e ricezione che implementa detto metodo
JP5630283B2 (ja) * 2011-01-19 2014-11-26 ソニー株式会社 データ処理装置、及び、データ処理方法
KR101865068B1 (ko) * 2011-03-30 2018-06-08 삼성전자주식회사 저밀도 패리티 검사 부호를 사용하는 시스템에서 신호 맵핑/디맵핑 장치 및 방법
ITTO20110310A1 (it) * 2011-04-05 2012-10-06 Rai Radiotelevisione Italiana Metodo di elaborazione di segnali digitali e relativi sistemi di trasmissione e ricezione
JP5637393B2 (ja) * 2011-04-28 2014-12-10 ソニー株式会社 データ処理装置、及び、データ処理方法
EP2525497A1 (en) 2011-05-18 2012-11-21 Panasonic Corporation Bit-interleaved coding and modulation (BICM) with quasi-cyclic LDPC codes
EP2525495A1 (en) 2011-05-18 2012-11-21 Panasonic Corporation Bit-interleaved coding and modulation (BICM) with quasi-cyclic LDPC codes
EP2525496A1 (en) 2011-05-18 2012-11-21 Panasonic Corporation Bit-interleaved coding and modulation (BICM) with quasi-cyclic LDPC codes
EP2525498A1 (en) 2011-05-18 2012-11-21 Panasonic Corporation Bit-interleaved coding and modulation (BICM) with quasi-cyclic LDPC codes
JP5648852B2 (ja) * 2011-05-27 2015-01-07 ソニー株式会社 データ処理装置、及び、データ処理方法
EP2536030A1 (en) * 2011-06-16 2012-12-19 Panasonic Corporation Bit permutation patterns for BICM with LDPC codes and QAM constellations
EP2552043A1 (en) 2011-07-25 2013-01-30 Panasonic Corporation Spatial multiplexing for bit-interleaved coding and modulation with quasi-cyclic LDPC codes
EP2560311A1 (en) 2011-08-17 2013-02-20 Panasonic Corporation Cyclic-block permutations for spatial multiplexing with quasi-cyclic LDPC codes
JP5758817B2 (ja) * 2012-02-14 2015-08-05 株式会社日立国際電気 受信機及び受信信号の復号方法
EP2879297B1 (en) 2012-07-27 2019-03-13 Sun Patent Trust Transmission method, transmitter, reception method, and receiver
EP2879295B1 (en) * 2012-07-27 2019-09-04 Sun Patent Trust Transmission method, reception method, transmitter, and receiver
US9106470B2 (en) * 2012-12-03 2015-08-11 Qualcomm Incorporated Enhanced decoding and demapping method and apparatus for QAM data signals
CN105144589B (zh) * 2013-05-02 2019-06-28 索尼公司 数据处理装置以及数据处理方法
BR112015027153B1 (pt) * 2013-05-02 2021-12-14 Sony Corp Dispositivo e método de processamento de dados
CA2909311C (en) * 2013-05-02 2022-05-03 Sony Corporation Reverse interchanging coding and decoding of low density parity check codewords
JP6229901B2 (ja) * 2013-05-02 2017-11-22 ソニー株式会社 データ処理装置、及びデータ処理方法
US10425110B2 (en) 2014-02-19 2019-09-24 Samsung Electronics Co., Ltd. Transmitting apparatus and interleaving method thereof
KR101800409B1 (ko) * 2014-02-19 2017-11-23 삼성전자주식회사 송신 장치 및 그의 인터리빙 방법
JP2015179960A (ja) * 2014-03-19 2015-10-08 ソニー株式会社 データ処理装置、及び、データ処理方法
US9692453B2 (en) * 2015-05-19 2017-06-27 Samsung Electronics Co., Ltd. Transmitting apparatus and interleaving method thereof
US9680505B2 (en) 2015-05-19 2017-06-13 Samsung Electronics Co., Ltd. Transmitting apparatus and interleaving method thereof
US9595978B2 (en) 2015-05-19 2017-03-14 Samsung Electronics Co., Ltd. Transmitting apparatus and interleaving method thereof
US9634692B2 (en) * 2015-05-19 2017-04-25 Samsung Electronics Co., Ltd. Transmitting apparatus and interleaving method thereof
JP2020188357A (ja) * 2019-05-14 2020-11-19 富士通株式会社 符号化回路、復号化回路、符号化方法、及び復号化方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001089098A2 (en) * 2000-05-05 2001-11-22 Lee Ruby B A method and system for performing permutations with bit permutation instructions
CN1228974C (zh) * 2003-01-09 2005-11-23 北京泰美世纪科技有限公司 数字多媒体广播系统中的信号通讯的传送系统和方法
US7334181B2 (en) 2003-09-04 2008-02-19 The Directv Group, Inc. Method and system for providing short block length low density parity check (LDPC) codes
US7234098B2 (en) * 2003-10-27 2007-06-19 The Directv Group, Inc. Method and apparatus for providing reduced memory low density parity check (LDPC) codes
US7573946B2 (en) * 2003-12-31 2009-08-11 Intel Corporation Apparatus and associated methods to perform space-frequency interleaving in a multicarrier wireless communication channel
JP3875693B2 (ja) * 2004-03-24 2007-01-31 株式会社東芝 Ｌｐｃ符号を用いた符号化ビットのマッピング方法及び送信装置
KR100659266B1 (ko) * 2004-04-22 2006-12-20 삼성전자주식회사 다양한 코드율을 지원하는 저밀도 패러티 검사 코드에 의한데이터 송수신 시스템, 장치 및 방법
CN1947368B (zh) 2004-04-28 2010-06-16 三星电子株式会社 对具有可变块长度的块低密度奇偶校验码编码/解码的设备和方法
WO2006020460A2 (en) * 2004-08-13 2006-02-23 The Directv Group, Inc. Code design and implementation improvements for low density parity check codes for multiple-input multiple-output channels
US7516390B2 (en) 2005-01-10 2009-04-07 Broadcom Corporation LDPC (Low Density Parity Check) coding and interleaving implemented in MIMO communication systems
CN101133558B (zh) * 2005-02-03 2010-10-06 新加坡科技研究局 发射数据的方法、接收数据的方法、发射器和接收器
KR20060097503A (ko) 2005-03-11 2006-09-14 삼성전자주식회사 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널인터리빙/디인터리빙 장치 및 그 제어 방법
KR100946884B1 (ko) * 2005-07-15 2010-03-09 삼성전자주식회사 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널인터리빙/디인터리빙 장치 및 그 제어 방법
JP4992249B2 (ja) * 2006-02-27 2012-08-08 富士通セミコンダクター株式会社 タイミング解析方法及び装置、プログラム及び記憶媒体
US20070220601A1 (en) * 2006-03-03 2007-09-20 Huelsbergen Lorenz F Diversified instruction set processor architecture for the enablement of virus resilient computer systems
US20080232489A1 (en) * 2007-03-23 2008-09-25 Jiannan Tsai Spatial interleaver for MIMO wireless communication systems
PL2056464T3 (pl) * 2007-10-30 2013-04-30 Sony Corp Urządzenie i sposób przetwarzania danych
PL2509270T3 (pl) * 2007-11-26 2017-09-29 Sony Corporation Urządzenie do dekodowania i sposób dla kodu LDPC 64K o współczynniku 2/3
DK2254249T3 (en) 2008-03-03 2015-08-31 Rai Radiotelevisione Italiana Bitpermutationsmønstre for LDPC coded modulation and 16QAM constellations

Also Published As

Publication number Publication date
HRP20150904T1 (hr) 2015-10-09
US20140250351A1 (en) 2014-09-04
CN104135335A (zh) 2014-11-05
CN101971503B (zh) 2014-07-02
EP2254249A1 (en) 2010-11-24
EP2254250B1 (en) 2015-05-27
PL2254249T3 (pl) 2015-11-30
KR101623561B1 (ko) 2016-05-23
KR20150129055A (ko) 2015-11-18
DK2254249T3 (en) 2015-08-31
CN101971503A (zh) 2011-02-09
DK2254250T3 (en) 2015-08-31
HK1151141A1 (en) 2012-01-20
SI2254250T1 (sl) 2015-10-30
PL2254250T3 (pl) 2015-11-30
ES2545788T3 (es) 2015-09-15
KR101623468B1 (ko) 2016-05-23
EP2248265B1 (en) 2015-05-27
ES2545782T3 (es) 2015-09-15
US8718186B2 (en) 2014-05-06
CN104135336B (zh) 2018-02-13
KR101566677B1 (ko) 2015-11-06
US9240809B2 (en) 2016-01-19
PL2248265T3 (pl) 2015-11-30
HRP20150903T1 (hr) 2015-10-09
EP2254249B1 (en) 2015-05-27
JP2011514090A (ja) 2011-04-28
DK2248265T3 (en) 2015-08-31
SI2254249T1 (sl) 2015-10-30
US20110103502A1 (en) 2011-05-05
US9246517B2 (en) 2016-01-26
WO2009109830A1 (en) 2009-09-11
JP5325237B2 (ja) 2013-10-23
KR20150127744A (ko) 2015-11-17
HUE025389T2 (en) 2016-02-29
HK1150688A1 (en) 2012-01-06
HUE027114T2 (en) 2016-08-29
EP2248265A1 (en) 2010-11-10
EP2254250A1 (en) 2010-11-24
HUE027115T2 (en) 2016-08-29
HK1151140A1 (en) 2012-01-20
US20140250350A1 (en) 2014-09-04
SI2248265T1 (sl) 2015-10-30
CN104135335B (zh) 2018-02-13
KR20100136480A (ko) 2010-12-28
CN104135336A (zh) 2014-11-05
HRP20150905T1 (hr) 2015-10-09

Similar Documents

Publication Publication Date Title
ES2545789T3 (es) Patrones de permutación de bits para modulación codificada de LDPC y constelaciones de 64QAM
EP2294738B1 (en) Permutation of ldpc coded bits to be applied before qam constellation mapping
KR20160061328A (ko) 데이터 처리 장치 및 데이터 처리 방법
KR20160064086A (ko) 데이터 처리 장치 및 데이터 처리 방법
KR20160064085A (ko) 데이터 처리 장치 및 데이터 처리 방법
KR20160064087A (ko) 데이터 처리 장치 및 데이터 처리 방법
KR20160061330A (ko) 데이터 처리 장치 및 데이터 처리 방법
KR20160061329A (ko) 데이터 처리 장치 및 데이터 처리 방법
KR102113900B1 (ko) 데이터 처리 장치 및 데이터 처리 방법
CA2917801A1 (en) Data processing device and data processing method
KR102113711B1 (ko) 데이터 처리 장치 및 데이터 처리 방법
KR20160064092A (ko) 데이터 처리 장치 및 데이터 처리 방법
KR20160061331A (ko) 데이터 처리 장치 및 데이터 처리 방법