KR20100136480A - Ｌｄｐｃ 코딩된 변조 및 ｑａｍ 성상도들에 대한 비트 치환 패턴들 - Google Patents

Ｌｄｐｃ 코딩된 변조 및 ｑａｍ 성상도들에 대한 비트 치환 패턴들 Download PDF

Info

Publication number
KR20100136480A
KR20100136480A KR1020107022052A KR20107022052A KR20100136480A KR 20100136480 A KR20100136480 A KR 20100136480A KR 1020107022052 A KR1020107022052 A KR 1020107022052A KR 20107022052 A KR20107022052 A KR 20107022052A KR 20100136480 A KR20100136480 A KR 20100136480A
Authority
KR
South Korea
Prior art keywords
corresponds
bits
words
word
order
Prior art date
Application number
KR1020107022052A
Other languages
English (en)
Other versions
KR101566677B1 (ko
Inventor
지오반니 바이탈
비토리아 미그논
Original Assignee
라이 라디오텔레비지오네 이탈리아나 에스.페.아.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=40601459&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR20100136480(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Priority claimed from ITTO20080154 external-priority patent/ITTO20080154A1/it
Priority claimed from ITTO20080173 external-priority patent/ITTO20080173A1/it
Application filed by 라이 라디오텔레비지오네 이탈리아나 에스.페.아. filed Critical 라이 라디오텔레비지오네 이탈리아나 에스.페.아.
Publication of KR20100136480A publication Critical patent/KR20100136480A/ko
Application granted granted Critical
Publication of KR101566677B1 publication Critical patent/KR101566677B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2778—Interleaver using block-wise interleaving, e.g. the interleaving matrix is sub-divided into sub-matrices and the permutation is performed in blocks of sub-matrices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H03M13/1165—QC-LDPC codes as defined for the digital video broadcasting [DVB] specifications, e.g. DVB-Satellite [DVB-S2]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H03M13/255—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with Low Density Parity Check [LDPC] codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/02—Amplitude-modulated carrier systems, e.g. using on-off keying; Single sideband or vestigial sideband modulation
    • H04L27/04—Modulator circuits; Transmitter circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Multimedia (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Error Detection And Correction (AREA)

Abstract

본 발명은 디지털 신호 처리를 위한 방법들 및 이러한 방법들을 이용하는 송신/수신 시스템들에 관한 것이다; 본 발명은 LDPC 코드들, 특히 QAM 변조, 특히 16QAM 또는 64QAM 또는 256QAM 변조와 조합하여, 3/5 코드 레이트를 갖는 LDPC 코드들의 이용에 기초한다; 송신에서, 비트 치환(역다중화)은 QAM 성상도 맵핑 함수 이전에 수행된다; 수신에서, 비트 치환은 QAM 성상도 디맵핑 함수 이후에 수행된다.

Description

ＬＤＰＣ 코딩된 변조 및 ＱＡＭ 성상도들에 대한 비트 치환 패턴들{BIT PERMUTATION PATTERNS FOR LDPC CODED MODULATION AND QAM CONSTELLATIONS}
본 발명은 디지털 신호 처리를 위한 방법들 및 상기 방법들을 이용하는 송신/수신 시스템들에 관한 것이다.
본 발명은 주로, 하지만 비 배타적으로, 디지털 오디오 및 비디오 신호들, 특히 2-세대 디지털 지상 텔레비전 신호들의 방송에 관여된 신호들을 수신 및 송신하는 것을 위해 의도된다.
송신 채널의 왜곡들로부터 신호들을 보호하기 위해, 광대역 위성 방송을 위한 2-세대 시스템들(DVB-S2)은 QPSK, 8PSK, 16APSK 및 32APSK 변조들(도 1)과 연관된 LDPC(저 밀도 패리티 체크) 인코딩을 이용하고, 이러한 변조들은 위성 채널과 같은 비-선형 채널을 통한 송신을 위해 적합하다. DVB-S2 표준 및 LDPC 코드들에 대한 설명은 예를 들어 2006년 1월, IEEE의 공식 기록들(Proceedings), 볼륨 94, 발행물 1, A. Morello, V. Mignone "DVB-S2: The Second Generation Standard for Satellite Broad-band Services"의 페이지 210-227에서 찾을 수 있다.
코드들의 잠재력을 더 잘 이용하기 위한 목적으로 DVB-S2 표준은, 성상도 포인트들에 의해 전달(carry)되는 비트들 및 인코딩된 워드의 비트들 간의 개선된 연관을 성취하기 위해 인터리버가 LDPC 인코더 및 8PSK, 16APSK 및 32APSK 성상도 맵퍼 사이에 삽입(interpose)되는 것을 제공한다.
DVB-S2 표준에 규정된 인터리버에서, LDPC 인코더에 의해 출력되는 인코딩된 패킷(일반적으로 심볼 "N프레임"이라 지칭되는 수인 16200 또는 64800과 같은 다수의 비트들에 의해 형성)은 N개의 칼럼(column)들을 가지는 매트릭스 내의 칼럼들 및 N프레임/N 로우(row)들에 의해 기록되고(도 2), 로우들에 의해 판독되며, 여기서 N은 성상도에 의해 전달되는 비트들의 수이다(N은 8PSK에 대해 3, 16APSK에 대해 4, 32APSK에 대해 5); 판독이 오른쪽에서 왼쪽으로 발생하는 3/5 레이트를 제외하고는 판독은 표준에 의해 제공되는 모든 코드 레이트들에 대해 왼쪽에서 오른쪽으로 발생한다. 성상도 포인트들 또는 좌표들과의 연관은 도 1에 도시된 것처럼 발생한다.
QAM[직교 진폭 변조]과, 특히 QPSK, 16QAM, 64QAM 및 256QAM 변조들(도 3a 내지 도 3d)과 어떻게 연관되더라도, 2-세대 디지털 지상 텔레비전 신호들의 방송에 관여되는 수치 오디오 및 비디오 신호들을 수신 및 송신하기 위해 DVB-S2에서 채용되는 것과 동일한 인코딩 방식, 즉 동일한 LDPC 코드들을 이용하는 것을 최근에 생각해냈다.
QAM 변조들을 이용하여 LDPC 코드들에 의해 제공되는 성능은 양호하나 QEF[쿼지 에러 프리] 조건에 도달하기 위해 요구되는 신호-대-잡음 비(SNR)에 관해서는 완전히 만족스럽지는 못함을 출원인은 인식하였다; 알려진 대로 이러한 조건은 수신된 프로그램의 시간 당 한 개 미만의 에러가 수신되는 경우에 해당한다.
본 발명의 일반적 목적은 상기 문제를 해결하는 것이고, 특히 LDPC 인코더에 의해 출력된 비트들 및 QAM 변조들의 성상도 좌표들 간의 연관을 개선시키는 것이다; 보다 구체적으로 본 발명은 3/5 코드 레이트를 가지는 LDPC 인코딩을 다루고 16QAM 또는 64QAM 또는 256QAM 변조를 다룬다.
상기 목적들은 디지털 신호들을 처리하기 위한 방법들 및 첨부된 청구항들에서 제시된 특징들을 가지는 송신 및 수신 시스템들을 통해 성취되고, 첨부된 청구항들은 본 명세서의 주요 부분으로서 의도된다.
본 발명은 이제 몇몇의 바람직한 실시예들에서 상세히 기술될 것이고, 바람직한 실시예들은 첨부된 도면들을 참조함으로써 비-제한적인 예를 통해 본원에서 제공되며, 도면에서:
도 1은 특히 DVB-S2 표준에 포함된 QPSK, 8PSK, 16APSK 및 32APSK 성상도들에 대한 개략적 표현이다.
도 2는 8PSK 변조에 관하여, DVB-S2 표준에 의해 제공되는 인터리버에 대한 설명적인 다이어그램이다.
도 3a 내지 도 3d는 2-세대 디지털 지상 텔레비전 신호들의 방송에 관여되는 오디오 및 비디오 신호들의 수신 및 송신에 적용가능한 QPSK, 16QAM, 64QAM 및 256QAM에 대한 개략적 표현이다.
도 4는 본 발명에 따라 변조 디지털 신호를 처리하기 위한 시스템의 보다 단순화된 블록 다이어그램이다.
도 5는 도 4의 인터리버에 대한 설명적인 일반 다이어그램이다.
도 6은 256QAM 변조에 관한 본 발명의 제 1 실시예에 따라 도 5의 "역다중화기(Demux)" 블록에 의해 수행되는 함수에 대한 개략적 표현이다.
도 7은 256QAM 변조에 관한 본 발명의 제 2 실시예에 따라 도 5의 "역다중화기" 블록에 의해 수행되는 함수에 대한 개략적 표현이다.
도 8은 256QAM 변조에 관한 본 발명의 제 3 실시예에 따라 도 5의 "역다중화기" 블록에 의해 수행되는 함수에 대한 개략적 표현이다.
도 9는 256QAM 변조에 관한 본 발명의 제 4 실시예에 따라 도 5의 "역다중화기" 블록에 의해 수행되는 함수에 대한 개략적 표현이다.
도 10은 256QAM 변조에 관한 본 발명의 제 5 실시예에 따라 도 5의 "역다중화기" 블록에 의해 수행되는 함수에 대한 개략적 표현이다.
도 11은 64QAM 변조에 관한 본 발명의 제 6 실시예에 따라 도 5의 "역다중화기" 블록에 의해 수행되는 함수에 대한 개략적 표현이다.
도 12는 64QAM 변조에 관한 본 발명의 제 7 실시예에 따라 도 5의 "역다중화기" 블록에 의해 수행되는 함수에 대한 개략적 표현이다.
도 13은 16QAM 변조에 관한 본 발명의 제 8 실시예에 따라 도 5의 "역다중화기" 블록에 의해 수행되는 함수에 대한 개략적 표현이다.
도 14는 16QAM 변조에 관한 본 발명의 제 9 실시예에 따라 도 5의 "역다중화기" 블록에 의해 수행되는 함수에 대한 개략적 표현이다.
도 15는 16QAM 변조에 관한 본 발명의 제 10 실시예에 따라 도 5의 "역다중화기" 블록에 의해 수행되는 함수에 대한 개략적 표현이다.
도 16은 16QAM 변조에 관한 본 발명의 제 11 실시예에 따라 도 5의 "역다중화기" 블록에 의해 수행되는 함수에 대한 개략적 표현이다.
이제 보다 상세한 설명으로 들어가서, 도 4는 QAM 변조 성상도의 포인트들 또는 좌표들과 변조 정보 스트림의 비트들을 연관시키기 위한 프로세스를 개략적으로 도시한다.
"인코더" 블록은 변조 정보 스트림을 수신하고, 64800 또는 16200일 수 있는 N프레임 비트들로 이루어진 패킷들로 조직된 인코딩된 정보 스트림을 출력한다; 이용된 코드는 LDPC 코드, 특히 3/5 코드 레이트를 갖는 DVB-S2 표준의 하나이다.
"인터리버" 블록에서, 상기 패킷들은 전체 크기 N프레임을 갖는 인터리빙 매트릭스로 기록된다; 상기 매트릭스는 m×N 칼럼들 및 N프레임/(m×N) 로우들에 의해 구성된다.
"역다중화기" 블록은 "인터리버" 블록으로부터 수신된 비트들의 치환을 수행한다; 이러한 비트들은 한번에 m×N 비트들의 그룹들로 인터리빙 매트릭스에 의해 수신되고, N은 성상도에 의해 전달되는 비트들의 수이고(QPSK에 대해 N=2, 16QAM에 대해 N=4, 64QAM에 대해 N=6, 256QAM에 대해 N=8), "m"은 1보다 크거나 같은 정수이다. "역다중화기" 블록은 이들을 N개의 비트들의 m개의 그룹들로 연관시키고 변조 유형(예를 들어, QAM 레벨), 송신 채널의 코드 및 유형을 고려함으로써 미리 결정된 방식들에 따라 이들을 치환(permute)하며, 그 후 이들을 출력한다.
"맵퍼" 블록은 예를 들어 QAM 변조들에 대해 도 3b 내지 도 3d에 도시된 것처럼, 성상도의 좌표들 또는 포인트들과 "역다중화기" 블록에 의해 출력된 N-겹들(N-ples)의 비트들을 연관시킨다.
도 4에 도시된 블록들은 본 발명을 이해하기 위해 필요한 것들에 불과함을 지적할 가치가 있다; 그러므로 특정 신호 처리 기능들을 수행하도록 적응된 중간 블록들의 존재(예를 들어, "역다중화기" 블록과 "맵퍼" 블록 사이)가 배제되어서는 안 된다.
본 발명은 인터리빙의 상이한 유형들과 관련하여 예를 들어 DVB-S2 표준에 의해 제공된 상이한 코드 레이트들을 갖는 LDPC 코드들 및 QAM 변조들을 위해 채용될 수 있는 특정 치환 방식들을 제안한다.
본 발명의 바람직한 실시예들은 16QAM, 64QAM 및 256QAM 변조들 및 3/5 코드 레이트를 갖는 LDPC 코드를 참조한다.
본 발명의 바람직한 실시예는 QAM 변조 레벨 유형에 의존하는 다수의 비트들/칼럼들을 갖는, DVB-S2 표준의 하나와 동일 또는 유사한 인터리버를 채용한다(도 2).
바람직하게는, 그 후 이러한 바람직한 실시예는 "역다중화기"에 의해 출력된 N겹들의 비트가 DVB-T 표준에서 이용되는 라벨링에 따라 "맵퍼" 블록을 통해 성상도들 QAM의 포인트들에 연관됨을 제공한다(도 3b 내지 도 3d).
256QAM 변조에 관한 제 1 실시예에 따라, 사용 중인 "역다중화기" 블록에서 "m"은 1과 같고(예를 들어, 256QAM에 대해 8 비트), 그러므로 "인터리버" 블록의 매트릭스의 로우들은 한번에 하나씩 판독된다.
"역다중화기" 블록으로 입력된 N 비트들은 3/5 레이트를 갖고 인코딩된 256QAM 변조에 대해, 도 6에서 특정된 것처럼 치환된다(제 1 실시예). 이것은 N 비트들 b0 내지 b7이 주어지는 경우(블록으로 입력됨), 256QAM 성상도에 의해 전달(carry)되는 N 비트들 y0 내지 y7(블록에 의해 출력됨)은 다음과 같이 결정됨을 의미한다:
Figure pct00001
여기서 b0 및 y0는 최상위 비트[MSB]들이고, b7 및 y7은 최하위 비트[LSB]들이다.
대안으로서(제 2 실시예), 본 발명은 2×N 칼럼들 및 N프레임/(2×N) 로우들을 갖는 매트릭스의 형태로 매트릭스 인터리버를 이용하는 것을 제공하고, 이는 위에서 아래로 칼럼들에 의해 기록되고 왼쪽에서 오른쪽으로 로우들에 의해 판독된다.
이러한 경우, "역다중화기" 블록은 m이 2인 상태로 동작한다. "역다중화기" 블록으로 입력된 2×N 비트들은 3/5 레이트를 갖고 인코딩된 256QAM 변조에 대해, 도 7에서 특정된 것과 같이 치환되고, 256QAM 변조의 2개의 연속되는 심볼들과 연관된다.
이것은 2×N 비트들 b0 내지 b15가 주어지는 경우 256QAM 성상도에 의해 전달되는 2×N 비트들 y0 내지 y15가 다음과 같이 결정됨을 의미한다:
Figure pct00002
여기서 b0 및 y0는 최상위 비트[MSB]들이고, b15 및 y15는 최하위 비트[LSB]들이다.
보다 정확하게, "맵퍼" 블록은 비트들 y0 내지 y7을 먼저 수신하고, 비트들 y8 내지 y15가 뒤따른다.
m이 2인 상태로 "역다중화기" 블록이 동작하는 경우를 더 참조하면, 또 다른 치환이 유리함이 증명되었다(제 3 실시예); "역다중화기" 블록으로 입력된 2×N 비트들은 3/5 레이트를 갖고 인코딩된 256QAM 변조에 대해, 도 8에서 특정된 것과 같이 치환되고, 256QAM 변조의 2개의 연속되는 심볼들과 연관된다.
이것은 2×N 비트들 b0 내지 b15가 주어지는 경우 256QAM 성상도에 의해 전달되는 2×N 비트들 y0 내지 y15가 다음과 같이 결정됨을 의미한다:
Figure pct00003
m이 2인 상태로 "역다중화기" 블록이 동작하는 경우를 더 참조하면, 추가적인 치환 또한 유리함이 증명되었다(제 4 실시예); "역다중화기" 블록으로 입력된 2×N 비트들은 3/5 레이트를 갖고 인코딩된 256QAM 변조에 대해, 도 9에서 특정된 것과 같이 치환되고, 256QAM 변조의 2개의 연속되는 심볼들과 연관된다.
이것은 2×N 비트들 b0 내지 b15가 주어지는 경우 256QAM 성상도에 의해 전달되는 2×N 비트들 y0 내지 y15가 다음과 같이 결정됨을 의미한다:
Figure pct00004
마지막으로, m이 2인 상태로 "역다중화기" 블록이 동작하는 경우를 더 참조하면, 또 다른 치환이 유리함이 증명되었다(제 5 실시예); "역다중화기" 블록으로 입력된 2×N 비트들은 3/5 레이트를 갖고 인코딩된 256QAM 변조에 대해, 도 10에서 특정된 것과 같이 치환되고, 256QAM 변조의 2개의 연속되는 심볼들과 연관된다.
이것은 2×N 비트들 b0 내지 b15가 주어지는 경우 256QAM 성상도에 의해 전달되는 2×N 비트들 y0 내지 y15가 다음과 같이 결정됨을 의미한다:
Figure pct00005
16QAM 및 64QAM 변조들에 대해, 본 발명은 2×N 칼럼들 및 N프레임/(2×N) 로우들을 갖는 매트릭스의 형태로 매트릭스 인터리버를 이용하는 것을 제공하고, 이는 위에서 아래로 칼럼들에 의해 기록되고 왼쪽에서 오른쪽으로 로우들에 의해 판독된다. 이러한 경우, 도 4의 "역다중화기" 블록은 예를 들어 m이 2인 상태로 동작한다. "역다중화기" 블록으로 입력된 2×N 비트들은 64QAM 변조에 대해, 도 11에서 특정된 것과 같이 치환되고(제 6 실시예), 64QAM 변조의 2개의 연속되는 심볼들과 연관된다.
이것은 2×N 비트들 b0 내지 b11이 주어지는 경우 64QAM 성상도에 의해 전달되는 2×N 비트들 y0 내지 y11이 다음과 같이 결정됨을 의미한다:
Figure pct00006
Figure pct00007
여기서 b0 및 y0는 최상위 비트[MSB]들이고, b11 및 y11은 최하위 비트[LSB]들이다.
보다 정확하게, "맵퍼" 블록은 비트들 y0 내지 y5를 먼저 수신하고, 비트들 y6 내지 y11이 뒤따른다.
m이 2인 상태로 "역다중화기" 블록이 동작하는 64QAM 변조의 경우를 더 참조하면, 또 다른 치환이 유리함이 증명되었다(제 7 실시예); "역다중화기" 블록으로 입력된 2×N 비트들은 도 12에서 특정된 것과 같이 치환되고, 64QAM 변조의 2개의 연속되는 심볼들과 연관된다.
이것은 2×N 비트들 b0 내지 b11이 주어지는 경우 64QAM 성상도에 의해 전달되는 2×N 비트들 y0 내지 y11이 다음과 같이 결정됨을 의미한다:
Figure pct00008
16QAM 변조의 경우, "역다중화기" 블록으로 입력된 2×N 비트들은 도 13에서 특정된 것과 같이 치환되고(제 8 실시예) 16QAM 변조의 2개의 연속되는 심볼들과 연관된다.
이것은 2×N 비트들 b0 내지 b7이 주어지는 경우 16QAM 성상도에 의해 전달되는 2×N 비트들 y0 내지 y7이 다음과 같이 결정됨을 의미한다:
Figure pct00009
m이 2인 상태로 "역다중화기" 블록이 동작하는 16QAM 변조의 경우를 더 참조하면, 제 2 치환 또한 유리함이 증명되었다(제 9 실시예); "역다중화기" 블록으로 입력된 2×N 비트들은 도 14에서 특정된 것과 같이 치환되고, 16QAM 변조의 2개의 연속되는 심볼들과 연관된다.
이것은 2×N 비트들 b0 내지 b7이 주어지는 경우 16QAM 성상도에 의해 전달되는 2×N 비트들 y0 내지 y7이 다음과 같이 결정됨을 의미한다:
Figure pct00010
m이 2인 상태로 "역다중화기" 블록이 동작하는 16QAM 변조의 경우를 더 참조하면, 제 3 치환 또한 유리함이 증명되었다(제 10 실시예); "역다중화기" 블록으로 입력된 2×N 비트들은 도 15에서 특정된 것과 같이 치환되고, 16QAM 변조의 2개의 연속되는 심볼들과 연관된다.
이것은 2×N 비트들 b0 내지 b7이 주어지는 경우 16QAM 성상도에 의해 전달되는 2×N 비트들 y0 내지 y7이 다음과 같이 결정됨을 의미한다:
Figure pct00011
m이 2인 상태로 "역다중화기" 블록이 동작하는 16QAM 변조의 경우를 더 참조하면, 제 4 치환 또한 유리함이 증명되었다(제 11 실시예); "역다중화기" 블록으로 입력된 2×N 비트들은 도 16에서 특정된 것과 같이 치환되고, 16QAM 변조의 2개의 연속되는 심볼들과 연관된다.
이것은 2×N 비트들 b0 내지 b7이 주어지는 경우 16QAM 성상도에 의해 전달되는 2×N 비트들 y0 내지 y7이 다음과 같이 결정됨을 의미한다:
Figure pct00012
상기 방법들은 16QAM 또는 64QAM 또는 256QAM 변조기에 기초하여 디지털 신호들을 송신하기 위한 시스템, 특히 디지털 지상 텔레비전 신호들을 방송하기 위한 오디오/비디오 디지털 신호 송신기에 있어서 유리하도록 이용될 수 있다.
당업자에게 명백한 것처럼, 상기 방법들이 송신에 적용되는 경우, 역의 방법들이 수신에 적용되어야 할 것이다.
공지된 것처럼, 텔레비전 신호들의 송신은 무선 주파수 송신기들에 의해 수행되는 반면, 텔레비전 신호들의 수신은 텔레비전 서비스 사용자의 가정에 전형적으로 설치된 텔레비전 수신기들을 통해 발생한다.

Claims (32)

  1. QAM 변조기로 전송될 디지털 신호들을 처리하기 위한 방법으로서,
    상기 신호들은 LDPC 코드에 따라 인코딩되며, 비트 치환이 성상도 맵핑 함수 이전에 수행되는,
    QAM 변조기로 전송될 디지털 신호들을 처리하기 위한 방법.
  2. 제 1 항에 있어서,
    상기 디지털 신호들은 오디오 및 비디오 신호들이고, 상기 변조기는 256QAM 유형이며, 상기 신호들은 3/5 코드 레이트를 갖는 상기 LDPC 코드에 따라 인코딩되며, 상기 비트 치환은 8 비트 또는 16 비트 또는 8 비트의 추가적인 배수들의 길이를 갖는 워드들 상에서 수행되는,
    QAM 변조기로 전송될 디지털 신호들을 처리하기 위한 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 치환은 8-비트 워드들 상에서 수행되고, 순서대로 비트들 b0 b1 b2 b3 b4 b5 b6 b7을 포함하는 워드 B로부터 시작하여 순서대로 비트들 y0 y1 y2 y3 y4 y5 y6 y7을 포함하는 워드 Y를 생성하며, 상기 비트들 y0 및 b0는 각각 상기 워드들 Y 및 B의 최상위 비트들이고, 상기 비트들 y7 및 b7은 각각 상기 워드들 Y 및 B의 최하위 비트들이며:
    - y0은 b0에 대응하고,
    - y1은 b6에 대응하고,
    - y2는 b2에 대응하고,
    - y3은 b3에 대응하고,
    - y4는 b4에 대응하고,
    - y5는 b7에 대응하고,
    - y6은 b1에 대응하고,
    - y7은 b5에 대응하는,
    QAM 변조기로 전송될 디지털 신호들을 처리하기 위한 방법.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 치환은 16-비트 워드들 상에서 수행되고, 순서대로 비트들 b0 b1 b2 b3 b4 b5 b6 b7 b8 b9 b10 b11 b12 b13 b14 b15를 포함하는 워드 B로부터 시작하여 순서대로 비트들 y0 y1 y2 y3 y4 y5 y6 y7 y8 y9 y10 y11 y12 y13 y14 y15를 포함하는 워드 Y를 생성하며, 상기 비트들 y0 및 b0는 각각 상기 워드들 Y 및 B의 최상위 비트들이고, 상기 비트들 y15 및 b15는 각각 상기 워드들 Y 및 B의 최하위 비트들이며:
    - y0은 b0에 대응하고,
    - y1은 b10에 대응하고,
    - y2는 b7에 대응하고,
    - y3은 b6에 대응하고,
    - y4는 b13에 대응하고,
    - y5는 b15에 대응하고,
    - y6은 b3에 대응하고,
    - y7은 b9에 대응하고,
    - y8은 b11에 대응하고,
    - y9는 b1에 대응하고,
    - y10은 b8에 대응하고,
    - y11은 b5에 대응하고,
    - y12는 b2에 대응하고,
    - y13은 b14에 대응하고,
    - y14는 b4에 대응하고,
    - y15는 b12에 대응하는,
    QAM 변조기로 전송될 디지털 신호들을 처리하기 위한 방법.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 치환은 16-비트 워드들 상에서 수행되고, 순서대로 비트들 b0 b1 b2 b3 b4 b5 b6 b7 b8 b9 b10 b11 b12 b13 b14 b15를 포함하는 워드 B로부터 시작하여 순서대로 비트들 y0 y1 y2 y3 y4 y5 y6 y7 y8 y9 y10 y11 y12 y13 y14 y15를 포함하는 워드 Y를 생성하며, 상기 비트들 y0 및 b0는 각각 상기 워드들 Y 및 B의 최상위 비트들이고, 상기 비트들 y15 및 b15는 각각 상기 워드들 Y 및 B의 최하위 비트들이며:
    - y0은 b4에 대응하고,
    - y1은 b6에 대응하고,
    - y2는 b0에 대응하고,
    - y3은 b2에 대응하고,
    - y4는 b3에 대응하고,
    - y5는 b10에 대응하고,
    - y6은 b12에 대응하고,
    - y7은 b14에 대응하고,
    - y8은 b7에 대응하고,
    - y9는 b5에 대응하고,
    - y10은 b8에 대응하고,
    - y11은 b1에 대응하고,
    - y12는 b11에 대응하고,
    - y13은 b9에 대응하고,
    - y14는 b15에 대응하고,
    - y15는 b13에 대응하는,
    QAM 변조기로 전송될 디지털 신호들을 처리하기 위한 방법.
  6. 제 1 항 또는 제 2 항에 있어서,
    상기 치환은 16-비트 워드들 상에서 수행되고, 순서대로 비트들 b0 b1 b2 b3 b4 b5 b6 b7 b8 b9 b10 b11 b12 b13 b14 b15를 포함하는 워드 B로부터 시작하여 순서대로 비트들 y0 y1 y2 y3 y4 y5 y6 y7 y8 y9 y10 y11 y12 y13 y14 y15를 포함하는 워드 Y를 생성하며, 상기 비트들 y0 및 b0는 각각 상기 워드들 Y 및 B의 최상위 비트들이고, 상기 비트들 y15 및 b15는 각각 상기 워드들 Y 및 B의 최하위 비트들이며:
    - y0은 b0에 대응하고,
    - y1은 b12에 대응하고,
    - y2는 b4에 대응하고,
    - y3은 b6에 대응하고,
    - y4는 b8에 대응하고,
    - y5는 b14에 대응하고,
    - y6은 b2에 대응하고,
    - y7은 b10에 대응하고,
    - y8은 b1에 대응하고,
    - y9는 b13에 대응하고,
    - y10은 b5에 대응하고,
    - y11은 b7에 대응하고,
    - y12는 b9에 대응하고,
    - y13은 b15에 대응하고,
    - y14는 b3에 대응하고,
    - y15는 b11에 대응하는,
    QAM 변조기로 전송될 디지털 신호들을 처리하기 위한 방법.
  7. 제 1 항 또는 제 2 항에 있어서,
    상기 치환은 16-비트 워드들 상에서 수행되고, 순서대로 비트들 b0 b1 b2 b3 b4 b5 b6 b7 b8 b9 b10 b11 b12 b13 b14 b15를 포함하는 워드 B로부터 시작하여 순서대로 비트들 y0 y1 y2 y3 y4 y5 y6 y7 y8 y9 y10 y11 y12 y13 y14 y15를 포함하는 워드 Y를 생성하며, 상기 비트들 y0 및 b0는 각각 상기 워드들 Y 및 B의 최상위 비트들이고, 상기 비트들 y15 및 b15는 각각 상기 워드들 Y 및 B의 최하위 비트들이며:
    - y0은 b4에 대응하고,
    - y1은 b6에 대응하고,
    - y2는 b0에 대응하고,
    - y3은 b2에 대응하고,
    - y4는 b3에 대응하고,
    - y5는 b14에 대응하고,
    - y6은 b12에 대응하고,
    - y7은 b10에 대응하고,
    - y8은 b7에 대응하고,
    - y9는 b5에 대응하고,
    - y10은 b8에 대응하고,
    - y11은 b1에 대응하고,
    - y12는 b15에 대응하고,
    - y13은 b9에 대응하고,
    - y14는 b11에 대응하고,
    - y15는 b13에 대응하는,
    QAM 변조기로 전송될 디지털 신호들을 처리하기 위한 방법.
  8. 제 1 항에 있어서,
    상기 디지털 신호들은 오디오 및 비디오 신호들이고, 상기 변조기는 64QAM 유형이며, 상기 신호들은 상기 LDPC 코드, 특히 3/5 코드 레이트를 갖는 DVB-S2 표준의 하나에 따라 인코딩되며, 상기 비트 치환은 12 비트 또는 6 비트의 추가적인 배수들의 길이를 갖는 워드들 상에서 수행되는,
    QAM 변조기로 전송될 디지털 신호들을 처리하기 위한 방법.
  9. 제 1 항 또는 제 8 항에 있어서,
    상기 치환은 12-비트 워드들 상에서 수행되고, 순서대로 비트들 b0 b1 b2 b3 b4 b5 b6 b7 b8 b9 b10 b11을 포함하는 워드 B로부터 시작하여 순서대로 비트들 y0 y1 y2 y3 y4 y5 y6 y7 b8 b9 b10 b11을 포함하는 워드 Y를 생성하며, 상기 비트들 y0 및 b0는 각각 상기 워드들 Y 및 B의 최상위 비트들이고, 상기 비트들 y11 및 b11은 각각 상기 워드들 Y 및 B의 최하위 비트들이며:
    Figure pct00013
    인,
    QAM 변조기로 전송될 디지털 신호들을 처리하기 위한 방법.
  10. 제 1 항 또는 제 8 항에 있어서,
    상기 치환은 12-비트 워드들 상에서 수행되고, 순서대로 비트들 b0 b1 b2 b3 b4 b5 b6 b7 b8 b9 b10 b11을 포함하는 워드 B로부터 시작하여 순서대로 비트들 y0 y1 y2 y3 y4 y5 y6 y7 b8 b9 b10 b11을 포함하는 워드 Y를 생성하며, 상기 비트들 y0 및 b0는 각각 상기 워드들 Y 및 B의 최상위 비트들이고, 상기 비트들 y11 및 b11은 각각 상기 워드들 Y 및 B의 최하위 비트들이며:
    Figure pct00014
    인,
    QAM 변조기로 전송될 디지털 신호들을 처리하기 위한 방법.
  11. 제 1 항에 있어서,
    상기 디지털 신호들은 오디오 및 비디오 신호들이고, 상기 변조기는 16QAM 유형이며, 상기 신호들은 상기 LDPC 코드, 특히 3/5 코드 레이트를 갖는 DVB-S2 표준의 하나에 따라 인코딩되며, 상기 비트 치환은 8 비트 또는 4 비트의 추가적인 배수들의 길이를 갖는 워드들 상에서 수행되는,
    QAM 변조기로 전송될 디지털 신호들을 처리하기 위한 방법.
  12. 제 1 항 또는 제 11 항에 있어서,
    상기 치환은 8-비트 워드들 상에서 수행되고, 순서대로 비트들 b0 b1 b2 b3 b4 b5 b6 b7을 포함하는 워드 B로부터 시작하여 순서대로 비트들 y0 y1 y2 y3 y4 y5 y6 y7을 포함하는 워드 Y를 생성하며, 상기 비트들 y0 및 b0는 각각 상기 워드들 Y 및 B의 최상위 비트들이고, 상기 비트들 y7 및 b7은 각각 상기 워드들 Y 및 B의 최하위 비트들이며:
    Figure pct00015
    인,
    QAM 변조기로 전송될 디지털 신호들을 처리하기 위한 방법.
  13. 제 1 항 또는 제 11 항에 있어서,
    상기 치환은 8-비트 워드들 상에서 수행되고, 순서대로 비트들 b0 b1 b2 b3 b4 b5 b6 b7을 포함하는 워드 B로부터 시작하여 순서대로 비트들 y0 y1 y2 y3 y4 y5 y6 y7을 포함하는 워드 Y를 생성하며, 상기 비트들 y0 및 b0는 각각 상기 워드들 Y 및 B의 최상위 비트들이고, 상기 비트들 y7 및 b7은 각각 상기 워드들 Y 및 B의 최하위 비트들이며:
    Figure pct00016
    인,
    QAM 변조기로 전송될 디지털 신호들을 처리하기 위한 방법.
  14. 제 1 항 또는 제 11 항에 있어서,
    상기 치환은 8-비트 워드들 상에서 수행되고, 순서대로 비트들 b0 b1 b2 b3 b4 b5 b6 b7을 포함하는 워드 B로부터 시작하여 순서대로 비트들 y0 y1 y2 y3 y4 y5 y6 y7을 포함하는 워드 Y를 생성하며, 상기 비트들 y0 및 b0는 각각 상기 워드들 Y 및 B의 최상위 비트들이고, 상기 비트들 y7 및 b7은 각각 상기 워드들 Y 및 B의 최하위 비트들이며:
    Figure pct00017
    인,
    QAM 변조기로 전송될 디지털 신호들을 처리하기 위한 방법.
  15. 제 1 항 또는 제 11 항에 있어서,
    상기 치환은 8-비트 워드들 상에서 수행되고, 순서대로 비트들 b0 b1 b2 b3 b4 b5 b6 b7을 포함하는 워드 B로부터 시작하여 순서대로 비트들 y0 y1 y2 y3 y4 y5 y6 y7을 포함하는 워드 Y를 생성하며, 상기 비트들 y0 및 b0는 각각 상기 워드들 Y 및 B의 최상위 비트들이고, 상기 비트들 y7 및 b7은 각각 상기 워드들 Y 및 B의 최하위 비트들이며:
    Figure pct00018
    인,
    QAM 변조기로 전송될 디지털 신호들을 처리하기 위한 방법.
  16. QAM 변조기를 포함하는 디지털 신호들을 송신하기 위한 시스템으로서,
    제 1 항 내지 제 15 항 중 어느 한 항에 따른 방법을 구현하는,
    QAM 변조기를 포함하는 디지털 신호들을 송신하기 위한 시스템.
  17. QAM 복조기에 의해 수신된 디지털 신호들을 처리하기 위한 방법으로서,
    상기 신호들은 LDPC 코드에 따라 인코딩되며, 비트 치환이 성상도 디맵핑 함수 이후에 수행되는,
    QAM 복조기에 의해 수신된 디지털 신호들을 처리하기 위한 방법.
  18. 제 17 항에 있어서,
    상기 디지털 신호들은 오디오 및 비디오 신호들이고, 상기 복조기는 256QAM 유형이며, 상기 신호들은 3/5 코드 레이트를 갖는 상기 LDPC 코드에 따라 인코딩되며, 상기 비트 치환은 8 비트 또는 16 비트 또는 8 비트의 추가적인 배수들의 길이를 갖는 워드들 상에서 수행되는,
    QAM 복조기에 의해 수신된 디지털 신호들을 처리하기 위한 방법.
  19. 제 17 항 또는 제 18 항에 있어서,
    상기 치환은 8-비트 워드들 상에서 수행되고, 순서대로 비트들 y0 y1 y2 y3 y4 y5 y6 y7을 포함하는 워드 Y로부터 시작하여 순서대로 비트들 b0 b1 b2 b3 b4 b5 b6 b7을 포함하는 워드 B를 생성하며, 상기 비트들 y0 및 b0는 각각 상기 워드들 Y 및 B의 최상위 비트들이고, 상기 비트들 y7 및 b7은 각각 상기 워드들 Y 및 B의 최하위 비트들이며:
    - y0은 b0에 대응하고,
    - y1은 b6에 대응하고,
    - y2는 b2에 대응하고,
    - y3은 b3에 대응하고,
    - y4는 b4에 대응하고,
    - y5는 b7에 대응하고,
    - y6은 b1에 대응하고,
    - y7은 b5에 대응하는,
    QAM 복조기에 의해 수신된 디지털 신호들을 처리하기 위한 방법.
  20. 제 17 항 또는 제 18 항에 있어서,
    상기 치환은 16-비트 워드들 상에서 수행되고, 순서대로 비트들 y0 y1 y2 y3 y4 y5 y6 y7 y8 y9 y10 y11 y12 y13 y14 y15를 포함하는 워드 Y로부터 시작하여 순서대로 비트들 b0 b1 b2 b3 b4 b5 b6 b7 b8 b9 b10 b11 b12 b13 b14 b15를 포함하는 워드 B를 생성하며, 상기 비트들 y0 및 b0는 각각 상기 워드들 Y 및 B의 최상위 비트들이고, 상기 비트들 y15 및 b15는 각각 상기 워드들 Y 및 B의 최하위 비트들이며:
    - y0은 b0에 대응하고,
    - y1은 b10에 대응하고,
    - y2는 b7에 대응하고,
    - y3은 b6에 대응하고,
    - y4는 b13에 대응하고,
    - y5는 b15에 대응하고,
    - y6은 b3에 대응하고,
    - y7은 b9에 대응하고,
    - y8은 b11에 대응하고,
    - y9는 b1에 대응하고,
    - y10은 b8에 대응하고,
    - y11은 b5에 대응하고,
    - y12는 b2에 대응하고,
    - y13은 b14에 대응하고,
    - y14는 b4에 대응하고,
    - y15는 b12에 대응하는,
    QAM 복조기에 의해 수신된 디지털 신호들을 처리하기 위한 방법.
  21. 제 17 항 또는 제 18 항에 있어서,
    상기 치환은 16-비트 워드들 상에서 수행되고, 순서대로 비트들 y0 y1 y2 y3 y4 y5 y6 y7 y8 y9 y10 y11 y12 y13 y14 y15를 포함하는 워드 Y로부터 시작하여 순서대로 비트들 b0 b1 b2 b3 b4 b5 b6 b7 b8 b9 b10 b11 b12 b13 b14 b15를 포함하는 워드 B를 생성하며, 상기 비트들 y0 및 b0는 각각 상기 워드들 Y 및 B의 최상위 비트들이고, 상기 비트들 y15 및 b15는 각각 상기 워드들 Y 및 B의 최하위 비트들이며:
    - y0은 b4에 대응하고,
    - y1은 b6에 대응하고,
    - y2는 b0에 대응하고,
    - y3은 b2에 대응하고,
    - y4는 b3에 대응하고,
    - y5는 b10에 대응하고,
    - y6은 b12에 대응하고,
    - y7은 b14에 대응하고,
    - y8은 b7에 대응하고,
    - y9는 b5에 대응하고,
    - y10은 b8에 대응하고,
    - y11은 b1에 대응하고,
    - y12는 b11에 대응하고,
    - y13은 b9에 대응하고,
    - y14는 b15에 대응하고,
    - y15는 b13에 대응하는,
    QAM 복조기에 의해 수신된 디지털 신호들을 처리하기 위한 방법.
  22. 제 17 항 또는 제 18 항에 있어서,
    상기 치환은 16-비트 워드들 상에서 수행되고, 순서대로 비트들 y0 y1 y2 y3 y4 y5 y6 y7 y8 y9 y10 y11 y12 y13 y14 y15를 포함하는 워드 Y로부터 시작하여 순서대로 비트들 b0 b1 b2 b3 b4 b5 b6 b7 b8 b9 b10 b11 b12 b13 b14 b15를 포함하는 워드 B를 생성하며, 상기 비트들 y0 및 b0는 각각 상기 워드들 Y 및 B의 최상위 비트들이고, 상기 비트들 y15 및 b15는 각각 상기 워드들 Y 및 B의 최하위 비트들이며:
    - y0은 b0에 대응하고,
    - y1은 b12에 대응하고,
    - y2는 b4에 대응하고,
    - y3은 b6에 대응하고,
    - y4는 b8에 대응하고,
    - y5는 b14에 대응하고,
    - y6은 b2에 대응하고,
    - y7은 b10에 대응하고,
    - y8은 b1에 대응하고,
    - y9는 b13에 대응하고,
    - y10은 b5에 대응하고,
    - y11은 b7에 대응하고,
    - y12는 b9에 대응하고,
    - y13은 b15에 대응하고,
    - y14는 b3에 대응하고,
    - y15는 b11에 대응하는,
    QAM 복조기에 의해 수신된 디지털 신호들을 처리하기 위한 방법.
  23. 제 17 항 또는 제 18 항에 있어서,
    상기 치환은 16-비트 워드들 상에서 수행되고, 순서대로 비트들 y0 y1 y2 y3 y4 y5 y6 y7 y8 y9 y10 y11 y12 y13 y14 y15를 포함하는 워드 Y로부터 시작하여 순서대로 비트들 b0 b1 b2 b3 b4 b5 b6 b7 b8 b9 b10 b11 b12 b13 b14 b15를 포함하는 워드 B를 생성하며, 상기 비트들 y0 및 b0는 각각 상기 워드들 Y 및 B의 최상위 비트들이고, 상기 비트들 y15 및 b15는 각각 상기 워드들 Y 및 B의 최하위 비트들이며:
    - y0은 b4에 대응하고,
    - y1은 b6에 대응하고,
    - y2는 b0에 대응하고,
    - y3은 b2에 대응하고,
    - y4는 b3에 대응하고,
    - y5는 b14에 대응하고,
    - y6은 b12에 대응하고,
    - y7은 b10에 대응하고,
    - y8은 b7에 대응하고,
    - y9는 b5에 대응하고,
    - y10은 b8에 대응하고,
    - y11은 b1에 대응하고,
    - y12는 b15에 대응하고,
    - y13은 b9에 대응하고,
    - y14는 b11에 대응하고,
    - y15는 b13에 대응하는,
    QAM 복조기에 의해 수신된 디지털 신호들을 처리하기 위한 방법.
  24. 제 17 항에 있어서,
    상기 디지털 신호들은 오디오 및 비디오 신호들이고, 상기 복조기는 64QAM 유형이며, 상기 신호들은 상기 LDPC 코드, 특히 3/5 코드 레이트를 갖는 DVB-S2 표준의 하나에 따라 인코딩되며, 상기 비트 치환은 12 비트 또는 6 비트의 추가적인 배수들의 길이를 갖는 워드들 상에서 수행되는,
    QAM 복조기에 의해 수신된 디지털 신호들을 처리하기 위한 방법.
  25. 제 17 항 또는 제 24 항에 있어서,
    상기 치환은 12-비트 워드들 상에서 수행되고, 순서대로 비트들 y0 y1 y2 y3 y4 y5 y6 y7 y8 y9 y10 y11을 포함하는 워드 Y로부터 시작하여 순서대로 비트들 b0 b1 b2 b3 b4 b5 b6 b7 b8 b9 b10 b11을 포함하는 워드 B를 생성하며, 상기 비트들 y0 및 b0는 각각 상기 워드들 Y 및 B의 최상위 비트들이고, 상기 비트들 y11 및 b11은 각각 상기 워드들 Y 및 B의 최하위 비트들이며:
    Figure pct00019
    인,
    QAM 복조기에 의해 수신된 디지털 신호들을 처리하기 위한 방법.
  26. 제 17 항 또는 제 24 항에 있어서,
    상기 치환은 12-비트 워드들 상에서 수행되고, 순서대로 비트들 y0 y1 y2 y3 y4 y5 y6 y7 y8 y9 y10 y11을 포함하는 워드 Y로부터 시작하여 순서대로 비트들 b0 b1 b2 b3 b4 b5 b6 b7 b8 b9 b10 b11을 포함하는 워드 B를 생성하며, 상기 비트들 y0 및 b0는 각각 상기 워드들 Y 및 B의 최상위 비트들이고, 상기 비트들 y11 및 b11은 각각 상기 워드들 Y 및 B의 최하위 비트들이며:
    Figure pct00020
    인,
    QAM 복조기에 의해 수신된 디지털 신호들을 처리하기 위한 방법.
  27. 제 17 항에 있어서,
    상기 디지털 신호들은 오디오 및 비디오 신호들이고, 상기 복조기는 16QAM 유형이며, 상기 신호들은 상기 LDPC 코드, 특히 3/5 코드 레이트를 갖는 DVB-S2 표준의 하나에 따라 인코딩되며, 상기 비트 치환은 8 비트 또는 4 비트의 추가적인 배수들의 길이를 갖는 워드들 상에서 수행되는,
    QAM 복조기에 의해 수신된 디지털 신호들을 처리하기 위한 방법.
  28. 제 17 항 또는 제 27 항에 있어서,
    상기 치환은 8-비트 워드들 상에서 수행되고, 순서대로 비트들 y0 y1 y2 y3 y4 y5 y6 y7을 포함하는 워드 Y로부터 시작하여 순서대로 비트들 b0 b1 b2 b3 b4 b5 b6 b7을 포함하는 워드 B를 생성하며, 상기 비트들 y0 및 b0는 각각 상기 워드들 Y 및 B의 최상위 비트들이고, 상기 비트들 y7 및 b7은 각각 상기 워드들 Y 및 B의 최하위 비트들이며:
    Figure pct00021
    인,
    QAM 복조기에 의해 수신된 디지털 신호들을 처리하기 위한 방법.
  29. 제 17 항 또는 제 27 항에 있어서,
    상기 치환은 8-비트 워드들 상에서 수행되고, 순서대로 비트들 y0 y1 y2 y3 y4 y5 y6 y7을 포함하는 워드 Y로부터 시작하여 순서대로 비트들 b0 b1 b2 b3 b4 b5 b6 b7을 포함하는 워드 B를 생성하며, 상기 비트들 y0 및 b0는 각각 상기 워드들 Y 및 B의 최상위 비트들이고, 상기 비트들 y7 및 b7은 각각 상기 워드들 Y 및 B의 최하위 비트들이며:
    Figure pct00022
    인,
    QAM 복조기에 의해 수신된 디지털 신호들을 처리하기 위한 방법.
  30. 제 17 항 또는 제 27 항에 있어서,
    상기 치환은 8-비트 워드들 상에서 수행되고, 순서대로 비트들 y0 y1 y2 y3 y4 y5 y6 y7을 포함하는 워드 Y로부터 시작하여 순서대로 비트들 b0 b1 b2 b3 b4 b5 b6 b7을 포함하는 워드 B를 생성하며, 상기 비트들 y0 및 b0는 각각 상기 워드들 Y 및 B의 최상위 비트들이고, 상기 비트들 y7 및 b7은 각각 상기 워드들 Y 및 B의 최하위 비트들이며:
    Figure pct00023
    인,
    QAM 복조기에 의해 수신된 디지털 신호들을 처리하기 위한 방법.
  31. 제 17 항 또는 제 27 항에 있어서,
    상기 치환은 8-비트 워드들 상에서 수행되고, 순서대로 비트들 y0 y1 y2 y3 y4 y5 y6 y7을 포함하는 워드 Y로부터 시작하여 순서대로 비트들 b0 b1 b2 b3 b4 b5 b6 b7을 포함하는 워드 B를 생성하며, 상기 비트들 y0 및 b0는 각각 상기 워드들 Y 및 B의 최상위 비트들이고, 상기 비트들 y7 및 b7은 각각 상기 워드들 Y 및 B의 최하위 비트들이며:
    Figure pct00024
    인,
    QAM 복조기에 의해 수신된 디지털 신호들을 처리하기 위한 방법.
  32. QAM 복조기를 포함하는 디지털 신호들을 수신하기 위한 시스템으로서,
    제 17 항 내지 제 31 항 중 어느 한 항에 따른 방법을 구현하는,
    QAM 복조기를 포함하는 디지털 신호들을 수신하기 위한 시스템.
KR1020107022052A 2008-03-03 2009-03-02 Ｌｄｐｃ 코딩된 변조 및 ｑａｍ 성상도들에 대한 비트 치환 패턴들 KR101566677B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
ITTO20080154 ITTO20080154A1 (it) 2008-03-03 2008-03-03 Metodi di elaborazione di segnali digitali e sistemi di trasmissione e ricezione che li utilizzano
ITTO2008A000154 2008-03-03
ITTO20080173 ITTO20080173A1 (it) 2008-03-06 2008-03-06 Metodi di elaborazione di segnali digitali e sistemi di trasmissione e ricezione che li utilizzano
ITTO2008A000173 2008-03-06

Related Child Applications (2)

Application Number Title Priority Date Filing Date
KR1020157031411A Division KR101623561B1 (ko) 2008-03-03 2009-03-02 Ｌｄｐｃ 코딩된 변조 및 ｑａｍ 성상도들에 대한 비트 치환 패턴들
KR1020157031406A Division KR101623468B1 (ko) 2008-03-03 2009-03-02 Ｌｄｐｃ 코딩된 변조 및 ｑａｍ 성상도들에 대한 비트 치환 패턴들

Publications (2)

Publication Number Publication Date
KR20100136480A true KR20100136480A (ko) 2010-12-28
KR101566677B1 KR101566677B1 (ko) 2015-11-06

Family

ID=40601459

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020107022052A KR101566677B1 (ko) 2008-03-03 2009-03-02 Ｌｄｐｃ 코딩된 변조 및 ｑａｍ 성상도들에 대한 비트 치환 패턴들
KR1020157031406A KR101623468B1 (ko) 2008-03-03 2009-03-02 Ｌｄｐｃ 코딩된 변조 및 ｑａｍ 성상도들에 대한 비트 치환 패턴들
KR1020157031411A KR101623561B1 (ko) 2008-03-03 2009-03-02 Ｌｄｐｃ 코딩된 변조 및 ｑａｍ 성상도들에 대한 비트 치환 패턴들

Family Applications After (2)

Application Number Title Priority Date Filing Date
KR1020157031406A KR101623468B1 (ko) 2008-03-03 2009-03-02 Ｌｄｐｃ 코딩된 변조 및 ｑａｍ 성상도들에 대한 비트 치환 패턴들
KR1020157031411A KR101623561B1 (ko) 2008-03-03 2009-03-02 Ｌｄｐｃ 코딩된 변조 및 ｑａｍ 성상도들에 대한 비트 치환 패턴들

Country Status (13)

Country Link
US (3) US8718186B2 (ko)
EP (3) EP2248265B1 (ko)
JP (1) JP5325237B2 (ko)
KR (3) KR101566677B1 (ko)
CN (3) CN101971503B (ko)
DK (3) DK2254249T3 (ko)
ES (3) ES2545788T3 (ko)
HK (3) HK1150688A1 (ko)
HR (3) HRP20150903T1 (ko)
HU (3) HUE027115T2 (ko)
PL (3) PL2254250T3 (ko)
SI (3) SI2254250T1 (ko)
WO (1) WO2009109830A1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190011795A (ko) * 2014-02-19 2019-02-07 삼성전자주식회사 송신 장치 및 그의 인터리빙 방법
US10425110B2 (en) 2014-02-19 2019-09-24 Samsung Electronics Co., Ltd. Transmitting apparatus and interleaving method thereof
KR20200001626A (ko) * 2014-03-19 2020-01-06 새턴 라이센싱 엘엘씨 데이터 처리 장치, 및, 데이터 처리 방법

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DK2254249T3 (en) 2008-03-03 2015-08-31 Rai Radiotelevisione Italiana Bitpermutationsmønstre for LDPC coded modulation and 16QAM constellations
ITTO20080472A1 (it) * 2008-06-16 2009-12-17 Rai Radiotelevisione Italiana Spa Metodo di elaborazione di segnali digitali e sistema di trasmissione e ricezione che implementa detto metodo
JP5630283B2 (ja) * 2011-01-19 2014-11-26 ソニー株式会社 データ処理装置、及び、データ処理方法
KR101865068B1 (ko) * 2011-03-30 2018-06-08 삼성전자주식회사 저밀도 패리티 검사 부호를 사용하는 시스템에서 신호 맵핑/디맵핑 장치 및 방법
ITTO20110310A1 (it) * 2011-04-05 2012-10-06 Rai Radiotelevisione Italiana Metodo di elaborazione di segnali digitali e relativi sistemi di trasmissione e ricezione
JP5637393B2 (ja) * 2011-04-28 2014-12-10 ソニー株式会社 データ処理装置、及び、データ処理方法
EP2525497A1 (en) 2011-05-18 2012-11-21 Panasonic Corporation Bit-interleaved coding and modulation (BICM) with quasi-cyclic LDPC codes
EP2525495A1 (en) 2011-05-18 2012-11-21 Panasonic Corporation Bit-interleaved coding and modulation (BICM) with quasi-cyclic LDPC codes
EP2525496A1 (en) 2011-05-18 2012-11-21 Panasonic Corporation Bit-interleaved coding and modulation (BICM) with quasi-cyclic LDPC codes
EP2525498A1 (en) 2011-05-18 2012-11-21 Panasonic Corporation Bit-interleaved coding and modulation (BICM) with quasi-cyclic LDPC codes
JP5648852B2 (ja) * 2011-05-27 2015-01-07 ソニー株式会社 データ処理装置、及び、データ処理方法
EP2536030A1 (en) * 2011-06-16 2012-12-19 Panasonic Corporation Bit permutation patterns for BICM with LDPC codes and QAM constellations
EP2552043A1 (en) 2011-07-25 2013-01-30 Panasonic Corporation Spatial multiplexing for bit-interleaved coding and modulation with quasi-cyclic LDPC codes
EP2560311A1 (en) 2011-08-17 2013-02-20 Panasonic Corporation Cyclic-block permutations for spatial multiplexing with quasi-cyclic LDPC codes
JP5758817B2 (ja) * 2012-02-14 2015-08-05 株式会社日立国際電気 受信機及び受信信号の復号方法
EP2879297B1 (en) 2012-07-27 2019-03-13 Sun Patent Trust Transmission method, transmitter, reception method, and receiver
EP2879295B1 (en) * 2012-07-27 2019-09-04 Sun Patent Trust Transmission method, reception method, transmitter, and receiver
US9106470B2 (en) * 2012-12-03 2015-08-11 Qualcomm Incorporated Enhanced decoding and demapping method and apparatus for QAM data signals
CN105144589B (zh) * 2013-05-02 2019-06-28 索尼公司 数据处理装置以及数据处理方法
BR112015027153B1 (pt) * 2013-05-02 2021-12-14 Sony Corp Dispositivo e método de processamento de dados
CA2909311C (en) * 2013-05-02 2022-05-03 Sony Corporation Reverse interchanging coding and decoding of low density parity check codewords
JP6229901B2 (ja) * 2013-05-02 2017-11-22 ソニー株式会社 データ処理装置、及びデータ処理方法
US9692453B2 (en) * 2015-05-19 2017-06-27 Samsung Electronics Co., Ltd. Transmitting apparatus and interleaving method thereof
US9680505B2 (en) 2015-05-19 2017-06-13 Samsung Electronics Co., Ltd. Transmitting apparatus and interleaving method thereof
US9595978B2 (en) 2015-05-19 2017-03-14 Samsung Electronics Co., Ltd. Transmitting apparatus and interleaving method thereof
US9634692B2 (en) * 2015-05-19 2017-04-25 Samsung Electronics Co., Ltd. Transmitting apparatus and interleaving method thereof
JP2020188357A (ja) * 2019-05-14 2020-11-19 富士通株式会社 符号化回路、復号化回路、符号化方法、及び復号化方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001089098A2 (en) * 2000-05-05 2001-11-22 Lee Ruby B A method and system for performing permutations with bit permutation instructions
CN1228974C (zh) * 2003-01-09 2005-11-23 北京泰美世纪科技有限公司 数字多媒体广播系统中的信号通讯的传送系统和方法
US7334181B2 (en) 2003-09-04 2008-02-19 The Directv Group, Inc. Method and system for providing short block length low density parity check (LDPC) codes
US7234098B2 (en) * 2003-10-27 2007-06-19 The Directv Group, Inc. Method and apparatus for providing reduced memory low density parity check (LDPC) codes
US7573946B2 (en) * 2003-12-31 2009-08-11 Intel Corporation Apparatus and associated methods to perform space-frequency interleaving in a multicarrier wireless communication channel
JP3875693B2 (ja) * 2004-03-24 2007-01-31 株式会社東芝 Ｌｐｃ符号を用いた符号化ビットのマッピング方法及び送信装置
KR100659266B1 (ko) * 2004-04-22 2006-12-20 삼성전자주식회사 다양한 코드율을 지원하는 저밀도 패러티 검사 코드에 의한데이터 송수신 시스템, 장치 및 방법
CN1947368B (zh) 2004-04-28 2010-06-16 三星电子株式会社 对具有可变块长度的块低密度奇偶校验码编码/解码的设备和方法
WO2006020460A2 (en) * 2004-08-13 2006-02-23 The Directv Group, Inc. Code design and implementation improvements for low density parity check codes for multiple-input multiple-output channels
US7516390B2 (en) 2005-01-10 2009-04-07 Broadcom Corporation LDPC (Low Density Parity Check) coding and interleaving implemented in MIMO communication systems
CN101133558B (zh) * 2005-02-03 2010-10-06 新加坡科技研究局 发射数据的方法、接收数据的方法、发射器和接收器
KR20060097503A (ko) 2005-03-11 2006-09-14 삼성전자주식회사 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널인터리빙/디인터리빙 장치 및 그 제어 방법
KR100946884B1 (ko) * 2005-07-15 2010-03-09 삼성전자주식회사 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널인터리빙/디인터리빙 장치 및 그 제어 방법
JP4992249B2 (ja) * 2006-02-27 2012-08-08 富士通セミコンダクター株式会社 タイミング解析方法及び装置、プログラム及び記憶媒体
US20070220601A1 (en) * 2006-03-03 2007-09-20 Huelsbergen Lorenz F Diversified instruction set processor architecture for the enablement of virus resilient computer systems
US20080232489A1 (en) * 2007-03-23 2008-09-25 Jiannan Tsai Spatial interleaver for MIMO wireless communication systems
PL2056464T3 (pl) * 2007-10-30 2013-04-30 Sony Corp Urządzenie i sposób przetwarzania danych
PL2509270T3 (pl) * 2007-11-26 2017-09-29 Sony Corporation Urządzenie do dekodowania i sposób dla kodu LDPC 64K o współczynniku 2/3
DK2254249T3 (en) 2008-03-03 2015-08-31 Rai Radiotelevisione Italiana Bitpermutationsmønstre for LDPC coded modulation and 16QAM constellations

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190011795A (ko) * 2014-02-19 2019-02-07 삼성전자주식회사 송신 장치 및 그의 인터리빙 방법
US10425110B2 (en) 2014-02-19 2019-09-24 Samsung Electronics Co., Ltd. Transmitting apparatus and interleaving method thereof
US11050441B2 (en) 2014-02-19 2021-06-29 Samsung Electronics Co., Ltd. Transmitting apparatus and interleaving method thereof
US11575394B2 (en) 2014-02-19 2023-02-07 Samsung Electronics Co., Ltd. Transmitting apparatus and interleaving method thereof
US11817881B2 (en) 2014-02-19 2023-11-14 Samsung Electronics Co., Ltd. Transmitting apparatus and interleaving method thereof
KR20200001626A (ko) * 2014-03-19 2020-01-06 새턴 라이센싱 엘엘씨 데이터 처리 장치, 및, 데이터 처리 방법
US10659080B2 (en) 2014-03-19 2020-05-19 Saturn Licensing Llc Data processing device and data processing method
US11239863B2 (en) 2014-03-19 2022-02-01 Saturn Licensing Llc Data processing device and data processing method

Also Published As

Publication number Publication date
HRP20150904T1 (hr) 2015-10-09
US20140250351A1 (en) 2014-09-04
CN104135335A (zh) 2014-11-05
CN101971503B (zh) 2014-07-02
EP2254249A1 (en) 2010-11-24
EP2254250B1 (en) 2015-05-27
PL2254249T3 (pl) 2015-11-30
KR101623561B1 (ko) 2016-05-23
KR20150129055A (ko) 2015-11-18
DK2254249T3 (en) 2015-08-31
CN101971503A (zh) 2011-02-09
DK2254250T3 (en) 2015-08-31
HK1151141A1 (en) 2012-01-20
SI2254250T1 (sl) 2015-10-30
PL2254250T3 (pl) 2015-11-30
ES2545788T3 (es) 2015-09-15
KR101623468B1 (ko) 2016-05-23
EP2248265B1 (en) 2015-05-27
ES2545782T3 (es) 2015-09-15
US8718186B2 (en) 2014-05-06
CN104135336B (zh) 2018-02-13
KR101566677B1 (ko) 2015-11-06
US9240809B2 (en) 2016-01-19
PL2248265T3 (pl) 2015-11-30
HRP20150903T1 (hr) 2015-10-09
EP2254249B1 (en) 2015-05-27
JP2011514090A (ja) 2011-04-28
DK2248265T3 (en) 2015-08-31
SI2254249T1 (sl) 2015-10-30
US20110103502A1 (en) 2011-05-05
US9246517B2 (en) 2016-01-26
WO2009109830A1 (en) 2009-09-11
ES2545789T3 (es) 2015-09-15
JP5325237B2 (ja) 2013-10-23
KR20150127744A (ko) 2015-11-17
HUE025389T2 (en) 2016-02-29
HK1150688A1 (en) 2012-01-06
HUE027114T2 (en) 2016-08-29
EP2248265A1 (en) 2010-11-10
EP2254250A1 (en) 2010-11-24
HUE027115T2 (en) 2016-08-29
HK1151140A1 (en) 2012-01-20
US20140250350A1 (en) 2014-09-04
SI2248265T1 (sl) 2015-10-30
CN104135335B (zh) 2018-02-13
CN104135336A (zh) 2014-11-05
HRP20150905T1 (hr) 2015-10-09

Similar Documents

Publication Publication Date Title
KR101566677B1 (ko) Ｌｄｐｃ 코딩된 변조 및 ｑａｍ 성상도들에 대한 비트 치환 패턴들
EP2294738B1 (en) Permutation of ldpc coded bits to be applied before qam constellation mapping
US8837618B2 (en) Transmission processing method, transmitter, reception processing method, and receiver
ITTO20080154A1 (it) Metodi di elaborazione di segnali digitali e sistemi di trasmissione e ricezione che li utilizzano
ITTO20080173A1 (it) Metodi di elaborazione di segnali digitali e sistemi di trasmissione e ricezione che li utilizzano

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
A107 Divisional application of patent
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20181023

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20191014

Year of fee payment: 5