KR20160061330A - 데이터 처리 장치 및 데이터 처리 방법 - Google Patents

Abstract

본 기술은, LDPC 부호를 사용한 데이터 전송에 있어서, 양호한 통신 품질을 확보할 수 있도록 하는 데이터 처리 장치 및 데이터 처리 방법에 관한 것이다. 그룹 와이즈 인터리브에서는, 부호 길이가 16200비트이고 부호화율이 6/15, 7/15, 8/15 또는 9/15인 LDPC 부호가, 360비트의 비트 그룹 단위로 인터리브된다. 그룹 와이즈 디인터리브에서는, 그룹 와이즈 인터리브 후의 LDPC 부호의 배열이 원래의 배열로 되돌린다. 본 기술은, 예를 들어 LDPC 부호를 사용한 데이터 전송 등을 행하는 경우에 적용할 수 있다.

Description

데이터 처리 장치 및 데이터 처리 방법{DATA PROCESSING DEVICE AND DATA PROCESSING METHOD}

본 기술은, 데이터 처리 장치 및 데이터 처리 방법에 관한 것으로, 특히, 예를 들어 LDPC 부호를 사용한 데이터 전송에 있어서, 양호한 통신 품질을 확보할 수 있도록 하는 데이터 처리 장치 및 데이터 처리 방법에 관한 것이다.

본 명세서 및 도면 중에 게재하는 정보의 일부는, 소니 가부시끼가이샤와 공동 개발을 행하는 Samsung Electronics Co., Ltd.(이하, Samsung이라 표기)로부터 제공을 받은 것이다(도면 중에 명시).

LDPC(Low Density Parity Check) 부호는, 높은 오류 정정 능력을 가지며, 최근에는, 예를 들어 유럽 등의 DVB(Digital Video Broadcasting)-S.2나, DVB-T.2, DVB-C.2, 미국 등의 ATSC(Advanced Television Systems Committee) 3.0 등의 디지털 방송을 포함하는 전송 방식에 널리 채용되고 있다(예를 들어, 비특허문헌 1을 참조).

LDPC 부호는, 최근의 연구에 의해, 터보 부호 등과 마찬가지로, 부호 길이를 길게 해 감에 따라, 셰넌 한계에 가까운 성능이 얻어지는 것을 점차 알게 되었다. 또한, LDPC 부호는, 최소 거리가 부호 길이에 비례한다는 성질이 있는 점에서, 그 특징으로서, 블록 오류 확률 특성이 좋고, 또한 터보 부호 등의 복호 특성에 있어서 관측되는, 소위 에러 플로어 현상이 거의 발생하지 않는 것도 이점으로서 들 수 있다.

DVB-S.2: ETSI EN 302 307 V1.2.1(2009-08)

LDPC 부호를 사용한 데이터 전송에서는, 예를 들어 LDPC 부호가, QPSK(Quadrature Phase Shift Keying) 등의 직교 변조(디지탈 변조)의 심벌로 되고(심벌화되고), 그 심벌이, 직교 변조의 신호점에 매핑되어 송신된다.

이상과 같은 LDPC 부호를 사용한 데이터 전송은, 세계적으로 확대되고 있으며, 양호한 통신 품질을 확보할 것이 요청되고 있다.

본 기술은, 이러한 상황을 감안하여 이루어진 것으로, LDPC 부호를 사용한 데이터 전송에 있어서, 양호한 통신 품질을 확보할 수 있도록 하는 것이다.

본 기술의 제1 데이터 처리 장치/데이터 처리 방법은, 부호 길이가 16200비트이고 부호화율이 6/15, 7/15, 8/15 또는 9/15인 LDPC 부호를, 360비트의 비트 그룹 단위로 인터리브하는 그룹 와이즈 인터리브를 행하는 그룹 와이즈 인터리브부/스텝을 구비하고, 상기 16200비트의 LDPC 부호의 선두로부터 i+1번째 비트 그룹을, 비트 그룹 i로 하고, 상기 그룹 와이즈 인터리브에서는, 상기 16200비트의 LDPC 부호의 비트 그룹 0 내지 44의 배열을, 비트 그룹

21, 0, 34, 5, 16, 7, 1, 25, 9, 24, 19, 11, 6, 15, 39, 38, 42, 30, 18, 14, 13, 23, 20, 33, 3, 10, 4, 8, 26, 27, 41, 40, 31, 2, 35, 37, 43, 22, 17, 12, 29, 36, 28, 32, 44

의 배열로 인터리브하는 데이터 처리 장치/데이터 처리 방법이다.

본 기술의 제1 데이터 처리 장치/데이터 처리 방법에 있어서는, 부호 길이가 16200비트이고 부호화율이 6/15, 7/15, 8/15 또는 9/15인 LDPC 부호를, 360비트의 비트 그룹 단위로 인터리브하는 그룹 와이즈 인터리브가 행해진다. 상기 그룹 와이즈 인터리브에서는, 상기 16200비트의 LDPC 부호의 비트 그룹 0 내지 44의 배열이, 비트 그룹

21, 0, 34, 5, 16, 7, 1, 25, 9, 24, 19, 11, 6, 15, 39, 38, 42, 30, 18, 14, 13, 23, 20, 33, 3, 10, 4, 8, 26, 27, 41, 40, 31, 2, 35, 37, 43, 22, 17, 12, 29, 36, 28, 32, 44

의 배열로 인터리브된다.

본 기술의 제2 데이터 처리 장치/데이터 처리 방법은, 부호 길이가 16200비트이고 부호화율이 6/15, 7/15, 8/15 또는 9/15인 LDPC 부호를, 360비트의 비트 그룹 단위로 인터리브하는 그룹 와이즈 인터리브를 행하는 그룹 와이즈 인터리브부를 구비하고, 상기 16200비트의 LDPC 부호의 선두로부터 i+1번째 비트 그룹을, 비트 그룹 i로 하고, 상기 그룹 와이즈 인터리브에서는, 상기 16200비트의 LDPC 부호의 비트 그룹 0 내지 44의 배열을, 비트 그룹

21, 0, 34, 5, 16, 7, 1, 25, 9, 24, 19, 11, 6, 15, 39, 38, 42, 30, 18, 14, 13, 23, 20, 33, 3, 10, 4, 8, 26, 27, 41, 40, 31, 2, 35, 37, 43, 22, 17, 12, 29, 36, 28, 32, 44

의 배열로 인터리브하는 송신 장치로부터 송신되어 오는 데이터로부터 얻어지는, 그룹 와이즈 인터리브 후의 상기 LDPC 부호의 배열을 원래의 배열로 되돌리는 그룹 와이즈 디인터리브부/스텝을 구비하는 데이터 처리 장치/데이터 처리 방법이다.

본 기술의 제2 데이터 처리 장치/데이터 처리 방법에 있어서는, 부호 길이가 16200비트이고 부호화율이 6/15, 7/15, 8/15 또는 9/15인 LDPC 부호를, 360비트의 비트 그룹 단위로 인터리브하는 그룹 와이즈 인터리브를 행하는 그룹 와이즈 인터리브부를 구비하고, 상기 16200비트의 LDPC 부호의 선두로부터 i+1번째 비트 그룹을, 비트 그룹 i로 하고, 상기 그룹 와이즈 인터리브에서는, 상기 16200비트의 LDPC 부호의 비트 그룹 0 내지 44의 배열을, 비트 그룹

21, 0, 34, 5, 16, 7, 1, 25, 9, 24, 19, 11, 6, 15, 39, 38, 42, 30, 18, 14, 13, 23, 20, 33, 3, 10, 4, 8, 26, 27, 41, 40, 31, 2, 35, 37, 43, 22, 17, 12, 29, 36, 28, 32, 44

의 배열로 인터리브하는 송신 장치로부터 송신되어 오는 데이터로부터 얻어지는, 그룹 와이즈 인터리브 후의 상기 LDPC 부호의 배열이 원래의 배열로 되돌려진다.

또한, 데이터 처리 장치는, 독립된 장치여도 되고, 1개의 장치를 구성하고 있는 내부 블록이어도 된다.

본 기술에 의하면, LDPC 부호를 사용한 데이터 전송에 있어서, 양호한 통신 품질을 확보할 수 있다.

또한, 여기에 기재된 효과는 반드시 한정되는 것은 아니고, 본 개시 중에 기재된 어느 하나의 효과여도 된다.

도 1은 LDPC 부호의 검사 행렬 H를 설명하는 도면이다.
도 2는 LDPC 부호의 복호 수순을 설명하는 흐름도이다.
도 3은 LDPC 부호의 검사 행렬의 예를 나타내는 도면이다.
도 4는 검사 행렬의 태너 그래프를 나타내는 도면이다.
도 5는 배리어블 노드를 나타내는 도면이다.
도 6은 체크 노드를 나타내는 도면이다.
도 7은 본 기술을 적용한 전송 시스템의 일 실시 형태의 구성예를 나타내는 도면이다.
도 8은 송신 장치(11)의 구성예를 나타내는 블록도이다.
도 9는 비트 인터리버(116)의 구성예를 나타내는 블록도이다.
도 10은 검사 행렬을 나타내는 도면이다.
도 11은 패리티 행렬을 나타내는 도면이다.
도 12는 DVB-T.2의 규격에 규정되어 있는 LDPC 부호의 검사 행렬을 설명하는 도면이다.
도 13은 DVB-T.2의 규격에 규정되어 있는 LDPC 부호의 검사 행렬을 설명하는 도면이다.
도 14는 LDPC 부호의 복호에 관한 태너 그래프를 나타내는 도면이다.
도 15는 계단 구조로 되어 있는 패리티 행렬 H_T와, 그 패리티 행렬 H_T에 대응하는 태너 그래프를 나타내는 도면이다.
도 16은 패리티 인터리브 후의 LDPC 부호에 대응하는 검사 행렬 H의 패리티 행렬 H_T를 나타내는 도면이다.
도 17은 비트 인터리버(116) 및 매퍼(117)에서 행해지는 처리를 설명하는 흐름도이다.
도 18은 LDPC 인코더(115)의 구성예를 나타내는 블록도이다.
도 19는 LDPC 인코더(115)의 처리를 설명하는 흐름도이다.
도 20은 부호화율 1/4, 부호 길이 16200인 검사 행렬 초기값 테이블의 예를 나타내는 도면이다.
도 21은 검사 행렬 초기값 테이블로부터 검사 행렬 H를 구하는 방법을 설명하는 도면이다.
도 22는 부호 길이 N이 64k 비트이고, 부호화율 r이 7/15인 제1 신 LDPC 부호의 검사 행렬 초기값 테이블을 나타내는 도면이다.
도 23은 부호 길이 N이 64k 비트이고, 부호화율 r이 7/15인 제1 신 LDPC 부호의 검사 행렬 초기값 테이블을 나타내는 도면이다.
도 24는 부호 길이 N이 64k 비트이고, 부호화율 r이 7/15인 제1 신 LDPC 부호의 검사 행렬 초기값 테이블을 나타내는 도면이다.
도 25는 부호 길이 N이 64k 비트이고, 부호화율 r이 9/15인 제1 신 LDPC 부호의 검사 행렬 초기값 테이블을 나타내는 도면이다.
도 26은 부호 길이 N이 64k 비트이고, 부호화율 r이 9/15인 제1 신 LDPC 부호의 검사 행렬 초기값 테이블을 나타내는 도면이다.
도 27은 부호 길이 N이 64k 비트이고, 부호화율 r이 9/15인 제1 신 LDPC 부호의 검사 행렬 초기값 테이블을 나타내는 도면이다.
도 28은 부호 길이 N이 64k 비트이고, 부호화율 r이 11/15인 제1 신 LDPC 부호의 검사 행렬 초기값 테이블을 나타내는 도면이다.
도 29는 부호 길이 N이 64k 비트이고, 부호화율 r이 11/15인 제1 신 LDPC 부호의 검사 행렬 초기값 테이블을 나타내는 도면이다.
도 30은 부호 길이 N이 64k 비트이고, 부호화율 r이 11/15인 제1 신 LDPC 부호의 검사 행렬 초기값 테이블을 나타내는 도면이다.
도 31은 부호 길이 N이 64k 비트이고, 부호화율 r이 13/15인 제1 신 LDPC 부호의 검사 행렬 초기값 테이블을 나타내는 도면이다.
도 32는 부호 길이 N이 64k 비트이고, 부호화율 r이 13/15인 제1 신 LDPC 부호의 검사 행렬 초기값 테이블을 나타내는 도면이다.
도 33은 부호 길이 N이 64k 비트이고, 부호화율 r이 13/15인 제1 신 LDPC 부호의 검사 행렬 초기값 테이블을 나타내는 도면이다.
도 34는 부호 길이 N이 16k 비트이고, 부호화율 r이 6/15인 제1 신 LDPC 부호의 검사 행렬 초기값 테이블을 나타내는 도면이다.
도 35는 부호 길이 N이 16k 비트이고, 부호화율 r이 8/15인 제1 신 LDPC 부호의 검사 행렬 초기값 테이블을 나타내는 도면이다.
도 36은 부호 길이 N이 16k 비트이고, 부호화율 r이 10/15인 제1 신 LDPC 부호의 검사 행렬 초기값 테이블을 나타내는 도면이다.
도 37은 부호 길이 N이 16k 비트이고, 부호화율 r이 12/15인 제1 신 LDPC 부호의 검사 행렬 초기값 테이블을 나타내는 도면이다.
도 38은 부호 길이 N이 16k 비트이고, 부호화율 r이 10/15인 다른 제1 신 LDPC 부호의 검사 행렬 초기값 테이블을 나타내는 도면이다.
도 39는 부호 길이 N이 16k 비트이고, 부호화율 r이 12/15인 다른 제1 신 LDPC 부호의 검사 행렬 초기값 테이블을 나타내는 도면이다.
도 40은 부호 길이 N이 64k 비트이고, 부호화율 r이 6/15인 제2 신 LDPC 부호의 검사 행렬 초기값 테이블을 나타내는 도면이다.
도 41은 부호 길이 N이 64k 비트이고, 부호화율 r이 6/15인 제2 신 LDPC 부호의 검사 행렬 초기값 테이블을 나타내는 도면이다.
도 42는 부호 길이 N이 64k 비트이고, 부호화율 r이 8/15인 제2 신 LDPC 부호의 검사 행렬 초기값 테이블을 나타내는 도면이다.
도 43은 부호 길이 N이 64k 비트이고, 부호화율 r이 8/15인 제2 신 LDPC 부호의 검사 행렬 초기값 테이블을 나타내는 도면이다.
도 44는 부호 길이 N이 64k 비트이고, 부호화율 r이 8/15인 제2 신 LDPC 부호의 검사 행렬 초기값 테이블을 나타내는 도면이다.
도 45는 부호 길이 N이 64k 비트이고, 부호화율 r이 10/15인 제2 신 LDPC 부호의 검사 행렬 초기값 테이블을 나타내는 도면이다.
도 46은 부호 길이 N이 64k 비트이고, 부호화율 r이 10/15인 제2 신 LDPC 부호의 검사 행렬 초기값 테이블을 나타내는 도면이다.
도 47는 부호 길이 N이 64k 비트이고, 부호화율 r이 10/15인 제2 신 LDPC 부호의 검사 행렬 초기값 테이블을 나타내는 도면이다.
도 48은 부호 길이 N이 64k 비트이고, 부호화율 r이 12/15인 제2 신 LDPC 부호의 검사 행렬 초기값 테이블을 나타내는 도면이다.
도 49는 부호 길이 N이 64k 비트이고, 부호화율 r이 12/15인 제2 신 LDPC 부호의 검사 행렬 초기값 테이블을 나타내는 도면이다.
도 50은 부호 길이 N이 64k 비트이고, 부호화율 r이 12/15인 제2 신 LDPC 부호의 검사 행렬 초기값 테이블을 나타내는 도면이다.
도 51은 부호 길이 N이 16k 비트이고, 부호화율 r이 7/15인 제2 신 LDPC 부호의 검사 행렬 초기값 테이블을 나타내는 도면이다.
도 52는 부호 길이 N이 16k 비트이고, 부호화율 r이 9/15인 제2 신 LDPC 부호의 검사 행렬 초기값 테이블을 나타내는 도면이다.
도 53은 부호 길이 N이 16k 비트이고, 부호화율 r이 11/15인 제2 신 LDPC 부호의 검사 행렬 초기값 테이블을 나타내는 도면이다.
도 54는 부호 길이 N이 16k 비트이고, 부호화율 r이 13/15인 제2 신 LDPC 부호의 검사 행렬 초기값 테이블을 나타내는 도면이다.
도 55는 열 가중치가 3이고, 행 가중치가 6이라고 하는 디그리 시퀀스의 앙상블의 태너 그래프의 예를 나타내는 도면이다.
도 56은 멀티 엣지 타입의 앙상블의 태너 그래프의 예를 나타내는 도면이다.
도 57는 부호 길이 N이 64k 비트이고, 부호화율 r이 7/15, 9/15, 11/15, 13/15인 제1 신 LDPC 부호의 검사 행렬의 최소 사이클 길이와 성능 임계값을 나타내는 도면이다.
도 58은 부호 길이 N이 64k 비트이고, 부호화율 r이 7/15, 9/15, 11/15, 13/15인 제1 신 LDPC 부호의 검사 행렬을 설명하는 도면이다.
도 59는 부호 길이 N이 64k 비트이고, 부호화율 r이 7/15, 9/15, 11/15, 13/15인 제1 신 LDPC 부호의 검사 행렬을 설명하는 도면이다.
도 60은 부호 길이 N이 64k 비트이고, 부호화율 r이 7/15인 제1 신 LDPC 부호에 관한 BER/FER을 계측하는 시뮬레이션의 시뮬레이션 결과를 나타내는 도면이다.
도 61은 부호 길이 N이 64k 비트이고, 부호화율 r이 9/15인 제1 신 LDPC 부호에 관한 BER/FER을 계측하는 시뮬레이션의 시뮬레이션 결과를 나타내는 도면이다.
도 62는 부호 길이 N이 64k 비트이고, 부호화율 r이 11/15인 제1 신 LDPC 부호에 관한 BER/FER을 계측하는 시뮬레이션의 시뮬레이션 결과를 나타내는 도면이다.
도 63은 부호 길이 N이 64k 비트이고, 부호화율 r이 13/15인 제1 신 LDPC 부호에 관한 BER/FER을 계측하는 시뮬레이션의 시뮬레이션 결과를 나타내는 도면이다.
도 64는 부호 길이 N이 16k 비트이고, 부호화율 r이 6/15, 8/15, 10/15, 12/15인 제1 신 LDPC 부호의 검사 행렬의 최소 사이클 길이와 성능 임계값을 나타내는 도면이다.
도 65는 부호 길이 N이 16k 비트이고, 부호화율 r이 6/15, 8/15, 10/15, 12/15인 제1 신 LDPC 부호의 검사 행렬을 설명하는 도면이다.
도 66은 부호 길이 N이 16k 비트이고, 부호화율 r이 6/15, 8/15, 10/15, 12/15인 제1 신 LDPC 부호의 검사 행렬을 설명하는 도면이다.
도 67은 부호 길이 N이 16k 비트이고, 부호화율 r이 6/15인 제1 신 LDPC 부호에 관한 BER/FER을 계측하는 시뮬레이션의 시뮬레이션 결과를 나타내는 도면이다.
도 68은 부호 길이 N이 16k 비트이고, 부호화율 r이 8/15인 제1 신 LDPC 부호에 관한 BER/FER을 계측하는 시뮬레이션의 시뮬레이션 결과를 나타내는 도면이다.
도 69는 부호 길이 N이 16k 비트이고, 부호화율 r이 10/15인 제1 신 LDPC 부호에 관한 BER/FER을 계측하는 시뮬레이션의 시뮬레이션 결과를 나타내는 도면이다.
도 70은 부호 길이 N이 16k 비트이고, 부호화율 r이 12/15인 제1 신 LDPC 부호에 관한 BER/FER을 계측하는 시뮬레이션의 시뮬레이션 결과를 나타내는 도면이다.
도 71은 부호 길이 N이 16k 비트이고, 부호화율 r이 10/15인 다른 제1 신 LDPC 부호의 검사 행렬의 최소 사이클 길이와 성능 임계값을 나타내는 도면이다.
도 72는 부호 길이 N이 16k 비트이고, 부호화율 r이 10/15인 다른 제1 신 LDPC 부호의 검사 행렬을 설명하는 도면이다.
도 73은 부호 길이 N이 16k 비트이고, 부호화율 r이 10/15인 다른 제1 신 LDPC 부호의 검사 행렬을 설명하는 도면이다.
도 74는 부호 길이 N이 16k 비트이고, 부호화율 r이 10/15인 다른 제1 신 LDPC 부호에 관한 BER을 계측하는 시뮬레이션의 시뮬레이션 결과를 나타내는 도면이다.
도 75는 부호 길이 N이 16k 비트이고, 부호화율 r이 12/15인 다른 제1 신 LDPC 부호의 검사 행렬의 최소 사이클 길이와 성능 임계값을 나타내는 도면이다.
도 76은 부호 길이 N이 16k 비트이고, 부호화율 r이 12/15인 다른 제1 신 LDPC 부호의 검사 행렬을 설명하는 도면이다.
도 77은 부호 길이 N이 16k 비트이고, 부호화율 r이 12/15인 다른 제1 신 LDPC 부호의 검사 행렬을 설명하는 도면이다.
도 78은 부호 길이 N이 16k 비트이고, 부호화율 r이 12/15인 다른 제1 신 LDPC 부호에 관한 BER/FER을 계측하는 시뮬레이션의 시뮬레이션 결과를 나타내는 도면이다.
도 79는 부호 길이 N이 64k 비트이고, 부호화율 r이 6/15, 8/15, 10/15, 12/15인 제2 신 LDPC 부호의 검사 행렬을 설명하는 도면이다.
도 80은 부호 길이 N이 64k 비트이고, 부호화율 r이 6/15, 8/15, 10/15, 12/15인 제2 신 LDPC 부호의 검사 행렬을 설명하는 도면이다.
도 81은 부호 길이 N이 64k 비트이고, 부호화율 r이 6/15인 제2 신 LDPC 부호에 관한 BER/FER을 계측하는 시뮬레이션의 시뮬레이션 결과를 나타내는 도면이다.
도 82는 부호 길이 N이 64k 비트이고, 부호화율 r이 8/15인 제2 신 LDPC 부호에 관한 BER/FER을 계측하는 시뮬레이션의 시뮬레이션 결과를 나타내는 도면이다.
도 83은 부호 길이 N이 64k 비트이고, 부호화율 r이 10/15인 제2 신 LDPC 부호에 관한 BER/FER을 계측하는 시뮬레이션의 시뮬레이션 결과를 나타내는 도면이다.
도 84는 부호 길이 N이 64k 비트이고, 부호화율 r이 12/15인 제2 신 LDPC 부호에 관한 BER/FER을 계측하는 시뮬레이션의 시뮬레이션 결과를 나타내는 도면이다.
도 85는 부호 길이 N이 16k 비트이고, 부호화율 r이 7/15, 9/15, 11/15, 13/15인 제2 신 LDPC 부호의 검사 행렬을 설명하는 도면이다.
도 86은 부호 길이 N이 16k 비트이고, 부호화율 r이 7/15, 9/15, 11/15, 13/15인 제2 신 LDPC 부호의 검사 행렬을 설명하는 도면이다.
도 87은 부호 길이 N이 16k 비트이고, 부호화율 r이 7/15인 제2 신 LDPC 부호에 관한 BER/FER을 계측하는 시뮬레이션의 시뮬레이션 결과를 나타내는 도면이다.
도 88은 부호 길이 N이 16k 비트이고, 부호화율 r이 9/15인 제2 신 LDPC 부호에 관한 BER/FER을 계측하는 시뮬레이션의 시뮬레이션 결과를 나타내는 도면이다.
도 89는 부호 길이 N이 16k 비트이고, 부호화율 r이 11/15인 제2 신 LDPC 부호에 관한 BER/FER을 계측하는 시뮬레이션의 시뮬레이션 결과를 나타내는 도면이다.
도 90은 부호 길이 N이 16k 비트이고, 부호화율 r이 13/15인 제2 신 LDPC 부호에 관한 BER/FER을 계측하는 시뮬레이션의 시뮬레이션 결과를 나타내는 도면이다.
도 91은 콘스텔레이션의 종류의 예를 나타내는 도면이다.
도 92는 변조 방식이 16QAM인 경우의 LDPC 부호의 8종류의 부호화율 r 각각에 대한 콘스텔레이션의 예를 나타내는 도면이다.
도 93은 변조 방식이 64QAM인 경우의 LDPC 부호의 8종류의 부호화율 r 각각에 대한 콘스텔레이션의 예를 나타내는 도면이다.
도 94는 변조 방식이 256QAM인 경우의 LDPC 부호의 8종류의 부호화율 r 각각에 대한 콘스텔레이션의 예를 나타내는 도면이다.
도 95는 변조 방식이 1024QAM인 경우의 LDPC 부호의 8종류의 부호화율 r 각각에 대한 콘스텔레이션의 예를 나타내는 도면이다.
도 96은 변조 방식이 16QAM인 경우의 콘스텔레이션으로서, UC, 1D NUC 및 2D NUC 각각을 사용한 경우의 BER을 계측하는 시뮬레이션의 시뮬레이션 결과를 나타내는 도면이다.
도 97은 변조 방식이 64QAM인 경우의 콘스텔레이션으로서, UC, 1D NUC 및 2D NUC 각각을 사용한 경우의 BER을 계측하는 시뮬레이션의 시뮬레이션 결과를 나타내는 도면이다.
도 98은 변조 방식이 256QAM인 경우의 콘스텔레이션으로서, UC, 1D NUC 및 2D NUC 각각을 사용한 경우의 BER을 계측하는 시뮬레이션의 시뮬레이션 결과를 나타내는 도면이다.
도 99는 변조 방식이 1024QAM인 경우의 콘스텔레이션으로서, UC 및 1D NUC 각각을 사용한 경우의 BER을 계측하는 시뮬레이션의 시뮬레이션 결과를 나타내는 도면이다.
도 100은 변조 방식이 QPSK인 경우에, LDPC 부호의 8종류의 부호화율 r에 대해서 공통으로 사용되는 UC의 신호점의 좌표를 나타내는 도면이다.
도 101은 변조 방식이 16QAM인 경우에, LDPC 부호의 8종류의 부호화율 r에 대해서 사용되는 2D NUC의 신호점의 좌표를 나타내는 도면이다.
도 102는 변조 방식이 64QAM인 경우에, LDPC 부호의 8종류의 부호화율 r에 대해서 사용되는 2D NUC의 신호점의 좌표를 나타내는 도면이다.
도 103은 변조 방식이 256QAM인 경우에, LDPC 부호의 8종류의 부호화율 r에 대해서 사용되는 2D NUC의 신호점의 좌표를 나타내는 도면이다.
도 104는 변조 방식이 1024QAM인 경우에, LDPC 부호의 8종류의 부호화율 r에 대해서 사용되는 1D NUC의 신호점의 좌표를 나타내는 도면이다.
도 105는 심벌 y와, 그 심벌 y에 대응하는 1D NUC의 신호점 z_q의 좌표로서의 복소수의 실수 파트 Re(z_q) 및 허수 파트 Im(z_q) 각각의 관계를 나타내는 도면이다.
도 106은 블록 인터리버(25)의 구성예를 나타내는 블록도이다.
도 107은 부호 길이 N과 변조 방식의 조합에 대한 파트 1 및 2의 칼럼수 C, 및, 파트 칼럼 길이 R1 및 R2를 나타내는 도면이다.
도 108은 블록 인터리버(25)에서 행해지는 블록 인터리브를 설명하는 도면이다.
도 109는 그룹 와이즈 인터리버(24)에서 행해지는 그룹 와이즈 인터리브를 설명하는 도면이다.
도 110은 부호 길이 N이 64k 비트의 LDPC 부호에 대한 GW 패턴의 제1 예를 나타내는 도면이다.
도 111은 부호 길이 N이 64k 비트의 LDPC 부호에 대한 GW 패턴의 제2 예를 나타내는 도면이다.
도 112는 부호 길이 N이 64k 비트의 LDPC 부호에 대한 GW 패턴의 제3 예를 나타내는 도면이다.
도 113은 부호 길이 N이 64k 비트의 LDPC 부호에 대한 GW 패턴의 제4 예를 나타내는 도면이다.
도 114는 부호 길이 N이 16k 비트의 LDPC 부호에 대한 GW 패턴의 제1 예를 나타내는 도면이다.
도 115는 부호 길이 N이 16k 비트의 LDPC 부호에 대한 GW 패턴의 제2 예를 나타내는 도면이다.
도 116은 부호 길이 N이 16k 비트의 LDPC 부호에 대한 GW 패턴의 제3 예를 나타내는 도면이다.
도 117은 부호 길이 N이 16k 비트의 LDPC 부호에 대한 GW 패턴의 제4 예를 나타내는 도면이다.
도 118은 수신 장치(12)의 구성예를 나타내는 블록도이다.
도 119는 비트 디인터리버(165)의 구성예를 나타내는 블록도이다.
도 120은 디매퍼(164), 비트 디인터리버(165) 및 LDPC 디코더(166)가 행하는 처리를 설명하는 흐름도이다.
도 121은 LDPC 부호의 검사 행렬의 예를 나타내는 도면이다.
도 122는 검사 행렬에 행 치환과 열치환을 실시한 행렬(변환 검사 행렬)을 나타내는 도면이다.
도 123은 5×5단위로 분할한 변환 검사 행렬을 나타내는 도면이다.
도 124는 노드 연산을 P개 묶어서 행하는 복호 장치의 구성예를 나타내는 블록도이다.
도 125는 LDPC 디코더(166)의 구성예를 나타내는 블록도이다.
도 126은 블록 디인터리버(54)의 구성예를 나타내는 블록도이다.
도 127은 비트 디인터리버(165)의 다른 구성예를 나타내는 블록도이다.
도 128은 수신 장치(12)를 적용 가능한 수신 시스템의 제1 구성예를 나타내는 블록도이다.
도 129는 수신 장치(12)를 적용 가능한 수신 시스템의 제2 구성예를 나타내는 블록도이다.
도 130은 수신 장치(12)를 적용 가능한 수신 시스템의 제3 구성예를 나타내는 블록도이다.
도 131은 본 기술을 적용한 컴퓨터의 일 실시 형태의 구성예를 나타내는 블록도이다.

이하, 본 기술의 실시 형태에 대해서 설명하지만, 그 전에, LDPC 부호에 대해서 설명한다.

<LDPC 부호>

또한, LDPC 부호는, 선형 부호이며, 반드시 2진일 필요는 없지만, 여기에서는, 2진인 것으로 해서 설명한다.

LDPC 부호는, 그 LDPC 부호를 정의하는 검사 행렬(parity check matrix)이 성긴 것임을 최대의 특징으로 한다. 여기서, 성긴 행렬이란, 행렬의 요소 "1"의 개수가 매우 적은 행렬(대부분의 요소가 0인 행렬)이다.

도 1은, LDPC 부호의 검사 행렬 H의 예를 나타내는 도면이다.

도 1의 검사 행렬 H에서는, 각 열의 가중치(열 가중치)("1"의 수)(weight)가 "3"이며 또한 각 행의 가중치(행 가중치)가 "6"으로 되어 있다.

LDPC 부호에 의한 부호화(LDPC 부호화)에서는, 예를 들어 검사 행렬 H에 기초하여 생성 행렬 G를 생성하고, 이 생성 행렬 G를 2진의 정보 비트에 대하여 승산함으로써, 부호어(LDPC 부호)가 생성된다.

구체적으로는, LDPC 부호화를 행하는 부호화 장치는, 우선, 검사 행렬 H의 전치 행렬 H_T와의 사이에, 식 GH^T=0이 성립하는 생성 행렬 G를 산출한다. 여기서, 생성 행렬 G가, K×N 행렬인 경우에는, 부호화 장치는, 생성 행렬 G에 대하여 K 비트를 포함하는 정보 비트의 비트 열(벡터 u)을 승산하고, N 비트를 포함하는 부호어 c(=uG)를 생성한다. 이 부호화 장치에 의해 생성된 부호어(LDPC 부호)는 소정의 통신로를 통해서 수신측에 있어서 수신된다.

LDPC 부호의 복호는, Gallager가 확률 복호(Probabilistic Decoding)라고 칭하여 제안한 알고리즘이며, 배리어블 노드(variable node(메시지 노드(message node)라고도 불림))와, 체크 노드(check node)를 포함하는, 소위 태너 그래프(Tanner graph) 상에서의 확률 전파(belief propagation)에 의한 메시지 패싱 알고리즘에 의해 행하는 것이 가능하다. 여기서, 이하, 적절히, 배리어블 노드와 체크 노드를, 단순히, 노드라고도 한다.

도 2는, LDPC 부호의 복호 수순을 나타내는 흐름도이다.

또한, 이하, 적절히, 수신측에서 수신한 LDPC 부호(1부호어)의 i번째 부호 비트의, 값의 "0"다움을 대수 우도비(log likelihood ratio)로 표현한 실수값(수신 LLR)을 수신값 u_0i라고도 한다. 또한, 체크 노드로부터 출력되는 메시지를 u_j라 하고, 배리어블 노드로부터 출력되는 메시지를 v_i라 한다.

우선, LDPC 부호의 복호에 있어서는, 도 2에 도시한 바와 같이, 스텝 S11에 있어서, LDPC 부호가 수신되고, 메시지(체크 노드 메시지) u_j가 "0"으로 초기화됨과 함께, 반복 처리의 카운터로서의 정수를 취하는 변수 k가 "0"으로 초기화되고, 스텝 S12로 진행한다. 스텝 S12에 있어서, LDPC 부호를 수신해서 얻어지는 수신값 u_0i에 기초하여, 수학식 1에 나타내는 연산(배리어블 노드 연산)을 행함으로써 메시지(베리어블 노드 메시지) v_i가 구해지고 또한 이 메시지 v_i에 기초하여, 수학식 2에 나타내는 연산(체크 노드 연산)을 행함으로써 메시지 u_j가 구해진다.

여기서, 수학식 1과 수학식 2에 있어서의 d_v와 d_c는, 각각, 검사 행렬 H의 세로 방향(열)과 가로 방향(행)의 "1"의 개수를 나타내는 임의로 선택 가능하게 되는 파라미터이다. 예를 들어, 도 1에 도시한 바와 같은 열 가중치가 3이고, 행 가중치가 6인 검사 행렬 H에 대한 LDPC 부호((3,6) LDPC 부호)의 경우에는, d_v=3, d_c=6으로 된다.

또한, 수학식 1의 배리어블 노드 연산 및 수학식 2의 체크 노드 연산에 있어서는, 각각, 메시지를 출력하려고 하는 가지(edge)(배리어블 노드와 체크 노드를 연결하는 선)로부터 입력된 메시지를, 연산의 대상으로 하지 않기 때문에, 연산의 범위가, 1 내지 d_v-1 또는 1 내지 d_c-1로 되어 있다. 또한, 수학식 2의 체크 노드 연산은, 실제로는, 2 입력 v₁, v₂에 대한 1 출력으로 정의되는 수학식 3에 나타내는 함수 R(v₁, v₂)의 테이블을 미리 작성해 두고, 이것을 수학식 4에 나타내는 바와 같이 연속적(재귀적)으로 사용함으로써 행해진다.

스텝 S12에서는 또한 변수 k가 "1"만큼 인크리먼트되고, 스텝 S13으로 진행한다. 스텝 S13에서는, 변수 k가 소정의 반복 복호 횟수 C보다 큰지의 여부가 판정된다. 스텝 S13에 있어서, 변수 k가 C보다 크지 않다고 판정된 경우, 스텝 S12로 돌아가서, 이하, 마찬가지 처리가 반복된다.

또한, 스텝 S13에 있어서, 변수 k가 C보다 크다고 판정된 경우, 스텝 S14로 진행하고, 수학식 5에 나타내는 연산을 행함으로써 최종적으로 출력하는 복호 결과로서의 메시지 v_i가 구해져서 출력되고, LDPC 부호의 복호 처리가 종료된다.

여기서, 수학식 5의 연산은, 수학식 1의 배리어블 노드 연산과는 달리, 배리어블 노드에 접속되어 있는 모든 가지로부터의 메시지 u_j를 사용해서 행해진다.

도 3은, (3,6) LDPC 부호(부호화율 1/2, 부호 길이 12)의 검사 행렬 H의 예를 나타내는 도면이다.

도 3의 검사 행렬 H에서는, 도 1과 마찬가지로, 열의 가중치가 3, 행의 가중치가 6으로, 각각 되어 있다.

도 4는, 도 3의 검사 행렬 H의 태너 그래프를 나타내는 도면이다.

여기서, 도 4에 있어서, 플러스 "+"로 표시되는 것이, 체크 노드이고, 이퀄 "="로 표시되는 것이, 배리어블 노드이다. 체크 노드와 배리어블 노드는, 각각 검사 행렬 H의 행과 열에 대응한다. 체크 노드와 배리어블 노드 사이의 결선은, 가지(edge)이며, 검사 행렬의 요소 "1"에 상당한다.

즉, 검사 행렬의 제j행 제i열의 요소가 1인 경우에는, 도 4에 있어서, 위에서부터 i번째 배리어블 노드("="의 노드)와, 위에서부터 j번째 체크 노드("+"의 노드)가, 가지에 의해 접속된다. 가지는, 배리어블 노드에 대응하는 부호 비트가, 체크 노드에 대응하는 구속 조건을 갖는 것을 나타낸다.

LDPC 부호의 복호 방법인 섬 프로덕트 알고리즘(Sum Product Algorithm)에서는, 배리어블 노드 연산과 체크 노드 연산이 반복해서 행해진다.

도 5는, 배리어블 노드에서 행해지는 배리어블 노드 연산을 나타내는 도면이다.

배리어블 노드에서는, 계산하려고 하는 가지에 대응하는 메시지 v_i는, 배리어블 노드에 연결되어 있는 나머지 가지로부터의 메시지 u₁ 및 u₂와, 수신값 u_0i를 사용한 수학식 1의 배리어블 노드 연산에 의해 구해진다. 다른 가지에 대응하는 메시지도 마찬가지로 구해진다.

도 6은, 체크 노드에서 행해지는 체크 노드 연산을 나타내는 도면이다.

여기서, 수학식 2의 체크 노드 연산은, 식 a×b=exp{ln(|a|)+ln(|b|)}×sign(a)×sign(b)의 관계를 이용하여, 수학식 6으로 바꿔 쓸 수 있다. 단, sign(x)는 x≥0일 때 1이며, x<0일 때 -1이다.

x≥0에 있어서, 함수 φ(x)를 수학식 φ(x)=ln(tanh(x/2))라 정의하면, 수학식 φ^-1(x)=2tanh^-1(e^-x)가 성립되기 때문에, 수학식 6은 수학식 7로 변형될 수 있다.

체크 노드에서는, 수학식 2의 체크 노드 연산이, 수학식 7에 따라서 행해진다.

즉, 체크 노드에서는, 도 6과 같이, 계산하려고 하는 가지에 대응하는 메시지 u_j는, 체크 노드에 연결되어 있는 나머지 가지로부터의 메시지 v₁, v₂, v₃, v₄, v₅를 사용한 수학식 7의 체크 노드 연산에 의해 구해진다. 다른 가지에 대응하는 메시지도 마찬가지로 구해진다.

또한, 수학식 7의 함수 φ(x)는 식φ(x)=ln((e^x+1)/(e^x-1))로 표시할 수 있고, x>0에 있어서, φ(x)=φ^{- 1}(x)이다. 함수 φ(x) 및 φ^{- 1}(x)를 하드웨어에 실장할 때에는, LUT(Look Up Table)를 사용해서 실장되는 경우가 있지만, 양자 모두 동일한 LUT로 된다.

<본 기술을 적용한 전송 시스템의 구성예>

도 7은, 본 기술을 적용한 전송 시스템(시스템이란, 복수의 장치가 논리적으로 집합한 것을 의미하며, 각 구성의 장치가 동일 하우징 안에 있는지 여부는, 묻지 않음)의 일 실시 형태의 구성예를 나타내는 도면이다.

도 7에 있어서, 전송 시스템은, 송신 장치(11)와 수신 장치(12)로 구성된다.

송신 장치(11)는, 예를 들어 텔레비전 방송의 프로그램 등의 송신(방송)(전송)을 행한다. 즉, 송신 장치(11)는, 예를 들어 프로그램으로서의 화상 데이터나 음성 데이터 등의, 송신의 대상인 대상 데이터를 LDPC 부호로 부호화하고, 예를 들어 위성 회선이나, 지상파, 케이블(유선 회선) 등의 통신로(13)를 통해서 송신한다.

수신 장치(12)는, 송신 장치(11)로부터 통신로(13)를 통해서 송신되어 오는 LDPC 부호를 수신하고, 대상 데이터로 복호해서 출력한다.

여기서, 도 7의 전송 시스템에서 사용되는 LDPC 부호는, AWGN(Additive White Gaussian Noise) 통신로에서 매우 높은 능력을 발휘하는 것이 알려져 있다.

한편, 통신로(13)에서는, 버스트(burst) 오류나 이레이저(erasure)을 발생하는 경우가 있다. 예를 들어, 특히, 통신로(13)가 지상파인 경우, OFDM(Orthogonal Frequency Division Multiplexing) 시스템에서는, D/U(Desired to Undesired Ratio)가 0dB(Undesired=echo의 파워가 Desired=메인 패스의 파워와 동등함)의 멀티패스 환경에 있어서, 에코(echo)(메인 패스이외의 패스)의 지연(delay)에 따라서, 특정한 심벌의 파워가 0으로 되어 버리는(erasure) 경우가 있다.

또한, 플러터(flutter)(지연이 0이고 도플러(dopper) 주파수가 걸린 echo가 가산되는 통신로)에서도, D/U가 0dB인 경우에는, 도플러 주파수에 의해, 특정한 시각의 OFDM의 심벌 전체의 파워가 0으로 되는(erasure) 경우가 발생한다.

또한, 수신 장치(12)측의, 송신 장치(11)로부터의 신호를 수신하는 안테나 등의 수신부(도시하지 않음)로부터 수신 장치(12)까지의 배선의 상황이나, 수신 장치(12)의 전원 불안정성에 의해, 버스트 오류가 발생하는 경우가 있다.

한편, LDPC 부호의 복호에 있어서는, 검사 행렬 H의 열, 나아가서는, LDPC 부호의 부호 비트에 대응하는 배리어블 노드에 있어서, 전술한 도 5에 도시한 바와 같이, LDPC 부호의 부호 비트(의 수신값 u_0i)의 가산을 수반하는 수학식 1의 배리어블 노드 연산이 행해지기 때문에, 그 배리어블 노드 연산에 사용되는 부호 비트에 에러가 발생하면, 구해지는 메시지의 정밀도가 저하된다.

그리고, LDPC 부호의 복호에서는, 체크 노드에 있어서, 그 체크 노드에 연결되어 있는 배리어블 노드에서 구해지는 메시지를 사용하여, 수학식 7의 체크 노드 연산이 행해지기 때문에, 연결되어 있는 복수의 배리어블 노드(에 대응하는 LDPC 부호의 부호 비트)가 동시에 에러(이레이저를 포함함)로 되는 체크 노드의 수가 많아지면, 복호의 성능이 열화된다.

즉, 예를 들어 체크 노드는, 그 체크 노드에 연결되어 있는 배리어블 노드의 2개 이상이 동시에 이레이저가 되면, 전체 배리어블 노드에, 값이 0일 확률과 1일 확률이 등확률인 메시지를 되돌린다. 이 경우, 등확률인 메시지를 되돌리는 체크 노드는, 1회의 복호 처리(1세트의 배리어블 노드 연산 및 체크 노드 연산)에 기여하지 않게 되고, 그 결과, 복호 처리의 반복 횟수를 많이 필요로 하게 되어, 복호의 성능이 열화되고 또한 LDPC 부호의 복호를 행하는 수신 장치(12)의 소비 전력이 증대된다.

따라서, 도 7의 전송 시스템에서는, AWGN 통신로(AWGN 채널)에서의 성능을 유지하면서, 버스트 오류나 이레이저에의 내성을 향상시키는 것이 가능하게 되어 있다.

<송신 장치(11)의 구성예>

도 8은 도 7의 송신 장치(11)의 구성예를 나타내는 블록도이다.

송신 장치(11)에서는, 대상 데이터로서의 1 이상의 인풋 스트림(Input Streams)이 모드 어댑테이션/멀티플렉서(Mode Adaptation/Multiplexer)(111)에 공급된다.

모드 어댑테이션/멀티플렉서(111)는, 모드 선택 및 거기에 공급되는 1 이상의 인풋 스트림의 다중화 등의 처리를 필요에 따라서 행하고, 그 결과 얻어지는 데이터를, 패더(padder)(112)에 공급한다.

패더(112)는, 모드 어댑테이션/멀티플렉서(111)로부터의 데이터에 대하여 필요한 제로 채우기(Null의 삽입)를 행하고, 그 결과 얻어지는 데이터를, BB 스크램블러(BB Scrambler)(113)에 공급한다.

BB 스크램블러(113)는, 패더(112)로부터의 데이터에, BB 스크램블(Base-Band Scrambling)을 실시하고, 그 결과 얻어지는 데이터를, BCH 인코더(BCH encoder)(114)에 공급한다.

BCH 인코더(114)는, BB 스크램블러(113)로부터의 데이터를 BCH 부호화하고, 그 결과 얻어지는 데이터를, LDPC 부호화의 대상인 LDPC 대상 데이터로 하여, LDPC 인코더(LDPC encoder)(115)에 공급한다.

LDPC 인코더(115)는, BCH 인코더(114)로부터의 LDPC 대상 데이터에 대해서, LDPC 부호의 패리티 비트에 대응하는 부분인 패리티 행렬이 계단 구조로 되어 있는 검사 행렬을 따른 LDPC 부호화를 행하고, LDPC 대상 데이터를 정보 비트로 하는 LDPC 부호를 출력한다.

즉, LDPC 인코더(115)는, LDPC 대상 데이터를, 예를 들어 DVB-S.2나, DVB-T.2, DVB-C.2 등의 소정의 규격에 규정되어 있는(검사 행렬에 대응하는) LDPC 부호나, ATSC3.0으로 채용 예정인(검사 행렬에 대응하는) LDPC 부호 등에 부호화하는 LDPC 부호화를 행하고, 그 결과 얻어지는 LDPC 부호를 출력한다.

여기서, DVB-T.2의 규격에 규정되어 있는 LDPC 부호나, ATSC3.0으로 채용 예정인 LDPC 부호는, IRA(Irregular Repeat Accumulate) 부호이며, 그 LDPC 부호의 검사 행렬에 있어서의 패리티 행렬은, 계단 구조로 되어 있다. 패리티 행렬 및 계단 구조에 대해서는, 후술한다. 또한, IRA 부호에 대해서는, 예를 들어 "Irregular Repeat-Accumulate Codes," H.Jin, A.Khandekar, and R.J.McEliece, in Proceedings of 2nd International Symposium on Turbo codes and Related Topics, pp.1-8, Sept.2000에 기재되어 있다.

LDPC 인코더(115)가 출력하는 LDPC 부호는, 비트 인터리버(Bit Interleaver)(116)에 공급된다.

비트 인터리버(116)는, LDPC 인코더(115)로부터의 LDPC 부호에 대해서, 후술하는 비트 인터리브를 행하고, 그 비트 인터리브 후의 LDPC 부호를, 매퍼(Mapper)(117)에 공급한다.

매퍼(117)는, 비트 인터리버(116)로부터의 LDPC 부호를, 그 LDPC 부호의 1비트 이상의 부호 비트의 단위(심벌 단위)로, 직교 변조의 하나의 심벌을 나타내는 신호점에 매핑해서 직교 변조(다치 변조)를 행한다.

즉, 매퍼(117)는, 비트 인터리버(116)로부터의 LDPC 부호를, 반송파와 동상의 I성분을 나타내는 I축과, 반송파와 직교하는 Q성분을 나타내는 Q축으로 규정되는 IQ 평면(IQ 콘스텔레이션) 상의, LDPC 부호의 직교 변조를 행하는 변조 방식으로 정하는 신호점에 매핑해서 직교 변조를 행한다.

매퍼(117)에서 행해지는 직교 변조의 변조 방식으로 정하는 신호점의 수가, 2^m개인 경우, LDPC 부호의 m 비트의 부호 비트를, 심벌(1 심벌)이라 하고, 매퍼(117)에서는, 비트 인터리버(116)로부터의 LDPC 부호가, 심벌 단위로, 2^m개의 신호점 중, 심벌을 나타내는 신호점에 매핑된다.

여기서, 매퍼(117)에서 행해지는 직교 변조의 변조 방식으로서는, 예를 들어 DVB-T.2의 규격 등에 규정되어 있는 변조 방식이나, ATSC3.0으로 채용 예정인 변조 방식, 그 밖의 변조 방식, 즉, 예를 들어 BPSK(Binary Phase Shift Keying)나, QPSK(Quadrature Phase Shift Keying), 8PSK(Phase-Shift Keying), 16APSK(Amplitude Phase-Shift Keying), 32APSK, 16QAM(Quadrature Amplitude Modulation), 16QAM, 64QAM, 256QAM, 1024QAM, 4096QAM, 4PAM(Pulse Amplitude Modulation) 등이 있다. 매퍼(117)에 있어서, 어느 변조 방식에 의한 직교 변조가 행해질지는, 예를 들어 송신 장치(11)의 오퍼레이터 조작 등에 따라서, 미리 설정된다.

매퍼(117)에서의 처리에 의해 얻어지는 데이터(심벌을 신호점에 매핑한 매핑 결과)는 시간 인터리버(Time Interleaver)(118)에 공급된다.

시간 인터리버(118)는, 매퍼(117)로부터의 데이터에 대해서, 심벌 단위로의 시간 인터리브(시간 방향의 인터리브)를 행하고, 그 결과 얻어지는 데이터를, SISO/MISO 인코더(SISO/MISO(Single Input Single Output/Multiple Input Single Output) encoder)(119)에 공급한다.

SISO/MISO 인코더(119)는, 시간 인터리버(118)로부터의 데이터에, 시공간 부호화를 실시하고, 주파수 인터리버(Frequency Interleaver)(120)에 공급한다.

주파수 인터리버(120)는, SISO/MISO 인코더(119)로부터의 데이터에 대해서, 심벌 단위로의 주파수 인터리브(주파수 방향의 인터리브)를 행하고, 프레임 빌더/리소스 얼로케이션부(Frame Builder & Resource Allocation)(131)에 공급한다.

한편, BCH 인코더(121)에는, 예를 들어 BB 시그널링(Base Band Signalling)(BB Header) 등의 전송 제어용 제어 데이터(signalling)가 공급된다.

BCH 인코더(121)는, 거기에 공급되는 제어 데이터를, BCH 인코더(114)와 마찬가지로 BCH 부호화하고, 그 결과 얻어지는 데이터를, LDPC 인코더(122)에 공급한다.

LDPC 인코더(122)는, BCH 인코더(121)로부터의 데이터를, LDPC 대상 데이터로 하여, LDPC 인코더(115)와 마찬가지로 LDPC 부호화하고, 그 결과 얻어지는 LDPC 부호를, 매퍼(123)에 공급한다.

매퍼(123)는, 매퍼(117)과 마찬가지로, LDPC 인코더(122)로부터의 LDPC 부호를, 그 LDPC 부호의 1비트 이상의 부호 비트의 단위(심벌 단위)로, 직교 변조의 하나의 심벌을 나타내는 신호점에 매핑해서 직교 변조를 행하고, 그 결과 얻어지는 데이터를, 주파수 인터리버(124)에 공급한다.

주파수 인터리버(124)는, 주파수 인터리버(120)와 마찬가지로, 매퍼(123)로부터의 데이터에 대해서, 심벌 단위로의 주파수 인터리브를 행하고, 프레임 빌더/리소스 얼로케이션부(131)에 공급한다.

프레임 빌더/리소스 얼로케이션부(131)는, 주파수 인터리버(120 및 124)로부터의 데이터(심벌)의 필요한 위치에, 파일럿(Pilot)의 심벌을 삽입하고, 그 결과 얻어지는 데이터(심벌)로부터, 소정의 수의 심벌로 구성되는 프레임(예를 들어, PL(Physical Layer) 프레임이나, T2 프레임, C2 프레임 등)을 구성하여, OFDM 생성부(OFDM generation)(132)에 공급한다.

OFDM 생성부(132)는, 프레임 빌더/리소스 얼로케이션부(131)로부터의 프레임으로부터, 그 프레임에 대응하는 OFDM 신호를 생성하고, 통신로(13)(도 7)를 통해서 송신한다.

또한, 송신 장치(11)는, 예를 들어 시간 인터리버(118), SISO/MISO 인코더(119), 주파수 인터리버(120) 및 주파수 인터리버(124) 등의, 도 8에 도시한 블록의 일부를 설치하지 않고 구성할 수 있다.

<비트 인터리버(116)의 구성예>

도 9는 도 8의 비트 인터리버(116)의 구성예를 나타내는 블록도이다.

비트 인터리버(116)는, 데이터를 인터리브하는 기능을 가지며, 패리티 인터리버(Parity Interleaver)(23), 그룹 와이즈 인터리버(Group-Wise Interleaver)(24) 및 블록 인터리버(Block Interleaver)(25)로 구성된다.

패리티 인터리버(23)는, LDPC 인코더(115)로부터의 LDPC 부호의 패리티 비트를, 다른 패리티 비트의 위치에 인터리브하는 패리티 인터리브를 행하고, 그 패리티 인터리브 후의 LDPC 부호를, 그룹 와이즈 인터리버(24)에 공급한다.

그룹 와이즈 인터리버(24)는, 패리티 인터리버(23)로부터의 LDPC 부호에 대해서, 그룹 와이즈 인터리브를 행하고, 그 그룹 와이즈 인터리브 후의 LDPC 부호를, 블록 인터리버(25)에 공급한다.

여기서, 그룹 와이즈 인터리브에서는, 1부호분의 LDPC 부호를, 그 선두로부터, 후술하는 순회 구조의 단위의 열수 P와 똑같은 360비트 단위로 구분한, 그 1 구분의 360비트를, 비트 그룹으로서, 패리티 인터리버(23)로부터의 LDPC 부호가, 비트 그룹 단위로 인터리브된다.

그룹 와이즈 인터리브를 행하는 경우에는, 그룹 와이즈 인터리브를 행하지 않는 경우에 비교하여 에러율을 향상시킬 수 있고, 그 결과, 데이터 전송에 있어서, 양호한 통신 품질을 확보할 수 있다.

블록 인터리버(25)는, 그룹 와이즈 인터리버(24)로부터의 LDPC 부호를 역다중화하기 위한 블록 인터리브를 행함으로써, 1부호분의 LDPC 부호를, 매핑의 단위인 m 비트의 심벌로 심벌화하고, 매퍼(117)(도 8)에 공급한다.

여기서, 블록 인터리브에서는, 예를 들어 칼럼(column)(세로) 방향으로 소정의 비트수를 기억하는 기억 영역으로서의 칼럼이, 로우(row)(가로) 방향으로, 심벌의 비트수 m과 똑같은 수만큼 배열한 기억 영역에 대하여, 그룹 와이즈 인터리버(24)로부터의 LDPC 부호가, 칼럼 방향으로 기입되고, 로우 방향으로 판독됨으로써, 1부호분의 LDPC 부호가, m 비트의 심벌로 된다.

<LDPC 부호의 검사 행렬>

도 10은, 도 8의 LDPC 인코더(115)로 LDPC 부호화에 사용되는 검사 행렬 H를 나타내는 도면이다.

검사 행렬 H는, LDGM(Low-Density Generation Matrix) 구조로 되어 있으며, LDPC 부호의 부호 비트 중, 정보 비트에 대응하는 부분의 정보 행렬 H_A와, 패리티 비트에 대응하는 패리티 행렬 H_T에 의해, 식 H=[H_A|H_T](정보 행렬 H_A의 요소를 좌측의 요소로 하고, 패리티 행렬 H_T의 요소를 우측이 요소로 하는 행렬)로 나타낼 수 있다.

여기서, 1부호의 LDPC 부호(1부호어)의 부호 비트 중 정보 비트의 비트수와, 패리티 비트의 비트수를, 각각, 정보 길이 K와, 패리티 길이 M으로 함과 함께, 1개의 LDPC 부호의 부호 비트의 비트수를, 부호 길이 N(=K+M)이라 한다.

어떤 부호 길이 N인 LDPC 부호에 관한 정보 길이 K와 패리티 길이 M은, 부호화율에 의해 결정된다. 또한, 검사 행렬 H는, 행×열이 M×N의 행렬로 된다. 그리고, 정보 행렬 H_A는, M×K의 행렬로 되고, 패리티 행렬 H_T는, M×M의 행렬로 된다.

도 11은, 도 8의 LDPC 인코더(115)로 LDPC 부호화에 사용되는 검사 행렬 H의 패리티 행렬 H_T의 예를 나타내는 도면이다.

LDPC 인코더(115)로 LDPC 부호화에 사용되는 검사 행렬 H의 패리티 행렬 H_T는, 예를 들어 DVB-T.2 등의 규격에 규정되어 있는 LDPC 부호의 검사 행렬 H의 패리티 행렬 H_T와 마찬가지로 되어 있다.

DVB-T.2 등의 규격에 규정되어 있는 LDPC 부호의 검사 행렬 H의 패리티 행렬 H_T는, 도 11에 도시한 바와 같이, 1의 요소가, 말하자면 계단 형상으로 배열하는 계단 구조의 행렬(lower bidiagonal matrix)로 되어 있다. 패리티 행렬 H_T의 행 가중치는 1행째에 대해서는 1이고, 나머지 모든 행에 대해서는 2로 되어 있다. 또한, 열 가중치는, 최후의 1열에 대해서는 1이고, 나머지 모든 열에서 2로 되어 있다.

이상과 같이, 패리티 행렬 H_T가 계단 구조로 되어 있는 검사 행렬 H의 LDPC 부호는, 그 검사 행렬 H를 사용하여, 용이하게 생성할 수 있다.

즉, LDPC 부호(1부호어)를, 행 벡터 c로 나타냄과 함께, 그 행 벡터를 전치해서 얻어지는 열 벡터를, c^T로 나타낸다. 또한, LDPC 부호인 행 벡터 c 중, 정보 비트의 부분을, 행 벡터 A로 나타냄과 함께, 패리티 비트의 부분을, 행 벡터 T로 나타내기로 한다.

이 경우, 행 벡터 c는, 정보 비트로서의 행 벡터 A와, 패리티 비트로서의 행 벡터 T에 의해, 식 c=[A|T](행 벡터 A의 요소를 좌측의 요소로 하고, 행 벡터 T의 요소를 우측의 요소로 하는 행 벡터)로 나타낼 수 있다.

검사 행렬 H와, LDPC 부호로서의 행 벡터 c=[A|T]는, 식 Hc^T=0을 만족할 필요가 있고, 이러한 식 Hc^T=0을 만족하는 행 벡터 c=[A|T]를 구성하는 패리티 비트로서의 행 벡터 T는, 검사 행렬 H=[H_A|H_T]의 패리티 행렬 H_T가, 도 11에 도시한 계단 구조로 되어 있는 경우에는, 식 Hc^T=0에 있어서의 열 벡터 Hc^T의 1행째의 요소로부터 순서대로, 각 행의 요소를 0으로 해가게 함으로써, 축차적으로(순서대로) 구할 수 있다.

도 12는, DVB-T.2 등의 규격에 규정되어 있는 LDPC 부호의 검사 행렬 H를 설명하는 도면이다.

DVB-T.2 등의 규격에 규정되어 있는 LDPC 부호의 검사 행렬 H의 1열째로부터의 KX열에 대해서는, 열 가중치가 X로, 그 후의 K3열에 대해서는, 열 가중치가 3으로, 그 후의 M-1열에 대해서는, 열 가중치가 2로, 최후의 1열에 대해서는, 열 가중치가 1로, 각각 되어 있다.

여기서, KX+K3+M-1+1은, 부호 길이 N과 똑같다.

도 13은, DVB-T.2 등의 규격에 규정되어 있는 LDPC 부호의 각 부호화율 r에 관한, 열수 KX, K3 및 M, 및, 열 가중치 X를 나타내는 도면이다.

DVB-T.2 등의 규격에서는, 64800비트와 16200비트의 부호 길이 N의 LDPC 부호가 규정되어 있다.

그리고, 부호 길이 N이 64800비트의 LDPC 부호에 대해서는, 11개의 부호화율(nominal rate) 1/4, 1/3, 2/5, 1/2, 3/5, 2/3, 3/4, 4/5, 5/6, 8/9 및 9/10가 규정되어 있고, 부호 길이 N이 16200비트의 LDPC 부호에 대해서는, 10개의 부호화율 1/4, 1/3, 2/5, 1/2, 3/5, 2/3, 3/4, 4/5, 5/6 및 8/9이 규정되어 있다.

여기서, 이하, 64800비트의 부호 길이 N을, 64k 비트라고도 하며, 16200비트의 부호 길이 N을, 16k 비트라고도 한다.

LDPC 부호에 대해서는, 검사 행렬 H의 열 가중치가 큰 열에 대응하는 부호 비트일수록, 에러율이 낮은 경향이 있다.

도 12 및 도 13에 나타낸, DVB-T.2 등의 규격에 규정되어 있는 검사 행렬 H에서는, 선두측(좌측)의 열일수록, 열 가중치가 큰 경향이 있으며, 따라서, 그 검사 행렬 H에 대응하는 LDPC 부호에 대해서는, 선두의 부호 비트일수록, 에러에 강하게(에러에 대한 내성이 있어), 종료의 부호 비트일수록, 에러에 약한 경향이 있다.

<패리티 인터리브>

도 14 내지 도 16을 참조하여, 도 9의 패리티 인터리버(23)에 의한 패리티 인터리브에 대해서 설명한다.

도 14는, LDPC 부호의 검사 행렬의 태너 그래프(의 일부)의 예를 나타내는 도면이다.

체크 노드는, 도 14에 도시한 바와 같이, 그 체크 노드에 연결되어 있는 배리어블 노드(에 대응하는 부호 비트)의 2개 등의 복수가 동시에 이레이저 등의 에러로 되면, 그 체크 노드에 연결되어 있는 전체 배리어블 노드로, 값이 0일 확률과 1일 확률이 등확률인 메시지를 되돌린다. 이로 인해, 동일한 체크 노드에 연결되어 있는 복수의 배리어블 노드가 동시에 이레이저 등이 되면, 복호의 성능이 열화된다.

그런데, 도 8의 LDPC 인코더(115)가 출력하는 LDPC 부호는, DVB-S.2 등의 규격에 규정되어 있는 LDPC 부호와 마찬가지로, IRA 부호이며, 검사 행렬 H의 패리티 행렬 H_T는, 도 11에 도시한 바와 같이, 계단 구조로 되어 있다.

도 15는, 도 11에 도시한 바와 같이, 계단 구조로 되어 있는 패리티 행렬 H_T와, 그 패리티 행렬 H_T에 대응하는 태너 그래프의 예를 나타내는 도면이다.

도 15의 A는, 계단 구조로 되어 있는 패리티 행렬 H_T의 예를 나타내고 있고, 도 15의 B는, 도 15의 A의 패리티 행렬 H_T에 대응하는 태너 그래프를 나타내고 있다.

계단 구조로 되어 있는 패리티 행렬 H_T에서는, 각 행에 있어서, 1의 요소가 인접한다(1행째를 제외함). 이로 인해, 패리티 행렬 H_T의 태너 그래프에 있어서, 패리티 행렬 H_T의 값이 1로 되어 있는 인접하는 2개의 요소의 열에 대응하는, 인접하는 2개의 배리어블 노드는, 동일한 체크 노드에 연결되어 있다.

따라서, 버스트 오류나 이레이저 등에 의해, 전술한 인접하는 2개의 배리어블 노드에 대응하는 패리티 비트가 동시에 에러로 되면, 그 에러로 된 2개의 패리티 비트에 대응하는 2개의 배리어블 노드(패리티 비트를 사용해서 메시지를 구하는 배리어블 노드)에 연결되어 있는 체크 노드는, 값이 0일 확률과 1일 확률이 등확률인 메시지를, 그 체크 노드에 연결되어 있는 배리어블 노드로 되돌리기 때문에, 복호의 성능이 열화된다. 그리고, 버스트 길이(연속해서 에러가 되는 패리티 비트의 비트 수)가 커지면, 등확률인 메시지를 되돌리는 체크 노드가 증가하고, 복호의 성능은, 더욱 열화된다.

따라서, 패리티 인터리버(23)(도 9)는 전술한 복호의 성능 열화를 방지하기 위해서, LDPC 인코더(115)로부터의, LDPC 부호의 패리티 비트를, 다른 패리티 비트의 위치에 인터리브하는 패리티 인터리브를 행한다.

도 16은, 도 9의 패리티 인터리버(23)가 행하는 패리티 인터리브 후의 LDPC 부호에 대응하는 검사 행렬 H의 패리티 행렬 H_T를 나타내는 도면이다.

여기서, LDPC 인코더(115)가 출력하는 LDPC 부호에 대응하는 검사 행렬 H의 정보 행렬 H_A는, DVB-T.2 등의 규격에 규정되어 있는 LDPC 부호에 대응하는 검사 행렬 H의 정보 행렬과 마찬가지로, 순회 구조로 되어 있다.

순회 구조란, 어떤 열이, 다른 열을 사이클릭 시프트한 것과 일치하고 있는 구조를 말하며, 예를 들어 P열마다, 그 P열의 각 행의 1의 위치가, 그 P열의 최초의 열을, 패리티 길이 M을 나누어서 얻어지는 값 q에 비례하는 값만큼, 열방향으로 사이클릭 시프트한 위치로 되어 있는 구조도 포함된다. 이하, 적절히, 순회 구조에 있어서의 P열을, 순회 구조의 단위의 열수라고 한다.

DVB-T.2 등의 규격에 규정되어 있는 LDPC 부호로서는, 도 12 및 도 13에서 설명한 바와 같이, 부호 길이 N이 64800비트와 16200비트인, 2종류의 LDPC 부호가 있고, 그 2종류의 LDPC 부호 중 어느 것에 대해서도, 순회 구조의 단위의 열수 P가, 패리티 길이 M의 약수 중, 1과 M을 제외한 약수의 하나인 360으로 규정되어 있다.

또한, 패리티 길이 M은, 부호화율에 따라 상이한 값 q를 사용하여, 식 M=q×P=q×360으로 표현되는 소수 이외의 값으로 되어 있다. 따라서, 값 q도, 순회 구조의 단위의 열수 P와 마찬가지로, 패리티 길이 M의 약수 중, 1과 M을 제외한 약수의 다른 1개이며, 패리티 길이 M을, 순회 구조의 단위의 열수 P로 나눔으로써 얻어진다(패리티 길이 M의 약수인 P 및 q의 곱은, 패리티 길이 M이 된다).

패리티 인터리버(23)는, 전술한 바와 같이, 정보 길이를 K라 하고, 또한 0 이상 P 미만의 정수를 x라 함과 함께, 0 이상 q 미만의 정수를 y라 하면, 패리티 인터리브로서, N 비트의 LDPC 부호의 부호 비트 중, K+qx+y+1번째 부호 비트를, K+Py+x+1번째 부호 비트의 위치에 인터리브한다.

K+qx+y+1번째 부호 비트 및 K+Py+x+1번째 부호 비트는, 모두, K+1번째 이후의 부호 비트이기 때문에, 패리티 비트이며, 따라서, 패리티 인터리브에 의하면, LDPC 부호의 패리티 비트 위치가 이동된다.

이러한 패리티 인터리브에 의하면, 동일한 체크 노드에 연결되는 배리어블 노드(에 대응하는 패리티 비트)가 순회 구조의 단위의 열수 P, 즉, 여기에서는, 360비트만큼 이격되므로, 버스트 길이가 360비트 미만인 경우에는, 동일한 체크 노드에 연결되어 있는 배리어블 노드의 복수가 동시에 에러로 되는 사태를 피할 수 있고, 그 결과, 버스트 오류에 대한 내성을 개선할 수 있다.

또한, K+qx+y+1번째 부호 비트를, K+Py+x+1번째 부호 비트의 위치에 인터리브하는 패리티 인터리브 후의 LDPC 부호는, 원래의 검사 행렬 H의, K+qx+y+1번째 열을, K+Py+x+1번째 열로 치환하는 열치환을 행하여 얻어지는 검사 행렬(이하, 변환 검사 행렬이라고도 함)의 LDPC 부호에 일치한다.

또한, 변환 검사 행렬의 패리티 행렬에는, 도 16에 도시한 바와 같이, P열(도 16에서는, 360열)을 단위로 하는 의사 순회 구조가 나타난다.

여기서, 의사 순회 구조란, 일부를 제외한 부분이 순회 구조로 되어 있는 구조를 의미한다.

DVB-T.2 등의 규격에 규정되어 있는 LDPC 부호의 검사 행렬에 대하여 패리티 인터리브에 상당하는 열치환을 실시하여 얻어지는 변환 검사 행렬은, 변환 검사 행렬의 우측 코너 부분에 360행×360열의 부분(후술하는 시프트 행렬)에, 1의 요소가 1개만큼 부족하고(0의 요소로 되어 있으며), 그 점에서, (완전한) 순회 구조가 아니라, 소위, 의사 순회 구조로 되어 있다.

LDPC 인코더(115)가 출력하는 LDPC 부호의 검사 행렬에 대한 변환 검사 행렬은, DVB-T.2 등의 규격에 규정되어 있는 LDPC 부호의 검사 행렬에 대한 변환 검사 행렬과 마찬가지로, 의사 순회 구조로 되어 있다.

또한, 도 16의 변환 검사 행렬은, 원래의 검사 행렬 H에 대하여 패리티 인터리브에 상당하는 열치환 외에, 변환 검사 행렬이, 후술하는 구성 행렬로 구성되도록 하기 위한 행의 치환(행 치환)도 실시된 행렬로 되어 있다.

도 17은, 도 8의 LDPC 인코더(115), 비트 인터리버(116) 및 매퍼(117)에서 행해지는 처리를 설명하는 흐름도이다.

LDPC 인코더(115)는, BCH 인코더(114)로부터, LDPC 대상 데이터가 공급되는 것을 대기하여, 스텝 S101에 있어서, LDPC 대상 데이터를, LDPC 부호로 부호화하고, 그 LDPC 부호를, 비트 인터리버(116)에 공급하고, 처리는, 스텝 S102로 진행한다.

비트 인터리버(116)는, 스텝 S102에 있어서, LDPC 인코더(115)로부터의 LDPC 부호를 대상으로 하여, 비트 인터리브를 행하고, 그 비트 인터리브에 의해 얻어지는 심벌을, 매퍼(117)에 공급하고, 처리는, 스텝 S103으로 진행한다.

즉, 스텝 S102에서는, 비트 인터리버(116)(도 9)에 있어서, 패리티 인터리버(23)가, LDPC 인코더(115)로부터의 LDPC 부호를 대상으로 하여, 패리티 인터리브를 행하고, 그 패리티 인터리브 후의 LDPC 부호를, 그룹 와이즈 인터리버(24)에 공급한다.

그룹 와이즈 인터리버(24)는, 패리티 인터리버(23)로부터의 LDPC 부호를 대상으로 하여, 그룹 와이즈 인터리브를 행하고, 블록 인터리버(25)에 공급한다.

블록 인터리버(25)는, 그룹 와이즈 인터리버(24)에 의한 그룹 와이즈 인터리브 후의 LDPC 부호를 대상으로 하여, 블록 인터리브를 행하고, 그 결과 얻어지는 m 비트의 심벌을, 매퍼(117)에 공급한다.

매퍼(117)는, 스텝 S103에 있어서, 블록 인터리버(25)로부터의 심벌을, 매퍼(117)에서 행해지는 직교 변조의 변조 방식으로 정하는 2^m개의 신호점 중 어느 하나에 매핑해서 직교 변조하고, 그 결과 얻어지는 데이터를, 시간 인터리버(118)에 공급한다.

이상과 같이, 패리티 인터리브나, 그룹 와이즈 인터리브를 행함으로써, LDPC 부호의 복수의 부호 비트를 1개의 심벌로서 송신하는 경우의 에러율을 향상(개선)시킬 수 있다.

여기서, 도 9에서는, 설명의 편의를 위해, 패리티 인터리브를 행하는 블록인 패리티 인터리버(23)와, 그룹 와이즈 인터리브를 행하는 블록인 그룹 와이즈 인터리버(24)를, 별개로 구성하도록 하였지만, 패리티 인터리버(23)와 그룹 와이즈 인터리버(24)는, 일체적으로 구성할 수 있다.

즉, 패리티 인터리브와, 그룹 와이즈 인터리브와는, 모두, 메모리에 대한 부호 비트의 기입 및 판독에 의해 행할 수 있고, 부호 비트의 기입을 행하는 어드레스(기입 어드레스)를 부호 비트의 판독을 행하는 어드레스(판독 어드레스)로 변환하는 행렬에 의해 나타낼 수 있다.

따라서, 패리티 인터리브를 나타내는 행렬과, 그룹 와이즈 인터리브를 나타내는 행렬을 승산해서 얻어지는 행렬을 구해 두면, 그들 행렬에 의해, 부호 비트를 변환함으로써, 패리티 인터리브를 행하고 또한 그 패리티 인터리브 후의 LDPC 부호를 그룹 와이즈 인터리브한 결과를 얻을 수 있다.

또한, 패리티 인터리버(23)와 그룹 와이즈 인터리버(24) 외에, 블록 인터리버(25)도, 일체적으로 구성하는 것이 가능하다.

즉, 블록 인터리버(25)에서 행해지는 블록 인터리브도, LDPC 부호를 기억하는 메모리의 기입 어드레스를, 판독 어드레스로 변환하는 행렬에 의해 나타낼 수 있다.

따라서, 패리티 인터리브를 나타내는 행렬, 그룹 와이즈 인터리브를 나타내는 행렬 및 블록 인터리브를 나타내는 행렬을 승산해서 얻어지는 행렬을 구해 두면, 그들 행렬에 의해, 패리티 인터리브, 그룹 와이즈 인터리브 및 블록 인터리브를, 일괄하여 행할 수 있다.

<LDPC 인코더(115)의 구성예>

도 18은, 도 8의 LDPC 인코더(115)의 구성예를 나타내는 블록도이다.

또한, 도 8의 LDPC 인코더(122)도, 마찬가지로 구성된다.

도 12 및 도 13에서 설명한 바와 같이, DVB-S.2 등의 규격에서는, 64800비트와 16200비트의 2가지의 부호 길이 N의 LDPC 부호가 규정되어 있다.

그리고, 부호 길이 N이 64800비트의 LDPC 부호에 대해서는, 11개의 부호화율 1/4, 1/3, 2/5, 1/2, 3/5, 2/3, 3/4, 4/5, 5/6, 8/9 및 9/10가 규정되어 있고, 부호 길이 N이 16200비트의 LDPC 부호에 대해서는, 10개의 부호화율 1/4, 1/3, 2/5, 1/2, 3/5, 2/3, 3/4, 4/5, 5/6 및 8/9이 규정되어 있다(도 12 및 도 13).

LDPC 인코더(115)는, 예를 들어 이러한, 부호 길이 N이 64800비트나 16200비트의 각 부호화율의 LDPC 부호에 의한 부호화(오류 정정 부호화)을 부호 길이 N마다 및 부호화율마다 준비된 검사 행렬 H에 따라서 행할 수 있다.

LDPC 인코더(115)는, 부호화 처리부(601)와 기억부(602)로 구성된다.

부호화 처리부(601)는, 부호화율 설정부(611), 초기값 테이블 판독부(612), 검사 행렬 생성부(613), 정보 비트 판독부(614), 부호화 패리티 연산부(615) 및 제어부(616)로 구성되고, LDPC 인코더(115)에 공급되는 LDPC 대상 데이터의 LDPC 부호화를 행하고, 그 결과 얻어지는 LDPC 부호를, 비트 인터리버(116)(도 8)에 공급한다.

즉, 부호화율 설정부(611)는, 예를 들어 오퍼레이터의 조작 등에 따라서, LDPC 부호의 부호 길이 N과 부호화율을 설정한다.

초기값 테이블 판독부(612)는, 부호화율 설정부(611)가 설정한 부호 길이 N 및 부호화율에 대응하는, 후술하는 검사 행렬 초기값 테이블을, 기억부(602)로부터 판독한다.

검사 행렬 생성부(613)는, 초기값 테이블 판독부(612)가 판독한 검사 행렬 초기값 테이블에 기초하여, 부호화율 설정부(611)가 설정한 부호 길이 N 및 부호화율에 따른 정보 길이 K(=부호 길이 N- 패리티 길이 M)에 대응하는 정보 행렬 H_A의 1의 요소를 열방향으로 360열(순회 구조의 단위의 열수 P)마다의 주기로 배치해서 검사 행렬 H를 생성하고, 기억부(602)에 저장한다.

정보 비트 판독부(614)는, LDPC 인코더(115)에 공급되는 LDPC 대상 데이터로부터, 정보 길이 K분의 정보 비트를 판독한다(추출한다).

부호화 패리티 연산부(615)는, 검사 행렬 생성부(613)가 생성한 검사 행렬 H를 기억부(602)로부터 판독하고, 그 검사 행렬 H를 사용하여, 정보 비트 판독부(614)가 판독한 정보 비트에 대한 패리티 비트를 소정의 식에 기초하여 산출함으로써, 부호어(LDPC 부호)를 생성한다.

제어부(616)는, 부호화 처리부(601)를 구성하는 각 블록을 제어한다.

기억부(602)에는, 예를 들어 64800비트나 16200비트 등의 부호 길이 N 각각에 관한, 도 12 및 도 13에 나타낸 복수의 부호화율 등 각각에 대응하는 복수의 검사 행렬 초기값 테이블 등이 저장되어 있다. 또한, 기억부(602)는, 부호화 처리부(601)의 처리 상 필요한 데이터를 일시 기억한다.

도 19는, 도 18의 LDPC 인코더(115)의 처리의 예를 설명하는 흐름도이다.

스텝 S201에 있어서, 부호화율 설정부(611)는, LDPC 부호화를 행하는 부호 길이 N 및 부호화율 r을 결정(설정)한다.

스텝 S202에 있어서, 초기값 테이블 판독부(612)는, 부호화율 설정부(611)에 의해 결정된 부호 길이 N 및 부호화율 r에 대응하는, 미리 정해진 검사 행렬 초기값 테이블을, 기억부(602)로부터 판독한다.

스텝 S203에 있어서, 검사 행렬 생성부(613)는, 초기값 테이블 판독부(612)가 기억부(602)로부터 판독한 검사 행렬 초기값 테이블을 사용하여, 부호화율 설정부(611)에 의해 결정된 부호 길이 N 및 부호화율 r의 LDPC 부호의 검사 행렬 H를 구하고(생성하고), 기억부(602)에 공급해서 저장한다.

스텝 S204에 있어서, 정보 비트 판독부(614)는, LDPC 인코더(115)에 공급되는 LDPC 대상 데이터로부터, 부호화율 설정부(611)에 의해 결정된 부호 길이 N 및 부호화율 r에 대응하는 정보 길이 K(=N×r)의 정보 비트를 판독함과 함께, 검사 행렬 생성부(613)가 구한 검사 행렬 H를, 기억부(602)로부터 판독하고, 부호화 패리티 연산부(615)에 공급한다.

스텝 S205에 있어서, 부호화 패리티 연산부(615)는, 정보 비트 판독부(614)로부터의 정보 비트와 검사 행렬 H를 사용하여, 수학식 8을 만족하는 부호어 c의 패리티 비트를 순차 연산한다.

수학식 8에 있어서, c는, 부호어(LDPC 부호)로서의 행 벡터를 나타내고, c^T는, 행 벡터 c의 전치를 나타낸다.

여기서, 전술한 바와 같이, LDPC 부호(1부호어)로서의 행 벡터 c 중, 정보 비트의 부분을, 행 벡터 A로 나타냄과 함께, 패리티 비트의 부분을, 행 벡터 T로 나타내는 경우에는, 행 벡터 c는, 정보 비트로서의 행 벡터 A와, 패리티 비트로서의 행 벡터 T에 의해, 식 c=[A|T]로 나타낼 수 있다.

검사 행렬 H와, LDPC 부호로서의 행 벡터 c=[A|T]는, 식 Hc^T=0을 만족할 필요가 있고, 이러한 식 Hc^T=0을 만족하는 행 벡터 c=[A|T]를 구성하는 패리티 비트로서의 행 벡터 T는, 검사 행렬 H=[H_A|H_T]의 패리티 행렬 H_T가, 도 11에 도시한 계단 구조로 되어 있는 경우에는, 식 Hc^T=0에 있어서의 열 벡터 Hc^T의 1행째의 요소로부터 순서대로, 각 행의 요소를 0으로 해 감으로써, 축차적으로 구할 수 있다.

부호화 패리티 연산부(615)는, 정보 비트 판독부(614)로부터의 정보 비트 A에 대하여 패리티 비트 T를 구하고, 그 정보 비트 A와 패리티 비트 T에 의해 표시되는 부호어 c=[A|T]를, 정보 비트 A의 LDPC 부호화 결과로서 출력한다.

그 후, 스텝 S206에 있어서, 제어부(616)는, LDPC 부호화를 종료할 것인지 여부를 판정한다. 스텝 S206에 있어서, LDPC 부호화를 종료하지 않는다고 판정된 경우, 즉, 예를 들어 LDPC 부호화해야 할 LDPC 대상 데이터가, 아직 있는 경우, 처리는, 스텝 S201(또는, 스텝 S204)로 돌아가서, 이하, 스텝 S201(또는, 스텝 S204) 내지 S206의 처리가 반복된다.

또한, 스텝 S206에 있어서, LDPC 부호화를 종료한다고 판정된 경우, 즉, 예를 들어 LDPC 부호화해야 할 LDPC 대상 데이터가 없는 경우, LDPC 인코더(115)는, 처리를 종료한다.

이상과 같이, 각 부호 길이 N 및 각 부호화율 r에 대응하는 검사 행렬 초기값 테이블이 준비되어 있고, LDPC 인코더(115)는, 소정의 부호 길이 N의, 소정의 부호화율 r의 LDPC 부호화를, 그 소정의 부호 길이 N 및 소정의 부호화율 r에 대응하는 검사 행렬 초기값 테이블로부터 생성되는 검사 행렬 H를 사용하여 행한다.

<검사 행렬 초기값 테이블의 예>

검사 행렬 초기값 테이블은, 검사 행렬 H의, LDPC 부호(검사 행렬 H에 의해 정의되는 LDPC 부호)의 부호 길이 N 및 부호화율 r에 따른 정보 길이 K에 대응하는 정보 행렬 H_A(도 10)의 1의 요소의 위치를 360열(순회 구조의 단위의 열수 P)마다 나타내는 테이블이며, 각 부호 길이 N 및 각 부호화율 r의 검사 행렬 H마다, 미리 작성된다.

도 20은, 검사 행렬 초기값 테이블의 예를 나타내는 도면이다.

즉, 도 20은, DVB-T.2의 규격에 규정되어 있는, 부호 길이 N이 16200비트이고, 부호화율(DVB-T.2의 표기 상의 부호화율) r이 1/4인 검사 행렬 H에 대한 검사 행렬 초기값 테이블을 나타내고 있다.

검사 행렬 생성부(613)(도 18)는 검사 행렬 초기값 테이블을 사용하여, 이하와 같이, 검사 행렬 H를 구한다.

도 21은, 검사 행렬 초기값 테이블로부터 검사 행렬 H를 구하는 방법을 설명하는 도면이다.

즉, 도 21은, DVB-T.2의 규격에 규정되어 있는, 부호 길이 N이 16200비트이고, 부호화율 r이 2/3인 검사 행렬 H에 대한 검사 행렬 초기값 테이블을 나타내고 있다.

검사 행렬 초기값 테이블은, 전술한 바와 같이, LDPC 부호의 부호 길이 N 및 부호화율 r에 따른 정보 길이 K에 대응하는 정보 행렬 H_A(도 10)의 1의 요소의 위치를, 360열(순회 구조의 단위의 열수 P)마다 나타내는 테이블이며, 그 i행째에는, 검사 행렬 H의 1+360×(i-1)열째의 1의 요소의 행 번호(검사 행렬 H의 1행째의 행 번호를 0으로 하는 행 번호)가 그 1+360×(i-1)열째의 열이 갖는 열 가중치의 수만큼 배열되어 있다.

여기서, 검사 행렬 H의, 패리티 길이 M에 대응하는 패리티 행렬 H_T(도 10)는 도 15에 도시한 바와 같이 결정되어 있으므로, 검사 행렬 초기값 테이블에 의하면, 검사 행렬 H의, 정보 길이 K에 대응하는 정보 행렬 H_A(도 10)가 구해진다.

검사 행렬 초기값 테이블의 행수 k+1은, 정보 길이 K에 따라 다르다.

정보 길이 K와, 검사 행렬 초기값 테이블의 행수 k+1의 사이에는, 수학식 9의 관계가 성립된다.

여기서, 수학식 9의 360은, 도 16에서 설명한 순회 구조의 단위의 열수 P이다.

도 21의 검사 행렬 초기값 테이블에서는, 1행째부터 3행째까지, 13개의 수치가 배열하고, 4행째부터 k+1행째(도 21에서는, 30행째)까지, 3개의 수치가 배열되어 있다.

따라서, 도 21의 검사 행렬 초기값 테이블로부터 구해지는 검사 행렬 H의 열 가중치는, 1열째부터, 1+360×(3-1)-1열째까지는, 13이며, 1+360×(3-1)열째부터, K열째까지는, 3이다.

도 21의 검사 행렬 초기값 테이블의 1행째는, 0, 2084, 1613, 1548, 1286, 1460, 3196, 4297, 2481, 3369, 3451, 4620, 2622로 되어 있고, 이것은, 검사 행렬 H의 1열째에 있어서, 행 번호가, 0, 2084, 1613, 1548, 1286, 1460, 3196, 4297, 2481, 3369, 3451, 4620, 2622의 행 요소가 1인 것(또한, 다른 요소가 0인 것)을 나타내고 있다.

또한, 도 21의 검사 행렬 초기값 테이블의 2행째는, 1, 122, 1516, 3448, 2880, 1407, 1847, 3799, 3529, 373, 971, 4358, 3108로 되어 있고, 이것은, 검사 행렬 H의 (361)(=1+360×(2-1))열째에 있어서, 행 번호가, 1, 122, 1516, 3448, 2880, 1407, 1847, 3799, 3529, 373, 971, 4358, 3108의 행 요소가 1인 것을 나타내고 있다.

이상과 같이, 검사 행렬 초기값 테이블은, 검사 행렬 H의 정보 행렬 H_A의 1의 요소의 위치를 360열마다 나타낸다.

검사 행렬 H의 1+360×(i-1)열째 이외의 열, 즉, 2+360×(i-1)열째부터, 360×i열째까지의 각 열은, 검사 행렬 초기값 테이블에 의해 정해지는 1+360×(i-1)열째 1의 요소를, 패리티 길이 M에 따라서 아래 방향(열의 아래 방향)으로, 주기적으로 사이클릭 시프트해서 배치한 것으로 되어 있다.

즉, 예를 들어 2+360×(i-1)열째는, 1+360×(i-1)열째를, M/360(=q)만큼 아래 방향으로 사이클릭 시프트한 것으로 되어 있고, 다음 3+360×(i-1)열째는, 1+360×(i-1)열째를, 2×M/360(=2×q)만큼 아래 방향으로 사이클릭 시프트한 것(2+360×(i-1)열째를, M/360(=q)만큼 아래 방향으로 사이클릭 시프트한 것)으로 되어 있다.

여기서, 검사 행렬 초기값 테이블의 i행째(위에서부터 i번째)의 j열째(왼쪽에서부터 j번째)의 수치를, h_i,j로 나타냄과 함께, 검사 행렬 H의 w열째, j개째 1의 요소의 행 번호를, H_{w -j}로 나타내기로 하면, 검사 행렬 H의 1+360×(i-1)열째 이외의 열인 w열째의, 1의 요소의 행 번호 H_{w -j}는, 수학식 10으로 구할 수 있다.

여기서, mod(x,y)는 x를 y로 나눈 나머지를 의미한다.

또한, P는, 전술한 순회 구조의 단위의 열수이며, 예를 들어 DVB-S.2, DVB-T.2 및 DVB-C.2의 규격에서는, 전술한 바와 같이, 360이다. 또한, q는, 패리티 길이 M을, 순회 구조의 단위의 열수 P(=360)로 나눔으로써 얻어지는 값 M/360이다.

검사 행렬 생성부(613)(도 18)는 검사 행렬 초기값 테이블에 의해, 검사 행렬 H의 1+360×(i-1)열째의 1의 요소의 행 번호를 특정한다.

또한, 검사 행렬 생성부(613)(도 18)는 검사 행렬 H의 1+360×(i-1)열째 이외의 열인 w열째의, 1의 요소의 행 번호 H_{w -j}를, 수학식 10에 따라서 구하고, 이상에 의해 얻어진 행 번호의 요소를 1로 하는 검사 행렬 H를 생성한다.

<신 LDPC 부호>

그런데, 현재, ATSC3.0이라 불리는, 지상파의 디지털 TV 방송의 규격이 책정 중이다.

따라서, ATSC3.0 그 밖의 데이터 전송에 있어서 사용할 수 있는, 새로운 LDPC 부호(이하, 신 LDPC 부호라고도 함)에 대해서 설명한다.

또한, 신 LDPC 부호에 대해서는, DVB-T.2 등과의 친화성(compatibility)을 가능한 한 유지하는 관점에서, DVB-T.2 등에 규정되어 있는 LDPC 부호와 마찬가지로, 검사 행렬 H의 패리티 행렬 H_T는, 계단 구조로 한다(도 11).

또한, 신 LDPC 부호에 대해서는, DVB-T.2 등에 규정되어 있는 LDPC 부호와 마찬가지로, 검사 행렬 H의 정보 행렬 H_A는, 순회 구조로 하고, 순회 구조의 단위의 열수 P는, 360으로 한다.

LDPC 인코더(115)(도 8, 도 18)는 이하와 같은, 부호 길이 N이 16k 비트 또는 64k 비트이고, 부호화율 r이 6/15, 7/15, 8/15, 9/15, 10/15, 11/15, 12/15, 또는, 13/15 중 어느 하나인 신 LDPC 부호의 검사 행렬 초기값 테이블로부터 구해지는 검사 행렬 H를 사용하여, 신 LDPC 부호에의 LDPC 부호화를 행할 수 있다.

이 경우, LDPC 인코더(115)(도 8)의 기억부(602)에는, 신 LDPC 부호의 검사 행렬 초기값 테이블이 기억된다.

도 22, 도 23 및 도 24는, 부호 길이 N이 64k 비트이고, 부호화율 r이 7/15인 제1 신 LDPC 부호(이하, (64k,7/15)인 제1 신 LDPC 부호라고도 함)의 검사 행렬 H에 대한 검사 행렬 초기값 테이블을 나타내는 도면이다.

또한, 도 23은, 도 22에 이어지는 도면이고, 도 24는, 도 23에 이어지는 도면이다.

도 25, 도 26 및 도 27은, 부호 길이 N이 64k 비트이고, 부호화율 r이 9/15인 제1 신 LDPC 부호(이하, (64k,9/15)인 제1 신 LDPC 부호라고도 함)의 검사 행렬 H에 대한 검사 행렬 초기값 테이블을 나타내는 도면이다.

또한, 도 26은, 도 25에 이어지는 도면이고, 도 27은, 도 26에 이어지는 도면이다.

도 28, 도 29 및 도 30은, 부호 길이 N이 64k 비트이고, 부호화율 r이 11/15인 제1 신 LDPC 부호(이하, (64k,11/15)인 제1 신 LDPC 부호라고도 함)의 검사 행렬 H에 대한 검사 행렬 초기값 테이블을 나타내는 도면이다.

또한, 도 29는, 도 28에 이어지는 도면이고, 도 30은, 도 29에 이어지는 도면이다.

도 31, 도 32 및 도 33은, 부호 길이 N이 64k 비트이고, 부호화율 r이 13/15인 제1 신 LDPC 부호(이하, (64k,13/15)인 제1 신 LDPC 부호라고도 함)의 검사 행렬 H에 대한 검사 행렬 초기값 테이블을 나타내는 도면이다.

또한, 도 32는, 도 31에 이어지는 도면이고, 도 33은, 도 32에 이어지는 도면이다.

도 34는, 부호 길이 N이 16k 비트이고, 부호화율 r이 6/15인 제1 신 LDPC 부호(이하, (16k,6/15)인 제1 신 LDPC 부호라고도 함)의 검사 행렬 H에 대한 검사 행렬 초기값 테이블을 나타내는 도면이다.

도 35는, 부호 길이 N이 16k 비트이고, 부호화율 r이 8/15인 제1 신 LDPC 부호(이하, (16k,8/15)인 제1 신 LDPC 부호라고도 함)의 검사 행렬 H에 대한 검사 행렬 초기값 테이블을 나타내는 도면이다.

도 36은, 부호 길이 N이 16k 비트이고, 부호화율 r이 10/15인 제1 신 LDPC 부호(이하, (16k,10/15)인 제1 신 LDPC 부호라고도 함)의 검사 행렬 H에 대한 검사 행렬 초기값 테이블을 나타내는 도면이다.

도 37은, 부호 길이 N이 16k 비트이고, 부호화율 r이 12/15인 제1 신 LDPC 부호(이하, (16k,12/15)인 제1 신 LDPC 부호라고도 함)의 검사 행렬 H에 대한 검사 행렬 초기값 테이블을 나타내는 도면이다.

도 38은, 부호 길이 N이 16k 비트이고, 부호화율 r이 10/15인 다른 제1 신 LDPC 부호(이하, (16k,10/15)인 다른 제1 신 LDPC 부호라고도 함)의 검사 행렬 H에 대한 검사 행렬 초기값 테이블을 나타내는 도면이다.

도 39는, 부호 길이 N이 16k 비트이고, 부호화율 r이 12/15인 다른 제1 신 LDPC 부호(이하, (16k,12/15)인 다른 제1 신 LDPC 부호라고도 함)의 검사 행렬 H에 대한 검사 행렬 초기값 테이블을 나타내는 도면이다.

도 40 및 도 41은, 부호 길이 N이 64k 비트이고, 부호화율 r이 6/15인 제2 신 LDPC 부호(이하, (64k,6/15)인 제2 신 LDPC 부호라고도 함)의 검사 행렬 H에 대한 검사 행렬 초기값 테이블을 나타내는 도면이다.

또한, 도 41은, 도 40에 이어지는 도면이다.

도 42, 도 43 및 도 44는, 부호 길이 N이 64k 비트이고, 부호화율 r이 8/15인 제2 신 LDPC 부호(이하, (64k,8/15)인 제2 신 LDPC 부호라고도 함)의 검사 행렬 H에 대한 검사 행렬 초기값 테이블을 나타내는 도면이다.

또한, 도 43은, 도 42에 이어지는 도면이고, 도 44는, 도 43에 이어지는 도면이다.

도 45, 도 46 및 도 47은, 부호 길이 N이 64k 비트이고, 부호화율 r이 10/15인 제2 신 LDPC 부호(이하, (64k,10/15)인 제2 신 LDPC 부호라고도 함)의 검사 행렬 H에 대한 검사 행렬 초기값 테이블을 나타내는 도면이다.

또한, 도 46은, 도 45에 이어지는 도면이고, 도 47은, 도 46에 이어지는 도면이다.

도 48, 도 49 및 도 50은, 부호 길이 N이 64k 비트이고, 부호화율 r이 12/15인 제2 신 LDPC 부호(이하, (64k,12/15)인 제2 신 LDPC 부호라고도 함)의 검사 행렬 H에 대한 검사 행렬 초기값 테이블을 나타내는 도면이다.

또한, 도 49는, 도 48에 이어지는 도면이고, 도 50은, 도 49에 이어지는 도면이다.

도 51은, 부호 길이 N이 16k 비트이고, 부호화율 r이 7/15인 제2 신 LDPC 부호(이하, (16k,7/15)인 제2 신 LDPC 부호라고도 함)의 검사 행렬 H에 대한 검사 행렬 초기값 테이블을 나타내는 도면이다.

도 52는, 부호 길이 N이 16k 비트이고, 부호화율 r이 9/15인 제2 신 LDPC 부호(이하, (16k,9/15)인 제2 신 LDPC 부호라고도 함)의 검사 행렬 H에 대한 검사 행렬 초기값 테이블을 나타내는 도면이다.

도 53은, 부호 길이 N이 16k 비트이고, 부호화율 r이 11/15인 제2 신 LDPC 부호(이하, (16k,11/15)인 제2 신 LDPC 부호라고도 함)의 검사 행렬 H에 대한 검사 행렬 초기값 테이블을 나타내는 도면이다.

도 54는, 부호 길이 N이 16k 비트이고, 부호화율 r이 13/15인 제2 신 LDPC 부호(이하, (16k,13/15)인 제2 신 LDPC 부호라고도 함)의 검사 행렬 H에 대한 검사 행렬 초기값 테이블을 나타내는 도면이다.

또한, 도 40 내지 도 54의 제2 LDPC 부호(의 검사 행렬 H에 대한 검사 행렬 초기값 테이블)은 Samsung으로부터 제공받은 LDPC 부호이다.

제1 신 LDPC 부호 및 다른 제1 신 LDPC 부호는, 성능이 좋은 LDPC 부호로 되어 있다.

여기서, 성능이 좋은 LDPC 부호란, 적절한 검사 행렬 H로부터 얻어지는 LDPC 부호이다.

또한, 적절한 검사 행렬 H란, 검사 행렬 H로부터 얻어지는 LDPC 부호를, 낮은 E_s/N_o, 또는 E_b/N_o(1비트당 신호 전력 대 잡음 전력비)으로 송신했을 때에, BER (및 FER)을 보다 작게 하는, 소정의 조건을 만족하는 검사 행렬이다.

적절한 검사 행렬 H는, 예를 들어 소정의 조건을 만족하는 다양한 검사 행렬로부터 얻어지는 LDPC 부호를, 낮은 E_s/N_o으로 송신했을 때의 BER을 계측하는 시뮬레이션을 행함으로써 구할 수 있다.

적절한 검사 행렬 H가 만족해야 할 소정의 조건으로서는, 예를 들어 덴시티 에볼루션(Density Evolution)이라 불리는 부호의 성능 해석법으로 얻어지는 해석 결과가 양호할 것, 사이클 4라고 불리는, 1의 요소 루프가 존재하지 않을 것, 등이 있다.

여기서, 정보 행렬 H_A에 있어서, 사이클 4와 같이, 1의 요소가 밀집해 있으면, LDPC 부호의 복호 성능이 열화되는 것이 알려져 있고, 이로 인해, 적절한 검사 행렬 H가 만족해야 할 소정의 조건으로서, 사이클 4가 존재하지 않을 것이 요구된다.

또한, 적절한 검사 행렬 H가 만족해야 할 소정의 조건은, LDPC 부호의 복호 성능의 향상이나, LDPC 부호의 복호 처리의 용이화(단순화) 등의 관점에서 적절히 결정할 수 있다.

도 55 및 도 56은, 적절한 검사 행렬 H가 만족해야 할 소정의 조건으로서의 해석 결과가 얻어지는 덴시티 에볼루션을 설명하는 도면이다.

덴시티 에볼루션이란, 후술하는 디그리 시퀀스(degree sequence)에 의해 특징지어지는 부호 길이 N이 ∞인 LDPC 부호 전체(앙상블(ensemble))에 대하여 그 에러 확률의 기대값을 계산하는, 부호의 해석법이다.

예를 들어, AWGN 채널 상에서, 노이즈의 분산값을 0으로부터 점점 크게 해 가면, 어떤 앙상블의 에러 확률의 기대값은, 처음에는 0이지만, 노이즈의 분산값이, 어떤 임계값(threshold) 이상이 되면, 0이 아니게 된다.

덴시티 에볼루션에 의하면, 그 에러 확률의 기대값이 0이 아니게 되는, 노이즈의 분산값의 임계값(이하, 성능 임계값라고도 함)을 비교함으로써, 앙상블의 성능(검사 행렬의 적절함)의 좋고 나쁨을 정할 수 있다.

또한, 구체적인 LDPC 부호에 대하여 그 LDPC 부호가 속하는 앙상블을 결정하고, 그 앙상블에 대하여 덴시티 에볼루션을 행하면, 그 LDPC 부호가 대략적인 성능을 예상할 수 있다.

따라서, 성능이 좋은 LDPC 부호는, 성능이 좋은 앙상블을 찾으면, 그 앙상블에 속하는 LDPC 부호 중에서 찾을 수 있다.

여기서, 전술한 디그리 시퀀스란, LDPC 부호의 부호 길이 N에 대하여 각 값의 가중치를 갖는 배리어블 노드나 체크 노드가 어느 정도의 비율만큼 있는지를 나타낸다.

예를 들어, 부호화율이 1/2인 regular(3,6) LDPC 부호는, 모든 배리어블 노드의 가중치(열 가중치)가 3이고, 모든 체크 노드의 가중치(행 가중치)가 6이라고 하는 디그리 시퀀스에 의해 특징지어지는 앙상블에 속한다.

도 55는, 그와 같은 앙상블의 태너 그래프(Tanner graph)를 나타내고 있다.

도 55의 태너 그래프에서는, 도면 중 동그라미 표시(○ 표시)로 나타내는 배리어블 노드가, 부호 길이 N과 똑같은 N개만큼 존재하고, 도면 중 사각형(□ 표시)으로 나타내는 체크 노드가, 부호 길이 N에 부호화율 1/2을 승산한 승산값과 똑같은 N/2개만큼 존재한다.

각 배리어블 노드에는, 열 가중치와 똑같은 3개의 가지(edge)가 접속되어 있으며, 따라서, N개의 배리어블 노드에 접속되어 있는 가지는, 전부, 3N개만큼 존재한다.

또한, 각 체크 노드에는, 행 가중치와 똑같은 6개의 가지가 접속되어 있으며, 따라서, N/2개의 체크 노드에 접속되어 있는 가지는, 전부, 3N개만큼 존재한다.

또한, 도 55의 태너 그래프에서는, 1개의 인터리버가 존재한다.

인터리버는, N개의 배리어블 노드에 접속되어 있는 3N개의 가지를 랜덤하게 재배열하고, 그 재배열 후의 각 가지를, N/2개의 체크 노드에 접속되어 있는 3N개의 가지 중 어느 하나에 연결시킨다.

인터리버에서의, N개의 배리어블 노드에 접속되어 있는 3N개의 가지를 재배열하는 재배열 패턴은, (3N)!(=(3N)×(3N-1)×… ×1)가지만큼 있다. 따라서, 모든 배리어블 노드의 가중치가 3이고, 모든 체크 노드의 가중치가 6이라고 하는 디그리 시퀀스에 의해 특징지어지는 앙상블은, (3N)!개의 LDPC 부호의 집합으로 된다.

성능이 좋은 LDPC 부호(적절한 검사 행렬)를 구하는 시뮬레이션에서는, 덴시티 에볼루션에 있어서, 멀티 엣지 타입(multi-edge type)의 앙상블을 사용하였다.

멀티 엣지 타입에서는, 배리어블 노드에 접속되어 있는 가지와, 체크 노드에 접속되어 있는 가지가 경유하는 인터리버가, 복수(multi edge)로 분할되고, 이에 의해, 앙상블의 특징짓기가, 보다 엄밀하게 행해진다.

도 56은, 멀티 엣지 타입의 앙상블의 태너 그래프의 예를 나타내고 있다.

도 56의 태너 그래프에서는, 제1 인터리버와 제2 인터리버의 2개의 인터리버가 존재한다.

또한, 도 56의 태너 그래프에서는, 제1 인터리버에 연결되는 가지가 1개이고, 제2 인터리버에 연결되는 가지가 0개인 배리어블 노드가 v1개만큼, 제1 인터리버에 연결되는 가지가 1개이고, 제2 인터리버에 연결되는 가지가 2개인 배리어블 노드가 v2개만큼, 제1 인터리버에 연결되는 가지가 0개이고, 제2 인터리버에 연결되는 가지가 2개인 배리어블 노드가 v3개만큼, 각각 존재한다.

또한, 도 56의 태너 그래프에서는, 제1 인터리버에 연결되는 가지가 2개이고, 제2 인터리버에 연결되는 가지가 0개인 체크 노드가 c1개만큼, 제1 인터리버에 연결되는 가지가 2개이고, 제2 인터리버에 연결되는 가지가 2개인 체크 노드가 c2개만큼, 제1 인터리버에 연결되는 가지가 0개이고, 제2 인터리버에 연결되는 가지가 3개의 체크 노드가 c3개만큼, 각각 존재한다.

여기서, 덴시티 에볼루션과, 그 실장에 대해서는, 예를 들어 "On the Design of Low-Density Parity-Check Codes within 0.0045dB of the Shannon Limit", S.Y.Chung, G.D. Forney, T.J.Richardson, R.Urbanke, IEEE Communications Leggers, VOL.5, NO.2, Feb 2001에 기재되어 있다.

제1 신 LDPC 부호 및, 다른 제1 신 LDPC 부호(의 검사 행렬 초기값 테이블)를 구하는 시뮬레이션에서는, 멀티 엣지 타입의 덴시티 에볼루션에 의해, BER이 떨어지기 시작하는(작아져 가는) E_b/N₀(1비트당 신호 전력 대 잡음 전력비)인 성능 임계값이, 소정값 이하가 되는 앙상블을 찾아내고, 그 앙상블에 속하는 LDPC 부호 중에서 QPSK 등의 1 이상의 직교 변조를 사용한 경우의 BER을 작게 하는 LDPC 부호를, 성능이 좋은 LDPC 부호로서 선택하였다.

전술한 제1 신 LDPC 부호 및, 다른 제1 신 LDPC 부호의 검사 행렬 초기값 테이블은, 이상과 같은 시뮬레이션에 의해 구해졌다.

따라서, 이러한 검사 행렬 초기값 테이블로부터 얻어지는 제1 신 LDPC 부호 및, 다른 제1 신 LDPC 부호에 의하면, 데이터 전송에 있어서, 양호한 통신 품질을 확보할 수 있다.

도 57은, 도 22 내지 도 33의 (64k,7/15), (64k,9/15), (64k,11/15) 및 (64k,13/15)인 제1 신 LDPC 부호의 검사 행렬 초기값 테이블로부터 구해지는 검사 행렬 H(이하, 「(64k,7/15), (64k,9/15), (64k,11/15) 및 (64k,13/15)인 제1 신 LDPC 부호의 검사 행렬 H」와 같이 기재하기도 함)의 최소 사이클 길이와 성능 임계값을 나타내는 도면이다.

여기서, 최소 사이클 길이(girth)란, 검사 행렬 H에 있어서, 1의 요소에 의해 구성되는 루프의 길이(루프 길이)의 최솟값을 의미한다.

(64k,7/15), (64k,9/15), (64k,11/15) 및 (64k,13/15)인 제1 신 LDPC 부호의 검사 행렬 초기값 테이블로부터 구해지는 검사 행렬 H에는, 어느 쪽에도, 사이클 4(루프 길이가 4인, 1의 요소 루프)는 존재하지 않는다.

또한, (64k,7/15)인 제1 신 LDPC 부호의 성능 임계값은, -0.093751로, (64k,9/15)인 제1 신 LDPC 부호의 성능 임계값은, 1.658523로, (64k,11/15)인 제1 신 LDPC 부호의 성능 임계값은, 3.351930으로, (64k,13/15)인 제1 신 LDPC 부호의 성능 임계값은, 5.301749로, 각각 되어 있다.

도 58은, 도 22 내지 도 33의 (64k,7/15), (64k,9/15), (64k,11/15) 및 (64k,13/15)인 제1 신 LDPC 부호의 검사 행렬 H를 설명하는 도면이다.

(64k,7/15), (64k,9/15), (64k,11/15) 및 (64k,13/15)인 제1 신 LDPC 부호의 검사 행렬 H의 1열째로부터의 KX1열에 대해서는, 열 가중치가 X1로, 그 후의 KX2열에 대해서는, 열 가중치가 X2로, 그 후의 KY1열에 대해서는, 열 가중치가 Y1로, 그 후의 KY2열에 대해서는, 열 가중치가 Y2로, 그 후의 M-1열에 대해서는, 열 가중치가 2로, 최후의 1열에 대해서는, 열 가중치가 1로, 각각 되어 있다.

여기서, KX1+KX2+KY1+KY2+M-1+1은, (64k,7/15), (64k,9/15), (64k,11/15) 및 (64k,13/15)인 제1 신 LDPC 부호의 부호 길이 N=64800비트와 같다.

도 59는, (64k,7/15), (64k,9/15), (64k,11/15) 및 (64k,13/15)인 제1 신 LDPC 부호의 검사 행렬 H의, 도 58의 열수 KX1, KX2, KY1, KY2 및 M, 및, 열 가중치 X1, X2, Y1 및 Y2를 나타내는 도면이다.

(64k,7/15), (64k,9/15), (64k,11/15) 및 (64k,13/15)인 제1 신 LDPC 부호의 검사 행렬 H에 대해서는, 도 12 및 도 13에서 설명한 검사 행렬과 마찬가지로, 선두측(좌측)의 열일수록, 열 가중치가 큰 경향이 있으며, 따라서, 신 LDPC 부호의 선두 부호 비트일수록, 에러에 강한(에러에 대한 내성이 있는) 경향이 있다.

도 60은, (64k,7/15)인 제1 신 LDPC 부호에 대해서, 변조 방식으로서 QPSK를 채용하여 행한, BER/FER(Bit Error Rate/Frame Error Rate)을 계측하는 시뮬레이션의 시뮬레이션 결과를 나타내는 도면이다.

도 61은, (64k,9/15)인 제1 신 LDPC 부호에 대해서, 변조 방식으로서 QPSK를 채용하여 행한, BER/FER을 계측하는 시뮬레이션의 시뮬레이션 결과를 나타내는 도면이다.

도 62는, (64k,11/15)인 제1 신 LDPC 부호에 대해서, 변조 방식으로서 QPSK를 채용하여 행한, BER/FER을 계측하는 시뮬레이션의 시뮬레이션 결과를 나타내는 도면이다.

도 63은, (64k,13/15)인 제1 신 LDPC 부호에 대해서, 변조 방식으로서 QPSK를 채용하여 행한, BER/FER을 계측하는 시뮬레이션의 시뮬레이션 결과를 나타내는 도면이다.

시뮬레이션에서는, LDPC 부호를 복호할 때의 반복 복호 횟수 C로서, 50회를 채용함과 함께, 통신로(13)(도 7)로서, AWGN 채널을 상정하였다.

도 60 내지 도 63에 있어서, 횡축은, E_s/N₀을 나타내고, 종축은, BER/FER을 나타낸다. 또한, 실선이 BER을 나타내고, 점선이 FER을 나타낸다.

도 60 내지 도 63에 의하면, (64k,7/15), (64k,9/15), (64k,11/15) 및 (64k,13/15)인 제1 신 LDPC 부호에 대해서, 양호한 BER/FER이 얻어지고 있으며, 따라서, (64k,7/15), (64k,9/15), (64k,11/15) 및 (64k,13/15)인 제1 신 LDPC 부호를 사용한 데이터 전송에 있어서, 양호한 통신 품질이 확보되는 것을 확인할 수 있다.

도 64는, 도 34 내지 도 37의 (16k,6/15), (16k,8/15), (16k,10/15) 및 (16k,12/15)인 제1 신 LDPC 부호의 검사 행렬 H의 최소 사이클 길이와 성능 임계값을 나타내는 도면이다.

(16k,6/15), (16k,8/15), (16k,10/15) 및 (16k,12/15)인 제1 신 LDPC 부호의 검사 행렬 초기값 테이블로부터 구해지는 검사 행렬 H에는, 어느 쪽에도, 사이클 4는, 존재하지 않는다.

또한, (16k,6/15)인 제1 신 LDPC 부호의 성능 임계값은, 0.01로, (16k,8/15)인 제1 신 LDPC 부호의 성능 임계값은, 0.805765로, (16k,10/15)인 제1 신 LDPC 부호의 성능 임계값은, 2.471011로, (16k,12/15)인 제1 신 LDPC 부호의 성능 임계값은, 4.269922로, 각각 되어 있다.

도 65는, 도 34 내지 도 37의 (16k,6/15), (16k,8/15), (16k,10/15) 및 (16k,12/15)인 제1 신 LDPC 부호의 검사 행렬 H를 설명하는 도면이다.

(16k,6/15), (16k,8/15), (16k,10/15) 및 (16k,12/15)인 제1 신 LDPC 부호의 검사 행렬 H의 1열째로부터의 KX1열에 대해서는, 열 가중치가 X1로, 그 후의 KX2열에 대해서는, 열 가중치가 X2로, 그 후의 KY1열에 대해서는, 열 가중치가 Y1로, 그 후의 KY2열에 대해서는, 열 가중치가 Y2로, 그 후의 M-1열에 대해서는, 열 가중치가 2로, 최후의 1열에 대해서는, 열 가중치가 1로, 각각 되어 있다.

여기서, KX1+KX2+KY1+KY2+M-1+1은, (16k,6/15), (16k,8/15), (16k,10/15) 및 (16k,12/15)인 제1 신 LDPC 부호의 부호 길이 N=16200비트와 같다.

도 66은, (16k,6/15), (16k,8/15), (16k,10/15) 및 (16k,12/15)인 제1 신 LDPC 부호의 검사 행렬 H의, 도 65의 열수 KX1, KX2, KY1, KY2 및 M, 및, 열 가중치 X1, X2, Y1 및 Y2를 나타내는 도면이다.

(16k,6/15), (16k,8/15), (16k,10/15) 및 (16k,12/15)인 제1 신 LDPC 부호의 검사 행렬 H에 대해서는, 도 12 및 도 13에서 설명한 검사 행렬과 마찬가지로, 선두측(좌측)의 열일수록, 열 가중치가 큰 경향이 있으며, 따라서, 신 LDPC 부호의 선두 부호 비트일수록, 에러에 강한 경향이 있다.

도 67은, (16k,6/15)인 제1 신 LDPC 부호에 대해서, 변조 방식으로서 QPSK를 채용하여 행한, BER/FER(Bit Error Rate/Frame Error Rate)을 계측하는 시뮬레이션의 시뮬레이션 결과를 나타내는 도면이다.

도 68은, (16k,8/15)인 제1 신 LDPC 부호에 대해서, 변조 방식으로서 QPSK를 채용하여 행한, BER/FER을 계측하는 시뮬레이션의 시뮬레이션 결과를 나타내는 도면이다.

도 69는, (16k,10/15)인 제1 신 LDPC 부호에 대해서, 변조 방식으로서 QPSK를 채용하여 행한, BER/FER을 계측하는 시뮬레이션의 시뮬레이션 결과를 나타내는 도면이다.

도 70은, (16k,12/15)인 제1 신 LDPC 부호에 대해서, 변조 방식으로서 QPSK를 채용하여 행한, BER/FER을 계측하는 시뮬레이션의 시뮬레이션 결과를 나타내는 도면이다.

시뮬레이션에서는, LDPC 부호를 복호할 때의 반복 복호 횟수 C로서, 50회를 채용함과 함께, 통신로(13)(도 7)로서, AWGN 채널을 상정하였다.

도 67 내지 도 70에 있어서, 횡축은, E_s/N₀을 나타내고, 종축은, BER/FER을 나타낸다. 또한, 실선이 BER을 나타내고, 점선이 FER을 나타낸다.

도 67 내지 도 70에 의하면, (16k,6/15), (16k,8/15), (16k,10/15) 및 (16k,12/15)인 제1 신 LDPC 부호에 대해서, 양호한 BER/FER이 얻어지고 있으며, 따라서, (16k,6/15), (16k,8/15), (16k,10/15) 및 (16k,12/15)인 제1 신 LDPC 부호를 사용한 데이터 전송에 있어서, 양호한 통신 품질이 확보되는 것을 확인할 수 있다.

도 71은, 도 38의 (16k,10/15)인 다른 제1 신 LDPC 부호의 검사 행렬 H의 최소 사이클 길이와 성능 임계값을 나타내는 도면이다.

(16k,10/15)인 다른 제1 신 LDPC 부호의 검사 행렬 초기값 테이블로부터 구해지는 검사 행렬 H에는, 사이클 4는, 존재하지 않는다.

(16k,10/15)인 다른 제1 신 LDPC 부호의 성능 임계값은, 1.35로 되어 있다.

도 72는, (16k,10/15)인 다른 제1 신 LDPC 부호의 검사 행렬 H를 설명하는 도면이다.

(16k,10/15)인 다른 제1 신 LDPC 부호의 검사 행렬 H의 1열째로부터의 KX열에 대해서는, 열 가중치가 X로, 그 후의 KY1열에 대해서는, 열 가중치가 Y1로, 그 후의 KY2열에 대해서는, 열 가중치가 Y2로, 그 후의 M-1열에 대해서는, 열 가중치가 2로, 최후의 1열에 대해서는, 열 가중치가 1로, 각각 되어 있다.

여기서, KX+KY1+KY2+M-1+1은, (16k,10/15)인 다른 제1 신 LDPC 부호의 부호 길이 N=16200비트와 같다.

도 73은, (16k,10/15)인 다른 제1 신 LDPC 부호의 검사 행렬 H의, 도 72의 열수 KX, KY1, KY2 및 M, 및, 열 가중치 X, Y1 및 Y2를 나타내는 도면이다.

(16k,10/15)인 다른 제1 신 LDPC 부호의 검사 행렬 H에 대해서는, 도 12 및 도 13에서 설명한 검사 행렬과 마찬가지로, 선두측(좌측)의 열일수록, 열 가중치가 큰 경향이 있으며, 따라서, 신 LDPC 부호의 선두 부호 비트일수록, 에러에 강한 경향이 있다.

도 74는, (16k,10/15)인 다른 제1 신 LDPC 부호에 대해서, 변조 방식으로서 BPSK를 채용하여 행한, BER을 계측하는 시뮬레이션의 시뮬레이션 결과를 나타내는 도면이다.

시뮬레이션에서는, LDPC 부호를 복호할 때의 반복 복호 횟수 C로서, 50회를 채용함과 함께, 통신로(13)(도 7)로서, AWGN 채널을 상정하였다.

도 74에 있어서, 횡축은, E_s/N₀을 나타내고, 종축은, BER을 나타낸다.

도 74에 의하면, (16k,10/15)인 다른 제1 신 LDPC 부호에 대해서, 양호한 BER이 얻어지고 있으며, 따라서, (16k,10/15)인 다른 제1 신 LDPC 부호를 사용한 데이터 전송에 있어서, 양호한 통신 품질이 확보되는 것을 확인할 수 있다.

도 75는, 도 39의 (16k,12/15)인 다른 제1 신 LDPC 부호의 검사 행렬 H의 최소 사이클 길이와 성능 임계값을 나타내는 도면이다.

(16k,12/15)인 다른 제1 신 LDPC 부호의 검사 행렬 초기값 테이블로부터 구해지는 검사 행렬 H에는, 사이클 4는, 존재하지 않는다.

또한, (16k,12/15)인 다른 제1 신 LDPC 부호의 성능 임계값은, 4.237556으로 되어 있다.

도 76은, 도 39의 (16k,12/15)인 다른 제1 신 LDPC 부호의 검사 행렬 H를 설명하는 도면이다.

(16k,12/15)인 다른 제1 신 LDPC 부호의 검사 행렬 H의 1열째로부터의 KX1열에 대해서는, 열 가중치가 X1로, 그 후의 KX2열에 대해서는, 열 가중치가 X2로, 그 후의 KY1열에 대해서는, 열 가중치가 Y1로, 그 후의 KY2열에 대해서는, 열 가중치가 Y2로, 그 후의 M-1열에 대해서는, 열 가중치가 2로, 최후의 1열에 대해서는, 열 가중치가 1로, 각각 되어 있다.

여기서, KX1+KX2+KY1+KY2+M-1+1은, (16k,12/15)인 다른 제1 신 LDPC 부호의 부호 길이 N=16200비트와 같다.

도 77은, (16k,12/15)인 다른 제1 신 LDPC 부호의 검사 행렬 H의, 도 76의 열수 KX1, KX2, KY1, KY2 및 M, 및, 열 가중치 X1, X2, Y1 및 Y2를 나타내는 도면이다.

(16k,12/15)인 다른 제1 신 LDPC 부호의 검사 행렬 H에 대해서는, 도 12 및 도 13에서 설명한 검사 행렬과 마찬가지로, 선두측(좌측)의 열일수록, 열 가중치가 큰 경향이 있으며, 따라서, 신 LDPC 부호의 선두 부호 비트일수록, 에러에 강한 경향이 있다.

도 78은, (16k,12/15)인 다른 제1 신 LDPC 부호에 대해서, 변조 방식으로서 QPSK를 채용하여 행한, BER/FER(Bit Error Rate/Frame Error Rate)을 계측하는 시뮬레이션의 시뮬레이션 결과를 나타내는 도면이다.

시뮬레이션에서는, LDPC 부호를 복호할 때의 반복 복호 횟수 C로서, 50회를 채용함과 함께, 통신로(13)(도 7)로서, AWGN 채널을 상정하였다.

도 78에 있어서, 횡축은, E_s/N₀을 나타내고, 종축은, BER/FER을 나타낸다. 또한, 실선이 BER을 나타내고, 점선이 FER을 나타낸다.

도 78에 의하면, (16k,12/15)인 다른 제1 신 LDPC 부호에 대해서, 양호한 BER/FER이 얻어지고 있으며, 따라서, (16k,12/15)인 다른 제1 신 LDPC 부호를 사용한 데이터 전송에 있어서, 양호한 통신 품질이 확보되는 것을 확인할 수 있다.

도 79는, 도 40 내지 도 50의 (64k,6/15), (64k,8/15), (64k,10/15) 및 (64k,12/15)인 제2 신 LDPC 부호의 검사 행렬 H를 설명하는 도면이다.

(64k,6/15), (64k,8/15), (64k,10/15) 및 (64k,12/15)인 제2 신 LDPC 부호의 검사 행렬 H의 1열째로부터의 KX1열에 대해서는, 열 가중치가 X1로, 그 후의 KX2열에 대해서는, 열 가중치가 X2로, 그 후의 KY1열에 대해서는, 열 가중치가 Y1로, 그 후의 KY2열에 대해서는, 열 가중치가 Y2로, 그 후의 M-1열에 대해서는, 열 가중치가 2로, 최후의 1열에 대해서는, 열 가중치가 1로, 각각 되어 있다.

여기서, KX1+KX2+KY1+KY2+M-1+1은, (64k,6/15), (64k,8/15), (64k,10/15) 및 (64k,12/15)인 제2 신 LDPC 부호의 부호 길이 N=64800비트와 같다.

도 80은, (64k,6/15), (64k,8/15), (64k,10/15) 및 (64k,12/15)인 제2 신 LDPC 부호의 검사 행렬 H의, 도 79의 열수 KX1, KX2, KY1, KY2 및 M, 및, 열 가중치 X1, X2, Y1 및 Y2를 나타내는 도면이다.

(64k,6/15), (64k,8/15), (64k,10/15) 및 (64k,12/15)인 제2 신 LDPC 부호의 검사 행렬 H에 대해서는, 도 12 및 도 13에서 설명한 검사 행렬과 마찬가지로, 선두측(좌측)의 열일수록, 열 가중치가 큰 경향이 있으며, 따라서, 신 LDPC 부호의 선두 부호 비트일수록, 에러에 강한 경향이 있다.

도 81은, (64k,6/15)인 제2 신 LDPC 부호에 대해서, 변조 방식으로서 QPSK를 채용하여 행한, BER/FER을 계측하는 시뮬레이션의 시뮬레이션 결과를 나타내는 도면이다.

도 82는, (64k,8/15)인 제2 신 LDPC 부호에 대해서, 변조 방식으로서 QPSK를 채용하여 행한, BER/FER을 계측하는 시뮬레이션의 시뮬레이션 결과를 나타내는 도면이다.

도 83은, (64k,10/15)인 제2 신 LDPC 부호에 대해서, 변조 방식으로서 QPSK를 채용하여 행한, BER/FER을 계측하는 시뮬레이션의 시뮬레이션 결과를 나타내는 도면이다.

도 84는, (64k,12/15)인 제2 신 LDPC 부호에 대해서, 변조 방식으로서 QPSK를 채용하여 행한, BER/FER을 계측하는 시뮬레이션의 시뮬레이션 결과를 나타내는 도면이다.

시뮬레이션에서는, LDPC 부호를 복호할 때의 반복 복호 횟수 C로서, 50회를 채용함과 함께, 통신로(13)(도 7)로서, AWGN 채널을 상정하였다.

도 81 내지 도 84에 있어서, 횡축은, E_s/N₀을 나타내고, 종축은, BER/FER을 나타낸다. 또한, 실선이 BER을 나타내고, 점선이 FER을 나타낸다.

도 81 내지 도 84에 의하면, (64k,6/15), (64k,8/15), (64k,10/15) 및 (64k,12/15)인 제2 신 LDPC 부호에 대해서, 양호한 BER/FER이 얻어지고 있으며, 따라서, (64k,6/15), (64k,8/15), (64k,10/15) 및 (64k,12/15)인 제2 신 LDPC 부호를 사용한 데이터 전송에 있어서, 양호한 통신 품질이 확보되는 것을 확인할 수 있다.

도 85는, 도 51 내지 도 54의 (16k,7/15), (16k,9/15), (16k,11/15) 및 (16k,13/15)인 제2 신 LDPC 부호의 검사 행렬 H를 설명하는 도면이다.

(16k,7/15), (16k,9/15), (16k,11/15) 및 (16k,13/15)인 제2 신 LDPC 부호의 검사 행렬 H의 1열째로부터의 KX1열에 대해서는, 열 가중치가 X1로, 그 후의 KX2열에 대해서는, 열 가중치가 X2로, 그 후의 KY1열에 대해서는, 열 가중치가 Y1로, 그 후의 KY2열에 대해서는, 열 가중치가 Y2로, 그 후의 M-1열에 대해서는, 열 가중치가 2로, 최후의 1열에 대해서는, 열 가중치가 1로, 각각 되어 있다.

여기서, KX1+KX2+KY1+KY2+M-1+1은, (16k,7/15), (16k,9/15), (16k,11/15) 및 (16k,13/15)인 제2 신 LDPC 부호의 부호 길이 N=16200비트와 같다.

도 86은, (16k,7/15), (16k,9/15), (16k,11/15) 및 (16k,13/15)인 제2 신 LDPC 부호의 검사 행렬 H의, 도 85의 열수 KX1, KX2, KY1, KY2 및 M, 및, 열 가중치 X1, X2, Y1 및 Y2를 나타내는 도면이다.

(16k,7/15), (16k,9/15), (16k,11/15) 및 (16k,13/15)인 제2 신 LDPC 부호의 검사 행렬 H에 대해서는, 도 12 및 도 13에서 설명한 검사 행렬과 마찬가지로, 선두측(좌측)의 열일수록, 열 가중치가 큰 경향이 있으며, 따라서, 신 LDPC 부호의 선두 부호 비트일수록, 에러에 강한 경향이 있다.

도 87은, (16k,7/15)인 제2 신 LDPC 부호에 대해서, 변조 방식으로서 QPSK를 채용하여 행한, BER/FER을 계측하는 시뮬레이션의 시뮬레이션 결과를 나타내는 도면이다.

도 88은, (16k,9/15)인 제2 신 LDPC 부호에 대해서, 변조 방식으로서 QPSK를 채용하여 행한, BER/FER을 계측하는 시뮬레이션의 시뮬레이션 결과를 나타내는 도면이다.

도 89는, (16k,11/15)인 제2 신 LDPC 부호에 대해서, 변조 방식으로서 QPSK를 채용하여 행한, BER/FER을 계측하는 시뮬레이션의 시뮬레이션 결과를 나타내는 도면이다.

도 90은, (16k,13/15)인 제2 신 LDPC 부호에 대해서, 변조 방식으로서 QPSK를 채용하여 행한, BER/FER을 계측하는 시뮬레이션의 시뮬레이션 결과를 나타내는 도면이다.

시뮬레이션에서는, LDPC 부호를 복호할 때의 반복 복호 횟수 C로서, 50회를 채용함과 함께, 통신로(13)(도 7)로서, AWGN 채널을 상정하였다.

도 87 내지 도 90에 있어서, 횡축은, E_s/N₀을 나타내고, 종축은, BER/FER을 나타낸다. 또한, 실선이 BER을 나타내고, 점선이 FER을 나타낸다.

도 87 내지 도 90에 의하면, (16k,7/15), (16k,9/15), (16k,11/15) 및 (16k,13/15)인 제2 신 LDPC 부호에 대해서, 양호한 BER/FER이 얻어지고 있으며, 따라서, (16k,7/15), (16k,9/15), (16k,11/15) 및 (16k,13/15)인 제2 신 LDPC 부호를 사용한 데이터 전송에 있어서, 양호한 통신 품질이 확보되는 것을 확인할 수 있다.

또한, 도 79 내지 도 90은, Samsung으로부터 제공받은 데이터에 기초한다.

<콘스텔레이션>

도 91은, 도 7의 전송 시스템에서 채용하는 콘스텔레이션의 종류의 예를 나타내는 도면이다.

도 7의 전송 시스템에서는, 예를 들어 ATSC3.0으로 채용 예정인 콘스텔레이션을 채용할 수 있다.

도 91은, ATSC3.0으로 채용 예정인 (IQ) 콘스텔레이션의 종류를 나타내고 있다.

ATSC3.0에서는, 변조 방식과 LDPC 부호의 조합인 MODCOD에 대하여 그 MODCOD에서 사용하는 콘스텔레이션이 설정된다.

여기서, ATSC3.0에서는, QPSK, 16QAM, 64QAM, 256QAM 및 1024QAM(1kQAM)의 5종류의 변조 방식이 채용 예정이다.

또한, ATSC3.0에서는, 16k 비트와 64k 비트의 2종류의 부호 길이 N 각각에 대해서, 6/15, 7/15, 8/15, 9/15, 10/15, 11/15, 12, 15 및 13/15의 8종류의 부호화율 r의 LDPC 부호, 즉, 16종류의 LDPC 부호의 채용이 예정되어 있다.

ATSC3.0에서는, 16종류의 LDPC 부호를, 부호화율 r에 의해, (부호 길이 N에 따르지 않는) 8종류로 분류하고, 그 8종류의 LDPC 부호(부호화율 r이, 6/15, 7/15, 8/15, 9/15, 10/15, 11/15, 12, 15 및 13/15인 LDPC 부호 각각)와, 5종류의 변조 방식인 40(=8×5)종류의 조합을, 콘스텔레이션의 설정이 가능한 MODCOD로서 채용할 것이 예정되어 있다.

따라서, ATSC3.0에서는, MODCOD는, LDPC 부호의 8종류의 부호화율 r과, 5종류의 변조 방식의 조합을 나타낸다.

도 91에 있어서, "NUC Shape"의 란에 기재되어 있는, 예를 들어 "NUC_16_6/15" 등이, 그 "NUC Shape"의 란의 행에 대응하는 MODCOD에 사용하는 콘스텔레이션을 나타낸다.

여기서, 예를 들어 "NUC_16_6/15"는, 변조 방식이 16QAM이고, LDPC 부호의 부호화율 r이 6/15인 MODCOD에서 사용하는 콘스텔레이션을 나타낸다.

도 91에 의하면, 변조 방식이 QPSK인 경우에는, LDPC 부호의 8종류의 부호화율 r에 대해서, 동일한 콘스텔레이션이 사용된다.

또한, 도 91에 의하면, 변조 방식이, 16QAM, 64QAM, 256QAM 또는 1024QAM인 경우에는, LDPC 부호의 8종류의 부호화율 r 각각마다 다른 콘스텔레이션이 사용된다.

따라서, ATSC3.0에서는, QPSK에 대해서는, 1종의 콘스텔레이션이 준비되고, 16QAM, 64QAM, 256QAM 및 1024QAM에 대해서는, 각각, 8종류의 콘스텔레이션이 준비되어 있다.

여기서, 콘스텔레이션에는, 신호점의 배치가 균일하게 되어 있는 UC(Uniform Constellation)와, 균일하게 되어 있지 않은 NUC(Non Uniform Constellation)가 있다.

또한, NUC에는, 예를 들어 1D NUC(1-dimensional M²-QAM non-uniform constellation)라 불리는 콘스텔레이션이나, 2D NUC(2-dimensional QQAM non-uniform constellation)라 불리는 콘스텔레이션 등이 있다.

QPSK의 콘스텔레이션으로서는, UC가 채용된다. 또한, 16QAM, 64QAM 및 256QAM의 콘스텔레이션으로서는, 예를 들어 2D NUC가 채용되고 1024QAM의 콘스텔레이션으로서는, 예를 들어 1D NUC가 채용된다.

도 92는, 변조 방식이 16QAM인 경우의 LDPC 부호의 8종류의 부호화율 r 각각에 대한 콘스텔레이션의 예를 나타내는 도면이다.

도 93은, 변조 방식이 64QAM인 경우의 LDPC 부호의 8종류의 부호화율 r 각각에 대한 콘스텔레이션의 예를 나타내는 도면이다.

도 94는, 변조 방식이 256QAM인 경우의 LDPC 부호의 8종류의 부호화율 r 각각에 대한 콘스텔레이션의 예를 나타내는 도면이다.

도 95는, 변조 방식이 1024QAM인 경우의 LDPC 부호의 8종류의 부호화율 r 각각에 대한 콘스텔레이션의 예를 나타내는 도면이다.

도 92 내지 도 95에 있어서, 횡축 및 종축은, 각각, I축 및 Q축이며, Re{x_l} 및 Im{x_l}은, 각각, 신호점 x_l의 좌표로서의, 신호점 x_l의 실수 파트 및 허수 파트를 나타낸다.

또한, 도 92 내지 도 95에 있어서, "for CR"의 뒤에 기재되어 있는 수치는, LDPC 부호의 부호화율 r을 나타낸다.

또한, LDPC 부호의 부호화율 r이, 7/15, 9/15, 11/15 및 13/15인 콘스텔레이션은, Samsung으로부터 제공받은 데이터에 기초한다.

도 96은, 변조 방식이 16QAM인 경우의 콘스텔레이션으로서, UC, 1D NUC 및 2D NUC 각각을 사용한 경우의 BER을 계측하는 시뮬레이션의 시뮬레이션 결과를 나타내는 도면이다.

도 97은, 변조 방식이 64QAM인 경우의 콘스텔레이션으로서, UC, 1D NUC 및 2D NUC 각각을 사용한 경우의 BER을 계측하는 시뮬레이션의 시뮬레이션 결과를 나타내는 도면이다.

도 98은, 변조 방식이 256QAM인 경우의 콘스텔레이션으로서, UC, 1D NUC 및 2D NUC 각각을 사용한 경우의 BER을 계측하는 시뮬레이션의 시뮬레이션 결과를 나타내는 도면이다.

도 99는, 변조 방식이 1024QAM인 경우의 콘스텔레이션으로서, UC 및 1D NUC 각각을 사용한 경우의 BER을 계측하는 시뮬레이션의 시뮬레이션 결과를 나타내는 도면이다.

도 96 내지 도 99에 있어서, 횡축은, SNR(Signal to Noise Ratio)을 나타내고, 종축은, BER을 나타낸다.

변조 방식이, 16QAM, 64QAM 또는 256QAM인 경우에는, 도 96 내지 도 98에 도시한 바와 같이, UC보다 1D NUC쪽이, BER이 개선되고 또한 1D NUC보다 2D NUC쪽이, BER이 개선되는 것을 확인할 수 있다.

또한, 변조 방식이, 1024QAM인 경우에는, 도 99에 도시한 바와 같이, UC보다 1D NUC쪽이, BER이 개선되는 것을 확인할 수 있다.

도 100은, 변조 방식이 QPSK인 경우에, LDPC 부호의 8종류의 부호화율 r (=6/15, 7/15, 8/15, 9/15, 10/15, 11/15, 12, 15 및 13/15)에 대해서 공통으로 사용되는 UC의 신호점의 좌표를 나타내는 도면이다.

도 100에 있어서, " Input cell word y"는, QPSK의 UC에 매핑하는 2비트의 심벌을 나타내고, "Constellation point z_q"는, 신호점 z_q의 좌표를 나타낸다. 또한, 신호점 z_q의 인덱스 q는, 심벌의 이산 시간(어느 심벌과 다음 심벌 사이의 시간 간격)을 나타낸다.

도 100에서는, 신호점 z_q의 좌표는, 복소수의 형태로 표현되고 있고, i는, 허수 단위(√(-1))을 나타낸다.

도 101은, 변조 방식이 16QAM인 경우에, LDPC 부호의 8종류의 부호화율 r에 대해서 사용되는 2D NUC의 신호점의 좌표를 나타내는 도면이다.

도 102는, 변조 방식이 64QAM인 경우에, LDPC 부호의 8종류의 부호화율 r에 대해서 사용되는 2D NUC의 신호점의 좌표를 나타내는 도면이다.

도 103은, 변조 방식이 256QAM인 경우에, LDPC 부호의 8종류의 부호화율 r에 대해서 사용되는 2D NUC의 신호점의 좌표를 나타내는 도면이다.

도 101 내지 도 103에 있어서, NUC_2^m_r은, 변조 방식이 2^mQAM이고, LDPC 부호의 부호화율이 r인 경우에 사용되는 2D NUC의 신호점의 좌표를 나타낸다.

도 101 내지 도 103에서는, 도 100과 마찬가지로, 신호점 z_q의 좌표는, 복소수의 형태로 표현되고 있고, i는, 허수 단위를 나타낸다.

도 101 내지 도 103에 있어서, w#k는, 콘스텔레이션의 제1 사분면의 신호점의 좌표를 나타낸다.

2D NUC에 있어서, 콘스텔레이션의 제2 사분면의 신호점은, 제1 사분면의 신호점을, Q축에 대하여 대칭으로 이동한 위치에 배치되고, 콘스텔레이션의 제3 사분면의 신호점은, 제1 사분면의 신호점을, 원점에 대하여 대칭으로 이동한 위치에 배치된다. 그리고, 콘스텔레이션의 제4 사분면의 신호점은, 제1 사분면의 신호점을, I축에 대하여 대칭으로 이동한 위치에 배치된다.

여기서, 변조 방식이 2^mQAM인 경우에는, m 비트를 1개의 심벌로서, 그 1개의 심벌이, 그 심벌에 대응하는 신호점에 매핑된다.

m 비트의 심벌은, 예를 들어 0 내지 2^m-1의 정수값으로 표현되지만, 여기서, b=2^m/4라 하면, 0 내지 2^m-1의 정수값으로 표현되는 심벌 y(0), y(1), …, y(2^m-1)은 심벌 y(0) 내지 y(b-1), y(b) 내지 y(2b-1), y(2b) 내지 y(3b-1) 및 y(3b) 내지 y(4b-1)의 4개로 분류할 수 있다.

도 101 내지 도 103에 있어서, w#k의 접미사 k는, 0 내지 b-1의 범위 정수 값을 취하고, w#k는, 심벌 y(0) 내지 y(b-1)의 범위인 심벌 y(k)에 대응하는 신호점의 좌표를 나타낸다.

그리고, 심벌 y(b) 내지 y(2b-1)의 범위인 심벌 y(k+b)에 대응하는 신호점의 좌표는, -conj(w#k)로 표현되고, 심벌 y(2b) 내지 y(3b-1)의 범위인 심벌 y(k+2b)에 대응하는 신호점의 좌표는, conj(w#k)로 표현된다. 또한, 심벌 y(3b) 내지 y(4b-1)의 범위인 심벌 y(k+3b)에 대응하는 신호점의 좌표는, -w#k로 표현된다.

여기서, conj(w#k)는 w#k의 복소 공액을 나타낸다.

예를 들어, 변조 방식이 16QAM인 경우에는, m=4비트의 심벌 y(0), y(1), …, y(15)는 b=2⁴/4=4로서, 심벌 y(0) 내지 y(3), y(4) 내지 y(7), y(8) 내지 y(11) 및 y(12) 내지 y(15)의 4개로 분류된다.

그리고, 심벌 y(0) 내지 y(15) 중, 예를 들어 심벌 y(12)는 심벌 y(3b) 내지 y(4b-1)의 범위인 심벌 y(k+3b)=y(0+3×4)이고, k=0이기 때문에, 심벌 y(12)에 대응하는 신호점의 좌표는, -w#k=-w0으로 된다.

여기서, LDPC 부호의 부호화율 r이, 예를 들어 9/15라 하면, 도 101에 의하면, 변조 방식이 16QAM이고, 부호화율 r이, 9/15인 경우(NUC_16_9/15)의 w0은, 0.4909+1.2007i이므로, 심벌 y(12)에 대응하는 신호점의 좌표 -w0은, - (0.4909+1.2007i)로 된다.

도 104는, 변조 방식이 1024QAM인 경우에, LDPC 부호의 8종류의 부호화율 r에 대해서 사용되는 1D NUC의 신호점의 좌표를 나타내는 도면이다.

도 104에 있어서, NUC_1k_r의 열은, 변조 방식이 1024QAM이고, LDPC 부호의 부호화율이 r인 경우에 사용되는 1D NUC의 신호점의 좌표를 나타내는 u#k가 취하는 값을 나타낸다.

u#k는, 1D NUC의 신호점 z_q의 좌표로서의 복소수의 실수 파트 Re(z_q) 및 허수 파트 Im(z_q)를 나타낸다.

도 105는, 심벌 y와, 그 심벌 y에 대응하는 1D NUC의 신호점 z_q의 좌표를 나타내는 복소수의 실수 파트 Re(z_q) 및 허수 파트 Im(z_q) 각각으로서의 u#k와의 관계를 나타내는 도면이다.

여기서, 1024QAM의 10비트의 심벌 y를, 그 선두의 비트(최상위 비트)로부터, y_0,q, y_1,q, y_2,q, y_3,q, y_4,q, y_5,q, y_6,q, y_7,q, y_8,q, y_9,q로 나타내기로 한다.

도 105의 A는, 심벌 y의 홀수번째의 5비트 y_0,q, y_2,q, y_4,q, y_6,q, y_8,q와, 그 심벌 y에 대응하는 신호점 z_q의 (좌표의) 실수 파트 Re(z_q)를 나타내는 u#k의 대응 관계를 나타내고 있다.

도 105의 B는, 심벌 y의 짝수번째의 5비트 y_1,q, y_3,q, y_5,q, y_7,q, y_9,q와, 그 심벌 y에 대응하는 신호점 z_q의 (좌표의) 허수 파트 Im(z_q)를 나타내는 u#k의 대응 관계를 나타내고 있다.

1024QAM의 10비트의 심벌 y=(y_0,q, y_1,q, y_2,q, y_3,q, y_4,q, y_5,q, y_6,q, y_7,q, y_8,q, y_9,q)가, 예를 들어 (0,0,1,0,0,1,1,1,0,0)인 경우, 홀수번째의 5비트(y_0,q, y_2,q, y_4,q, y_6,q, y_8,q)는 (0,1,0,1,0)이고, 짝수번째의 5비트(y_1,q, y_3,q, y_5,q, y_7,q, y_9,q)는 (0,0,1,1,0)이다.

도 105의 A에서는, 홀수번째의 5비트(0,1,0,1,0)은 u3에 대응지어져 있으며, 따라서, 심벌 y=(0,0,1,0,0,1,1,1,0,0)에 대응하는 신호점 z_q의 실수 파트 Re(z_q)는 u3이 된다.

또한, 도 105의 B에서는, 짝수번째의 5비트(0,0,1,1,0)은 u11에 대응지어져 있으며, 따라서, 심벌 y=(0,0,1,0,0,1,1,1,0,0)에 대응하는 신호점 z_q의 허수 파트 Im(z_q)는 u11이 된다.

한편, LDPC 부호의 부호화율 r이, 예를 들어 7/15라 하면, 전술한 도 104에 의하면, 변조 방식이 1024QAM이고, LDPC 부호의 부호화율 r7/15인 경우에 사용되는 1D NUC(NUC_1k_7/15)에 대해서는, u3은, 1.04이고, u11은, 6.28이다.

따라서, 심벌 y=(0,0,1,0,0,1,1,1,0,0)에 대응하는 신호점 z_q의 실수 파트 Re(z_q)는 u3=1.04로 되고, Im(z_q)는 u11=6.28로 된다. 그 결과, 심벌 y=(0,0,1,0,0,1,1,1,0,0)에 대응하는 신호점 z_q의 좌표는, 1.04+6.28i로 표현된다.

또한, 1D NUC의 신호점은, I축에 평행한 직선 상이나 Q축에 평행한 직선 상에 격자 형상으로 배열한다. 단, 신호점끼리의 간격은, 일정하게 되지는 않는다. 또한, 신호점(에 매핑된 데이터)의 송신에 맞추어, 콘스텔레이션 상의 신호점의 평균 전력은 정규화된다. 정규화는, 콘스텔레이션 상의 신호점(의 좌표)의 모두에 관한 절댓값의 제곱 평균값을 P_ave로 나타내기로 하면, 그 제곱 평균값 P_ave의 평방근√P_ave의 역수 1/(√P_ave)를 콘스텔레이션 상의 각 신호점 z_q에 승산함으로써 행해진다.

도 92 내지 도 105에서 설명한 콘스텔레이션에 의하면, 양호한 에러율이 얻어지는 것이 확인되었다.

<블록 인터리버(25)>

도 106은, 도 9의 블록 인터리버(25)의 구성예를 나타내는 블록도이다.

블록 인터리버(25)는, 파트 1(part 1)이라 불리는 기억 영역과, 파트 2(part 2)라고 불리는 기억 영역을 갖는다.

파트 1 및 2는, 모두, 로우(가로) 방향으로, 1비트를 기억하고, 칼럼(세로) 방향으로 소정의 비트수를 기억하는 기억 영역으로서의 칼럼(column)이 로우 방향으로, 심벌의 비트수 m과 똑같은 수 C만큼 배열해서 구성된다.

파트 1의 칼럼이 칼럼 방향으로 기억하는 비트수(이하, 파트 칼럼 길이라고도 함)를 R1로 나타냄과 함께, 파트 2의 칼럼 파트 칼럼 길이를, R2로 나타내기로 하면, (R1+R2)×C는, 블록 인터리브의 대상인 LDPC 부호의 부호 길이 N(본 실시 형태에서는, 64800비트 또는 16200비트)과 같다.

또한, 파트 칼럼 길이 R1은, 순회 구조의 단위의 열수 P인 360비트의 배수와 같고, 파트 칼럼 길이 R2는, 파트 1의 파트 칼럼 길이 R1과 파트 2의 파트 칼럼 길이 R2의 합(이하, 칼럼 길이라고도 함) R1+R2를, 순회 구조의 단위의 열수 P인 360비트로 나누었을 때의 나머지와 같다.

여기서, 칼럼 길이 R1+R2는, 블록 인터리브의 대상인 LDPC 부호의 부호 길이 N을, 심벌의 비트수 m으로 나눈 값과 같다.

예를 들어, 부호 길이 N이 16200비트의 LDPC 부호에 대해서, 변조 방식으로서, 16QAM을 채용하는 경우에는, 심벌의 비트수 m은, 4비트이기 때문에, 칼럼 길이 R1+R2는, 4050(=16200/4) 비트가 된다.

또한, 칼럼 길이 R1+R2=4050을, 순회 구조의 단위의 열수 P인 360비트로 나누었을 때의 나머지는, 90이기 때문에, 파트 2의 파트 칼럼 길이 R2는, 90비트로 된다.

그리고, 파트 1의 파트 칼럼 길이 R1은, R1+R2-R2=4050-90=3960 비트로 된다.

도 107은, 부호 길이 N과 변조 방식의 조합에 대한 파트 1 및 2의 칼럼수 C, 및, 파트 칼럼 길이(행수) R1 및 R2를 나타내는 도면이다.

도 107에는, 부호 길이 N이 16200비트 및 64800비트의 LDPC 부호 각각과, 변조 방식이, 16QAM, 64QAM, 256QAM 및 1024QAM인 경우의 각각의 조합에 대한 파트 1 및 2의 칼럼수 C, 및, 파트 칼럼 길이 R1 및 R2가 나타나 있다.

도 108은, 도 106의 블록 인터리버(25)에서 행해지는 블록 인터리브를 설명하는 도면이다.

블록 인터리버(25)는, 파트 1 및 2에 대하여 LDPC 부호를 기입해서 판독함으로써, 블록 인터리브를 행한다.

즉, 블록 인터리브에서는, 도 108의 A에 도시한 바와 같이, 1부호어의 LDPC 부호의 부호 비트를, 파트 1의 칼럼 위에서부터 아래 방향(칼럼 방향)으로 기입하는 것이, 왼쪽에서부터 오른쪽 방향의 칼럼을 향해서 행해진다.

그리고, 부호 비트의 기입이, 파트 1의 칼럼의 가장 오른쪽 칼럼(C번째 칼럼)의 가장 아래까지 종료되면, 나머지 부호 비트를 파트 2의 칼럼 위에서부터 아래 방향(칼럼 방향)으로 기입하는 것이, 왼쪽에서부터 오른쪽 방향의 칼럼을 향해서 행해진다.

그 후, 부호 비트의 기입이, 파트 2의 칼럼의 가장 오른쪽 칼럼(C번째 칼럼)의 가장 아래까지 종료되면, 도 108의 B에 도시한 바와 같이, 파트 1의 C개 모든 칼럼의 1행째부터, 로우 방향으로, C=m 비트 단위로, 부호 비트가 판독된다.

그리고, 파트 1의 C개 모든 칼럼으로부터의 부호 비트의 판독은, 아래의 행을 향해서 순차 행해지고, 그 판독이 마지막 행인 R1행째까지 종료되면, 파트 2의 C개 모든 칼럼의 1행째부터, 로우 방향으로, C=m 비트 단위로, 부호 비트가 판독된다.

파트 2의 C개 모든 칼럼으로부터의 부호 비트의 판독은, 아래의 행을 향해서 순차 행해지고, 마지막 행인 R2행째까지 행해진다.

이상과 같이 하여, 파트 1 및 2로부터 m 비트 단위로 판독되는 부호 비트는, 심벌로서, 매퍼(117)(도 8)에 공급된다.

<그룹 와이즈 인터리브>

도 109는, 도 9의 그룹 와이즈 인터리버(24)에서 행해지는 그룹 와이즈 인터리브를 설명하는 도면이다.

그룹 와이즈 인터리브에서는, 1부호어의 LDPC 부호를, 그 선두로부터, 순회 구조의 단위의 열수 P와 똑같은 360비트 단위로 구분한, 그 1 구분의 360비트를, 비트 그룹으로 하여, 1부호어의 LDPC 부호가, 비트 그룹 단위로, 소정의 패턴(이하, GW 패턴이라고도 함)에 따라서 인터리브된다.

여기서, 1부호어의 LDPC 부호를 비트 그룹으로 구분했을 때의 선두로부터 i+1번째 비트 그룹을, 이하, 비트 그룹 i 모두 기재한다.

예를 들어, 부호 길이 N이 1800비트의 LDPC 부호는, 비트 그룹 0,1,2,3,4인 5(=1800/360)개의 비트 그룹으로 구분된다. 또한, 예를 들어 부호 길이 N이 16200비트의 LDPC 부호는, 비트 그룹 0,1,…,44인 45(=16200/360)개의 비트 그룹으로 구분되고, 부호 길이 N이 64800비트의 LDPC 부호는, 비트 그룹 0,1,…,179인 180(=64800/360)개의 비트 그룹으로 구분된다.

또한, 이하에서는, GW 패턴을, 비트 그룹을 나타내는 숫자의 배열로 나타내기로 한다. 예를 들어, 부호 길이 N이 1800비트의 LDPC 부호에 대해서, 예를 들어 GW 패턴 4,2,0,3,1은, 비트 그룹 0,1,2,3,4의 배열을, 비트 그룹 4,2,0,3,1의 배열로 인터리브(재배열)하는 것을 나타낸다.

GW 패턴은, 적어도, LDPC 부호의 부호 길이 N마다 설정할 수 있다.

도 110은, 부호 길이 N이 64k 비트의 LDPC 부호에 대한 GW 패턴의 제1 예를 나타내는 도면이다.

도 110의 GW 패턴에 의하면, 64k 비트의 LDPC 부호의 비트 그룹 0 내지 179의 배열이, 비트 그룹

178, 140, 44, 100, 107, 89, 169, 166, 36, 52, 33, 160, 14, 165, 109, 35, 74, 136, 99, 97, 28, 59, 7, 29, 164, 119, 41, 55, 17, 115, 138, 93, 96, 24, 31, 179, 120, 91, 98, 43, 6, 56, 148, 68, 45, 103, 5, 4, 10, 58, 1, 76, 112, 124, 110, 66, 0, 85, 64, 163, 75, 105, 117, 87, 159, 146, 34, 57, 145, 143, 101, 53, 123, 48, 79, 13, 134, 71, 135, 81, 125, 30, 131, 139, 46, 12, 157, 23, 127, 61, 82, 84, 32, 22, 94, 170, 167, 126, 176, 51, 102, 171, 18, 104, 73, 152, 72, 25, 83, 80, 149, 142, 77, 137, 177, 19, 20, 173, 153, 54, 69, 49, 11, 156, 133, 162, 63, 122, 106, 42, 174, 88, 62, 78, 86, 116, 155, 129, 3, 9, 47, 50, 144, 114, 154, 121, 161, 92, 37, 38, 39, 108, 95, 70, 113, 141, 15, 147, 151, 111, 2, 118, 158, 60, 132, 168, 150, 21, 16, 175, 27, 90, 128, 130, 67, 172, 65, 26, 40, 8

의 배열로 인터리브된다.

도 111은, 부호 길이 N이 64k 비트의 LDPC 부호에 대한 GW 패턴의 제2 예를 나타내는 도면이다.

도 111의 GW 패턴에 의하면, 64k 비트의 LDPC 부호의 비트 그룹 0 내지 179의 배열이, 비트 그룹

32, 84, 49, 56, 54, 99, 76, 178, 65, 48, 87, 125, 121, 51, 130, 70, 90, 2, 73, 123, 174, 20, 46, 31, 3, 89, 16, 66, 30, 158, 19, 137, 0, 12, 153, 147, 91, 33, 122, 57, 36, 129, 135, 24, 168, 141, 52, 71, 80, 96, 50, 44, 10, 93, 81, 22, 152, 29, 41, 95, 172, 107, 173, 42, 144, 63, 163, 43, 150, 60, 69, 58, 101, 68, 62, 9, 166, 78, 177, 146, 118, 82, 6, 21, 161, 4, 169, 18, 106, 176, 162, 175, 117, 8, 128, 97, 100, 111, 23, 114, 45, 34, 165, 28, 59, 131, 143, 83, 25, 61, 105, 35, 104, 156, 38, 102, 85, 142, 164, 26, 17, 160, 109, 40, 11, 47, 72, 124, 79, 7, 136, 159, 67, 1, 5, 14, 94, 110, 98, 145, 75, 149, 119, 74, 55, 155, 115, 113, 53, 151, 39, 92, 171, 154, 179, 139, 148, 103, 86, 37, 27, 77, 157, 108, 167, 13, 127, 126, 120, 133, 138, 134, 140, 116, 64, 88, 170, 132, 15, 112

의 배열로 인터리브된다.

도 112는, 부호 길이 N이 64k 비트의 LDPC 부호에 대한 GW 패턴의 제3 예를 나타내는 도면이다.

도 112의 GW 패턴에 의하면, 64k 비트의 LDPC 부호의 비트 그룹 0 내지 179의 배열이, 비트 그룹

90, 64, 100, 166, 105, 61, 29, 56, 66, 40, 52, 21, 23, 69, 31, 34, 10, 136, 94, 4, 123, 39, 72, 129, 106, 16, 14, 134, 152, 142, 164, 37, 67, 17, 48, 99, 135, 54, 2, 0, 146, 115, 20, 76, 111, 83, 145, 177, 156, 174, 28, 25, 139, 33, 128, 1, 179, 45, 153, 38, 62, 110, 151, 32, 70, 101, 143, 77, 130, 50, 84, 127, 103, 109, 5, 63, 92, 124, 87, 160, 108, 26, 60, 98, 172, 102, 88, 170, 6, 13, 171, 97, 95, 91, 81, 137, 119, 148, 86, 35, 30, 140, 65, 82, 49, 46, 133, 71, 42, 43, 175, 141, 55, 93, 79, 107, 173, 78, 176, 96, 73, 57, 36, 44, 154, 19, 11, 165, 58, 18, 53, 126, 138, 117, 51, 113, 114, 162, 178, 3, 150, 8, 22, 131, 157, 118, 116, 85, 41, 27, 80, 12, 112, 144, 68, 167, 59, 75, 122, 132, 149, 24, 120, 47, 104, 147, 121, 74, 155, 125, 15, 7, 89, 161, 163, 9, 159, 168, 169, 158

의 배열로 인터리브된다.

도 113은, 부호 길이 N이 64k 비트의 LDPC 부호에 대한 GW 패턴의 제4 예를 나타내는 도면이다.

도 113의 GW 패턴에 의하면, 64k 비트의 LDPC 부호의 비트 그룹 0 내지 179의 배열이, 비트 그룹

0, 154, 6, 53, 30, 97, 105, 121, 12, 156, 94, 77, 47, 78, 13, 19, 82, 60, 85, 162, 62, 58, 116, 127, 48, 177, 80, 138, 8, 145, 132, 134, 90, 28, 83, 170, 87, 59, 49, 11, 39, 101, 31, 139, 148, 22, 37, 15, 166, 1, 42, 120, 106, 119, 35, 70, 122, 56, 24, 140, 136, 126, 144, 167, 29, 163, 112, 175, 10, 73, 41, 99, 98, 107, 117, 66, 17, 57, 7, 151, 51, 33, 158, 141, 150, 110, 137, 123, 9, 18, 14, 71, 147, 52, 164, 45, 111, 108, 21, 91, 109, 160, 74, 169, 88, 63, 174, 89, 2, 130, 124, 146, 84, 176, 149, 159, 155, 44, 43, 173, 179, 86, 168, 165, 95, 135, 27, 69, 23, 65, 125, 104, 178, 171, 46, 55, 26, 75, 129, 54, 153, 114, 152, 61, 68, 103, 16, 40, 128, 3, 38, 72, 92, 81, 93, 100, 34, 79, 115, 133, 102, 76, 131, 36, 32, 5, 64, 143, 20, 172, 50, 157, 25, 113, 118, 161, 142, 96, 4, 67

의 배열로 인터리브된다.

도 114는, 부호 길이 N이 16k 비트의 LDPC 부호에 대한 GW 패턴의 제1 예를 나타내는 도면이다.

도 114의 GW 패턴에 의하면, 16k 비트의 LDPC 부호의 비트 그룹 0 내지 44의 배열이, 비트 그룹

15, 23, 9, 19, 5, 29, 4, 25, 8, 41, 13, 2, 22, 12, 26, 6, 37, 17, 38, 7, 20, 1, 39, 34, 18, 31, 10, 44, 32, 24, 14, 42, 11, 30, 27, 3, 36, 40, 33, 21, 28, 43, 0, 16, 35

의 배열로 인터리브된다.

도 115는, 부호 길이 N이 16k 비트의 LDPC 부호에 대한 GW 패턴의 제2 예를 나타내는 도면이다.

도 115의 GW 패턴에 의하면, 16k 비트의 LDPC 부호의 비트 그룹 0 내지 44의 배열이, 비트 그룹

6, 14, 24, 36, 30, 12, 33, 16, 37, 20, 21, 3, 11, 26, 34, 5, 7, 0, 1, 18, 2, 22, 19, 9, 32, 28, 27, 23, 42, 15, 13, 17, 35, 25, 8, 29, 38, 40, 10, 44, 31, 4, 43, 39, 41

의 배열로 인터리브된다.

도 116은, 부호 길이 N이 16k 비트의 LDPC 부호에 대한 GW 패턴의 제3 예를 나타내는 도면이다.

도 116의 GW 패턴에 의하면, 16k 비트의 LDPC 부호의 비트 그룹 0 내지 44의 배열이, 비트 그룹

21, 0, 34, 5, 16, 7, 1, 25, 9, 24, 19, 11, 6, 15, 39, 38, 42, 30, 18, 14, 13, 23, 20, 33, 3, 10, 4, 8, 26, 27, 41, 40, 31, 2, 35, 37, 43, 22, 17, 12, 29, 36, 28, 32, 44

의 배열로 인터리브된다.

도 117은, 부호 길이 N이 16k 비트의 LDPC 부호에 대한 GW 패턴의 제4 예를 나타내는 도면이다.

도 117의 GW 패턴에 의하면, 16k 비트의 LDPC 부호의 비트 그룹 0 내지 44의 배열이, 비트 그룹

15, 25, 9, 27, 5, 38, 13, 10, 19, 16, 28, 1, 36, 0, 11, 17, 32, 35, 7, 26, 14, 21, 6, 4, 23, 22, 3, 18, 20, 24, 30, 12, 37, 2, 40, 8, 33, 29, 31, 34, 41, 42, 43, 44, 39

의 배열로 인터리브된다.

그런데, 그룹 와이즈 인터리브에 대해서는, GW 패턴을, LDPC 부호의 부호 길이 N 외에, LDPC 부호의 부호화율 r이나 변조 방식의 조합마다 설정함으로써, 각 조합에 대해서, 에러율을 보다 향상시킬 수 있다.

그러나, GW 패턴을, LDPC 부호의 부호 길이 N과, 부호화율 r과, 변조 방식의 모든 종류 조합 각각에 대하여 별개로 설정한 것은, 송신 장치(11)에서 채용하는 LDPC 부호나 변조 방식을 변경할 때마다, GW 패턴도 변경해야만 해서, 처리가 번잡해진다.

따라서, 그룹 와이즈 인터리브에 대해서는, 예를 들어 LDPC 부호의 부호화율 r을, 저레이트(예를 들어, 6/15, 7/15/, 8/15, 9/15)와, 고레이트(예를 들어, 10/15, 11/15/, 12/15, 13/15)로 나누고, LDPC 부호의 부호 길이 N이, 16k 비트 및 64k 비트 중 어느 하나이거나, LDPC 부호의 부호화율 r이, 저레이트 및 고레이트 중 어느 하나이거나, 변조 방식이, 16QAM, 64QAM, 256QAM 및 1024QAM 중 어느 하나인 것의 조합마다, GW 패턴을 설정할 수 있다.

여기서, 전술한 부호 길이 N, 부호화율 r 및 변조 방식의 조합을, (부호 길이 N,부호화율 r,변조 방식)으로 나타내기로 하면, 부호 길이 N, 부호화율 r 및 변조 방식의 조합으로서는, 예를 들어 (16k,저레이트,16QAM), (16k,저레이트,64QAM), (16k,저레이트,256QAM), (16k,저레이트,1024QAM), (16k,고레이트,16QAM), (16k,고레이트,64QAM), (16k,고레이트,256QAM), (16k,고레이트,1024QAM), (64k,저레이트,16QAM), (64k,저레이트,64QAM), (64k,저레이트,256QAM), (64k,저레이트,1024QAM), (64k,고레이트,16QAM), (64k,고레이트,64QAM), (64k,고레이트,256QAM) 및 (64k,고레이트,1024QAM)의 16가지의 조합을 상정할 수 있다.

LDPC 부호의 부호 길이 N이 64k로 되어 있는 조합(64k,저레이트,16QAM), (64k,저레이트,64QAM), (64k,저레이트,256QAM), (64k,저레이트,1024QAM), (64k,고레이트,16QAM), (64k,고레이트,64QAM), (64k,고레이트,256QAM) 및 (64k,고레이트,1024QAM)에 대해서는, 각각, 도 110 내지 도 113의 4 패턴의 GW 패턴 중, 에러율을 가장 향상시키는 GW 패턴을 적용할 수 있다.

예를 들어, 도 110의 GW 패턴은, 조합(64k,고레이트,16QAM)으로, 도 111의 GW 패턴은, 조합(64k,저레이트,64QAM)으로, 도 112의 GW 패턴은, 조합(64k,고레이트,256QAM)으로, 도 113의 GW 패턴은, 조합(64k,저레이트,1024QAM)으로, 각각 적용할 수 있다.

LDPC 부호의 부호 길이 N이 16k로 되어 있는 조합(16k,저레이트,16QAM), (16k,저레이트,64QAM), (16k,저레이트,256QAM), (16k,저레이트,1024QAM), (16k,고레이트,16QAM), (16k,고레이트,64QAM), (16k,고레이트,256QAM) 및 (16k,고레이트,1024QAM)에 대해서는, 각각, 도 114 내지 도 117의 4 패턴의 GW 패턴 중, 에러율을 가장 향상시키는 GW 패턴을 적용할 수 있다.

예를 들어, 도 114의 GW 패턴은, 조합(16k,저레이트,16QAM)에, 도 115의 GW 패턴은, 조합(16k,고레이트,64QAM)에, 도 116의 GW 패턴은, 조합(16k,저레이트,256QAM)에, 도 117의 GW 패턴은, 조합(16k,고레이트,1024QAM)에, 각각 적용할 수 있다.

본건 발명자가 행한 시뮬레이션에 의하면, 도 110의 GW 패턴에 대해서는, (64k,10/15)인 제2 신 LDPC 부호, (64k,11/15)인 제1 신 LDPC 부호, (64k,12/15)인 제2 신 LDPC 부호 및 (64k,13/15)인 제1 신 LDPC 부호 각각과, 도 92 내지 도 105에서 콘스텔레이션을 설명한 변조 방식 중 16QAM의 조합에 대하여 특히, 양호한 에러율을 달성할 수 있음이 확인되었다.

도 111의 GW 패턴에 대해서는, (64k,6/15)인 제2 신 LDPC 부호, (64k,7/15)인 제1 신 LDPC 부호, (64k,8/15)인 제2 신 LDPC 부호 및 (64k,9/15)인 제1 신 LDPC 부호 각각과, 도 92 내지 도 105에서 콘스텔레이션을 설명한 변조 방식 중 64QAM의 조합에 대하여 특히, 양호한 에러율을 달성할 수 있음이 확인되었다.

도 112의 GW 패턴에 대해서는, (64k,10/15)인 제2 신 LDPC 부호, (64k,11/15)인 제1 신 LDPC 부호, (64k,12/15)인 제2 신 LDPC 부호 및 (64k,13/15)인 제1 신 LDPC 부호 각각과, 도 92 내지 도 105에서 콘스텔레이션을 설명한 변조 방식 중 256QAM의 조합에 대하여 특히, 양호한 에러율을 달성할 수 있음이 확인되었다.

도 113의 GW 패턴에 대해서는, (64k,6/15)인 제2 신 LDPC 부호, (64k,7/15)인 제1 신 LDPC 부호, (64k,8/15)인 제2 신 LDPC 부호 및 (64k,9/15)인 제1 신 LDPC 부호 각각과, 도 92 내지 도 105에서 콘스텔레이션을 설명한 변조 방식 중 1024QAM의 조합에 대하여 특히, 양호한 에러율을 달성할 수 있음이 확인되었다.

도 114의 GW 패턴에 대해서는, (16k,6/15)인 제1 신 LDPC 부호, (16k,7/15)인 제2 신 LDPC 부호, (16k,8/15)인 제1 신 LDPC 부호 및 (16k,9/15)인 제2 신 LDPC 부호 각각과, 도 92 내지 도 105에서 콘스텔레이션을 설명한 변조 방식 중 16QAM의 조합에 대하여 특히, 양호한 에러율을 달성할 수 있음이 확인되었다.

도 115의 GW 패턴에 대해서는, (16k,10/15)인 제1 신 LDPC 부호, (16k,11/15)인 제2 신 LDPC 부호, (16k,12/15)인 제1 신 LDPC 부호 및 (16k,13/15)인 제2 신 LDPC 부호 각각과, 도 92 내지 도 105에서 콘스텔레이션을 설명한 변조 방식 중 64QAM의 조합에 대하여 특히, 양호한 에러율을 달성할 수 있음이 확인되었다.

도 116의 GW 패턴에 대해서는, (16k,6/15)인 제1 신 LDPC 부호, (16k,7/15)인 제2 신 LDPC 부호, (16k,8/15)인 제1 신 LDPC 부호 및 (16k,9/15)인 제2 신 LDPC 부호 각각과, 도 92 내지 도 105에서 콘스텔레이션을 설명한 변조 방식 중 256QAM의 조합에 대하여 특히, 양호한 에러율을 달성할 수 있음이 확인되었다.

도 117의 GW 패턴에 대해서는, (16k,10/15)인 제1 신 LDPC 부호, (16k,11/15)인 제2 신 LDPC 부호, (16k,12/15)인 제1 신 LDPC 부호 및 (16k,13/15)인 제2 신 LDPC 부호 각각과, 도 92 내지 도 105에서 콘스텔레이션을 설명한 변조 방식 중 1024QAM의 조합에 대하여 특히, 양호한 에러율을 달성할 수 있음이 확인되었다.

<수신 장치(12)의 구성예>

도 118은, 도 7의 수신 장치(12)의 구성예를 나타내는 블록도이다.

OFDM 처리부(OFDM operation)(151)는, 송신 장치(11)(도 7)로부터의 OFDM 신호를 수신하고, 그 OFDM 신호의 신호 처리를 행한다. OFDM 처리부(151)가 신호 처리를 행함으로써 얻어지는 데이터는, 프레임 관리부(Frame Management)(152)에 공급된다.

프레임 관리부(152)는, OFDM 처리부(151)로부터 공급되는 데이터로 구성되는 프레임의 처리(프레임 해석)를 행하고, 그 결과 얻어지는 대상 데이터의 신호와, 제어 데이터의 신호를, 주파수 디인터리버(Frequency Deinterleaver)(161과 153)에, 각각 공급한다.

주파수 디인터리버(153)는, 프레임 관리부(152)로부터의 데이터에 대해서, 심벌 단위로의 주파수 디인터리브를 행하고, 디매퍼(Demapper)(154)에 공급한다.

디매퍼(154)는, 주파수 디인터리버(153)로부터의 데이터(콘스텔레이션 상의 데이터)를 송신 장치(11)측에서 행해지는 직교 변조에서 정해지는 신호점의 배치(콘스텔레이션)에 기초하여 디매핑(신호점 배치 복호)해서 직교 복조하고, 그 결과 얻어지는 데이터(LDPC 부호(의 우도))를 LDPC 디코더(LDPC decoder)(155)에 공급한다.

LDPC 디코더(155)는, 디매퍼(154)로부터의 LDPC 부호의 LDPC 복호를 행하고, 그 결과 얻어지는 LDPC 대상 데이터(여기서는, BCH 부호)를 BCH 디코더(BCH decoder)(156)에 공급한다.

BCH 디코더(156)는, LDPC 디코더(155)로부터의 LDPC 대상 데이터의 BCH 복호를 행하고, 그 결과 얻어지는 제어 데이터(시그널링)를 출력한다.

한편, 주파수 디인터리버(161)는, 프레임 관리부(152)로부터의 데이터에 대해서, 심벌 단위로의 주파수 디인터리브를 행하고, SISO/MISO 디코더(SISO/MISO decoder)(162)에 공급한다.

SISO/MISO 디코더(162)는, 주파수 디인터리버(161)로부터의 데이터의 시공간 복호를 행하고, 시간 디인터리버(Time Deinterleaver)(163)에 공급한다.

시간 디인터리버(163)는, SISO/MISO 디코더(162)로부터의 데이터에 대해서, 심벌 단위로의 시간 디인터리브를 행하고, 디매퍼(Demapper)(164)에 공급한다.

디매퍼(164)는, 시간 디인터리버(163)로부터의 데이터(콘스텔레이션 상의 데이터)를 송신 장치(11)측에서 행해지는 직교 변조에서 정해지는 신호점의 배치(콘스텔레이션)에 기초하여 디매핑(신호점 배치 복호)하여 직교 복조하고, 그 결과 얻어지는 데이터를, 비트 디인터리버(Bit Deinterleaver)(165)에 공급한다.

비트 디인터리버(165)는, 디매퍼(164)로부터의 데이터의 비트 디인터리브를 행하고, 그 비트 디인터리브 후의 데이터인 LDPC 부호(의 우도)를 LDPC 디코더(166)에 공급한다.

LDPC 디코더(166)는, 비트 디인터리버(165)로부터의 LDPC 부호의 LDPC 복호를 행하고, 그 결과 얻어지는 LDPC 대상 데이터(여기서는, BCH 부호)를 BCH 디코더(167)에 공급한다.

BCH 디코더(167)는, LDPC 디코더(155)로부터의 LDPC 대상 데이터의 BCH 복호를 행하고, 그 결과 얻어지는 데이터를, BB 디스크램블러(BB DeScrambler)(168)에 공급한다.

BB 디스크램블러(168)는, BCH 디코더(167)로부터의 데이터에, BB 디스크램블을 실시하고, 그 결과 얻어지는 데이터를, 널 삭제부(Null Deletion)(169)에 공급한다.

널 삭제부(169)는, BB 디스크램블러(168)로부터의 데이터로부터, 도 8의 패더(112)에 의해 삽입된 Null을 삭제하고, 디멀티플렉서(Demultiplexer)(170)에 공급한다.

디멀티플렉서(170)는, 널 삭제부(169)로부터의 데이터에 다중화되어 있는 1이상의 스트림(대상 데이터) 각각을 분리하고, 필요한 처리를 실시하여, 아웃풋 스트림(Output stream)으로서 출력한다.

또한, 수신 장치(12)는, 도 118에 도시한 블록의 일부를 설치하지 않고 구성할 수 있다. 즉, 예를 들어 송신 장치(11)(도 8)를 시간 인터리버(118), SISO/MISO 인코더(119), 주파수 인터리버(120) 및 주파수 인터리버(124)를 설치하지 않고 구성하는 경우에는, 수신 장치(12)는, 송신 장치(11)의 시간 인터리버(118), SISO/MISO 인코더(119), 주파수 인터리버(120) 및 주파수 인터리버(124)에 각각 대응하는 블록인 시간 디인터리버(163), SISO/MISO 디코더(162), 주파수 디인터리버(161) 및 주파수 디인터리버(153)를 설치하지 않고 구성할 수 있다.

<비트 디인터리버(165)의 구성예>

도 119는, 도 118의 비트 디인터리버(165)의 구성예를 나타내는 블록도이다.

비트 디인터리버(165)는, 블록 디인터리버(54) 및 그룹 와이즈 디인터리버(55)로 구성되고, 디매퍼(164)(도 118)로부터의 데이터인 심벌의 심벌 비트의 (비트) 디인터리브를 행한다.

즉, 블록 디인터리버(54)는, 디매퍼(164)로부터의 심벌의 심벌 비트를 대상으로 하여, 도 9의 블록 인터리버(25)가 행하는 블록 인터리브에 대응하는 블록 디인터리브(블록 인터리브의 역처리), 즉, 블록 인터리브에 의해 재배열된 LDPC 부호의 부호 비트(의 우도)의 위치를 원래의 위치로 되돌리는 블록 디인터리브를 행하고, 그 결과 얻어지는 LDPC 부호를, 그룹 와이즈 디인터리버(55)에 공급한다.

그룹 와이즈 디인터리버(55)는, 블록 디인터리버(54)로부터의 LDPC 부호를 대상으로 하여, 도 9의 그룹 와이즈 인터리버(24)가 행하는 그룹 와이즈 인터리브에 대응하는 그룹 와이즈 디인터리브(그룹 와이즈 인터리브의 역의 처리), 즉, 예를 들어 도 110 내지 도 117에서 설명한 그룹 와이즈 인터리브에 의해 비트 그룹 단위로 배열이 변경된 LDPC 부호의 부호 비트를, 비트 그룹 단위로 재배열함으로써, 원래의 배열로 되돌리는 그룹 와이즈 디인터리브를 행한다.

여기서, 디매퍼(164)로부터, 비트 디인터리버(165)에 공급되는 LDPC 부호에, 패리티 인터리브, 그룹 와이즈 인터리브 및 블록 인터리브가 실시되어 있는 경우, 비트 디인터리버(165)에서는, 패리티 인터리브에 대응하는 패리티 디인터리브(패리티 인터리브의 역의 처리, 즉, 패리티 인터리브에 의해 배열이 변경된 LDPC 부호의 부호 비트를, 원래의 배열로 되돌리는 패리티 디인터리브), 블록 인터리브에 대응하는 블록 디인터리브 및 그룹 와이즈 인터리브에 대응하는 그룹 와이즈 디인터리브 전부를 행할 수 있다.

단, 도 119의 비트 디인터리버(165)에서는, 블록 인터리브에 대응하는 블록 디인터리브를 행하는 블록 디인터리버(54) 및 그룹 와이즈 인터리브에 대응하는 그룹 와이즈 디인터리브를 행하는 그룹 와이즈 디인터리버(55)는, 설치되어 있지만, 패리티 인터리브에 대응하는 패리티 디인터리브를 행하는 블록은, 설치되어 있지 않고, 패리티 디인터리브는, 행해지지 않는다.

따라서, 비트 디인터리버(165)(의 그룹 와이즈 디인터리버(55))로부터, LDPC 디코더(166)에는, 블록 디인터리브 및 그룹 와이즈 디인터리브가 행해지고 또한 패리티 디인터리브가 행해지지 않는 LDPC 부호가 공급된다.

LDPC 디코더(166)는, 비트 디인터리버(165)로부터의 LDPC 부호의 LDPC 복호를, 도 8의 LDPC 인코더(115)가 LDPC 부호화에 사용한 검사 행렬 H에 대하여 패리티 인터리브에 상당하는 열치환을 적어도 행하여 얻어지는 변환 검사 행렬을 사용해서 행하고, 그 결과 얻어지는 데이터를, LDPC 대상 데이터의 복호 결과로서 출력한다.

도 120은, 도 119의 디매퍼(164), 비트 디인터리버(165) 및 LDPC 디코더(166)가 행하는 처리를 설명하는 흐름도이다.

스텝 S111에 있어서, 디매퍼(164)는, 시간 디인터리버(163)로부터의 데이터(신호점에 매핑된 콘스텔레이션 상의 데이터)를 디매핑하여 직교 복조하고, 비트 디인터리버(165)에 공급하고, 처리는, 스텝 S112로 진행한다.

스텝 S112에서는, 비트 디인터리버(165)는, 디매퍼(164)로부터의 데이터의 디인터리브(비트 디인터리브)를 행하고, 처리는, 스텝 S113으로 진행한다.

즉, 스텝 S112에서는, 비트 디인터리버(165)에 있어서, 블록 디인터리버(54)가, 디매퍼(164)로부터의 데이터(심벌)를 대상으로 하여, 블록 디인터리브를 행하고, 그 결과 얻어지는 LDPC 부호의 부호 비트를, 그룹 와이즈 디인터리버(55)에 공급한다.

그룹 와이즈 디인터리버(55)는, 블록 디인터리버(54)로부터의 LDPC 부호를 대상으로 하여, 그룹 와이즈 디인터리브를 행하고, 그 결과 얻어지는 LDPC 부호(의 우도)를 LDPC 디코더(166)에 공급한다.

스텝 S113에서는, LDPC 디코더(166)가, 그룹 와이즈 디인터리버(55)로부터의 LDPC 부호의 LDPC 복호를, 도 8의 LDPC 인코더(115)가 LDPC 부호화에 사용한 검사 행렬 H를 사용해서 행하고, 즉, 검사 행렬 H에 대하여 패리티 인터리브에 상당하는 열치환을 적어도 행하여 얻어지는 변환 검사 행렬을 사용해서 행하고, 그 결과 얻어지는 데이터를, LDPC 대상 데이터의 복호 결과로서, BCH 디코더(167)에 출력한다.

또한, 도 119에서도, 도 9의 경우와 마찬가지로, 설명의 편의를 위해, 블록 디인터리브를 행하는 블록 디인터리버(54)와, 그룹 와이즈 디인터리브를 행하는 그룹 와이즈 디인터리버(55)를, 별개로 구성하도록 하였지만, 블록 디인터리버(54)와 그룹 와이즈 디인터리버(55)는, 일체적으로 구성할 수 있다.

<LDPC 복호>

도 118의 LDPC 디코더(166)에서 행해지는 LDPC 복호에 대해서, 재차 설명한다.

도 118의 LDPC 디코더(166)에서는, 전술한 바와 같이, 그룹 와이즈 디인터리버(55)로부터의, 블록 디인터리브 및 그룹 와이즈 디인터리브가 행해지고 또한 패리티 디인터리브가 행해지지 않은 LDPC 부호의 LDPC 복호가, 도 8의 LDPC 인코더(115)가 LDPC 부호화에 사용한 검사 행렬 H에 대하여 패리티 인터리브에 상당하는 열치환을 적어도 행하여 얻어지는 변환 검사 행렬을 사용해서 행해진다.

여기서, LDPC 복호를, 변환 검사 행렬을 사용해서 행함으로써, 회로 규모를 억제하면서, 동작 주파수를 충분히 실현 가능한 범위로 억제하는 것이 가능하게 되는 LDPC 복호가 우선 제안되고 있다(예를 들어, 일본 특허 제4224777호를 참조).

따라서, 우선, 도 121 내지 도 124를 참조하여, 우선 제안되고 있는, 변환 검사 행렬을 사용한 LDPC 복호에 대해서 설명한다.

도 121은, 부호 길이 N이 90이고, 부호화율이 2/3인 LDPC 부호의 검사 행렬 H의 예를 나타내는 도면이다.

또한, 도 121에서는(후술하는 도 122 및 도 123에 있어서도 마찬가지), 0을, 피리어드(.)로 표현하고 있다.

도 121의 검사 행렬 H에서는, 패리티 행렬이 계단 구조로 되어 있다.

도 122는, 도 121의 검사 행렬 H에, 수학식 11의 행 치환과, 수학식 12의 열치환을 실시하여 얻어지는 검사 행렬 H'를 나타내는 도면이다.

단, 수학식 11 및 수학식 12에 있어서, s, t, x, y는, 각각, 0≤s<5, 0≤t<6, 0≤x<5, 0≤t<6의 범위의 정수이다.

수학식 11의 행 치환에 의하면, 6으로 나누어서 나머지가 1이 되는 1, 7, 13, 19, 25행째를, 각각, 1, 2, 3, 4, 5행째로, 6으로 나누어서 나머지가 2가 되는 2, 8, 14, 20, 26행째를, 각각, 6, 7, 8, 9, 10행째로, 라고 하는 방식으로 치환이 행해진다.

또한, 수학식 12의 열치환에 의하면, 61열째 이후(패리티 행렬)에 대하여 6으로 나누어서 나머지가 1이 되는 61, 67, 73, 79, 85열째를, 각각, 61, 62, 63, 64, 65열째로, 6으로 나누어서 나머지가 2가 되는 62, 68, 74, 80, 86열째를, 각각, 66, 67, 68, 69, 70열째로, 라고 하는 방식으로 치환이 행해진다.

이와 같이 하여, 도 121의 검사 행렬 H에 대하여 행과 열의 치환을 행하여 얻어진 행렬(matrix)이 도 122의 검사 행렬 H'이다.

여기서, 검사 행렬 H의 행 치환을 행하더라도, LDPC 부호의 부호 비트의 배열은 영향을 미치지 않는다.

또한, 수학식 12의 열치환은, 전술한, K+qx+y+1번째 부호 비트를, K+Py+x+1번째 부호 비트의 위치에 인터리브하는 패리티 인터리브의, 정보 길이 K를 60으로, 순회 구조의 단위의 열수 P를 5로, 패리티 길이 M (여기서는, 30)의 약수 q(=M/P)를 6으로, 각각 하였을 때의 패리티 인터리브에 상당한다.

따라서, 도 122의 검사 행렬 H'는, 도 121의 검사 행렬(이하, 적절히, 원래의 검사 행렬이라고 함) H의, K+qx+y+1번째 열을, K+Py+x+1번째 열로 치환하는 열치환을, 적어도 행하여 얻어지는 변환 검사 행렬이다.

도 122의 변환 검사 행렬 H'에 대하여 도 121의 원래의 검사 행렬 H의 LDPC 부호에, 수학식 12와 동일한 치환을 행한 것을 곱하면, 0 벡터가 출력된다. 즉, 원래의 검사 행렬 H의 LDPC 부호(1부호어)로서의 행 벡터 c에, 수학식 12의 열치환을 실시하여 얻어지는 행 벡터를 c'로 나타내기로 하면, 검사 행렬의 성질로부터, Hc^T는, 0 벡터가 되기 때문에, H'c'T도, 당연히, 0 벡터가 된다.

이상으로부터, 도 122의 변환 검사 행렬 H'는, 원래의 검사 행렬 H의 LDPC 부호 c에, 수학식 12의 열치환을 행하여 얻어지는 LDPC 부호 c'의 검사 행렬로 되어 있다.

따라서, 원래의 검사 행렬 H의 LDPC 부호 c에, 수학식 12의 열치환을 행하고, 그 열치환 후의 LDPC 부호 c'를, 도 122의 변환 검사 행렬 H'를 사용해서 복호(LDPC 복호)하고, 그 복호 결과에, 수학식 12의 열치환된 임계값환을 실시함으로써, 원래의 검사 행렬 H의 LDPC 부호를, 그 검사 행렬 H를 사용해서 복호하는 경우와 마찬가지인 복호 결과를 얻을 수 있다.

도 123은, 5×5의 행렬 단위로 간격을 둔, 도 122의 변환 검사 행렬 H'를 나타내는 도면이다.

도 123에 있어서는, 변환 검사 행렬 H'는, 5×5(=P×P)의 단위 행렬, 그 단위 행렬의 1 중 1개 이상이 0으로 된 행렬(이하, 적절히, 준단위 행렬이라고 함), 단위 행렬 또는 준단위 행렬을 사이클릭 시프트(cyclic shift)한 행렬(이하, 적절히, 시프트 행렬이라고 함), 단위 행렬, 준단위 행렬 또는 시프트 행렬 중 2 이상인 합(이하, 적절히, 합 행렬이라고 함), 5×5의 0 행렬의 조합으로 나타나 있다.

도 123의 변환 검사 행렬 H'는, 5×5의 단위 행렬, 준단위 행렬, 시프트 행렬, 합 행렬, 0 행렬로 구성되어 있다고 할 수 있다. 따라서, 변환 검사 행렬 H'를 구성하는, 이 5×5의 행렬(단위 행렬, 준단위 행렬, 시프트 행렬, 합 행렬, 0 행렬)을 이하, 적절히, 구성 행렬이라고 한다.

P×P의 구성 행렬로 표시되는 검사 행렬의 LDPC 부호의 복호에는, 체크 노드 연산 및 배리어블 노드 연산을, P개 동시에 행하는 아키텍쳐(architecture)를 사용할 수 있다.

도 124는, 그와 같은 복호를 행하는 복호 장치의 구성예를 나타내는 블록도이다.

즉, 도 124는, 도 121의 원래의 검사 행렬 H에 대하여 적어도, 수학식 12의 열치환을 행하여 얻어지는 도 123의 변환 검사 행렬 H'를 사용하여, LDPC 부호의 복호를 행하는 복호 장치의 구성예를 나타내고 있다.

도 124의 복호 장치는, 6개의 FIFO300₁ 내지 300₆을 포함하는 가지 데이터 저장용 메모리(300), FIFO300₁ 내지 300₆을 선택하는 셀렉터(301), 체크 노드 계산부(302), 2개의 사이클릭 시프트 회로(303 및 308), 18개의 FIFO304₁ 내지 304₁₈을 포함하는 가지 데이터 저장용 메모리(304), FIFO304₁ 내지 304₁₈을 선택하는 셀렉터(305), 수신 데이터를 저장하는 수신 데이터용 메모리(306), 배리어블 노드 계산부(307), 복호어 계산부(309), 수신 데이터 재배열부(310), 복호 데이터 재배열부(311)를 포함한다.

우선, 가지 데이터 저장용 메모리(300과 304)에의 데이터의 저장 방법에 대해서 설명한다.

가지 데이터 저장용 메모리(300)는, 도 123의 변환 검사 행렬 H'의 행수 30을 구성 행렬의 행수(순회 구조의 단위의 열수 P) 5로 나눈 수인 6개의 FIFO300₁ 내지 300₆으로 구성되어 있다. FIFO300_y(y=1, 2, …, 6)는 복수의 단수의 기억 영역을 포함하고, 각 단의 기억 영역에 대해서는, 구성 행렬의 행수 및 열수(순회 구조의 단위의 열수 P)인 5개의 가지에 대응하는 메시지를 동시에 판독 및 기입할 수 있게 되어 있다. 또한, FIFO300_y의 기억 영역의 단수는, 도 123의 변환 검사 행렬의 행방향 1의 수(허밍 가중치)의 최대수인 9로 되어 있다.

FIFO300₁에는, 도 123의 변환 검사 행렬 H'의 제1행째부터 제5행째까지의 1의 위치에 대응하는 데이터(배리어블 노드로부터의 메시지 v_i)가 각 행 모두 가로 방향으로 채운 형태로(0을 무시한 형태로) 저장된다. 즉, 제j행 제i열을, (j,i)라고 나타내기로 하면, FIFO300₁의 제1단의 기억 영역에는, 변환 검사 행렬 H'의 (1,1)로부터 (5,5)의 5×5의 단위 행렬의 1의 위치에 대응하는 데이터가 저장된다. 제2단의 기억 영역에는, 변환 검사 행렬 H'의 (1,21)로부터 (5,25)의 시프트 행렬(5×5의 단위 행렬을 오른쪽 방향으로 3개만큼 사이클릭 시프트한 시프트 행렬)의 1의 위치에 대응하는 데이터가 저장된다. 제3 내지 제8단의 기억 영역도 마찬가지로, 변환 검사 행렬 H'와 대응지어 데이터가 저장된다. 그리고, 제9단의 기억 영역에는, 변환 검사 행렬 H'의 (1,86)으로부터 (5,90)의 시프트 행렬(5×5의 단위 행렬 중 1행째 1을 0으로 치환하여 1개만큼 왼쪽으로 사이클릭 시프트한 시프트 행렬)의 1의 위치에 대응하는 데이터가 저장된다.

FIFO300₂에는, 도 123의 변환 검사 행렬 H'의 제6행째부터 제10행째까지의 1의 위치에 대응하는 데이터가 저장된다. 즉, FIFO300₂의 제1단의 기억 영역에는, 변환 검사 행렬 H'의 (6,1)로부터 (10,5)의 합 행렬(5×5의 단위 행렬을 오른쪽으로 1개만큼 사이클릭 시프트한 제1 시프트 행렬과, 오른쪽으로 2개만큼 사이클릭 시프트한 제2 시프트 행렬의 합인 합 행렬)을 구성하는 제1 시프트 행렬의 1의 위치에 대응하는 데이터가 저장된다. 또한, 제2단의 기억 영역에는, 변환 검사 행렬 H'의 (6,1)로부터 (10,5)의 합 행렬을 구성하는 제2 시프트 행렬의 1의 위치에 대응하는 데이터가 저장된다.

즉, 가중치가 2 이상인 구성 행렬에 대해서는, 그 구성 행렬을, 가중치가 1인 P×P의 단위 행렬, 단위 행렬의 요소 1 중 1개 이상이 0으로 된 준단위 행렬, 또는 단위 행렬 또는 준단위 행렬을 사이클릭 시프트한 시프트 행렬 중 복수의 합의 형태로 표현했을 때의, 그 가중치가 1인 단위 행렬, 준단위 행렬, 또는 시프트 행렬의 1의 위치에 대응하는 데이터(단위 행렬, 준단위 행렬, 또는 시프트 행렬에 속하는 가지에 대응하는 메시지)는 동일 어드레스(FIFO300₁ 내지 300₆ 중 동일한 FIFO)에 저장된다.

이하, 제3 내지 제9단의 기억 영역에 대해서도, 변환 검사 행렬 H'에 대응지어 데이터가 저장된다.

FIFO300₃ 내지 300₆도 마찬가지로 변환 검사 행렬 H'에 대응지어 데이터를 저장한다.

가지 데이터 저장용 메모리(304)는, 변환 검사 행렬 H'의 열수 90을, 구성 행렬의 열수(순회 구조의 단위의 열수 P)인 5로 나눈 18개의 FIFO304₁ 내지 304₁₈로 구성되어 있다. FIFO304_x(x=1, 2, …, 18)는 복수의 단수의 기억 영역을 포함하고, 각 단의 기억 영역에 대해서는, 구성 행렬의 행수 및 열수(순회 구조의 단위의 열수 P)인 5개의 가지에 대응하는 메시지를 동시에 판독 및 기입할 수 있게 되어 있다.

FIFO304₁에는, 도 123의 변환 검사 행렬 H'의 제1 열째부터 제5 열째까지의 1의 위치에 대응하는 데이터(체크 노드로부터의 메시지 u_j)가 각 열 모두 세로 방향으로 채운 형태로(0을 무시한 형태로) 저장된다. 즉, FIFO304₁의 제1단의 기억 영역에는, 변환 검사 행렬 H'의 (1,1)로부터 (5,5)의 5×5의 단위 행렬의 1의 위치에 대응하는 데이터가 저장된다. 제2단의 기억 영역에는, 변환 검사 행렬 H'의 (6,1)로부터 (10,5)의 합 행렬(5×5의 단위 행렬을 오른쪽으로 1개만큼 사이클릭 시프트한 제1 시프트 행렬과, 오른쪽으로 2개만큼 사이클릭 시프트한 제2 시프트 행렬의 합인 합 행렬)을 구성하는 제1 시프트 행렬의 1의 위치에 대응하는 데이터가 저장된다. 또한, 제3단의 기억 영역에는, 변환 검사 행렬 H'의 (6,1)로부터 (10,5)의 합 행렬을 구성하는 제2 시프트 행렬의 1의 위치에 대응하는 데이터가 저장된다.

즉, 가중치가 2 이상인 구성 행렬에 대해서는, 그 구성 행렬을, 가중치가 1인 P×P의 단위 행렬, 단위 행렬의 요소 1 중 1개 이상이 0으로 된 준단위 행렬, 또는 단위 행렬 또는 준단위 행렬을 사이클릭 시프트한 시프트 행렬 중 복수의 합의 형태로 표현했을 때의, 그 가중치가 1인 단위 행렬, 준단위 행렬, 또는 시프트 행렬의 1의 위치에 대응하는 데이터(단위 행렬, 준단위 행렬, 또는 시프트 행렬에 속하는 가지에 대응하는 메시지)는 동일 어드레스(FIFO304₁ 내지 304₁₈ 중 동일한 FIFO)에 저장된다.

이하, 제4 및 제5단의 기억 영역에 대해서도, 변환 검사 행렬 H'에 대응지어, 데이터가 저장된다. 이 FIFO304₁의 기억 영역의 단수는, 변환 검사 행렬 H'의 제1 열 내지 제5 열에 있어서의 행방향으로 1의 수(허밍 가중치)의 최대수인 5로 되어 있다.

FIFO304₂와 304₃도 마찬가지로 변환 검사 행렬 H'에 대응지어 데이터를 저장하고, 각각의 길이(단수)는 5이다. FIFO304₄ 내지 304₁₂도 마찬가지로, 변환 검사 행렬 H'에 대응지어 데이터를 저장하고, 각각의 길이는 3이다. FIFO304₁₃ 내지 304₁₈도 마찬가지로, 변환 검사 행렬 H'에 대응지어 데이터를 저장하고, 각각의 길이는 2이다.

이어서, 도 124의 복호 장치의 동작에 대해서 설명한다.

가지 데이터 저장용 메모리(300)는, 6개의 FIFO300₁ 내지 300₆을 포함하고, 전단의 사이클릭 시프트 회로(308)로부터 공급되는 5개의 메시지 D311이, 도 123의 변환 검사 행렬 H'의 어느 행에 속하는지의 정보(Matrix 데이터) D312에 따라서, 데이터를 저장하는 FIFO를, FIFO300₁ 내지 300₆ 중에서 선택하고, 선택한 FIFO에 5개의 메시지 D311을 묶어서 순서대로 저장해 간다. 또한, 가지 데이터 저장용 메모리(300)는, 데이터를 판독할 때에는, FIFO300₁로부터 5개의 메시지 D300₁을 순서대로 판독하고, 다음 단의 셀렉터(301)에 공급한다. 가지 데이터 저장용 메모리(300)는, FIFO300₁로부터의 메시지의 판독 종료 후, FIFO300₂ 내지 300₆으로부터도, 순서대로, 메시지를 판독하고, 셀렉터(301)에 공급한다.

셀렉터(301)는, 셀렉트 신호 D301에 따라서, FIFO300₁ 내지 300₆ 중, 현재 데이터가 판독되어 있는 FIFO로부터의 5개의 메시지를 선택하고, 메시지 D302로서, 체크 노드 계산부(302)에 공급한다.

체크 노드 계산부(302)는, 5개의 체크 노드 계산기(302₁ 내지 302₅)를 포함하고, 셀렉터(301)를 통해서 공급되는 메시지 D302(D302₁ 내지 D302₅)(수학식 7의 메시지 v_i)를 사용하여, 수학식 7에 따라서 체크 노드 연산을 행하고, 그 체크 노드 연산의 결과 얻어지는 5개의 메시지 D303(D303₁ 내지 D303₅)(수학식 7의 메시지 u_j)을 사이클릭 시프트 회로(303)에 공급한다.

사이클릭 시프트 회로(303)는, 체크 노드 계산부(302)에 의해 구해진 5개의 메시지 D303₁ 내지 D303₅를, 대응하는 가지가 변환 검사 행렬 H'에 있어서 원래로 되는 단위 행렬(또는 준단위 행렬)을 몇 사이클릭 시프트한 것인지의 정보(Matrix데이터) D305를 기초로 사이클릭 시프트하고, 그 결과를 메시지 D304로서, 가지 데이터 저장용 메모리(304)에 공급한다.

가지 데이터 저장용 메모리(304)는, 18개의 FIFO304₁ 내지 304₁₈을 포함하고, 전단의 사이클릭 시프트 회로(303)로부터 공급되는 5개의 메시지 D304가 변환 검사 행렬 H'의 어느 행에 속하는지의 정보 D305에 따라서, 데이터를 저장하는 FIFO를, FIFO304₁ 내지 304₁₈ 중에서 선택하고, 선택한 FIFO에 5개의 메시지 D304를 묶어서 순서대로 저장해 간다. 또한, 가지 데이터 저장용 메모리(304)는, 데이터를 판독할 때에는, FIFO304₁로부터 5개의 메시지 D306₁을 순서대로 판독하고, 다음 단의 셀렉터(305)에 공급한다. 가지 데이터 저장용 메모리(304)는, FIFO304₁로부터의 데이터의 판독 종료 후, FIFO304₂ 내지 304₁₈로부터도, 순서대로, 메시지를 판독하고, 셀렉터(305)에 공급한다.

셀렉터(305)는, 셀렉트 신호 D307에 따라서, FIFO304₁ 내지 304₁₈ 중, 현재 데이터가 판독되어 있는 FIFO로부터의 5개의 메시지를 선택하고, 메시지 D308로서, 배리어블 노드 계산부(307)와 복호어 계산부(309)에 공급한다.

한편, 수신 데이터 재배열부(310)는, 통신로(13)를 통해서 수신한, 도 121의 검사 행렬 H에 대응하는 LDPC 부호 D313을, 수학식 12의 열치환을 행함으로써 재배열, 수신 데이터 D314로서, 수신 데이터용 메모리(306)에 공급한다. 수신 데이터용 메모리(306)는, 수신 데이터 재배열부(310)로부터 공급되는 수신 데이터 D314로부터, 수신 LLR(대수 우도비)을 계산해서 기억하고, 그 수신 LLR을 5개씩 묶어서 수신값 D309로서, 배리어블 노드 계산부(307)와 복호어 계산부(309)에 공급한다.

배리어블 노드 계산부(307)는, 5개의 배리어블 노드 계산기(307₁ 내지 307₅)를 포함하고, 셀렉터(305)를 통해서 공급되는 메시지 D308(D308₁ 내지 D308₅)(수학식 1의 메시지 u_j)과, 수신 데이터용 메모리(306)로부터 공급되는 5개의 수신값 D309(수학식 1의 수신값 u_0i)를 사용하여, 수학식 1에 따라서 배리어블 노드 연산을 행하고, 그 연산의 결과 얻어지는 메시지 D310(D310₁ 내지 D310₅)(수학식 1의 메시지 v_i)을 사이클릭 시프트 회로(308)에 공급한다.

사이클릭 시프트 회로(308)는, 배리어블 노드 계산부(307)에서 계산된 메시지 D310₁ 내지 D310₅를, 대응하는 가지의 변환 검사 행렬 H'에 있어서 원래로 되는 단위 행렬(또는 준단위 행렬)을 몇 사이클릭 시프트한 것인지의 정보를 기초로 사이클릭 시프트하고, 그 결과를 메시지 D311로서, 가지 데이터 저장용 메모리(300)에 공급한다.

이상의 동작을 일순함으로써, LDPC 부호의 1회의 복호(배리어블 노드 연산 및 체크 노드 연산)를 행할 수 있다. 도 124의 복호 장치는, 소정의 횟수만큼 LDPC 부호를 복호한 후, 복호어 계산부(309) 및 복호 데이터 재배열부(311)에 있어서, 최종적인 복호 결과를 구하여 출력한다.

즉, 복호어 계산부(309)는, 5개의 복호어 계산기(309₁ 내지 309₅)를 포함하고, 셀렉터(305)가 출력하는 5개의 메시지 D308(D308₁ 내지 D308₅)(수학식 5의 메시지 u_j)과, 수신 데이터용 메모리(306)로부터 공급되는 5개의 수신값 D309(수학식 5의 수신값 u_0i)를 사용하여, 복수회의 복호 최종단으로서, 수학식 5에 기초하여, 복호 결과(복호어)를 계산하고, 그 결과 얻어지는 복호 데이터 D315를, 복호 데이터 재배열부(311)에 공급한다.

복호 데이터 재배열부(311)는, 복호어 계산부(309)로부터 공급되는 복호 데이터 D315를 대상으로, 수학식 12의 열치환된 임계값환을 행함으로써, 그 순서를 재배열하고, 최종적인 복호 결과 D316으로서 출력한다.

이상과 같이, 검사 행렬(원의 검사 행렬)에 대하여 행 치환과 열치환 중 한쪽 또는 양쪽을 실시하고, P×P의 단위 행렬, 그 요소의 1 중 1개 이상이 0으로 된 준단위 행렬, 단위 행렬 또는 준단위 행렬을 사이클릭 시프트한 시프트 행렬, 단위 행렬, 준단위 행렬, 또는 시프트 행렬의 복수의 합인 합 행렬, P×P의 0 행렬의 조합, 즉, 구성 행렬의 조합으로 나타낼 수 있는 검사 행렬(변환 검사 행렬)로 변환함으로써, LDPC 부호의 복호를, 체크 노드 연산과 배리어블 노드 연산을, 검사 행렬의 행수나 열수보다 작은 수의 P개 동시에 행하는 아키텍쳐(architecture)를 채용하는 것이 가능해진다. 노드 연산(체크 노드 연산과 배리어블 노드 연산)을 검사 행렬의 행수나 열수보다 작은 수의 P개 동시에 행하는 아키텍쳐를 채용하는 경우, 노드 연산을, 검사 행렬의 행수나 열수와 똑같은 수만큼 동시에 행하는 경우에 비교하여 동작 주파수를 실현 가능한 범위로 억제하여, 다수의 반복 복호를 행할 수 있다.

도 118의 수신 장치(12)를 구성하는 LDPC 디코더(166)는, 예를 들어 도 124의 복호 장치와 마찬가지로, 체크 노드 연산과 배리어블 노드 연산을 P개 동시에 행함으로써, LDPC 복호를 행하게 되어 있다.

즉, 여기서, 설명을 간단하게 하기 위해서, 도 8의 송신 장치(11)를 구성하는 LDPC 인코더(115)가 출력하는 LDPC 부호의 검사 행렬이, 예를 들어 도 121에 나타낸, 패리티 행렬이 계단 구조로 되어 있는 검사 행렬 H라 하면, 송신 장치(11)의 패리티 인터리버(23)에서는, K+qx+y+1번째 부호 비트를, K+Py+x+1번째 부호 비트의 위치에 인터리브하는 패리티 인터리브가, 정보 길이 K를 60으로, 순회 구조의 단위의 열수 P를 5로, 패리티 길이 M의 약수 q(=M/P)를 6으로, 각각 하여 행해진다.

이 패리티 인터리브는, 전술한 바와 같이, 수학식 12의 열치환에 상당하기 때문에, LDPC 디코더(166)에서는, 수학식 12의 열치환을 행할 필요가 없다.

이로 인해, 도 118의 수신 장치(12)에서는, 전술한 바와 같이, 그룹 와이즈 디인터리버(55)로부터, LDPC 디코더(166)에 대하여 패리티 디인터리브가 행해지지 않은 LDPC 부호, 즉, 수학식 12의 열치환이 행해진 상태의 LDPC 부호가 공급되고, LDPC 디코더(166)에서는, 수학식 12의 열치환을 행하지 않는 것을 제외하면, 도 124의 복호 장치와 마찬가지 처리가 행해진다.

즉, 도 125는, 도 118의 LDPC 디코더(166)의 구성예를 나타내는 도면이다.

도 125에 있어서, LDPC 디코더(166)는, 도 124의 수신 데이터 재배열부(310)가 설치되지 않은 것을 제외하면, 도 124의 복호 장치와 마찬가지로 구성되어 있고, 수학식 12의 열치환이 행해지지 않는 것을 제외하고, 도 124의 복호 장치와 마찬가지 처리를 행하기 때문에, 그 설명은 생략한다.

이상과 같이, LDPC 디코더(166)는, 수신 데이터 재배열부(310)를 설치하지 않고 구성할 수 있으므로, 도 124의 복호 장치보다, 규모를 삭감할 수 있다.

또한, 도 121 내지 도 125에서는, 설명을 간단하게 하기 위해서, LDPC 부호의 부호 길이 N을 90으로, 정보 길이 K를 60으로, 순회 구조의 단위의 열수(구성 행렬의 행수 및 열수) P를 5로, 패리티 길이 M의 약수 q(=M/P)를 6으로, 각각 하였지만, 부호 길이 N, 정보 길이 K, 순회 구조의 단위의 열수 P 및 약수 q(=M/P)의 각각은, 전술한 값에 한정되는 것은 아니다.

즉, 도 8의 송신 장치(11)에 있어서, LDPC 인코더(115)가 출력하는 것은, 예를 들어 부호 길이 N을 64800이나 16200 등과, 정보 길이 K를 N-Pq(=N-M)와, 순회 구조의 단위의 열수 P를 360으로, 약수 q를 M/P로, 각각 하는 LDPC 부호이지만, 도 125의 LDPC 디코더(166)는, 그와 같은 LDPC 부호를 대상으로 하여, 체크 노드 연산과 배리어블 노드 연산을 P개 동시에 행함으로써, LDPC 복호를 행하는 경우에 적용 가능하다.

<블록 디인터리버(54)의 구성예>

도 126은, 도 119의 블록 디인터리버(54)의 구성예를 나타내는 블록도이다.

블록 디인터리버(54)는, 도 106에서 설명한 블록 인터리버(25)와 마찬가지로 구성된다.

따라서, 블록 디인터리버(54)는, 파트 1(part 1)이라 불리는 기억 영역과, 파트 2(part 2)라 불리는 기억 영역을 가지며, 파트 1 및 2는, 모두 로우 방향으로, 1비트를 기억하고, 칼럼 방향으로 소정의 비트수를 기억하는 기억 영역으로서의 칼럼이, 로우 방향으로, 심벌의 비트수 m과 같은 수 C만큼 배열해서 구성된다.

블록 디인터리버(54)는, 파트 1 및 2에 대하여 LDPC 부호를 기입해서 판독함으로써, 블록 디인터리브를 행한다.

단, 블록 디인터리브에서는, (심벌로 되어 있음) LDPC 부호의 기입은, 도 106의 블록 인터리버(25)가 LDPC 부호를 판독하는 순서대로 행해진다.

또한, 블록 디인터리브에서는, LDPC 부호의 판독은, 도 106의 블록 인터리버(25)가 LDPC 부호를 기입하는 순서대로 행해진다.

즉, 도 106의 블록 인터리버(25)에 의한 블록 인터리브에서는, LDPC 부호가, 파트 1 및 2에 대하여 칼럼 방향으로 기입되고, 로우 방향으로 판독되지만, 도 126의 블록 디인터리버(54)에 의한 블록 디인터리브에서는, LDPC 부호가, 파트 1 및 2에 대하여 로우 방향으로 기입되고, 칼럼 방향으로 판독된다.

<비트 디인터리버(165)의 다른 구성예>

도 127은, 도 118의 비트 디인터리버(165)의 다른 구성예를 나타내는 블록도이다.

또한, 도면 중, 도 119의 경우와 대응하는 부분에 대해서는, 동일한 부호를 부여하고 있고, 이하에서는, 그 설명은, 적절히 생략한다.

즉, 도 127의 비트 디인터리버(165)는, 패리티 디인터리버(1011)가 새롭게 설치되어 있는 것 외에는 도 119의 경우와 마찬가지로 구성되어 있다.

도 127에서는, 비트 디인터리버(165)는, 블록 디인터리버(54), 그룹 와이즈 디인터리버(55) 및 패리티 디인터리버(1011)로 구성되고, 디매퍼(164)로부터의 LDPC 부호의 부호 비트의 비트 디인터리브를 행한다.

즉, 블록 디인터리버(54)는, 디매퍼(164)로부터의 LDPC 부호를 대상으로 하여, 송신 장치(11)의 블록 인터리버(25)가 행하는 블록 인터리브에 대응하는 블록 디인터리브(블록 인터리브의 역처리), 즉, 블록 인터리브에 의해 교체된 부호 비트의 위치를 원래의 위치로 되돌리는 블록 디인터리브를 행하고, 그 결과 얻어지는 LDPC 부호를, 그룹 와이즈 디인터리버(55)에 공급한다.

그룹 와이즈 디인터리버(55)는, 블록 디인터리버(54)로부터의 LDPC 부호를 대상으로 하여, 송신 장치(11)의 그룹 와이즈 인터리버(24)가 행하는 재배열 처리로서의 그룹 와이즈 인터리브에 대응하는 그룹 와이즈 디인터리브를 행한다.

그룹 와이즈 디인터리브의 결과 얻어지는 LDPC 부호는, 그룹 와이즈 디인터리버(55)로부터 패리티 디인터리버(1011)에 공급된다.

패리티 디인터리버(1011)는, 그룹 와이즈 디인터리버(55)에서의 그룹 와이즈 디인터리브 후의 부호 비트를 대상으로 하여, 송신 장치(11)의 패리티 인터리버(23)가 행하는 패리티 인터리브에 대응하는 패리티 디인터리브(패리티 인터리브의 역의 처리), 즉, 패리티 인터리브에 의해 배열이 변경된 LDPC 부호의 부호 비트를, 원래의 배열로 되돌리는 패리티 디인터리브를 행한다.

패리티 디인터리브의 결과 얻어지는 LDPC 부호는, 패리티 디인터리버(1011)로부터 LDPC 디코더(166)에 공급된다.

따라서, 도 127의 비트 디인터리버(165)에서는, LDPC 디코더(166)에는, 블록 디인터리브, 그룹 와이즈 디인터리브 및 패리티 디인터리브가 행해진 LDPC 부호, 즉, 검사 행렬 H에 따른 LDPC 부호화에 의해 얻어지는 LDPC 부호가 공급된다.

LDPC 디코더(166)는, 비트 디인터리버(165)로부터의 LDPC 부호의 LDPC 복호를, 송신 장치(11)의 LDPC 인코더(115)가 LDPC 부호화에 사용한 검사 행렬 H를 사용하여 행한다. 즉, LDPC 디코더(166)는, 비트 디인터리버(165)로부터의 LDPC 부호의 LDPC 복호를, 송신 장치(11)의 LDPC 인코더(115)가 LDPC 부호화에 사용한 검사 행렬 H 그 자체를 사용하거나 또는 그 검사 행렬 H에 대하여 패리티 인터리브에 상당하는 열치환을 적어도 행하여 얻어지는 변환 검사 행렬을 사용하여 행한다.

여기서, 도 127에서는, 비트 디인터리버(165)(의 패리티 디인터리버(1011))로부터 LDPC 디코더(166)에 대하여 검사 행렬 H에 따른 LDPC 부호화에 의해 얻어지는 LDPC 부호가 공급되기 때문에, 그 LDPC 부호의 LDPC 복호를, 송신 장치(11)의 LDPC 인코더(115)가 LDPC 부호화에 사용한 검사 행렬 H 그 자체를 사용하여 행하는 경우에는, LDPC 디코더(166)는, 예를 들어 메시지(체크 노드 메시지, 베리어블 노드 메시지)의 연산을 1개의 노드씩 순차 행하는 풀 시리얼 디코딩(full serial decoding) 방식에 의한 LDPC 복호를 행하는 복호 장치나, 메시지의 연산을 모든 노드에 대해서 동시(병렬)에 행하는 풀 패럴렐 디코딩(full parallel decoding) 방식에 의한 LDPC 복호를 행하는 복호 장치로 구성할 수 있다.

또한, LDPC 디코더(166)에 있어서, LDPC 부호의 LDPC 복호를, 송신 장치(11)의 LDPC 인코더(115)가 LDPC 부호화에 사용한 검사 행렬 H에 대하여 패리티 인터리브에 상당하는 열치환을 적어도 행하여 얻어지는 변환 검사 행렬을 사용하여 행하는 경우에는, LDPC 디코더(166)는, 체크 노드 연산 및 배리어블 노드 연산을, P(또는 P의 1 이외의 약수)개 동시에 행하는 아키텍쳐(architecture)의 복호 장치로서, 변환 검사 행렬을 얻기 위한 열치환과 마찬가지인 열치환을, LDPC 부호에 실시함으로써, 그 LDPC 부호의 부호 비트를 재배열하는 수신 데이터 재배열부(310)를 갖는 복호 장치(도 124)로 구성할 수 있다.

또한, 도 127에서는, 설명의 편의를 위해, 블록 디인터리브를 행하는 블록 디인터리버(54), 그룹 와이즈 디인터리브를 행하는 그룹 와이즈 디인터리버(55) 및 패리티 디인터리브를 행하는 패리티 디인터리버(1011) 각각을, 별개로 구성하도록 하였지만, 블록 디인터리버(54), 그룹 와이즈 디인터리버(55) 및 패리티 디인터리버(1011)의 둘 이상은, 송신 장치(11)의 패리티 인터리버(23), 그룹 와이즈 인터리버(24) 및 블록 인터리버(25)와 마찬가지로, 일체적으로 구성할 수 있다.

<수신 시스템의 구성예>

도 128은, 수신 장치(12)를 적용 가능한 수신 시스템의 제1 구성예를 나타내는 블록도이다.

도 128에 있어서, 수신 시스템은, 취득부(1101), 전송로 복호 처리부(1102) 및 정보원 복호 처리부(1103)로 구성된다.

취득부(1101)는, 프로그램의 화상 데이터나 음성 데이터 등의 LDPC 대상 데이터를, 적어도 LDPC 부호화함으로써 얻어지는 LDPC 부호를 포함하는 신호를, 예를 들어 지상 디지털 방송, 위성 디지털 방송, CATV망, 인터넷 그 밖의 네트워크 등의, 도시하지 않은 전송로(통신로)를 통해서 취득하고, 전송로 복호 처리부(1102)에 공급한다.

여기서, 취득부(1101)가 취득하는 신호가, 예를 들어 방송국으로부터, 지상파나, 위성파, CATV(Cable Television)망 등을 통해서 방송되어 오는 경우에는, 취득부(1101)는, 튜너나 STB(Set Top Box) 등으로 구성된다. 또한, 취득부(1101)가 취득하는 신호가, 예를 들어 web 서버로부터, IPTV(Internet Protocol Television)와 같이 멀티캐스트로 송신되어 오는 경우에는, 취득부(1101)는, 예를 들어 NIC(Network Interface Card) 등의 네트워크 I/F(Inter face)로 구성된다.

전송로 복호 처리부(1102)는, 수신 장치(12)에 상당한다. 전송로 복호 처리부(1102)는, 취득부(1101)가 전송로를 통해서 취득한 신호에 대하여 전송로에서 발생하는 오류를 정정하는 처리를 적어도 포함하는 전송로 복호 처리를 실시하고, 그 결과 얻어지는 신호를, 정보원 복호 처리부(1103)에 공급한다.

즉, 취득부(1101)가 전송로를 통해서 취득한 신호는, 전송로에서 발생하는 오류를 정정하기 위한 오류 정정 부호화를, 적어도 행함으로써 얻어진 신호이며, 전송로 복호 처리부(1102)는, 그와 같은 신호에 대하여, 예를 들어 오류 정정 처리 등의 전송로 복호 처리를 실시한다.

여기서, 오류 정정 부호화로서는, 예를 들어 LDPC 부호화나, BCH 부호화 등이 있다. 여기에서는, 오류 정정 부호화로서, 적어도, LDPC 부호화가 행해지고 있다.

또한, 전송로 복호 처리에는, 변조 신호의 복조 등이 포함되는 경우가 있다.

정보원 복호 처리부(1103)는, 전송로 복호 처리가 실시된 신호에 대하여 압축된 정보를 원래의 정보로 신장하는 처리를 적어도 포함하는 정보원 복호 처리를 실시한다.

즉, 취득부(1101)가 전송로를 통해서 취득한 신호에는, 정보로서의 화상이나 음성 등의 데이터양을 적게 하기 위해서, 정보를 압축하는 압축 부호화가 실시되어 있는 경우가 있고, 그 경우, 정보원 복호 처리부(1103)는, 전송로 복호 처리가 실시된 신호에 대하여 압축된 정보를 원래의 정보로 신장하는 처리(신장 처리) 등의 정보원 복호 처리를 실시한다.

또한, 취득부(1101)가 전송로를 통해서 취득한 신호에, 압축 부호화가 실시되지 않은 경우에는, 정보원 복호 처리부(1103)에서는, 압축된 정보를 원래의 정보로 신장하는 처리는 행해지지 않는다.

여기서, 신장 처리로서는, 예를 들어 MPEG 디코드 등이 있다. 또한, 전송로 복호 처리에는, 신장 처리 외에, 디스크램블 등이 포함되는 경우가 있다.

이상과 같이 구성되는 수신 시스템에서는, 취득부(1101)에 있어서, 예를 들어 화상이나 음성 등의 데이터에 대하여 MPEG 부호화 등의 압축 부호화가 실시되고 또한 LDPC 부호화 등의 오류 정정 부호화가 실시된 신호가, 전송로를 통해서 취득되고, 전송로 복호 처리부(1102)에 공급된다.

전송로 복호 처리부(1102)에서는, 취득부(1101)로부터의 신호에 대하여, 예를 들어 수신 장치(12)이 행하는 것과 마찬가지 처리 등이, 전송로 복호 처리로서 실시되고, 그 결과 얻어지는 신호가, 정보원 복호 처리부(1103)에 공급된다.

정보원 복호 처리부(1103)에서는, 전송로 복호 처리부(1102)로부터의 신호에 대하여 MPEG 디코드 등의 정보원 복호 처리가 실시되고, 그 결과 얻어지는 화상, 또는 음성이 출력된다.

이상과 같은 도 128의 수신 시스템은, 예를 들어 디지털 방송으로서의 텔레비전 방송을 수신하는 텔레비전 튜너 등에 적용할 수 있다.

또한, 취득부(1101), 전송로 복호 처리부(1102) 및 정보원 복호 처리부(1103)는, 각각, 1개의 독립된 장치(하드웨어(IC(Integrated Circuit) 등), 또는 소프트웨어 모듈)로서 구성하는 것이 가능하다.

또한, 취득부(1101), 전송로 복호 처리부(1102) 및 정보원 복호 처리부(1103)에 대해서는, 취득부(1101)와 전송로 복호 처리부(1102)의 세트나, 전송로 복호 처리부(1102)와 정보원 복호 처리부(1103)의 세트, 취득부(1101), 전송로 복호 처리부(1102) 및 정보원 복호 처리부(1103)의 세트를, 1개의 독립된 장치로서 구성하는 것이 가능하다.

도 129는, 수신 장치(12)를 적용 가능한 수신 시스템의 제2 구성예를 나타내는 블록도이다.

또한, 도면 중, 도 128의 경우와 대응하는 부분에 대해서는, 동일한 부호를 부여하고 있고, 이하에서는, 그 설명은, 적절히 생략한다.

도 129의 수신 시스템은, 취득부(1101), 전송로 복호 처리부(1102) 및 정보원 복호 처리부(1103)를 갖는 점에서, 도 128의 경우와 공통되고, 출력부(1111)가 새롭게 설치되어 있는 점에서, 도 128의 경우와 상이하다.

출력부(1111)는, 예를 들어 화상을 표시하는 표시 장치나, 음성을 출력하는 스피커이며, 정보원 복호 처리부(1103)로부터 출력되는 신호로서의 화상이나 음성 등을 출력한다. 즉, 출력부(1111)는, 화상을 표시하거나, 또는 음성을 출력한다.

이상과 같은 도 129의 수신 시스템은, 예를 들어 디지털 방송으로서의 텔레비전 방송을 수신하는 TV(텔레비전 수상기)나, 라디오 방송을 수신하는 라디오 수신기 등에 적용할 수 있다.

또한, 취득부(1101)에 있어서 취득된 신호에, 압축 부호화가 실시되지 않은 경우에는, 전송로 복호 처리부(1102)가 출력하는 신호가, 출력부(1111)에 공급된다.

도 130은, 수신 장치(12)를 적용 가능한 수신 시스템의 제3 구성예를 나타내는 블록도이다.

또한, 도면 중, 도 128의 경우와 대응하는 부분에 대해서는, 동일한 부호를 부여하고 있고, 이하에서는, 그 설명은, 적절히 생략한다.

도 130의 수신 시스템은, 취득부(1101) 및 전송로 복호 처리부(1102)를 갖는 점에서, 도 128의 경우와 공통된다.

단, 도 130의 수신 시스템은, 정보원 복호 처리부(1103)가 설치되어 있지 않고, 기록부(1121)가 새롭게 설치되어 있는 점에서, 도 128의 경우와 상이하다.

기록부(1121)는, 전송로 복호 처리부(1102)가 출력하는 신호(예를 들어, MPEG의 TS의 TS패킷)를 광 디스크나, 하드디스크(자기 디스크), 플래시 메모리 등의 기록(기억) 매체에 기록한다(기억시킨다).

이상과 같은 도 130의 수신 시스템은, 텔레비전 방송을 녹화하는 레코더 등에 적용할 수 있다.

또한, 도 130에 있어서, 수신 시스템은, 정보원 복호 처리부(1103)를 설치하여 구성하고, 정보원 복호 처리부(1103)에서, 정보원 복호 처리가 실시된 후의 신호, 즉, 디코드에 의해 얻어지는 화상이나 음성을, 기록부(1121)에서 기록할 수 있다.

<컴퓨터의 일 실시 형태>

이어서, 전술한 일련의 처리는, 하드웨어에 의해 행할 수도 있고, 소프트웨어에 의해 행할 수도 있다. 일련의 처리를 소프트웨어에 의해 행하는 경우에는, 그 소프트웨어를 구성하는 프로그램이, 범용의 컴퓨터 등에 인스톨된다.

따라서, 도 131은, 전술한 일련의 처리를 실행하는 프로그램이 인스톨되는 컴퓨터의 일 실시 형태의 구성예를 나타내고 있다.

프로그램은, 컴퓨터에 내장되어 있는 기록 매체로서의 하드디스크(705)나 ROM(703)에 미리 기록해 둘 수 있다.

또한, 프로그램은, 플렉시블 디스크, CD-ROM(Compact Disc Read Only Memory), MO(Magneto Optical) 디스크, DVD(Digital Versatile Disc), 자기 디스크, 반도체 메모리 등의 리무버블 기록 매체(711)에, 일시적 또는 영속적으로 저장(기록)해 둘 수 있다. 이러한 리무버블 기록 매체(711)는, 소위 패키지 소프트웨어로서 제공할 수 있다.

또한, 프로그램은, 전술한 바와 같은 리무버블 기록 매체(711)로부터 컴퓨터에 인스톨하는 것 외에, 다운로드 사이트로부터, 디지털 위성 방송용 인공 위성을 통해서, 컴퓨터에 무선으로 전송하거나, LAN(Local Area Network), 인터넷 등의 네트워크를 통해서, 컴퓨터에 유선으로 전송하고, 컴퓨터에서는, 그렇게 해서 전송되어 오는 프로그램을, 통신부(708)에서 수신하여, 내장한 하드디스크(705)에 인스톨할 수 있다.

컴퓨터는, CPU(Central Processing Unit)(702)를 내장하고 있다. CPU(702)에는, 버스(701)를 통해서, 입출력 인터페이스(710)가 접속되어 있고, CPU(702)는, 입출력 인터페이스(710)를 통해서, 유저에 의해, 키보드나, 마우스, 마이크 등으로 구성되는 입력부(707)가 조작 등으로 됨으로써 명령이 입력되면, 그에 따라서, ROM(Read Only Memory)(703)에 저장되어 있는 프로그램을 실행한다. 또한 CPU(702)는, 하드디스크(705)에 저장되어 있는 프로그램, 위성 또는 네트워크로부터 전송되고, 통신부(708)에서 수신되어 하드디스크(705)에 인스톨된 프로그램, 또는 드라이브(709)에 장착된 리무버블 기록 매체(711)로부터 판독되어 하드디스크(705)에 인스톨된 프로그램을, RAM(Random Access Memory)(704)에 로드해서 실행한다. 이에 의해, CPU(702)는, 전술한 흐름도에 따른 처리, 또는 전술한 블록도의 구성에 의해 행해지는 처리를 행한다. 그리고, CPU(702)는, 그 처리 결과를, 필요에 따라서, 예를 들어 입출력 인터페이스(710)를 통해서, LCD(Liquid Crystal Display)나 스피커 등으로 구성되는 출력부(706)로부터 출력, 또는, 통신부(708)로부터 송신, 나아가서는 하드디스크(705)에 기록 등을 시킨다.

여기서, 본 명세서에 있어서, 컴퓨터에 각종 처리를 행하게 하기 위한 프로그램을 기술하는 처리 스텝은, 반드시 흐름도로서 기재된 순서를 따라 시계열로 처리할 필요는 없고, 병렬적 또는 개별로 실행되는 처리(예를 들어, 병렬 처리 또는 오브젝트에 의한 처리)도 포함하는 것이다.

또한, 프로그램은, 1개의 컴퓨터에 의해 처리되는 것이어도 되고, 복수의 컴퓨터에 의해 분산 처리되는 것이어도 된다. 또한, 프로그램은, 원격 컴퓨터로 전송되어 실행되는 것이어도 된다.

또한, 본 기술의 실시 형태는, 전술한 실시 형태에 한정되는 것은 아니고, 본 기술의 요지를 일탈하지 않는 범위에서 다양한 변경이 가능하다.

즉, 예를 들어 전술한 신 LDPC 부호(의 검사 행렬 초기값 테이블)는, 통신로(13)(도 7)는 위성 회선이나, 지상파, 케이블(유선 회선), 그 밖의 어느 것이든 사용하는 것이 가능하다. 또한, 신 LDPC 부호는, 디지털 방송 이외의 데이터 전송에도 사용할 수 있다.

또한, 전술한 GW 패턴은, 신 LDPC 부호 이외에도 적용할 수 있다. 또한, 전술한 GW 패턴을 적용하는 변조 방식은, 16QAM이나, 64QAM, 256QAM, 1024QAM에 한정되는 것은 아니다.

또한, 본 명세서에 기재된 효과는 어디까지나 예시로서 한정되는 것은 아니고, 다른 효과가 있을 수 있다.

11 : 송신 장치
12 : 수신 장치
23 : 패리티 인터리버
24 : 그룹 와이즈 인터리버
25 : 블록 인터리버
31 : 메모리
32 : 교체부
54 : 블록 디인터리버
55 : 그룹 와이즈 디인터리버
111 : 모드 어댑테이션/멀티플렉서
112 : 패더
113 : BB 스크램블러
114 : BCH 인코더
115 : LDPC 인코더
116 : 비트 인터리버
117 : 매퍼
118 : 시간 인터리버
119 : SISO/MISO 인코더
120 : 주파수 인터리버
121 : BCH 인코더
122 : LDPC 인코더
123 : 매퍼
124 : 주파수 인터리버
131 : 프레임 빌더/리소스 얼로케이션부
132 : OFDM 생성부
151 : OFDM 처리부
152 : 프레임 관리부
153 : 주파수 디인터리버
154 : 디매퍼
155 : LDPC 디코더
156 : BCH 디코더
161 : 주파수 디인터리버
162 : SISO/MISO 디코더
163 : 시간 디인터리버
164 : 디매퍼
165 : 비트 디인터리버
166 : LDPC 디코더
167 : BCH 디코더
168 : BB 디스크램블러
169 : 널 삭제부
170 : 디멀티플렉서
300 : 가지 데이터 저장용 메모리
301 : 셀렉터
302 : 체크 노드 계산부
303 : 사이클릭 시프트 회로
304 : 가지 데이터 저장용 메모리
305 : 셀렉터
306 : 수신 데이터용 메모리
307 : 배리어블 노드 계산부
308 : 사이클릭 시프트 회로
309 : 복호어 계산부
310 : 수신 데이터 재배열부
311 : 복호 데이터 재배열부
601 : 부호화 처리부
602 : 기억부
611 : 부호화율 설정부
612 : 초기값 테이블 판독부
613 : 검사 행렬 생성부
614 : 정보 비트 판독부
615 : 부호화 패리티 연산부
616 : 제어부
701 : 버스
702 : CPU
703 : ROM
704 : RAM
705 : 하드디스크
706 : 출력부
707 : 입력부
708 : 통신부
709 : 드라이브
710 : 입출력 인터페이스
711 : 리무버블 기록 매체
1001 : 역교체부
1002 : 메모리
1011 : 패리티 디인터리버
1101 : 취득부
1102 : 전송로 복호 처리부
1103 : 정보원 복호 처리부
1111 : 출력부
1121 : 기록부

Claims (14)

1. 부호 길이가 16200비트이고 부호화율이 6/15, 7/15, 8/15 또는 9/15인 LDPC 부호를, 360비트의 비트 그룹 단위로 인터리브하는 그룹 와이즈 인터리브를 행하는 그룹 와이즈 인터리브부를 구비하고,
   상기 16200비트의 LDPC 부호의 선두로부터 i+1번째 비트 그룹을, 비트 그룹 i로 하고,
   상기 그룹 와이즈 인터리브에서는, 상기 16200비트의 LDPC 부호의 비트 그룹 0 내지 44의 배열을, 비트 그룹
   21, 0, 34, 5, 16, 7, 1, 25, 9, 24, 19, 11, 6, 15, 39, 38, 42, 30, 18, 14, 13, 23, 20, 33, 3, 10, 4, 8, 26, 27, 41, 40, 31, 2, 35, 37, 43, 22, 17, 12, 29, 36, 28, 32, 44
   의 배열로 인터리브하는 데이터 처리 장치.
2. 제1항에 있어서,
   상기 LDPC 부호를, 8비트 단위로, 변조 방식으로 정하는 256개의 신호점 중 어느 하나에 매핑하는 매핑부를 더 구비하는 데이터 처리 장치.
3. 제1항에 있어서,
   부호 길이가 16200비트이고 부호화율이 6/15인 LDPC 부호의 검사 행렬에 기초하여, LDPC 부호화를 행하는 부호화부를 더 구비하고,
   상기 LDPC 부호는, 정보 비트와 패리티 비트를 포함하고,
   상기 검사 행렬은, 상기 정보 비트에 대응하는 정보 행렬부 및 상기 패리티 비트에 대응하는 패리티 행렬부를 포함하고,
   상기 정보 행렬부는, 검사 행렬 초기값 테이블에 의해 나타내지고,
   상기 검사 행렬 초기값 테이블은, 상기 정보 행렬부의 1의 요소의 위치를 360열마다 나타내는 테이블로서,
   13 88 136 188 398 794 855 918 954 1950 2762 2837 2847 4209 4342 5092 5334 5498 5731 5837 6150 6942 7127 7402 7936 8235 8307 8600 9001 9419 9442 9710
   619 792 1002 1148 1528 1533 1925 2207 2766 3021 3267 3593 3947 4832 4873 5109 5488 5882 6079 6097 6276 6499 6584 6738 6795 7550 7723 7786 8732 9060 9270 9401
   499 717 1551 1791 2535 3135 3582 3813 4047 4309 5126 5186 5219 5716 5977 6236 6406 6586 6591 7085 7199 7485 7726 7878 8027 8066 8425 8802 9309 9464 9553 9671
   658 4058 7824 8512
   3245 4743 8117 9369
   465 6559 8112 9461
   975 2368 4444 6095
   4128 5993 9182 9473
   9 3822 5306 5320
   4 8311 9571 9669
   13 8122 8949 9656
   3353 4449 5829 8053
   7885 9118 9674
   7575 9591 9670
   431 8123 9271
   4228 7587 9270
   8847 9146 9556
   11 5213 7763
   인 데이터 처리 장치.
4. 제1항에 있어서,
   부호 길이가 16200비트이고 부호화율이 7/15인 LDPC 부호의 검사 행렬에 기초하여, LDPC 부호화를 행하는 부호화부를 더 구비하고,
   상기 LDPC 부호는, 정보 비트와 패리티 비트를 포함하고,
   상기 검사 행렬은, 상기 정보 비트에 대응하는 정보 행렬부 및 상기 패리티 비트에 대응하는 패리티 행렬부를 포함하고,
   상기 정보 행렬부는, 검사 행렬 초기값 테이블에 의해 나타내지고,
   상기 검사 행렬 초기값 테이블은, 상기 정보 행렬부의 1의 요소의 위치를 360열마다 나타내는 테이블로서,
   432 655 893 942 1285 1427 1738 2199 2441 2565 2932 3201 4144 4419 4678 4963 5423 5922 6433 6564 6656 7478 7514 7892
   220 453 690 826 1116 1425 1488 1901 3119 3182 3568 3800 3953 4071 4782 5038 5555 6836 6871 7131 7609 7850 8317 8443
   300 454 497 930 1757 2145 2314 2372 2467 2819 3191 3256 3699 3984 4538 4965 5461 5742 5912 6135 6649 7636 8078 8455
   24 65 565 609 990 1319 1394 1465 1918 1976 2463 2987 3330 3677 4195 4240 4947 5372 6453 6950 7066 8412 8500 8599
   1373 4668 5324 7777
   189 3930 5766 6877
   3 2961 4207 5747
   1108 4768 6743 7106
   1282 2274 2750 6204
   2279 2587 2737 6344
   2889 3164 7275 8040
   133 2734 5081 8386
   437 3203 7121
   4280 7128 8490
   619 4563 6206
   2799 6814 6991
   244 4212 5925
   1719 7657 8554
   53 1895 6685
   584 5420 6856
   2958 5834 8103
   인 데이터 처리 장치.
5. 제1항에 있어서,
   부호 길이가 16200비트이고 부호화율이 8/15인 LDPC 부호의 검사 행렬에 기초하여, LDPC 부호화를 행하는 부호화부를 더 구비하고,
   상기 LDPC 부호는, 정보 비트와 패리티 비트를 포함하고,
   상기 검사 행렬은, 상기 정보 비트에 대응하는 정보 행렬부 및 상기 패리티 비트에 대응하는 패리티 행렬부를 포함하고,
   상기 정보 행렬부는, 검사 행렬 초기값 테이블에 의해 나타내지고,
   상기 검사 행렬 초기값 테이블은, 상기 정보 행렬부의 1의 요소의 위치를 360열마다 나타내는 테이블로서,
   5 519 825 1871 2098 2478 2659 2820 3200 3294 3650 3804 3949 4426 4460 4503 4568 4590 4949 5219 5662 5738 5905 5911 6160 6404 6637 6708 6737 6814 7263 7412
   81 391 1272 1633 2062 2882 3443 3503 3535 3908 4033 4163 4490 4929 5262 5399 5576 5768 5910 6331 6430 6844 6867 7201 7274 7290 7343 7350 7378 7387 7440 7554
   105 975 3421 3480 4120 4444 5957 5971 6119 6617 6761 6810 7067 7353
   6 138 485 1444 1512 2615 2990 3109 5604 6435 6513 6632 6704 7507
   20 858 1051 2539 3049 5162 5308 6158 6391 6604 6744 7071 7195 7238
   1140 5838 6203 6748
   6282 6466 6481 6638
   2346 2592 5436 7487
   2219 3897 5896 7528
   2897 6028 7018
   1285 1863 5324
   3075 6005 6466
   5 6020 7551
   2121 3751 7507
   4027 5488 7542
   2 6012 7011
   3823 5531 5687
   1379 2262 5297
   1882 7498 7551
   3749 4806 7227
   2 2074 6898
   17 616 7482
   9 6823 7480
   5195 5880 7559
   인 데이터 처리 장치.
6. 제1항에 있어서,
   부호 길이가 16200비트이고 부호화율이 9/15인 LDPC 부호의 검사 행렬에 기초하여, LDPC 부호화를 행하는 부호화부를 더 구비하고,
   상기 LDPC 부호는, 정보 비트와 패리티 비트를 포함하고,
   상기 검사 행렬은, 상기 정보 비트에 대응하는 정보 행렬부 및 상기 패리티 비트에 대응하는 패리티 행렬부를 포함하고,
   상기 정보 행렬부는, 검사 행렬 초기값 테이블에 의해 나타내지고,
   상기 검사 행렬 초기값 테이블은, 상기 정보 행렬부의 1의 요소의 위치를 360열마다 나타내는 테이블로서,
   350 462 1291 1383 1821 2235 2493 3328 3353 3772 3872 3923 4259 4426 4542 4972 5347 6217 6246 6332 6386
   177 869 1214 1253 1398 1482 1737 2014 2161 2331 3108 3297 3438 4388 4430 4456 4522 4783 5273 6037 6395
   347 501 658 966 1622 1659 1934 2117 2527 3168 3231 3379 3427 3739 4218 4497 4894 5000 5167 5728 5975
   319 398 599 1143 1796 3198 3521 3886 4139 4453 4556 4636 4688 4753 4986 5199 5224 5496 5698 5724 6123
   162 257 304 524 945 1695 1855 2527 2780 2902 2958 3439 3484 4224 4769 4928 5156 5303 5971 6358 6477
   807 1695 2941 4276
   2652 2857 4660 6358
   329 2100 2412 3632
   1151 1231 3872 4869
   1561 3565 5138 5303
   407 794 1455
   3438 5683 5749
   1504 1985 3563
   440 5021 6321
   194 3645 5923
   1217 1462 6422
   1212 4715 5973
   4098 5100 5642
   5512 5857 6226
   2583 5506 5933
   784 1801 4890
   4734 4779 4875
   938 5081 5377
   127 4125 4704
   1244 2178 3352
   3659 6350 6465
   1686 3464 4336
   인 데이터 처리 장치.
7. 부호 길이가 16200비트이고 부호화율이 6/15, 7/15, 8/15 또는 9/15인 LDPC 부호를, 360비트의 비트 그룹 단위로 인터리브하는 그룹 와이즈 인터리브를 행하는 그룹 와이즈 인터리브 스텝을 구비하고,
   상기 16200비트의 LDPC 부호의 선두로부터 i+1번째 비트 그룹을, 비트 그룹 i로 하고,
   상기 그룹 와이즈 인터리브에서는, 상기 16200비트의 LDPC 부호의 비트 그룹 0 내지 44의 배열을, 비트 그룹
   21, 0, 34, 5, 16, 7, 1, 25, 9, 24, 19, 11, 6, 15, 39, 38, 42, 30, 18, 14, 13, 23, 20, 33, 3, 10, 4, 8, 26, 27, 41, 40, 31, 2, 35, 37, 43, 22, 17, 12, 29, 36, 28, 32, 44
   의 배열로 인터리브하는 데이터 처리 방법.
8. 부호 길이가 16200비트이고 부호화율이 6/15, 7/15, 8/15 또는 9/15인 LDPC 부호를, 360비트의 비트 그룹 단위로 인터리브하는 그룹 와이즈 인터리브를 행하는 그룹 와이즈 인터리브부를 구비하고,
   상기 16200비트의 LDPC 부호의 선두로부터 i+1번째 비트 그룹을, 비트 그룹 i로 하고,
   상기 그룹 와이즈 인터리브에서는, 상기 16200비트의 LDPC 부호의 비트 그룹 0 내지 44의 배열을, 비트 그룹
   21, 0, 34, 5, 16, 7, 1, 25, 9, 24, 19, 11, 6, 15, 39, 38, 42, 30, 18, 14, 13, 23, 20, 33, 3, 10, 4, 8, 26, 27, 41, 40, 31, 2, 35, 37, 43, 22, 17, 12, 29, 36, 28, 32, 44
   의 배열로 인터리브하는
   송신 장치
   로부터 송신되어 오는 데이터로부터 얻어지는, 그룹 와이즈 인터리브 후의 상기 LDPC 부호의 배열을 원래의 배열로 되돌리는 그룹 와이즈 디인터리브부를 구비하는 데이터 처리 장치.
9. 제8항에 있어서,
   상기 LDPC 부호를, 8비트 단위로, 변조 방식으로 정하는 256개의 신호점 중 어느 하나에 매핑하는 매핑부를 더 구비하는
   상기 송신 장치
   로부터 송신되어 오는 데이터로부터 얻어지는 상기 매핑된 데이터를 디매핑하는 디매핑부를 더 구비하는 데이터 처리 장치.
10. 제8항에 있어서,
    부호 길이가 16200비트이고 부호화율이 6/15인 LDPC 부호의 검사 행렬에 기초하여, LDPC 부호화를 행하는 부호화부를 더 구비하고,
    상기 LDPC 부호는, 정보 비트와 패리티 비트를 포함하고,
    상기 검사 행렬은, 상기 정보 비트에 대응하는 정보 행렬부 및 상기 패리티 비트에 대응하는 패리티 행렬부를 포함하고,
    상기 정보 행렬부는, 검사 행렬 초기값 테이블에 의해 나타내지고,
    상기 검사 행렬 초기값 테이블은, 상기 정보 행렬부의 1의 요소의 위치를 360열마다 나타내는 테이블로서,
    13 88 136 188 398 794 855 918 954 1950 2762 2837 2847 4209 4342 5092 5334 5498 5731 5837 6150 6942 7127 7402 7936 8235 8307 8600 9001 9419 9442 9710
    619 792 1002 1148 1528 1533 1925 2207 2766 3021 3267 3593 3947 4832 4873 5109 5488 5882 6079 6097 6276 6499 6584 6738 6795 7550 7723 7786 8732 9060 9270 9401
    499 717 1551 1791 2535 3135 3582 3813 4047 4309 5126 5186 5219 5716 5977 6236 6406 6586 6591 7085 7199 7485 7726 7878 8027 8066 8425 8802 9309 9464 9553 9671
    658 4058 7824 8512
    3245 4743 8117 9369
    465 6559 8112 9461
    975 2368 4444 6095
    4128 5993 9182 9473
    9 3822 5306 5320
    4 8311 9571 9669
    13 8122 8949 9656
    3353 4449 5829 8053
    7885 9118 9674
    7575 9591 9670
    431 8123 9271
    4228 7587 9270
    8847 9146 9556
    11 5213 7763
    인
    상기 송신 장치
    로부터 송신되어 오는 데이터로부터 얻어지는 상기 LDPC 부호를 복호하는 복호부를 더 구비하는 데이터 처리 장치.
11. 제8항에 있어서,
    부호 길이가 16200비트이고 부호화율이 7/15인 LDPC 부호의 검사 행렬에 기초하여, LDPC 부호화를 행하는 부호화부를 더 구비하고,
    상기 LDPC 부호는, 정보 비트와 패리티 비트를 포함하고,
    상기 검사 행렬은, 상기 정보 비트에 대응하는 정보 행렬부 및 상기 패리티 비트에 대응하는 패리티 행렬부를 포함하고,
    상기 정보 행렬부는, 검사 행렬 초기값 테이블에 의해 나타내지고,
    상기 검사 행렬 초기값 테이블은, 상기 정보 행렬부의 1의 요소의 위치를 360열마다 나타내는 테이블로서,
    432 655 893 942 1285 1427 1738 2199 2441 2565 2932 3201 4144 4419 4678 4963 5423 5922 6433 6564 6656 7478 7514 7892
    220 453 690 826 1116 1425 1488 1901 3119 3182 3568 3800 3953 4071 4782 5038 5555 6836 6871 7131 7609 7850 8317 8443
    300 454 497 930 1757 2145 2314 2372 2467 2819 3191 3256 3699 3984 4538 4965 5461 5742 5912 6135 6649 7636 8078 8455
    24 65 565 609 990 1319 1394 1465 1918 1976 2463 2987 3330 3677 4195 4240 4947 5372 6453 6950 7066 8412 8500 8599
    1373 4668 5324 7777
    189 3930 5766 6877
    3 2961 4207 5747
    1108 4768 6743 7106
    1282 2274 2750 6204
    2279 2587 2737 6344
    2889 3164 7275 8040
    133 2734 5081 8386
    437 3203 7121
    4280 7128 8490
    619 4563 6206
    2799 6814 6991
    244 4212 5925
    1719 7657 8554
    53 1895 6685
    584 5420 6856
    2958 5834 8103
    인
    상기 송신 장치
    로부터 송신되어 오는 데이터로부터 얻어지는 상기 LDPC 부호를 복호하는 복호부를 더 구비하는 데이터 처리 장치.
12. 제8항에 있어서,
    부호 길이가 16200비트이고 부호화율이 8/15인 LDPC 부호의 검사 행렬에 기초하여, LDPC 부호화를 행하는 부호화부를 더 구비하고,
    상기 LDPC 부호는, 정보 비트와 패리티 비트를 포함하고,
    상기 검사 행렬은, 상기 정보 비트에 대응하는 정보 행렬부 및 상기 패리티 비트에 대응하는 패리티 행렬부를 포함하고,
    상기 정보 행렬부는, 검사 행렬 초기값 테이블에 의해 나타내지고,
    상기 검사 행렬 초기값 테이블은, 상기 정보 행렬부의 1의 요소의 위치를 360열마다 나타내는 테이블로서,
    5 519 825 1871 2098 2478 2659 2820 3200 3294 3650 3804 3949 4426 4460 4503 4568 4590 4949 5219 5662 5738 5905 5911 6160 6404 6637 6708 6737 6814 7263 7412
    81 391 1272 1633 2062 2882 3443 3503 3535 3908 4033 4163 4490 4929 5262 5399 5576 5768 5910 6331 6430 6844 6867 7201 7274 7290 7343 7350 7378 7387 7440 7554
    105 975 3421 3480 4120 4444 5957 5971 6119 6617 6761 6810 7067 7353
    6 138 485 1444 1512 2615 2990 3109 5604 6435 6513 6632 6704 7507
    20 858 1051 2539 3049 5162 5308 6158 6391 6604 6744 7071 7195 7238
    1140 5838 6203 6748
    6282 6466 6481 6638
    2346 2592 5436 7487
    2219 3897 5896 7528
    2897 6028 7018
    1285 1863 5324
    3075 6005 6466
    5 6020 7551
    2121 3751 7507
    4027 5488 7542
    2 6012 7011
    3823 5531 5687
    1379 2262 5297
    1882 7498 7551
    3749 4806 7227
    2 2074 6898
    17 616 7482
    9 6823 7480
    5195 5880 7559
    인
    상기 송신 장치
    로부터 송신되어 오는 데이터로부터 얻어지는 상기 LDPC 부호를 복호하는 복호부를 더 구비하는 데이터 처리 장치.
13. 제8항에 있어서,
    부호 길이가 16200비트이고 부호화율이 9/15인 LDPC 부호의 검사 행렬에 기초하여, LDPC 부호화를 행하는 부호화부를 더 구비하고,
    상기 LDPC 부호는, 정보 비트와 패리티 비트를 포함하고,
    상기 검사 행렬은, 상기 정보 비트에 대응하는 정보 행렬부 및 상기 패리티 비트에 대응하는 패리티 행렬부를 포함하고,
    상기 정보 행렬부는, 검사 행렬 초기값 테이블에 의해 나타내지고,
    상기 검사 행렬 초기값 테이블은, 상기 정보 행렬부의 1의 요소의 위치를 360열마다 나타내는 테이블로서,
    350 462 1291 1383 1821 2235 2493 3328 3353 3772 3872 3923 4259 4426 4542 4972 5347 6217 6246 6332 6386
    177 869 1214 1253 1398 1482 1737 2014 2161 2331 3108 3297 3438 4388 4430 4456 4522 4783 5273 6037 6395
    347 501 658 966 1622 1659 1934 2117 2527 3168 3231 3379 3427 3739 4218 4497 4894 5000 5167 5728 5975
    319 398 599 1143 1796 3198 3521 3886 4139 4453 4556 4636 4688 4753 4986 5199 5224 5496 5698 5724 6123
    162 257 304 524 945 1695 1855 2527 2780 2902 2958 3439 3484 4224 4769 4928 5156 5303 5971 6358 6477
    807 1695 2941 4276
    2652 2857 4660 6358
    329 2100 2412 3632
    1151 1231 3872 4869
    1561 3565 5138 5303
    407 794 1455
    3438 5683 5749
    1504 1985 3563
    440 5021 6321
    194 3645 5923
    1217 1462 6422
    1212 4715 5973
    4098 5100 5642
    5512 5857 6226
    2583 5506 5933
    784 1801 4890
    4734 4779 4875
    938 5081 5377
    127 4125 4704
    1244 2178 3352
    3659 6350 6465
    1686 3464 4336
    인
    상기 송신 장치
    로부터 송신되어 오는 데이터로부터 얻어지는 상기 LDPC 부호를 복호하는 복호부를 더 구비하는 데이터 처리 장치.
14. 부호 길이가 16200비트이고 부호화율이 6/15, 7/15, 8/15 또는 9/15인 LDPC 부호를, 360비트의 비트 그룹 단위로 인터리브하는 그룹 와이즈 인터리브를 행하는 그룹 와이즈 인터리브부를 구비하고,
    상기 16200비트의 LDPC 부호의 선두로부터 i+1번째 비트 그룹을, 비트 그룹 i로 하고,
    상기 그룹 와이즈 인터리브에서는, 상기 16200비트의 LDPC 부호의 비트 그룹 0 내지 44의 배열을, 비트 그룹
    21, 0, 34, 5, 16, 7, 1, 25, 9, 24, 19, 11, 6, 15, 39, 38, 42, 30, 18, 14, 13, 23, 20, 33, 3, 10, 4, 8, 26, 27, 41, 40, 31, 2, 35, 37, 43, 22, 17, 12, 29, 36, 28, 32, 44
    의 배열로 인터리브하는
    송신 장치
    로부터 송신되어 오는 데이터로부터 얻어지는, 그룹 와이즈 인터리브 후의 상기 LDPC 부호의 배열을 원래의 배열로 되돌리는 그룹 와이즈 디인터리브 스텝을 구비하는 데이터 처리 방법.

Images