JP2011524680A - Ｑａｍコンステレーションマッピング前に適用されるｌｄｐｃ符号化ビットのビット置換 - Google Patents

Ｑａｍコンステレーションマッピング前に適用されるｌｄｐｃ符号化ビットのビット置換 Download PDF

Info

Publication number
JP2011524680A
JP2011524680A JP2011513065A JP2011513065A JP2011524680A JP 2011524680 A JP2011524680 A JP 2011524680A JP 2011513065 A JP2011513065 A JP 2011513065A JP 2011513065 A JP2011513065 A JP 2011513065A JP 2011524680 A JP2011524680 A JP 2011524680A
Authority
JP
Japan
Prior art keywords
bits
word
words
order
significant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011513065A
Other languages
English (en)
Other versions
JP5242780B2 (ja
Inventor
ヴィターレ、ジョヴァンニ
ミグノーネ、ヴィットリア
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rai Radiotelevisione Italiana SpA
Original Assignee
Rai Radiotelevisione Italiana SpA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rai Radiotelevisione Italiana SpA filed Critical Rai Radiotelevisione Italiana SpA
Publication of JP2011524680A publication Critical patent/JP2011524680A/ja
Application granted granted Critical
Publication of JP5242780B2 publication Critical patent/JP5242780B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H03M13/251—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with block coding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H03M13/255—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with Low Density Parity Check [LDPC] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
    • H03M13/2707—Simple row-column interleaver, i.e. pure block interleaving
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/35—Unequal or adaptive error protection, e.g. by providing a different level of protection according to significance of source information or by adapting the coding according to the change of transmission channel characteristics
    • H03M13/356—Unequal error protection [UEP]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H03M13/1165—QC-LDPC codes as defined for the digital video broadcasting [DVB] specifications, e.g. DVB-Satellite [DVB-S2]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

本発明は、デジタル信号処理方法に関し、前記方法を実装した送信／受信システムに関する。本発明は、QAM変調、特に１０２４QAMと４０９６QAM変調との組み合わせにおけるLDPCコード、特にDVB-S2標準のLDPCコードの使用に基づいている。送信時において、QAMコンステレーションマッピング関数に先立って、ビット置換（Demux）が実行される。受信時において、QAMコンステレーションデマッピング関数の後に、ビット置換が実行される。

Description

本発明は、デジタル信号処理方法に関し、前記方法を実装した送信／受信システムに関する。
本発明は、これに限定するものではないが、特にケーブルネットワーク上の第二世代デジタルテレビジョン信号のブロードキャスティングに含まれるデジタルオーディオとビデオ信号の受信と送信を主に意図している。
送信局の歪みから信号を保護するために、広帯域衛星放送のための第二世代のシステム（DVB-S2）は、例えば衛星局のような非線形局での送信に適した、それぞれ図１に上から下に、左から右に順番に示したQPSK、８PSK、１６APSK、と３２APSK変調と関連したLDPC（Low Density Parity Check）符号化を利用する。DVB-S2標準やLDPCコードの記述は、例えば、A. Morello, V. Mignone, "DVB-S2: The Second Generation Standard for Satellite Broad-band Services", Proceedings of the IEEE, Volume 94, Issue 1 , Jan. 2006, pages 210 - 227に見出すことができる。
コードの可能性をより良く利用する目的のために、符号化された語のビットとコンステレーションポイントによって運ばれたビットとの間の改良された接続関係を得るために、DVB-S2標準は、インターリーバがLDPCエンコーダと８PSK、１６ASPK、３２APSKコンステレーションマッパーとの間に置かれるように定めている。
図２に示すDVD-S2標準で定義されたインターリーバにおいて、LDPCエンコーダから出力された符号化パケット（１６，２００又は６４，８００個に等しい多数のビットで形成され、ここで数は一般的にNFRAMEというシンボルで称される）が、N個の列を有する行列の列によって記載される。ここで、Nはコンステレーションによって運ばれるビット数であり（８PSKでNは３、１６APSKで４、３２APSKで５である）、NFRAME／N行であり、列によって読み出される。読み出しは、標準によって与えられたすべてのコードレートに対して左から右へ行なわれるが、３／５レートの例外があり、そこでは読み出しは８PSK変調の場合、右から左に行なわれる。コンステレーションポイント又は座標との関連性を、図１に示す。
第二世代の地上波テレビ信号放送の最近の傾向を受けて、DVB-S2標準で利用されているのと同じ符号化スキーム、即ち同じLDPCコードを、ケーブルネットワーク上の第二世代デジタルテレビ信号放送に含まれる数値的オーディオビデオ信号の送受信に対しても 利用することが近年考えられてきたが、QAM（Quadrature Amplitude Modulation）変調に関連して、特にケーブルネットワーク放送は、１０２４QAMと４０９６QAM変調を利用している（図３ｂ）。
QAM変調を用いた場合、DVB-S2標準のLDPCコードによって提供される性能は、良いものではあるが、受信プログラムの１時間当たり１個未満のエラーを受信するというQEF（Quasi Error Free）条件に達するために要求される信号対雑音比（SNR）を完全に満足するものではないことに、本願出願人は気が付いた。
本発明の全体的な目的は、上記問題を解決することであり、特に、LDPCエンコーダによって出力されたビットとQAM変調のコンステレーション座標との関係を向上させることであり、さらに特には、本発明はDVB-S2標準に係るLDPC符号化と１０２４QAMと４０９６QAM変調を取り扱うことである。
前記目的は、添付の請求項に提示された特徴を有するデジタル信号処理方法と送受信システムによって達成され、それらは本明細書の不可欠部分として意図されている。
DVB-S2標準に含まれるQPSK,８PSK,１６APSK,３２APSKコンステレーションの模式図である。 ８PSK変調を参照したDVB-S2標準によって提供されたインターリーバの説明図である。 （ａ）ケーブルネットワーク用第二世代デジタルテレビ信号放送に含まれるオーディオとビデオ信号の送受信に適用可能なQPSK，１６QAM，６４QAM，２５６QAMコンステレーションの模式図である。（ｂ）ケーブルネットワーク用第二世代デジタルテレビ信号放送に含まれるオーディオとビデオ信号の送受信に適用可能な１０２４QAMと４０９６QAMコンステレーションの模式図である。 本発明に係る変調デジタル信号処理システムの単純化したブロック図である。 図４のインターリーバの説明図である。 （ａ）〜（ｄ）１０２４QAM変調に関連した本発明の４つの実施例に係る、図４のＤｅｍｕｘによって実行される関数を示す模式図である。 （ａ）〜（ｄ）４０９６QAM変調に関連した本発明の４つの実施例に係る、図４のＤｅｍｕｘによって実行される関数を示す模式図である。 （ａ）〜（ｄ）図６ａに示された図に従って図４のDemuxブロックが実行する関数を得るために用いられる方法を示す図である。 （ａ）〜（ｄ）図７ａに示された図に従って図４のDemuxブロックが実行する関数を得るために用いられる方法を示す図である。 （ａ）〜（ｈ）ケーブルネットワーク用第二世代デジタルテレビ信号放送に含まれるオーディオとビデオ信号の送受信に適用可能なQPSK，１６QAM，６４QAM，２５６QAM，１０２４QAM，４０９６QAMコンステレーションのポイントの実数部と虚数部のマッピングを示す図であり、ここでＺqは実数部Ｒｅ（Ｚq）と虚数部Ｉｍ（Ｚq）を有する複素平面におけるコンステレーションポイントを識別するベクトルを指し、一方でｙi,qは、ｚqによって識別されたコンステレーションポイントにマッピングされたNビットからなるグループのｉ番目のビットを指す（４０９６QAMに対して、例えばＮ＝１２で、ｉ＝０，１，２，．．．．，１０，１１）。 （ｉ）〜（ｋ）ケーブルネットワーク用第二世代デジタルテレビ信号放送に含まれるオーディオとビデオ信号の送受信に適用可能なQPSK，１６QAM，６４QAM，２５６QAM，１０２４QAM，４０９６QAMコンステレーションのポイントの実数部と虚数部のマッピングを示す図であり、ここでＺqは実数部Ｒｅ（Ｚq）と虚数部Ｉｍ（Ｚq）を有する複素平面におけるコンステレーションポイントを識別するベクトルを指し、一方でｙi,qは、ｚqによって識別されたコンステレーションポイントにマッピングされたNビットからなるグループのｉ番目のビットを指す（４０９６QAMに対して、例えばＮ＝１２で、ｉ＝０，１，２，．．．．，１０，１１）。 （ｌ）〜（ｍ）ケーブルネットワーク用第二世代デジタルテレビ信号放送に含まれるオーディオとビデオ信号の送受信に適用可能なQPSK，１６QAM，６４QAM，２５６QAM，１０２４QAM，４０９６QAMコンステレーションのポイントの実数部と虚数部のマッピングを示す図であり、ここでＺqは実数部Ｒｅ（Ｚq）と虚数部Ｉｍ（Ｚq）を有する複素平面におけるコンステレーションポイントを識別するベクトルを指し、一方でｙi,qは、ｚqによって識別されたコンステレーションポイントにマッピングされたNビットからなるグループのｉ番目のビットを指す（４０９６QAMに対して、例えばＮ＝１２で、ｉ＝０，１，２，．．．．，１０，１１）。
図４を参照して、変調デジタル信号処理システムの単純化したブロック図を示す。ここで、Encoderブロックは変調情報ストリームを受信し、ＮFRAMEビットからなるパケットで体系化された、６４，８００又は１６，２００の符号化情報ストリームを出力する。用いられるコードは、DVB-S2標準のＬＤＰＣコードである。
Interleaverブロックにおいて、前記パケットはトータルサイズＮFRAMEのインターリービング行列に書き出される。前記行列は、ｍ×Ｎ列とＮFRAME／ｍ×Ｎ行で構成される。
Demuxブロックは、Interleaverブロックから受信したビットの置換を実行する。このようなビットは、インターリービング行列によって一度にｍ×Ｎビットのグループで受信される。ここで、Ｎはコンステレーションによって運ばれるビットの数（１０２４QAMに対しＮ＝１０，４０９６QAMに対しＮ＝１２）であり、ｍは１以上の整数である。Demuxブロックは、それらをＮビットのｍ個のグループに関連付け、変調の種類（即ち、QAMレベル）やコードや送信局の種類を考慮した所定のスキームに従って置換し、その後、それらを出力する。
Mapperブロックは、Demuxブロックが出力したＮ重のビットを、コンステレーションのポイント又は座標と関連付ける。例えば、QAM変調に対する図３ａ、３ｂ、図１０Ａａ〜１０Ｃｍなど。
これは指摘する価値のあることであるが、図４に示されたブロックは本発明を理解するための本質的なものである。従って、例えばDemuxブロックとMapperブロックの間に特定の信号処理機能を発揮するように構成された中間のブロックの存在を排除するものではない。
本発明は、例えば異なる種類のインターリービングに関連したDVB-S2によって提供される、異なる符号レートを有するQAM変調やLDPC符号に適用可能な、特定の置換スキームを提案する。
本発明の好ましい実施例は、１０２４QAMや４０９６QAM変調や、DVB-S2標準のLDPC符号を参照する。
本発明の好ましい実施例は、図２に示されたDVB-S2標準のインターリーバと等しいか同等のものを採用し、QAM変調レベルタイプに依存したビット／列数を有する。
本発明は、２×N列とNFRAME／（２×N）行を有する行列の形式の行列インターリーバを用い、書き出しは列の上から下に、読み出しは行の左から右に行なわれる。この場合、Demuxブロックは、２に等しいｍで動作する。
１０２４QAM変調に対し、Demuxブロックに入力された２×Nビットが、図６ａ〜６ｄのいづれかで特定されるように置換され、１０２４ＱＡＭ変調の２つの連続したシンボルと関連付けられる。
この２×Ｎビットにｂ０〜ｂ１９を割り当てて、ｙ０〜ｙ１９の１０２４ＱＡＭコンステレーションによって運ばれたこの２×Ｎビットは、以下に記載の方法を適用することによって求められる。
第一シンボルはビットb0, b2, b4, b6, b8, b10, bl2, bl4, bl6, bl8で構成され、第二シンボルはビットb1, b3, b5, b7, b9, b11, bl3, bl5, bl7, bl9で構成される。図８ａに示すように、最初に同相部分（Ｉ）上に、最下位ビット（ＬＳＢ）から最上位ビット（ＭＳＢ）までを配置し、続けて直角位相部分（Ｑ）上にＭＳＢからＬＳＢまで配置することによって、各シンボルは個別にマッピングされる。Ｉb,1とＱb,1は、それぞれ第一シンボルの同相成分によって運ばれたＩy1ビットと、直角位相成分によって運ばれたＱy1ビットと関連付けられたビットアレイを指定している。Ｉb2、Ｑb2、Ｉy2、Ｑy2は、第二シンボルに対して同じ意味を有している。
別の方法として、ビットはQAMシンボルと以下のように関連付けることができる。
Iy,1=Ib,2, Qy,1=Qb,2, Iy,2=Ib,1, Qy,2=Qb,1
ペア(b1,b3)と(b11,b19)に属したビットは、次に交換される。図８ｂは、図８ａに示す例からこのようにして得られたものである。
この２つのシンボルは、次に実数部と虚数部において、インターレースされる。例えば、図８ｃは、図８ｂの例から得られたものである。
別の方法として、ビットはQAMシンボルと以下のように関連付けることができる。
Iy,1=Ib,2, Qy,1=Qb,1, Iy,2=Ib,1, Qy,2=Qb,2
その後、実数部分の偶数位置y2, y6, y10, y14, y18又は奇数位置y0, y4, y8, yl2, y16と関連付けられたビットは、それぞれ虚数部分の偶数位置y3, y7, y11 , y15, y19又は奇数位置y1, y5, y9, y13, y17のビットと交換される。図８ｄは、図８ｃの例からこの様にして得られたものである。
１０２４QAMコンステレーションに関連する第一の好ましい実施例は、図８ｄにリストアップされ、図６ａに示されており、これによれば、ｂ０〜ｂ１９の２×Ｎビットを与えた場合に、１０２４QAMコンステレーションｙ０〜ｙ１９によって運ばれるこの２×Ｎビットは、以下のように決定される。
y0=b8, y1=b19, y2=b13, y3=b6, y4=b4, y5=b15, y6=b17, y7=b2, y8=b0, y9=b11, y10=b10, y11=b9, y12=b7, y13=b12, y14=b14, y15=b5, y16=b1, y17=b16, y18=b18, y19=b3
ここでb0とy0は、最上位ビット（MSB）であり、b19とy19は、最下位ビット（LSB）である。
特に、Mapperブロックは、最初にビットy0〜y9を受信し、続けてビットy10〜y19を受信する。
上述の代替案を用いることによって、更に３つの好ましい実施例を得ることができる。
第二の好ましい実施例は、図６ｂに示されており、ここでビットy0〜y19は以下のように決定される。
y0=b19, y1=b8, y2=b6, y3=b13, y4=b15, y5=b4, y6=b2, y7=b17, y8=b11, y9=b0, y10=b9, y11=b10, y12=b12, y13=b7, y14=b5, y15=b14, y16=b16, y17=b1, y18=b3, y19=b18
第三の好ましい実施例は、図６ｃに示されており、ここでビットy0〜y19は以下のように決定される。
y0=b9, y1=b10, y2=b12, y3=b7, y4=b5, y5=b14, y6=b16, y7=b1, y8=b3, y9=b18, y10=b19, y11=b8, y12=b6, y13=b13, y14=b15, y15=b4, y16=b2, y17=b17, y18=b11, y19=b0
第四の好ましい実施例は、図６ｄに示されており、ここでビットy0〜y19は以下のように決定される。
y0=b10, y1=b9, y2=b7, y3=b12, y4=b14, y5=b5, y6=b1, y7=b16, y8=b18, y9=b3, y10=b8, y11=b19, y12=b13, y13=b6, y14=b4, y15=b15, y16=b17, y17=b2, y18=b0, y19=b11
ｍが２に等しい条件でDemuxブロックが動作する場合をさらに参照して、４０９６QAMに対して有利であることが証明されている幾つかの置換がある。Demuxブロックに入力された２×Nビットは、図７ａ〜７ｄのいずれかで特定された方法で、DVB-S2標準のLDPC符号に従って符号化された４０９６QAM変調に対して置換され、４０９６QAM変調の二つの連続的なシンボルと関連付けられる。図７ａ〜７ｄに示された構成を得るための方法を、詳細に記述する。
２×Ｎビットb0〜b23を前提として、第一シンボルはビットb0, b2, b4, b6, b8, b10, b12, b14, b16, b18, b20, b22で構成され、第二シンボルはビットb1, b3, b5, b7, b9, b11, b13, b15, b17, b19, b21, b23で構成される。図９ａに示すように、ビットを初めに実数部分上にＬＳＢからＭＳＢまで配置し、続けて虚数部分上にＭＳＢからＬＳＢまで配置することによって、各シンボルは個別にマッピングされる。
別の方法として、ビットを以下のQAMシンボルと関連付けてもよい。
Iy,1=Ib,2, Qy,1=Qb,2, Iy,2=Ib,1, Qy,2=Qb,1
ペアb1, b3とb13, b23に属するビットは、次に交換される。図９ｂは、図９ａに示された例から得られたものである。
この２つのシンボルは、次に実数部分と虚数部分とに関してインターレースされる。例えば、図９ｃの表は、図９ｂからこの様にして得られたものである。
別の方法として、ビットを以下のQAMシンボルと関連付けてもよい。
Iy,1=Ib,2, Qy,1=Qb,1, Iy,2=Ib,1, Qy,2=Qb,2
その後、実数部分の偶数位置y2, y6, y10, y14, y18, y22又は奇数位置y0, y4, y8, yl2, y16, y20と関連付けられたビットは、それぞれ虚数部分の偶数位置y3, y7, y11 , y15, y19, y23又は奇数位置y1, y5, y9, y13, y17, y21のビットと交換される。図９ｄの表は、図９ｃからこの様にして得られたものである。
４０９６QAMコンステレーションに関連する第一の好ましい実施例は、図９ｄにリストアップされ、図７ａに示されており、これによれば、ｂ０〜ｂ２３の２×Ｎビットを与えた場合に、４０９６QAMコンステレーションｙ０〜ｙ２３によって運ばれるこの２×Ｎビットは、以下のように決定される。
y0=b10, y1=b23, y2=b15, y3=b8, y4=b6, y5=b17, y6=b19, y7=b4, y8=b2, y9=b21, y10=b13, y11=b0, y12=b11, y13=b12, y14=b14, y15=b9, y16=b7, y17=b16, y18=b18, y19=b5, y20=b1, y21=b20, y22=b22, y23=b3
上述の代替案を用いることによって、更に３つの好ましい実施例を得ることができる。第二の好ましい実施例は、図７ｂに示されており、ここでビットy0〜y23は以下のように決定される。
y0=b23, y1=b10, y2=b8, y3=b15, y4=b17, y5=b6, y6=b4, y7=b19, y8=b21, y9=b2, y10=b0, y11=b13, y12=b12, y13=b11, y14=b9, y15=b14, y16=b16, y17=b7, y18=b5, y19=b18, y20=b20, y21=b1, y22=b3, y23=b22
第三の好ましい実施例は、図７ｃに示されており、ここでビットy0〜y23は以下のように決定される。
y0=b11, y1=b12, y2=b14, y3=b9, y4=b7, y5=b16, y6=b18, y7=b5, y8=b1, y9=b20, y10=b22, y11=b3, y12=b10, y13=b23, y14=b15, y15=b8, y16=b6, y17=b17, y18=b19, y19=b4, y20=b2, y21=b21, y22=b13, y23=b0
第四の好ましい実施例は、図７ｄに示されており、ここでビットy0〜y23は以下のように決定される。
y0=bl2, y1=b11, y2=b9, y3=b14, y4=b16, y5=b7, y6=b5, y7=b18, y8=b20, y9=b1, y10=b3, y11=b22, y12=b23, y13=b10, y14=b8, y15=b15, y16=b17, y17=b6, y18=b4, y19=b19, y20=b21, y21=b2, y22=b0, y23=b13
上述の方法は、１０２４QAM又は４０９６QAM変調に基づくデジタル信号送信、特にケーブルネットワーク上のデジタルテレビジョン信号放送のためのオーディオ／ビデオデジタル信号送信用システムにおいて、有利に用いることができる。
当業者にとっては明白なことであるが、もし上記方法を送信に適用した場合、逆の方法を受信に適用することになるであろう。
既知のように、テレビジョン信号の送信はラジオ周波数送信機で実行され、一方テレビジョン信号の受信は、一般的にテレビジョンサービスを受けるユーザーの家に導入されたテレビジョン受信機を通して行なわれる。

Claims (24)

  1. ビット置換がコンステレーションマッピング処理の前に実行されることを特徴とする、LDPC符号に従って符号化されたデジタル信号を処理してQAM変調器に送るための処理方法。
  2. 前記デジタル信号がオーディオとビデオ信号であり、
    前記変調器が１０２４QAMタイプであり、
    前記信号がLDPC符号、特にDVB-S2標準の１つに従って符号化され、
    前記ビット置換が２０ビット長のワード又は１０ビットの倍数によって実行されることを特徴とする請求項１に記載の処理方法。
  3. 前記置換が２０ビットワードによって実行され、ビットy0 y1 y2 y3 y4 y5 y6 y7 y8 y9 y10 y11 y12 y13 y14 y15 y16 y17 y18 y19からなるワードYを生成し、この順に、ビットb0 b1 b2 b3 b4 b5 b6 b7 b8 b9 b10 b11 b12 b13 b14 b15 b16 b17 b18 b19からなるワードBから開始することで構成され、この順で、ビットy0 とb0がそれぞれワードYとBの最上位ビットであり、ビットy19とb19がそれぞれワードYとBの最下位ビットであり、
    y0=b8, y1=b19, y2=b13, y3=b6, y4=b4, y5=b15, y6=b17, y7=b2, y8=b0, y9=b11, y10=b10, y11=b9, y12=b7, y13=b12, y14=b14, y15=b5, y16=b1, y17=b16, y18=b18, y19=b3
    であることを特徴とする請求項１又は２に記載の処理方法。
  4. 前記置換が２０ビットワードによって実行され、ビットy0 y1 y2 y3 y4 y5 y6 y7 y8 y9 y10 y11 y12 y13 y14 y15 y16 y17 y18 y19からなるワードYを生成し、この順に、ビットb0 b1 b2 b3 b4 b5 b6 b7 b8 b9 b10 b11 b12 b13 b14 b15 b16 b17 b18 b19からなるワードBから開始することで構成され、この順で、ビットy0 とb0がそれぞれワードYとBの最上位ビットであり、ビットy19とb19がそれぞれワードYとBの最下位ビットであり、
    y0=b19, y1=b8, y2=b6, y3=b13, y4=b15, y5=b4, y6=b2, y7=b17, y8=b11, y9=b0, y10=b9, y11=b10, y12=b12, y13=b7, y14=b5, y15=b14, y16=b16, y17=b1, y18=b3, y19=b18
    であることを特徴とする請求項１又は２に記載の処理方法。
  5. 前記置換が２０ビットワードによって実行され、ビットy0 y1 y2 y3 y4 y5 y6 y7 y8 y9 y10 y11 y12 y13 y14 y15 y16 y17 y18 y19からなるワードYを生成し、この順に、ビットb0 b1 b2 b3 b4 b5 b6 b7 b8 b9 b10 b11 b12 b13 b14 b15 b16 b17 b18 b19からなるワードBから開始することで構成され、この順で、ビットy0 とb0がそれぞれワードYとBの最上位ビットであり、ビットy19とb19がそれぞれワードYとBの最下位ビットであり、
    y0=b9, y1=b10, y2=b12, y3=b7, y4=b5, y5=b14, y6=b16, y7=b1, y8=b3, y9=b18, y10=b19, y11=b8, y12=b6, y13=b13, y14=b15, y15=b4, y16=b2, y17=b17, y18=b11, y19=b0
    であることを特徴とする請求項１又は２に記載の処理方法。
  6. 前記置換が２０ビットワードによって実行され、ビットy0 y1 y2 y3 y4 y5 y6 y7 y8 y9 y10 y11 y12 y13 y14 y15 y16 y17 y18 y19からなるワードYを生成し、この順に、ビットb0 b1 b2 b3 b4 b5 b6 b7 b8 b9 b10 b11 b12 b13 b14 b15 b16 b17 b18 b19からなるワードBから開始することで構成され、この順で、ビットy0 とb0がそれぞれワードYとBの最上位ビットであり、ビットy19とb19がそれぞれワードYとBの最下位ビットであり、
    y0=b10, y1=b9, y2=b7, y3=b12, y4=b14, y5=b5, y6=b1, y7=b16, y8=b18, y9=b3, y10=b8, y11=b19, y12=b13, y13=b6, y14=b4, y15=b15, y16=b17, y17=b2, y18=b0, y19=b11
    であることを特徴とする請求項１又は２に記載の処理方法。
  7. 前記デジタル信号がオーディオとビデオ信号であり、
    前記変調器が４０９６QAMタイプであり、
    前記信号がLDPC符号、特にDVB-S2標準の１つに従って符号化され、
    前記ビット置換が２４ビット長のワード又は１２ビットの倍数によって実行されることを特徴とする請求項１に記載の処理方法。
  8. 前記置換が２４ビットワードによって実行され、ビットy0 y1 y2 y3 y4 y5 y6 y7 y8 y9 y10 y11 y12 y13 y14 y15 y16 y17 y18 y19 y20 y21 y22 y23からなるワードYを生成し、この順に、ビットb0 b1 b2 b3 b4 b5 b6 b7 b8 b9 b10 b11 b12 b13 b14 b15 b16 b17 b18 b19 b20 b21 b22 b23からなるワードBから開始することで構成され、この順で、ビットy0 とb0がそれぞれワードYとBの最上位ビットであり、ビットy23とb23がそれぞれワードYとBの最下位ビットであり、
    y0=b10, y1=b23, y2=b15, y3=b8, y4=b6, y5=b17, y6=b19, y7=b4, y8=b2, y9=b21, y10=b13, y11=b0, y12=b11, y13=b12, y14=b14, y15=b9, y16=b7, y17=b16, y18=b18, y19=b5, y20=b1, y21=b20, y22=b22, y23=b3
    であることを特徴とする請求項１又は７に記載の処理方法。
  9. 前記置換が２４ビットワードによって実行され、ビットy0 y1 y2 y3 y4 y5 y6 y7 y8 y9 y10 y11 y12 y13 y14 y15 y16 y17 y18 y19 y20 y21 y22 y23からなるワードYを生成し、この順に、ビットb0 b1 b2 b3 b4 b5 b6 b7 b8 b9 b10 b11 b12 b13 b14 b15 b16 b17 b18 b19 b20 b21 b22 b23からなるワードBから開始することで構成され、この順で、ビットy0 とb0がそれぞれワードYとBの最上位ビットであり、ビットy23とb23がそれぞれワードYとBの最下位ビットであり、
    y0=b23, y1=b10, y2=b8, y3=b15, y4=b17, y5=b6, y6=b4, y7=b19, y8=b21, y9=b2, y10=b0, y11=b13, y12=b12, y13=b11, y14=b9, y15=b14, y16=b16, y17=b7, y18=b5, y19=b18, y20=b20, y21=b1, y22=b3, y23=b22
    であることを特徴とする請求項１又は７に記載の処理方法。
  10. 前記置換が２４ビットワードによって実行され、ビットy0 y1 y2 y3 y4 y5 y6 y7 y8 y9 y10 y11 y12 y13 y14 y15 y16 y17 y18 y19 y20 y21 y22 y23からなるワードYを生成し、この順に、ビットb0 b1 b2 b3 b4 b5 b6 b7 b8 b9 b10 b11 b12 b13 b14 b15 b16 b17 b18 b19 b20 b21 b22 b23からなるワードBから開始することで構成され、この順で、ビットy0 とb0がそれぞれワードYとBの最上位ビットであり、ビットy23とb23がそれぞれワードYとBの最下位ビットであり、
    y0=b11, y1=b12, y2=b14, y3=b9, y4=b7, y5=b16, y6=b18, y7=b5, y8=b1, y9=b20, y10=b22, y11=b3, y12=b10, y13=b23, y14=b15, y15=b8, y16=b6, y17=b17, y18=b19, y19=b4, y20=b2, y21=b21, y22=b13, y23=b0
    であることを特徴とする請求項１又は７に記載の処理方法。
  11. 前記置換が２４ビットワードによって実行され、ビットy0 y1 y2 y3 y4 y5 y6 y7 y8 y9 y10 y11 y12 y13 y14 y15 y16 y17 y18 y19 y20 y21 y22 y23からなるワードYを生成し、この順に、ビットb0 b1 b2 b3 b4 b5 b6 b7 b8 b9 b10 b11 b12 b13 b14 b15 b16 b17 b18 b19 b20 b21 b22 b23からなるワードBから開始することで構成され、この順で、ビットy0 とb0がそれぞれワードYとBの最上位ビットであり、ビットy23とb23がそれぞれワードYとBの最下位ビットであり、
    y0=bl2, y1=b11, y2=b9, y3=b14, y4=b16, y5=b7, y6=b5, y7=b18, y8=b20, y9=b1, y10=b3, y11=b22, y12=b23, y13=b10, y14=b8, y15=b15, y16=b17, y17=b6, y18=b4, y19=b19, y20=b21, y21=b2, y22=b0, y23=b13
    であることを特徴とする請求項１又は７に記載の処理方法。
  12. 請求項１ないし１１のいずれか１項に記載の方法を実装したことを特徴とするQAM変調器を備えたデジタル信号送信用システム。
  13. ビット置換をコンステレーションデマッピング処理の後に実行することを特徴とする、LDPC符号に従って符号化されたデジタル信号を処理してQAM復調器によって受信させるための処理方法。
  14. 前記デジタル信号がオーディオとビデオ信号であり、
    前記変調器が１０２４QAMタイプであり、
    前記信号がLDPC符号、特にDVB-S2標準の１つに従って符号化され、
    前記ビット置換が２０ビット長のワード又は１０ビットの倍数によって実行されることを特徴とする請求項１３に記載の処理方法。
  15. 前記置換が２０ビットワードによって実行され、ビットb0 b1 b2 b3 b4 b5 b6 b7 b8 b9 b10 b11 b12 b13 b14 b15 b16 b17 b18 b19からなるワードBを生成し、この順に、ビットy0 y1 y2 y3 y4 y5 y6 y7 y8 y9 y10 y11 y12 y13 y14 y15 y16 y17 y18 y19からなるワードYから開始することで構成され、この順で、ビットy0 とb0がそれぞれワードYとBの最上位ビットであり、ビットy19とb19がそれぞれワードYとBの最下位ビットであり、
    y0=b8, y1=b19, y2=b13, y3=b6, y4=b4, y5=b15, y6=b17, y7=b2, y8=b0, y9=b11, y10=b10, y11=b9, y12=b7, y13=b12, y14=b14, y15=b5, y16=b1, y17=b16, y18=b18, y19=b3
    であることを特徴とする請求項１３又は１４に記載の処理方法。
  16. 前記置換が２０ビットワードによって実行され、ビットb0 b1 b2 b3 b4 b5 b6 b7 b8 b9 b10 b11 b12 b13 b14 b15 b16 b17 b18 b19からなるワードBを生成し、この順に、ビットy0 y1 y2 y3 y4 y5 y6 y7 y8 y9 y10 y11 y12 y13 y14 y15 y16 y17 y18 y19からなるワードYから開始することで構成され、この順で、ビットy0 とb0がそれぞれワードYとBの最上位ビットであり、ビットy19とb19がそれぞれワードYとBの最下位ビットであり、
    y0=b19, y1=b8, y2=b6, y3=b13, y4=b15, y5=b4, y6=b2, y7=b17, y8=b11, y9=b0, y10=b9, y11=b10, y12=b12, y13=b7, y14=b5, y15=b14, y16=b16, y17=b1, y18=b3, y19=b18
    であることを特徴とする請求項１３又は１４に記載の処理方法。
  17. 前記置換が２０ビットワードによって実行され、ビットb0 b1 b2 b3 b4 b5 b6 b7 b8 b9 b10 b11 b12 b13 b14 b15 b16 b17 b18 b19からなるワードBを生成し、この順に、ビットy0 y1 y2 y3 y4 y5 y6 y7 y8 y9 y10 y11 y12 y13 y14 y15 y16 y17 y18 y19からなるワードYから開始することで構成され、この順で、ビットy0 とb0がそれぞれワードYとBの最上位ビットであり、ビットy19とb19がそれぞれワードYとBの最下位ビットであり、
    y0=b9, y1=b10, y2=b12, y3=b7, y4=b5, y5=b14, y6=b16, y7=b1, y8=b3, y9=b18, y10=b19, y11=b8, y12=b6, y13=b13, y14=b15, y15=b4, y16=b2, y17=b17, y18=b11, y19=b0
    であることを特徴とする請求項１３又は１４に記載の処理方法。
  18. 前記置換が２０ビットワードによって実行され、ビットb0 b1 b2 b3 b4 b5 b6 b7 b8 b9 b10 b11 b12 b13 b14 b15 b16 b17 b18 b19からなるワードBを生成し、この順に、ビットy0 y1 y2 y3 y4 y5 y6 y7 y8 y9 y10 y11 y12 y13 y14 y15 y16 y17 y18 y19からなるワードYから開始することで構成され、この順で、ビットy0 とb0がそれぞれワードYとBの最上位ビットであり、ビットy19とb19がそれぞれワードYとBの最下位ビットであり、
    y0=b10, y1=b9, y2=b7, y3=b12, y4=b14, y5=b5, y6=b1, y7=b16, y8=b18, y9=b3, y10=b8, y11=b19, y12=b13, y13=b6, y14=b4, y15=b15, y16=b17, y17=b2, y18=b0, y19=b11
    であることを特徴とする請求項１３又は１４に記載の処理方法。
  19. 前記デジタル信号がオーディオとビデオ信号であり、
    前記復調器が４０９６QAMタイプであり、
    前記信号がLDPC符号、特にDVB-S2標準の１つに従って符号化され、
    前記ビット置換が２４ビット長のワード又は１２ビットの倍数によって実行されることを特徴とする請求項１３に記載の処理方法。
  20. 前記置換が２４ビットワードによって実行され、ビットb0 b1 b2 b3 b4 b5 b6 b7 b8 b9 b10 b11 b12 b13 b14 b15 b16 b17 b18 b19 b20 b21 b22 b23からなるワードBを生成し、この順に、ビットy0 y1 y2 y3 y4 y5 y6 y7 y8 y9 y10 y11 y12 y13 y14 y15 y16 y17 y18 y19 y20 y21 y22 y23からなるワードYから開始することで構成され、この順で、ビットy0 とb0がそれぞれワードYとBの最上位ビットであり、ビットy23とb23がそれぞれワードYとBの最下位ビットであり、
    y0=b10, y1=b23, y2=b15, y3=b8, y4=b6, y5=b17, y6=b19, y7=b4, y8=b2, y9=b21, y10=b13, y11=b0, y12=b11, y13=b12, y14=b14, y15=b9, y16=b7, y17=b16, y18=b18, y19=b5, y20=b1, y21=b20, y22=b22, y23=b3
    であることを特徴とする請求項１３又は１９に記載の処理方法。
  21. 前記置換が２４ビットワードによって実行され、ビットb0 b1 b2 b3 b4 b5 b6 b7 b8 b9 b10 b11 b12 b13 b14 b15 b16 b17 b18 b19 b20 b21 b22 b23からなるワードBを生成し、この順に、ビットy0 y1 y2 y3 y4 y5 y6 y7 y8 y9 y10 y11 y12 y13 y14 y15 y16 y17 y18 y19 y20 y21 y22 y23からなるワードYから開始することで構成され、この順で、ビットy0 とb0がそれぞれワードYとBの最上位ビットであり、ビットy23とb23がそれぞれワードYとBの最下位ビットであり、
    y0=b23, y1=b10, y2=b8, y3=b15, y4=b17, y5=b6, y6=b4, y7=b19, y8=b21, y9=b2, y10=b0, y11=b13, y12=b12, y13=b11, y14=b9, y15=b14, y16=b16, y17=b7, y18=b5, y19=b18, y20=b20, y21=b1, y22=b3, y23=b22
    であることを特徴とする請求項１３又は１９に記載の処理方法。
  22. 前記置換が２４ビットワードによって実行され、ビットb0 b1 b2 b3 b4 b5 b6 b7 b8 b9 b10 b11 b12 b13 b14 b15 b16 b17 b18 b19 b20 b21 b22 b23からなるワードBを生成し、この順に、ビットy0 y1 y2 y3 y4 y5 y6 y7 y8 y9 y10 y11 y12 y13 y14 y15 y16 y17 y18 y19 y20 y21 y22 y23からなるワードYから開始することで構成され、この順で、ビットy0 とb0がそれぞれワードYとBの最上位ビットであり、ビットy23とb23がそれぞれワードYとBの最下位ビットであり、
    y0=b11, y1=b12, y2=b14, y3=b9, y4=b7, y5=b16, y6=b18, y7=b5, y8=b1, y9=b20, y10=b22, y11=b3, y12=b10, y13=b23, y14=b15, y15=b8, y16=b6, y17=b17, y18=b19, y19=b4, y20=b2, y21=b21, y22=b13, y23=b0
    であることを特徴とする請求項１３又は１９に記載の処理方法。
  23. 前記置換が２４ビットワードによって実行され、ビットb0 b1 b2 b3 b4 b5 b6 b7 b8 b9 b10 b11 b12 b13 b14 b15 b16 b17 b18 b19 b20 b21 b22 b23からなるワードBを生成し、この順に、ビットy0 y1 y2 y3 y4 y5 y6 y7 y8 y9 y10 y11 y12 y13 y14 y15 y16 y17 y18 y19 y20 y21 y22 y23からなるワードYから開始することで構成され、この順で、ビットy0 とb0がそれぞれワードYとBの最上位ビットであり、ビットy23とb23がそれぞれワードYとBの最下位ビットであり、
    y0=bl2, y1=b11, y2=b9, y3=b14, y4=b16, y5=b7, y6=b5, y7=b18, y8=b20, y9=b1, y10=b3, y11=b22, y12=b23, y13=b10, y14=b8, y15=b15, y16=b17, y17=b6, y18=b4, y19=b19, y20=b21, y21=b2, y22=b0, y23=b13
    であることを特徴とする請求項１３又は１９に記載の処理方法。
  24. 請求項１３ないし２３のいずれか１項に記載の方法を実装したことを特徴とするQAM復調器を備えたデジタル信号受信用システム。
JP2011513065A 2008-06-16 2009-06-08 Ｑａｍコンステレーションマッピング前に適用されるｌｄｐｃ符号化ビットのビット置換 Active JP5242780B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
ITTO2008A000472 2008-06-16
IT000472A ITTO20080472A1 (it) 2008-06-16 2008-06-16 Metodo di elaborazione di segnali digitali e sistema di trasmissione e ricezione che implementa detto metodo
PCT/IB2009/005886 WO2010004382A2 (en) 2008-06-16 2009-06-08 Method for processing digital signals, and transmission/reception system implementing said method

Publications (2)

Publication Number Publication Date
JP2011524680A true JP2011524680A (ja) 2011-09-01
JP5242780B2 JP5242780B2 (ja) 2013-07-24

Family

ID=40302161

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011513065A Active JP5242780B2 (ja) 2008-06-16 2009-06-08 Ｑａｍコンステレーションマッピング前に適用されるｌｄｐｃ符号化ビットのビット置換

Country Status (10)

Country Link
US (1) US8385445B2 (ja)
EP (1) EP2294738B1 (ja)
JP (1) JP5242780B2 (ja)
KR (1) KR101562082B1 (ja)
CN (1) CN102090008B (ja)
ES (1) ES2443299T3 (ja)
HK (1) HK1155588A1 (ja)
IT (1) ITTO20080472A1 (ja)
PL (1) PL2294738T3 (ja)
WO (1) WO2010004382A2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2014178299A1 (ja) * 2013-05-02 2017-02-23 ソニー株式会社 データ処理装置、及びデータ処理方法
JPWO2014178297A1 (ja) * 2013-05-02 2017-02-23 ソニー株式会社 データ処理装置、及びデータ処理方法
JPWO2014178300A1 (ja) * 2013-05-02 2017-02-23 ソニー株式会社 データ処理装置、及びデータ処理方法
JPWO2014178296A1 (ja) * 2013-05-02 2017-02-23 ソニー株式会社 データ処理装置、及びデータ処理方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4788650B2 (ja) * 2007-04-27 2011-10-05 ソニー株式会社 Ｌｄｐｃ復号装置およびその復号方法、並びにプログラム
KR20110071225A (ko) * 2009-12-21 2011-06-29 한국전자통신연구원 우수한 비트 오류 성능을 갖는 4+12+16 ａｐｓｋ 변조 방식을 위한 비트 매핑 방법
WO2012112872A1 (en) 2011-02-17 2012-08-23 Massachusetts Institute Of Technology Rateless and rated coding using spinal codes
EP3547550A1 (en) 2011-03-30 2019-10-02 Samsung Electronics Co., Ltd. Apparatus and method for mapping and demapping signals in a communication system using a low density parity check code
ITTO20110310A1 (it) * 2011-04-05 2012-10-06 Rai Radiotelevisione Italiana Metodo di elaborazione di segnali digitali e relativi sistemi di trasmissione e ricezione
EP2518923A1 (en) * 2011-04-26 2012-10-31 Panasonic Corporation Bit permutation patterns for BICM with LDPC codes of rate 2/5 and QAM constellations
EP2518922A1 (en) * 2011-04-26 2012-10-31 Panasonic Corporation Bit permutation patterns for BICM with LDPC codes of rate 1/3 and QAM constellations
EP2525495A1 (en) * 2011-05-18 2012-11-21 Panasonic Corporation Bit-interleaved coding and modulation (BICM) with quasi-cyclic LDPC codes
EP2525497A1 (en) * 2011-05-18 2012-11-21 Panasonic Corporation Bit-interleaved coding and modulation (BICM) with quasi-cyclic LDPC codes
EP2525496A1 (en) * 2011-05-18 2012-11-21 Panasonic Corporation Bit-interleaved coding and modulation (BICM) with quasi-cyclic LDPC codes
EP2536030A1 (en) * 2011-06-16 2012-12-19 Panasonic Corporation Bit permutation patterns for BICM with LDPC codes and QAM constellations
US9160399B2 (en) 2012-05-24 2015-10-13 Massachusetts Institute Of Technology System and apparatus for decoding tree-based messages
US9270412B2 (en) * 2013-06-26 2016-02-23 Massachusetts Institute Of Technology Permute codes, iterative ensembles, graphical hash codes, and puncturing optimization
WO2015065040A1 (ko) * 2013-10-29 2015-05-07 엘지전자 주식회사 무선접속 시스템에서 256qam을 이용한 변조 심볼 전송 방법 및 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060156169A1 (en) * 2005-01-10 2006-07-13 Ba-Zhong Shen LDPC (Low Density Parity Check) coding and interleaving implemented in MIMO communication systems
WO2009069625A1 (ja) * 2007-11-26 2009-06-04 Sony Corporation データ処理装置、及びデータ処理方法
JP2009296586A (ja) * 2008-06-04 2009-12-17 Sony Deutsche Gmbh マルチキャリアシステムのための新たなフレーム及び信号パターン構造
JP2011514090A (ja) * 2008-03-03 2011-04-28 ライ・ラディオテレヴィシオーネ・イタリアーナ・ソシエタ・ペル・アチオニ Ｌｄｐｃ符号変調およびｑａｍコンスタレーションのためのビット置換パターン

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8204149B2 (en) * 2003-12-17 2012-06-19 Qualcomm Incorporated Spatial spreading in a multi-antenna communication system
US7570698B2 (en) * 2004-11-16 2009-08-04 Intel Corporation Multiple output multicarrier transmitter and methods for spatial interleaving a plurality of spatial streams
JP2008529448A (ja) * 2005-02-03 2008-07-31 エージェンシー フォー サイエンス，テクノロジー アンド リサーチ データの送信方法、データの受信方法、送信機、受信機、並びにコンピュータプログラム製品
WO2008155764A2 (en) * 2007-06-18 2008-12-24 Duolink Ltd. Wireless network architecture and method for base station utilization
US8386879B2 (en) * 2007-08-23 2013-02-26 Nec Laboratories America, Inc. GLDPC encoding with Reed-Muller component codes for optical communications
EP2056550B1 (en) * 2007-10-30 2013-04-24 Sony Corporation Data processing apparatus and method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060156169A1 (en) * 2005-01-10 2006-07-13 Ba-Zhong Shen LDPC (Low Density Parity Check) coding and interleaving implemented in MIMO communication systems
WO2009069625A1 (ja) * 2007-11-26 2009-06-04 Sony Corporation データ処理装置、及びデータ処理方法
JP2011514090A (ja) * 2008-03-03 2011-04-28 ライ・ラディオテレヴィシオーネ・イタリアーナ・ソシエタ・ペル・アチオニ Ｌｄｐｃ符号変調およびｑａｍコンスタレーションのためのビット置換パターン
JP2009296586A (ja) * 2008-06-04 2009-12-17 Sony Deutsche Gmbh マルチキャリアシステムのための新たなフレーム及び信号パターン構造

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
JPN6013013448; ＥＴＳＩ　ＴＲ　１０２　３７６　Ｖ１．１．１ , 200502, ｐｐ．１５-１９ *
JPN6013013449; Ａｌｂｅｒｔｏ　Ｍｏｒｅｌｌｏ　ｅｔ　ａｌ．: 'ＤＶＢ-Ｓ２：　Ｔｈｅ　Ｓｅｃｏｎｄ　Ｇｅｎｅｒａｔｉｏｎ　Ｓｔａｎｄａｒｄ　ｆｏｒ　Ｓａｔｅｌｌｉｔｅ　Ｂｒｏａｄ-Ｂａｎｄ　Ｓｅｒｖｉｃｅｓ' Ｐｒｏｃｅｅｄｉｎｇｓ　ｏｆ　ｔｈｅ　ＩＥＥＥ Ｖｏｌ．９４，　Ｎｏ．１, 200601, ｐｐ．２１０-２２７ *
JPN6013013450; Ｊｉｎｇ　Ｌｅｉ　ｅｔ　ａｌ．: 'Ｍａｔｃｈｉｎｇ　ｇｒａｐｈ　ｃｏｎｎｅｃｔｉｖｉｔｙ　ｏｆ　ＬＤＰＣ　ｃｏｄｅｓ　ｔｏ　ｈｉｇｈ-ｏｒｄｅｒ　ｍｏｄｕｌａｔｉｏｎ　ｂｙ　ｂｉｔ　ｉｎｔｅｒｌｅａｖｉｎｇ' Ｃｏｍｍｕｎｉｃａｔｉｏｎ，　Ｃｏｎｔｒｏｌ，　ａｎｄ　Ｃｏｍｐｕｔｉｎｇ，　２００８　４６ｔｈ　Ａｎｎｕａｌ　Ａｌｌｅｒｔｏｎ　Ｃｏｎｆｅｒｅｎｃｅ　ｏｎ , 20080926, ｐｐ．１０５９-１０６４ *
JPN6013013451; Ｊ．　Ｒｏｂｅｒｔ　ｅｔ　ａｌ．: 'ＤＶＢ-Ｃ２　-　Ｔｈｅ　ｓｔａｎｄａｒｄ　ｆｏｒ　ｎｅｘｔ　ｇｅｎｅｒａｔｉｏｎ　ｄｉｇｉｔａｌ　ｃａｂｌｅ　ｔｒａｎｓｍｉｓｓｉｏｎ' Ｂｒｏａｄｂａｎｄ　Ｍｕｌｔｉｍｅｄｉａ　Ｓｙｓｔｅｍｓ　ａｎｄ　Ｂｒｏａｄｃａｓｔｉｎｇ，　２００９．　ＢＭＳＢ　'０９．　ＩＥＥＥ　Ｉｎｔｅｒｎａｔｉｏｎａｌ　Ｓｙｍｐｏｓｉｕｍ　ｏｎ , 20090515, ｐｐ．１-５ *

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2014178299A1 (ja) * 2013-05-02 2017-02-23 ソニー株式会社 データ処理装置、及びデータ処理方法
JPWO2014178297A1 (ja) * 2013-05-02 2017-02-23 ソニー株式会社 データ処理装置、及びデータ処理方法
JPWO2014178300A1 (ja) * 2013-05-02 2017-02-23 ソニー株式会社 データ処理装置、及びデータ処理方法
JPWO2014178296A1 (ja) * 2013-05-02 2017-02-23 ソニー株式会社 データ処理装置、及びデータ処理方法
US9793925B2 (en) 2013-05-02 2017-10-17 Sony Corporation Data processing device and data processing method
US9806742B2 (en) 2013-05-02 2017-10-31 Sony Corporation Data processing device and data processing method
US9838037B2 (en) 2013-05-02 2017-12-05 Sony Corporation Data processing device and data processing method
US9859922B2 (en) 2013-05-02 2018-01-02 Sony Corporation Data processing device and data processing method

Also Published As

Publication number Publication date
KR101562082B1 (ko) 2015-10-20
CN102090008A (zh) 2011-06-08
US8385445B2 (en) 2013-02-26
US20110122960A1 (en) 2011-05-26
KR20110033211A (ko) 2011-03-30
EP2294738B1 (en) 2013-10-23
HK1155588A1 (en) 2012-05-18
EP2294738A2 (en) 2011-03-16
ITTO20080472A1 (it) 2009-12-17
WO2010004382A3 (en) 2010-06-10
PL2294738T3 (pl) 2014-05-30
ES2443299T3 (es) 2014-02-18
WO2010004382A2 (en) 2010-01-14
CN102090008B (zh) 2014-11-12
JP5242780B2 (ja) 2013-07-24

Similar Documents

Publication Publication Date Title
JP5242780B2 (ja) Ｑａｍコンステレーションマッピング前に適用されるｌｄｐｃ符号化ビットのビット置換
JP5325237B2 (ja) Ｌｄｐｃ符号変調およびｑａｍコンスタレーションのためのビット置換パターン
CA2909308C (en) Data transmission using low density parity check coding and decoding
AU2014279263A1 (en) Data processing device, and data processing method
KR102113900B1 (ko) 데이터 처리 장치 및 데이터 처리 방법
KR102113711B1 (ko) 데이터 처리 장치 및 데이터 처리 방법

Legal Events

Date Code Title Description
A529 Written submission of copy of amendment under article 34 pct

Free format text: JAPANESE INTERMEDIATE CODE: A529

Effective date: 20101214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110425

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120323

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130326

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130403

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160412

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5242780

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250