KR20110033211A - Ｑａｍ 성상 매핑에 앞서 적용될 ｌｄｐｃ 코딩 비트들의 비트 치환 - Google Patents

Ｑａｍ 성상 매핑에 앞서 적용될 ｌｄｐｃ 코딩 비트들의 비트 치환 Download PDF

Info

Publication number
KR20110033211A
KR20110033211A KR1020117001206A KR20117001206A KR20110033211A KR 20110033211 A KR20110033211 A KR 20110033211A KR 1020117001206 A KR1020117001206 A KR 1020117001206A KR 20117001206 A KR20117001206 A KR 20117001206A KR 20110033211 A KR20110033211 A KR 20110033211A
Authority
KR
South Korea
Prior art keywords
word
bits
bit
order
digital signal
Prior art date
Application number
KR1020117001206A
Other languages
English (en)
Other versions
KR101562082B1 (ko
Inventor
지오바니 비탈레
비토리아 미그노네
Original Assignee
라이 라디오텔레비지오네 이탈리아나 에스.페.아.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 라이 라디오텔레비지오네 이탈리아나 에스.페.아. filed Critical 라이 라디오텔레비지오네 이탈리아나 에스.페.아.
Publication of KR20110033211A publication Critical patent/KR20110033211A/ko
Application granted granted Critical
Publication of KR101562082B1 publication Critical patent/KR101562082B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H03M13/251—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with block coding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H03M13/255—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with Low Density Parity Check [LDPC] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
    • H03M13/2707—Simple row-column interleaver, i.e. pure block interleaving
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/35—Unequal or adaptive error protection, e.g. by providing a different level of protection according to significance of source information or by adapting the coding according to the change of transmission channel characteristics
    • H03M13/356—Unequal error protection [UEP]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H03M13/1165—QC-LDPC codes as defined for the digital video broadcasting [DVB] specifications, e.g. DVB-Satellite [DVB-S2]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

본 발명은 디지털 신호 처리 방법과, 이 방법을 구현하는 송/수신 시스템에 관한 발명이다. 본 발명에서는 QAM 변조와 함께, 특히, 1024QAM 및 4096QAM 변조와 함께, LDPC 코드를, 특히, DVB-S2 표준의 LDPC 코드를 이용한다. 송신시에, QAM 성상 매핑 기능에 앞서 비트 치환(디먹스)이 수행되고, 수신 시에는 QAM 성상 디매핑 기능 이후에 비트 치환이 수행된다.

Description

ＱＡＭ 성상 매핑에 앞서 적용될 ＬＤＰＣ 코딩 비트들의 비트 치환{BIT PERMUTATION OF LDPC CODED BITS TO BE APPLIED BEFORE QAM CONSTELLATION MAPPING}
본 발명은 디지털 신호 처리 방법과, 디지털 신호 처리 방법을 구현하는 송/수신 시스템에 관한 발명이다.
본 발명은 디지털 오디오 및 비디오 신호들의 송/수신을 주목적으로 하며, 특히, 케이블망을 통해 2세대 디지털 TV 신호를 송출하는 데 관련된 디지털 오디오 및 비디오 신호들의 송수신을 목적으로 한다. 송신 채널의 왜곡으로부터 신호를 보호하기 위해, 브로드밴드 위성 방송(DVB-S2)용 2세대 시스템은 도 1에 순서별로 각각 제시된 QPSK, 8PSK, 16APSK, 그리고 32 APSK 변조에 관련된 LDPC 인코딩을 이용한다. 도 1에서 QPSK 변조가 좌상, 8PSK 변조가 우상, 16APSK 변조가 좌하, 32 APSK 변조가 우하에 도시되며, 이들은 위성 채널같은 비-선형 채널을 통한 송신에 적합하다. DVB-S2 표준 및 LDPC 코드에 관하여는 가령, A. Morello, V. Mignone 의 "DVB-S2: The Second Generation Standard for Satellite Broad-band Services", Proceedings of the IEEE, Volume 94, Issue 1 , Jan. 2006, pages 210 - 227 에 구체적으로 소개되어 있다. 코드의 잠재력을 더욱 개발하기 위해, DVB-S2 표준에서는 LDPC 인코더와 8PSK, 16APSK, 32APSK 성상 매퍼 사이에 인터리버가 개입되어, 인코딩된 워드의 비트들과, 성상 포인트들이 지닌 비트들 간에 개선된 상관관계를 얻을 수 있게 된다.
도 2에 도시되는 DVB-S2 표준에서 규정된 인터리버에서는 LDPC 인코더에 의해 출력되는 인코딩된 패킷이, N개의 열과 NFrame/N개의 행을 가진 매트릭스(즉, 행렬)의 열에 의해 기록되고, 행에 의해 판독된다. 이때, N은 성상이 지닌 비트들의 갯수로서, 8PSK의 경우 3, 16APSK의 경우 4, 32APSK의 경우 5다. 판독은 이 표준에 의해 제공되는 모든 코드 레이트들에 대해 좌측으로부터 우측으로 이루어지며, 예외적으로 3/5 레이트의 경우에는 8PSK 변조에서 우측에서 좌측으로 판독이 이루어진다. 성상 포인트나 좌표와의 상관관계는 도 1에 도시되는 바와 같이 이루어진다.
2세대 디지털 지상 TV 신호의 방송의 현 조류에 따르면, DVB-S2 표준에서 사용되는 것과 동일한 인코딩 기법을 이용하는 방법이 고려되고 있다. 즉, QAM(Quadrature Amplitude Modulation) 변조와 관련되면서도, 케이블망을 통해 2세대 디지털 TV 신호의 방송에 관련된 수치 오디오 및 비디오 신호들의 수신 및 송신용으로도 동일한 LDPC 코드들을 이용하는 방법이 고려되고 있다. 특히, 케이블망 방송은 1024QAM 및 4096 QAM 변조를 이용한다(도 3b 참조).
본 출원인이 발견 및 실현한 바에 따르면, QAM 변조를 이용하여, DVB-S2 표준의 LDPC 코드들로부터 제공되는 성능이 우수하지만 QEF(Quasi Error Free) 조건에 도달하는 데 요구되는 신호-잡음비(SNR) 측면에서는 완전히 만족스런 것이 아니다. 잘 알려진 바와 같이, 이러한 조건은 수신 프로그램 시간 당 한번 미만의 에러가 수신되는 경우에 해당한다.
본 발명의 일반적인 목적은, 앞서 언급한 문제점을 해결하는 것이다. 특히, QAM 변조의 성상 좌표 및 LDPC 인코더에 의해 출력되는 비트들 간의 상관관계를 개선시키는 것이다. 특히, 본 발명은 DVB-S2 표준에 따른 LDPC 인코딩과, 1024QAM 및 4096 QAM 변조를 다룬다. 이 목적들은 첨부된 청구범위에 기재된 특징들을 가진 송/수신 시스템 및 디지털 신호 처리 방법을 통해 달성된다.
본 발명이 첨부 도면을 참고하여 선호 실시예들 중 일부에서 세부적으로 설명될 것이며, 이 실시예들은 예시적인 목적으로 제공되는 것일 뿐이다.
도 1은 DVB-S2 표준에 포함된 QPSK, 8PSK, 16APSK, 32APSK 성상들의 개략도.
도 2는 8PSK 변조를 참고로 하여 DVB-S2 표준에 의해 제공되는 인터리버의 개략도.
도 3a는 케이블망을 통해 2세대 디지털 TV 신호를 방송함에 관련된 오디오 및 비디오 신호의 송/수신에 적용가능한 QPSK, 16QAM, 64QAM, 256QAM 성상의 개략도.
도 3b는 케이블망을 통해 2세대 디지털 TV 신호를 방송함과 관련된 오디오 및 비디오 신호의 송/수신에 적용가능한 1024QAM 및 4096QAM 성상의 개략도.
도 4는 본 발명에 따른 변조 디지털 신호의 처리 시스템의 단순화된 블록도표.
도 5는 도 4의 인터리버의 개략도.
도 6a-6d는 1024QAM 변조에 관한 본 발명의 네가지 선호 실시예에 따른 도 4의 "Demux" 블록에 의해 수행되는 기능을 개략적으로 도시한 도면.
도 7a-7d는 4096QAM 변조에 관한 본 발명의 네가지 선호 실시예에 따른 도 4의 "Demux" 블록에 의해 수행되는 기능을 개략적으로 도시한 도면.
도 8a-8d는 도 6a에 도시된 도면에 따른 도 4의 "Demux" 블록에 의해 수행되는 기능을 획득하는데 사용되는 방법을 나타내는 도면.
도 9a-9d는 도 7a에 도시된 도면에 따른 도 4의 "Demux: 블록에 의해 수행되는 기능을 획득하는 데 사용되는 방법을 나타내는 도면.
도 10a-10m은 케이블망을 통해 2세대 디지털 TV 신호를 방송함과 관련된 오디오 및 비디오 신호들의 송/수신에 적용가능한 QPSK, 16QAM, 64QAM, 256QAM, 1024QAM, 4096QAM의 포인트들의 실수부와 허수부의 매핑을 나타내는 도면으로서, zq는 복소 평면에서 성상 포인트를 식별하는 벡터를 나타내고, 실수부 Re(zq)와 허수부 Im(zq)로 표시되며, 반면에 yi ,q는 zq에 의해 식별되는 성상 포인트로 매핑된 N 비트들의 그룹의 i번째 비트를 표시한다. 가령, 4096QAM의 경우, N=12 이고, i=0, 1, 2,...,10, 11 이다.
도 4와 관련하여, 변조 디지털 신호를 처리하는 시스템의 대폭 단순화된 블록도표가 제시된다. 이때, "인코더" 블록은 변조 정보 스트림을 수신하여, NFRAME 비트들로 구성되는 패킷들에서 조직된 인코딩된 정보 스트림을 출력한다. NFRAME 비트들은 64,800일 수도 있고 16,200일 수도 있다. 사용되는 코드는 DVB-S2 표준의 LDPC 코드다.
"인터리버(Interleaver)" 블록에서, 패킷들은 NFRAME의 총 크기를 가진 인터리빙 매트릭스에 기록되며, 이 매트릭스는 m*N 개의 열과, NFRAME/m*N 개의 행에 의해 구성된다.
"디먹스(Demux)" 블럭은 "인터리버" 블럭으로부터 수신되는 비트들의 치환(permutation)을 실행한다. 이러한 비트들은 한번에 m*N 비트들로 구성된 그룹들로 인터리빙 매트릭스에 의해 수신된다. 이때, N은 성상이 지닌 비트들의 수이며, m은 1보다 크거나 같은 정수다. 가령, 1024QAM의 경우 N=10, 4096QAM의 경우 N=12다. "디먹스" 블럭은 N 비트들로 구성된 m개의 그룹으로 이들을 상관시키고, 변조 타입(즉, QAM 레벨), 전송 채널의 코드와 타입을 고려하여 지정 기법에 따라 이들을 치환한다. 그후 출력한다.
"매퍼(Mapper)" 블럭은 디먹스 블럭에 의해 출력되는 비트들의 N-배를 성상의 포인트나 좌표와 상관시킨다(도 3a 및 3b, 도 10a 내지 10m(QAM 변조의 경우) 참조).
도 4에 도시되는 블럭들은 본 발명의 이해를 위해 본질적인 사항에 불과하다. 따라서, 특정 신호 처리 기능들을 수행하기 위해 구성되는 중간 블럭들의 존재가 배제되어서는 안될 것이다. 가령, "디먹스" 블럭과 "매퍼" 블럭 간에 위치한 중간 블럭들의 존재가 배제되어서는 안될 것이다.
본 발명은 여러 종류의 코드 속도를 가진 LDPC 코드 및 QAM 변조용으로 채택될 수 있는 특정 치환 기법을 제시하며, 가령, 여러 조율의 인터리빙과 상관된 DBV-S2 표준에 의해 제공되는 여러 종류의 코드 속도를 가진 LDPC 코드 및 QAM 변조용으로 채택될 수 있는 특정 치환 기법을 제시한다.
본 발명의 선호 실시예는 DVB-S2 표준의 LDPC 코드와 1024QAM 및 4096QAM 변조를 참고하여 설명된다.
본 발명의 선호 실시예는 QAM 변조 레벨 타입에 따라 좌우되는 비트의 수/열(column)과 함께, 도 2에 도시된 DVB-S2 표준 중 하나와 동일하거나 유사한 인터리버를 이용한다.
본 발명은 위에서 아래로 열을 따라 기입되고 그리고 좌측에서 우측으로 행을 따라 독출되는 2*N 개의 열과 NFRAME/(2*N) 개의 행을 가진 매트릭스 형태로 매트릭스 인터리버를 이용하는 기법을 제공한다.
1024QAM 변조의 경우, 디먹스 블럭에 입력되는 2*N 비트는 도 6a 내지 6d 중 임의의 한 도면에 제시된 바와 같이 치환되고, 1024QAM 변조의 2개의 연속 심벌들과 상관된다.
2*N 비트 b0~b19가 주어졌을 때, 1024QAM 성상 y0~y19가 지닌 2*N 비트들은 아래 설명되는 방법을 적용함으로써 결정된다.
제 1 심벌은 b0, b2, b4, b6, b8, b10, b12, b14, b16, b18 비트들로 구성되고, 제 2 심벌은 b1, b3, b5, b7, b9, b11, b13, b15, b17, b19 비트들로 구성된다. 즉, 최하위 비트로부터 최상위 비트(MSB)로 동상부(I)에서 먼저 비트들을 배열시킨 후, 최상위 비트로부터 최하위 비트(LSB)로 직교부(Q)에서 비트들을 배열시킴으로써 개별적으로 각각의 심벌이 매핑된다(도 8a 참조). Ib ,1과 Qb ,1 각각은 제 1 심벌의 동상 성분이 지닌 비트 Iy1 및 제 1 심벌의 직교 성분이 지닌 비트 Qy1과 상관된 비트들의 어레이를 지정한다. Ib2, Qb2, Iy2, Qy2는 제 2 심벌에 대해 동일한 의미를 가진다.
대안으로서, 비트들이 다음과 같이 QAM 심벌과 상관될 수 있다.
Iy ,1 = Ib ,2, Qy ,1 = Qb ,2, Iy ,2 = Ib ,1, Qy ,2 = Qb ,1
(b1 ,b3) 및 (b11, bl9) 쌍에 속한 비트들이 그후 교환된다. 이에 따라 도 8a에 도시된 예로부터 도 8b를 얻을 수 있다. 두개의 심벌들이 그후 동상부 및 직교부 측면에서 인터레이싱된다(도 8c 참조). 도 8c의 결과는 도 8b의 예로부터 도출된 것이다.
대안으로서, 비트들이 다음과 같이 QAM 심벌들과 상관될 수 있다.
Iy ,1 = Ib ,2, Qy ,1 = Qb ,1, Iy ,2 = Ib ,1, Qy ,2 = Qb ,2
그후, 동상부 상의 짝수 위치 y2, y6, y1O, y14, y18 나 홀수 위치 yO, y4, y8, yl2, yl6 들에 상관된 비트들이, 직교부 상의 짝수 위치 y3, y7, y11, y15, yl9 나 홀수 위치 y1, y5, y9, y13, y17 과 상관된 비트들과 각각 교환된다. 따라서, 도 8c에 도시된 예로부터 도 8d의 결과를 얻을 수 있다.
1024QAM 성상에 관한 제 1 선호 실시예가 도 8d와 도 6a에 제시되고 있고, 이 실시예에 따르면, 2*N 비트 b0~b19가 주어졌을 때, 1024 QAM 성상이 지닌 2*N 비트 y0~y19는 다음과 같이 결정된다.
y0=b8, y1=b19, y2=b13, y3=b6, y4=b4, y5=b15, y6=b17, y7=b2, y8=b0, y9=b1l, y10=b10, y11=b9, y12=b7, y13=b12, y14=b14, y15=b5, y16=b1, y17=b16, y18=b18, y19=b3
이때, b0와 y0는 최상위 비트이고, b19와 y19는 최하위 비트다.
특히, "매퍼" 블럭은 비트 y0~y9을 먼저 수신하고, 이후 비트 y10~y19를 수신한다.
상기 대안들을 이용함으로써 더욱 선호되는 실시예를 얻을 수 있다.
제 2 선호 실시예는 도 6b에 도시된 실시예로서, 비트 y0~y19가 다음과 같이 결정된다.
y0=b19, y1=b8, y2=b6, y3=b13, y4=b15, y5=b4, y6=b2, y7=b17, y8=b11, y9=b0, y10=b9, y11=b10, y12=b12, y13=b7, y14=b5, y15=b14, y16=b16, y17=b1, y18=b3, y19=b18.
제 3 선호 실시예는 도 6c에 도시된 실시예다. 비트 y0~y19는 다음과 같이 결정된다.
y0=b9, y1=b10, y2=b12, y3=b7, y4=b5, y5=b14, y6=b16, y7=b1, y8=b3, y9=b18, y10=b19, y11=b8, y12=b6, y13=b13, y14=b15, y15=b4, y16=b2, y17=b17, y18=b11, y19=b0.
제 4 선호 실시예는 도 6d에 도시된 실시예다. 비트 y0~y19는 다음과 같이 결정된다.
y0=b10, y1=b9, y2=b7, y3=b12, y4=b14, y5=b5, y6=b1 , y7=b16, y8=b18, y9=b3, y10=b8, y11=b19, y12=b13, y13=b6, y14=b4, y15=b15, y16=b17, y17=b2, y18=b0, y19=b11.
m=2인 값으로 "디먹스" 블럭이 동작하는 경우에, 4096QAM 성상에 대해 장점이 있는 것으로 판명된 일부 치환의 예가 있다. 즉, "디먹스" 블럭에 입력되는 2*N 비트들이, DVB-S2 표준의 LDPC 코드에 따라 인코딩된 4096QAM 변조에 대해, 도 7a 내지 도 7d 중 임의의 도면에 제시된 바대로 치환되며, 4096QAM 변조의 두개의 연속 심벌들과 상관된다. 도 7a 내지 도 7d 에 도시된 구성을 얻기 위한 방법이 ㅇ된이제부터 상세하게 설명될 것이다.
2*N 비트 b0~b23이 주어진 상황에서, 제 1 심벌은 b0, b2, b4, b6, b8, b1O, b12, b14, b16, b18, b20, b22 비트로 구성되고, 제 2 심벌은 b1, b3, b5, b7, b9, b11, b13, b15, b17, b19, b21, b23 비트로 구성된다. 즉, 최하위 비트로부터 최상위 비트로 동상부(I)에서 먼저 비트들을 배열시킨 후, 최상위 비트로부터 최하위 비트로 직교부(Q)에서 비트들을 배열시킴으로써 개별적으로 각각의 심벌이 매핑된다(도 9a 참조).
대안으로서, 비트들이 다음과 같이 QAM 심벌과 상관될 수 있다.
Iy ,1 = Ib ,2, Qy ,1 = Qb ,2, Iy ,2 = Ib ,1, Qy ,2 = Qb ,1
(b1 ,b3) 및 (b13, b23) 쌍에 속한 비트들이 그후 교환된다. 이에 따라 도 9a에 도시된 예로부터 도 9b를 얻을 수 있다.
두개의 심벌들이 그후 동상부 및 직교부 측면에서 인터레이싱된다. 도 9c의 결과는 도 9b의 예로부터 도출된 것이다.
대안으로서, 비트들이 다음과 같이 QAM 심벌들과 상관될 수 있다.
Iy ,1 = Ib ,2, Qy ,1 = Qb ,1, Iy ,2 = Ib ,1, Qy ,2 = Qb ,2
그후, 동상부 상의 짝수 위치 y2, y6, y1O, y14, y18, y22 나 홀수 위치 yO, y4, y8, yl2, yl6, y20 들에 상관된 비트들이, 직교부 상의 짝수 위치 y3, y7, y11, y15, yl9, y23 이나 홀수 위치 y1, y5, y9, y13, y17, y21 과 상관된 비트들과 각각 교환된다. 가령, 도 9c에 도시된 예로부터 도 9d의 결과를 얻을 수 있다.
4096QAM 성상에 관한 제 1 선호 실시예가 도 9d와 도 7a에 제시되고 있고, 이 실시예에 따르면, 2*N 비트 b0~b23이 주어졌을 때, 4096QAM 성상이 지닌 2*N 비트 y0~y23은 다음과 같이 결정된다.
y0=b10, y1=b23, y2=b15, y3=b8, y4=b6, y5=b17, y6=b19, y7=b4, y8=b2, y9=b21, y10=b13, y11=b0, y12=b11, y13=b12, y14=b14, y15=b9, y16=b7, y17=b16, y18=b18, y19=b5, y20=b1, y21=b20, y22=b22, b23=b3.
상술한 대안들을 이용함으로써 세개의 더욱 선호되는 실시예들을 얻을 수 있다. 제 2 선호 실시예는 도 7b에 도시된 실시예로서, 비트 y0~y23이 다음과 같이 결정된다.
y0=b23, y1=b10, y2=b8, y3=b15, y4=b17, y5=b6, y6=b18, y7=b19, y8=b21, y9=b2, y10=b0, y11=b13, y12=b12, y13=b11, y14=b9, y15=b14, y16=b16, y17=b7, y18=b5, y19=b18, y20=b20, y21=b1, y22=b3, y23=b22.
제 3 선호 실시예는 도 7c에 도시된 실시예다. 비트 y0~y23은 다음과 같이 결정된다.
y0=b11, y1=b12, y2=b14, y3=b9, y4=b7, y5=b16, y6=b18, y7=b5, y8=b1, y9=b20, y10=b22, y11=b3, y12=b10, y13=b23, y14=b15, y15=b8, y16=b6, y17=b17, y18=b19, y19=b4, y20=b2, y21=b21, y22=b13, y23=b0.
제 4 선호 실시예는 도 7d에 도시된 실시예다. 비트 y0~y23은 다음과 같이 결정된다.
y0=b12, y1=b11, y2=b9, y3=b14, y4=b16, y5=b7, y6=b5 , y7=b18, y8=b20, y9=b1, y10=b3, y11=b22, y12=b23, y13=b10, y14=b8, y15=b15, y16=b17, y17=b6, y18=b4, y19=b19, y20=b21, y21=b2, y22=b0, y23=b13.
상술한 방법들은 특히, 케이블망을 통해 디지털 TV 신호를 송출하기 위한 오디오/비디오 디지털 신호 송신기에서, 1024QAM 및 4096QAM 변조기를 기반으로 한 디지털 신호 송신 시스템에서 사용될 때 장점을 발휘한다.
상술한 방법이 송신에 적용될 경우 수신시에도 반대의 방법이 적용되어야 한다는 것은 당 업자에게 명백한 일이다.
알려진 바와 같이, TV 신호의 송신은 RF 송신기에 의해 실행되며, TV 신호의 수신은 TV 서비스 사용자의 가정에 통상적으로 설치된 TV 수신기를 통해 이루어진다.

Claims (24)

  1. QAM 변조기에 전달될 디지털 신호의 처리 방법에 있어서, 상기 디지털 신호들은 LDPC 코드에 따라 인코딩되며,
    성상 매핑 기능 이전에 비트 치환이 이루어지는 것을 특징으로 하는 디지털 신호 처리 방법.
  2. 제 1 항에 있어서, 상기 디지털 신호들은 오디오 및 비디오 신호이고, 변조기는 1024QAM 타입의 변조기이며, 신호들은 DVB-S2 표준의 LDPC 코드에 따라 인코딩되고, 비트 치환은 20 비트의 길이를 가진 워드 또는 10비트의 또다른 배수의 길이를 가진 워드에 대해 수행되는 것을 특징으로 하는 디지털 신호 처리 방법.
  3. 제 1 항 또는 제 2 항에 있어서, 비트 치환은 20 비트 워드 길이 단위로 실행되고, 비트 치환은 비트 b0, b1, b2, b3, b4, b5, b6, b7, b8, b9, b10, b11, b12, b13, b14, b15, b16, b17, b18, b19를 순서대로 포함하는 워드 B로부터 비트 y0, y1, y2, y3, y4, y5, y6, y7, y8, y9, y10, y11, y12, y13, y14, y15, y16, y17, y18, y19를 순서대로 포함하는 워드 Y를 발생시키도록 구현되며, 이때, 비트 y0와 b0은 워드 Y와 워드 B의 최상위 비트이고, 비트 y19와 b19는 워드 Y와 워드 B의 최하위 비트이며,
    y0=b8, y1=b19, y2=b13, y3=b6, y4=b4, y5=b15, y6=b17, y7=b2, y8=b0, y9=b1l, y10=b10, y11=b9, y12=b7, y13=b12, y14=b14, y15=b5, y16=b1, y17=b16, y18=b18, y19=b3
    인 것을 특징으로 하는 디지털 신호 처리 방법.
  4. 제 1 항 또는 제 2 항에 있어서, 비트 치환은 20 비트 워드 길이 단위로 실행되고, 비트 치환은 비트 b0, b1, b2, b3, b4, b5, b6, b7, b8, b9, b10, b11, b12, b13, b14, b15, b16, b17, b18, b19를 순서대로 포함하는 워드 B로부터 비트 y0, y1, y2, y3, y4, y5, y6, y7, y8, y9, y10, y11, y12, y13, y14, y15, y16, y17, y18, y19를 순서대로 포함하는 워드 Y를 발생시키도록 구현되며, 이때, 비트 y0와 b0은 워드 Y와 워드 B의 최상위 비트이고, 비트 y19와 b19는 워드 Y와 워드 B의 최하위 비트이며,
    y0=b19, y1=b8, y2=b6, y3=b13, y4=b15, y5=b4, y6=b2, y7=b17, y8=b11, y9=b0, y10=b9, y11=b10, y12=b12, y13=b7, y14=b5, y15=b14, y16=b16, y17=b1, y18=b3, y19=b18
    인 것을 특징으로 하는 디지털 신호 처리 방법.
  5. 제 1 항 또는 제 2 항에 있어서, 비트 치환은 20 비트 워드 길이 단위로 실행되고, 비트 치환은 비트 b0, b1, b2, b3, b4, b5, b6, b7, b8, b9, b10, b11, b12, b13, b14, b15, b16, b17, b18, b19를 순서대로 포함하는 워드 B로부터 비트 y0, y1, y2, y3, y4, y5, y6, y7, y8, y9, y10, y11, y12, y13, y14, y15, y16, y17, y18, y19를 순서대로 포함하는 워드 Y를 발생시키도록 구현되며, 이때, 비트 y0와 b0은 워드 Y와 워드 B의 최상위 비트이고, 비트 y19와 b19는 워드 Y와 워드 B의 최하위 비트이며,
    y0=b9, y1=b10, y2=b12, y3=b7, y4=b5, y5=b14, y6=b16, y7=b1, y8=b3, y9=b18, y10=b19, y11=b8, y12=b6, y13=b13, y14=b15, y15=b4, y16=b2, y17=b17, y18=b11, y19=b0
    인 것을 특징으로 하는 디지털 신호 처리 방법.
  6. 제 1 항 또는 제 2 항에 있어서, 비트 치환은 20 비트 워드 길이 단위로 실행되고, 비트 치환은 비트 b0, b1, b2, b3, b4, b5, b6, b7, b8, b9, b10, b11, b12, b13, b14, b15, b16, b17, b18, b19를 순서대로 포함하는 워드 B로부터 비트 y0, y1, y2, y3, y4, y5, y6, y7, y8, y9, y10, y11, y12, y13, y14, y15, y16, y17, y18, y19를 순서대로 포함하는 워드 Y를 발생시키도록 구현되며, 이때, 비트 y0와 b0은 워드 Y와 워드 B의 최상위 비트이고, 비트 y19와 b19는 워드 Y와 워드 B의 최하위 비트이며,
    y0=b10, y1=b9, y2=b7, y3=b12, y4=b14, y5=b5, y6=b1 , y7=b16, y8=b18, y9=b3, y10=b8, y11=b19, y12=b13, y13=b6, y14=b4, y15=b15, y16=b17, y17=b2, y18=b0, y19=b11
    인 것을 특징으로 하는 디지털 신호 처리 방법.
  7. 제 1 항에 있어서, 상기 디지털 신호들은 오디오 및 비디오 신호이고, 변조기는 4096QAM 타입의 변조기이며, 신호들은 DVB-S2 표준의 LDPC 코드에 따라 인코딩되고, 비트 치환은 24 비트의 길이를 가진 워드 또는 12비트의 또다른 배수의 길이를 가진 워드에 대해 수행되는 것을 특징으로 하는 디지털 신호 처리 방법.
  8. 제 1 항 또는 제 7 항에 있어서, 비트 치환은 24 비트 워드 길이 단위로 실행되고, 비트 치환은 비트 b0, b1, b2, b3, b4, b5, b6, b7, b8, b9, b10, b11, b12, b13, b14, b15, b16, b17, b18, b19, b20, b21, b22, b23을 순서대로 포함하는 워드 B로부터 비트 y0, y1, y2, y3, y4, y5, y6, y7, y8, y9, y10, y11, y12, y13, y14, y15, y16, y17, y18, y19, y20, y21, y22, y23을 순서대로 포함하는 워드 Y를 발생시키도록 구현되며, 이때, 비트 y0와 b0은 워드 Y와 워드 B의 최상위 비트이고, 비트 y23과 b23은 워드 Y와 워드 B의 최하위 비트이며,
    y0=b10, y1=b23, y2=b15, y3=b8, y4=b6, y5=b17, y6=b19, y7=b4, y8=b2, y9=b21, y10=b13, y11=b0, y12=b11, y13=b12, y14=b14, y15=b9, y16=b7, y17=b16, y18=b18, y19=b5, y20=b1, y21=b20, y22=b22, b23=b3
    인 것을 특징으로 하는 디지털 신호 처리 방법.
  9. 제 1 항 또는 제 7 항에 있어서, 비트 치환은 24 비트 워드 길이 단위로 실행되고, 비트 치환은 비트 b0, b1, b2, b3, b4, b5, b6, b7, b8, b9, b10, b11, b12, b13, b14, b15, b16, b17, b18, b19, b20, b21, b22, b23을 순서대로 포함하는 워드 B로부터 비트 y0, y1, y2, y3, y4, y5, y6, y7, y8, y9, y10, y11, y12, y13, y14, y15, y16, y17, y18, y19, y20, y21, y22, y23을 순서대로 포함하는 워드 Y를 발생시키도록 구현되며, 이때, 비트 y0와 b0은 워드 Y와 워드 B의 최상위 비트이고, 비트 y23과 b23은 워드 Y와 워드 B의 최하위 비트이며,
    y0=b23, y1=b10, y2=b8, y3=b15, y4=b17, y5=b6, y6=b18, y7=b19, y8=b21, y9=b2, y10=b0, y11=b13, y12=b12, y13=b11, y14=b9, y15=b14, y16=b16, y17=b7, y18=b5, y19=b18, y20=b20, y21=b1, y22=b3, y23=b22
    인 것을 특징으로 하는 디지털 신호 처리 방법.
  10. 제 1 항 또는 제 7 항에 있어서, 비트 치환은 24 비트 워드 길이 단위로 실행되고, 비트 치환은 비트 b0, b1, b2, b3, b4, b5, b6, b7, b8, b9, b10, b11, b12, b13, b14, b15, b16, b17, b18, b19, b20, b21, b22, b23을 순서대로 포함하는 워드 B로부터 비트 y0, y1, y2, y3, y4, y5, y6, y7, y8, y9, y10, y11, y12, y13, y14, y15, y16, y17, y18, y19, y20, y21, y22, y23을 순서대로 포함하는 워드 Y를 발생시키도록 구현되며, 이때, 비트 y0와 b0은 워드 Y와 워드 B의 최상위 비트이고, 비트 y23과 b23은 워드 Y와 워드 B의 최하위 비트이며,
    y0=b11, y1=b12, y2=b14, y3=b9, y4=b7, y5=b16, y6=b18, y7=b5, y8=b1, y9=b20, y10=b22, y11=b3, y12=b10, y13=b23, y14=b15, y15=b8, y16=b6, y17=b17, y18=b19, y19=b4, y20=b2, y21=b21, y22=b13, y23=b0
    인 것을 특징으로 하는 디지털 신호 처리 방법.
  11. 제 1 항 또는 제 7 항에 있어서, 비트 치환은 24 비트 워드 길이 단위로 실행되고, 비트 치환은 비트 b0, b1, b2, b3, b4, b5, b6, b7, b8, b9, b10, b11, b12, b13, b14, b15, b16, b17, b18, b19, b20, b21, b22, b23을 순서대로 포함하는 워드 B로부터 비트 y0, y1, y2, y3, y4, y5, y6, y7, y8, y9, y10, y11, y12, y13, y14, y15, y16, y17, y18, y19, y20, y21, y22, y23을 순서대로 포함하는 워드 Y를 발생시키도록 구현되며, 이때, 비트 y0와 b0은 워드 Y와 워드 B의 최상위 비트이고, 비트 y23과 b23은 워드 Y와 워드 B의 최하위 비트이며,
    y0=b12, y1=b11, y2=b9, y3=b14, y4=b16, y5=b7, y6=b5 , y7=b18, y8=b20, y9=b1, y10=b3, y11=b22, y12=b23, y13=b10, y14=b8, y15=b15, y16=b17, y17=b6, y18=b4, y19=b19, y20=b21, y21=b2, y22=b0, y23=b13
    인 것을 특징으로 하는 디지털 신호 처리 방법.
  12. 제 1 항 내지 제11 항 중 어느 한 항에 따른 디지털 신호 처리 방법을 구현하는 것을 특징으로 하는 QAM 변조기를 포함하는 디지털 신호 송신 시스템.
  13. QAM 복조기에 의해 수신되는 디지털 신호의 처리 방법에 있어서, 디지털 신호들은 LDPC 코드에 따라 인코딩되고, 성상 디매핑 기능 이후에 비트 치환이 수행되는 것을 특징으로 하는 디지털 신호 처리 방법.
  14. 제 13 항에 있어서, 디지털 신호는 오디오 및 비디오 신호이고, 복조기는 1024QAM 타입의 복조기이며, 신호는 DVB-S2 표준의 LDPC 코드에 따라 인코딩되고, 비트 치환은 20비트 길이, 또는, 10비트의 또다른 배수의 길이를 가진 워드에 대해 수행되는 것을 특징으로 하는 디지털 신호 처리 방법.
  15. 제 13 항 또는 제 14 항에 있어서, 비트 치환은 20 비트 워드 길이 단위로 실행되고, 비트 치환은 비트 y0, y1, y2, y3, y4, y5, y6, y7, y8, y9, y10, y11, y12, y13, y14, y15, y16, y17, y18, y19를 순서대로 포함하는 워드 Y로부터 비트 b0, b1, b2, b3, b4, b5, b6, b7, b8, b9, b10, b11, b12, b13, b14, b15, b16, b17, b18, b19를 순서대로 포함하는 워드 B를 발생시키도록 구현되며, 이때, 비트 y0와 b0은 워드 Y와 워드 B의 최상위 비트이고, 비트 y19와 b19는 워드 Y와 워드 B의 최하위 비트이며,
    y0=b8, y1=b19, y2=b13, y3=b6, y4=b4, y5=b15, y6=b17, y7=b2, y8=b0, y9=b1l, y10=b10, y11=b9, y12=b7, y13=b12, y14=b14, y15=b5, y16=b1, y17=b16, y18=b18, y19=b3
    인 것을 특징으로 하는 디지털 신호 처리 방법.
  16. 제 13 항 또는 제 14 항에 있어서, 비트 치환은 20 비트 워드 길이 단위로 실행되고, 비트 치환은 비트 y0, y1, y2, y3, y4, y5, y6, y7, y8, y9, y10, y11, y12, y13, y14, y15, y16, y17, y18, y19를 순서대로 포함하는 워드 Y로부터 비트 b0, b1, b2, b3, b4, b5, b6, b7, b8, b9, b10, b11, b12, b13, b14, b15, b16, b17, b18, b19를 순서대로 포함하는 워드 B를 발생시키도록 구현되며, 이때, 비트 y0와 b0은 워드 Y와 워드 B의 최상위 비트이고, 비트 y19와 b19는 워드 Y와 워드 B의 최하위 비트이며,
    y0=b19, y1=b8, y2=b6, y3=b13, y4=b15, y5=b4, y6=b2, y7=b17, y8=b11, y9=b0, y10=b9, y11=b10, y12=b12, y13=b7, y14=b5, y15=b14, y16=b16, y17=b1, y18=b3, y19=b18
    인 것을 특징으로 하는 디지털 신호 처리 방법.
  17. 제 13 항 또는 제 14 항에 있어서, 비트 치환은 20 비트 워드 길이 단위로 실행되고, 비트 치환은 비트 y0, y1, y2, y3, y4, y5, y6, y7, y8, y9, y10, y11, y12, y13, y14, y15, y16, y17, y18, y19를 순서대로 포함하는 워드 Y로부터 비트 b0, b1, b2, b3, b4, b5, b6, b7, b8, b9, b10, b11, b12, b13, b14, b15, b16, b17, b18, b19를 순서대로 포함하는 워드 B를 발생시키도록 구현되며, 이때, 비트 y0와 b0은 워드 Y와 워드 B의 최상위 비트이고, 비트 y19와 b19는 워드 Y와 워드 B의 최하위 비트이며,
    y0=b9, y1=b10, y2=b12, y3=b7, y4=b5, y5=b14, y6=b16, y7=b1, y8=b3, y9=b18, y10=b19, y11=b8, y12=b6, y13=b13, y14=b15, y15=b4, y16=b2, y17=b17, y18=b11, y19=b0
    인 것을 특징으로 하는 디지털 신호 처리 방법.
  18. 제 13 항 또는 제 14 항에 있어서, 비트 치환은 20 비트 워드 길이 단위로 실행되고, 비트 치환은 비트 y0, y1, y2, y3, y4, y5, y6, y7, y8, y9, y10, y11, y12, y13, y14, y15, y16, y17, y18, y19를 순서대로 포함하는 워드 Y로부터 비트 b0, b1, b2, b3, b4, b5, b6, b7, b8, b9, b10, b11, b12, b13, b14, b15, b16, b17, b18, b19를 순서대로 포함하는 워드 B를 발생시키도록 구현되며, 이때, 비트 y0와 b0은 워드 Y와 워드 B의 최상위 비트이고, 비트 y19와 b19는 워드 Y와 워드 B의 최하위 비트이며,
    y0=b10, y1=b9, y2=b7, y3=b12, y4=b14, y5=b5, y6=b1 , y7=b16, y8=b18, y9=b3, y10=b8, y11=b19, y12=b13, y13=b6, y14=b4, y15=b15, y16=b17, y17=b2, y18=b0, y19=b11
    인 것을 특징으로 하는 디지털 신호 처리 방법.
  19. 제 13 항에 있어서, 디지털 신호들은 오디오 및 비디오 신호이고, 변조기는 4096QAM 타입의 변조기이며, 신호들은 DVB-S2 표준의 LDPC 코드에 따라 인코딩되고, 비트 치환은 24 비트의 길이를 가진 워드 또는 12비트의 또다른 배수의 길이를 가진 워드에 대해 수행되는 것을 특징으로 하는 디지털 신호 처리 방법.
  20. 제 13 항 또는 제 19 항에 있어서, 비트 치환은 24 비트 워드 길이 단위로 실행되고, 비트 치환은 비트 y0, y1, y2, y3, y4, y5, y6, y7, y8, y9, y10, y11, y12, y13, y14, y15, y16, y17, y18, y19, y20, y21, y22, y23을 순서대로 포함하는 워드 Y로부터 비트 b0, b1, b2, b3, b4, b5, b6, b7, b8, b9, b10, b11, b12, b13, b14, b15, b16, b17, b18, b19, b20, b21, b22, b23을 순서대로 포함하는 워드 B를 발생시키도록 구현되며, 이때, 비트 y0와 b0은 워드 Y와 워드 B의 최상위 비트이고, 비트 y23과 b23은 워드 Y와 워드 B의 최하위 비트이며,
    y0=b10, y1=b23, y2=b15, y3=b8, y4=b6, y5=b17, y6=b19, y7=b4, y8=b2, y9=b21, y10=b13, y11=b0, y12=b11, y13=b12, y14=b14, y15=b9, y16=b7, y17=b16, y18=b18, y19=b5, y20=b1, y21=b20, y22=b22, b23=b3
    인 것을 특징으로 하는 디지털 신호 처리 방법.
  21. 제 13 항 또는 제 19 항에 있어서, 비트 치환은 24 비트 워드 길이 단위로 실행되고, 비트 치환은 비트 y0, y1, y2, y3, y4, y5, y6, y7, y8, y9, y10, y11, y12, y13, y14, y15, y16, y17, y18, y19, y20, y21, y22, y23을 순서대로 포함하는 워드 Y로부터 비트 b0, b1, b2, b3, b4, b5, b6, b7, b8, b9, b10, b11, b12, b13, b14, b15, b16, b17, b18, b19, b20, b21, b22, b23을 순서대로 포함하는 워드 B를 발생시키도록 구현되며, 이때, 비트 y0와 b0은 워드 Y와 워드 B의 최상위 비트이고, 비트 y23과 b23은 워드 Y와 워드 B의 최하위 비트이며,
    y0=b23, y1=b10, y2=b8, y3=b15, y4=b17, y5=b6, y6=b18, y7=b19, y8=b21, y9=b2, y10=b0, y11=b13, y12=b12, y13=b11, y14=b9, y15=b14, y16=b16, y17=b7, y18=b5, y19=b18, y20=b20, y21=b1, y22=b3, y23=b22
    인 것을 특징으로 하는 디지털 신호 처리 방법.
  22. 제 13 항 또는 제 19 항에 있어서, 비트 치환은 24 비트 워드 길이 단위로 실행되고, 비트 치환은 비트 y0, y1, y2, y3, y4, y5, y6, y7, y8, y9, y10, y11, y12, y13, y14, y15, y16, y17, y18, y19, y20, y21, y22, y23을 순서대로 포함하는 워드 Y로부터 비트 b0, b1, b2, b3, b4, b5, b6, b7, b8, b9, b10, b11, b12, b13, b14, b15, b16, b17, b18, b19, b20, b21, b22, b23을 순서대로 포함하는 워드 B를 발생시키도록 구현되며, 이때, 비트 y0와 b0은 워드 Y와 워드 B의 최상위 비트이고, 비트 y23과 b23은 워드 Y와 워드 B의 최하위 비트이며,
    y0=b11, y1=b12, y2=b14, y3=b9, y4=b7, y5=b16, y6=b18, y7=b5, y8=b1, y9=b20, y10=b22, y11=b3, y12=b10, y13=b23, y14=b15, y15=b8, y16=b6, y17=b17, y18=b19, y19=b4, y20=b2, y21=b21, y22=b13, y23=b0
    인 것을 특징으로 하는 디지털 신호 처리 방법.
  23. 제 13 항 또는 제 19 항에 있어서, 비트 치환은 24 비트 워드 길이 단위로 실행되고, 비트 치환은 비트 y0, y1, y2, y3, y4, y5, y6, y7, y8, y9, y10, y11, y12, y13, y14, y15, y16, y17, y18, y19, y20, y21, y22, y23을 순서대로 포함하는 워드 Y로부터 비트 b0, b1, b2, b3, b4, b5, b6, b7, b8, b9, b10, b11, b12, b13, b14, b15, b16, b17, b18, b19, b20, b21, b22, b23을 순서대로 포함하는 워드 B를 발생시키도록 구현되며, 이때, 비트 y0와 b0은 워드 Y와 워드 B의 최상위 비트이고, 비트 y23과 b23은 워드 Y와 워드 B의 최하위 비트이며,
    y0=b12, y1=b11, y2=b9, y3=b14, y4=b16, y5=b7, y6=b5 , y7=b18, y8=b20, y9=b1, y10=b3, y11=b22, y12=b23, y13=b10, y14=b8, y15=b15, y16=b17, y17=b6, y18=b4, y19=b19, y20=b21, y21=b2, y22=b0, y23=b13
    인 것을 특징으로 하는 디지털 신호 처리 방법.
  24. 제 13 항 내지 제 23 항 중 어느 한 항에 따른 디지털 신호 처리 방법을 구현하는 것을 특징으로 하는 QAM 복조기를 포함하는 디지털 신호 송신 시스템.
KR1020117001206A 2008-06-16 2009-06-08 Ｑａｍ 성상 매핑에 앞서 적용될 ｌｄｐｃ 코딩 비트들의 비트 치환 KR101562082B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
ITTO2008A000472 2008-06-16
IT000472A ITTO20080472A1 (it) 2008-06-16 2008-06-16 Metodo di elaborazione di segnali digitali e sistema di trasmissione e ricezione che implementa detto metodo

Publications (2)

Publication Number Publication Date
KR20110033211A true KR20110033211A (ko) 2011-03-30
KR101562082B1 KR101562082B1 (ko) 2015-10-20

Family

ID=40302161

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117001206A KR101562082B1 (ko) 2008-06-16 2009-06-08 Ｑａｍ 성상 매핑에 앞서 적용될 ｌｄｐｃ 코딩 비트들의 비트 치환

Country Status (10)

Country Link
US (1) US8385445B2 (ko)
EP (1) EP2294738B1 (ko)
JP (1) JP5242780B2 (ko)
KR (1) KR101562082B1 (ko)
CN (1) CN102090008B (ko)
ES (1) ES2443299T3 (ko)
HK (1) HK1155588A1 (ko)
IT (1) ITTO20080472A1 (ko)
PL (1) PL2294738T3 (ko)
WO (1) WO2010004382A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103534953A (zh) * 2011-05-18 2014-01-22 松下电器产业株式会社 并行比特交织器

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4788650B2 (ja) * 2007-04-27 2011-10-05 ソニー株式会社 Ｌｄｐｃ復号装置およびその復号方法、並びにプログラム
KR20110071225A (ko) * 2009-12-21 2011-06-29 한국전자통신연구원 우수한 비트 오류 성능을 갖는 4+12+16 ａｐｓｋ 변조 방식을 위한 비트 매핑 방법
WO2012112872A1 (en) 2011-02-17 2012-08-23 Massachusetts Institute Of Technology Rateless and rated coding using spinal codes
EP3547550A1 (en) 2011-03-30 2019-10-02 Samsung Electronics Co., Ltd. Apparatus and method for mapping and demapping signals in a communication system using a low density parity check code
ITTO20110310A1 (it) * 2011-04-05 2012-10-06 Rai Radiotelevisione Italiana Metodo di elaborazione di segnali digitali e relativi sistemi di trasmissione e ricezione
EP2518922A1 (en) * 2011-04-26 2012-10-31 Panasonic Corporation Bit permutation patterns for BICM with LDPC codes of rate 1/3 and QAM constellations
EP2518923A1 (en) * 2011-04-26 2012-10-31 Panasonic Corporation Bit permutation patterns for BICM with LDPC codes of rate 2/5 and QAM constellations
EP2525496A1 (en) * 2011-05-18 2012-11-21 Panasonic Corporation Bit-interleaved coding and modulation (BICM) with quasi-cyclic LDPC codes
EP2525495A1 (en) * 2011-05-18 2012-11-21 Panasonic Corporation Bit-interleaved coding and modulation (BICM) with quasi-cyclic LDPC codes
EP2536030A1 (en) * 2011-06-16 2012-12-19 Panasonic Corporation Bit permutation patterns for BICM with LDPC codes and QAM constellations
US9160399B2 (en) 2012-05-24 2015-10-13 Massachusetts Institute Of Technology System and apparatus for decoding tree-based messages
KR102113900B1 (ko) 2013-05-02 2020-05-21 소니 주식회사 데이터 처리 장치 및 데이터 처리 방법
JP6229900B2 (ja) * 2013-05-02 2017-11-22 ソニー株式会社 データ処理装置、及びデータ処理方法
CN105191148B (zh) 2013-05-02 2019-06-21 索尼公司 数据处理装置以及数据处理方法
EP2993793B1 (en) * 2013-05-02 2021-06-23 Sony Corporation Ldpc coded modulation in combination with 8psk and 16apsk
US9270412B2 (en) * 2013-06-26 2016-02-23 Massachusetts Institute Of Technology Permute codes, iterative ensembles, graphical hash codes, and puncturing optimization
WO2015065040A1 (ko) * 2013-10-29 2015-05-07 엘지전자 주식회사 무선접속 시스템에서 256qam을 이용한 변조 심볼 전송 방법 및 장치

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8204149B2 (en) * 2003-12-17 2012-06-19 Qualcomm Incorporated Spatial spreading in a multi-antenna communication system
US7570698B2 (en) * 2004-11-16 2009-08-04 Intel Corporation Multiple output multicarrier transmitter and methods for spatial interleaving a plurality of spatial streams
US7516390B2 (en) * 2005-01-10 2009-04-07 Broadcom Corporation LDPC (Low Density Parity Check) coding and interleaving implemented in MIMO communication systems
EP1867050A4 (en) * 2005-02-03 2008-06-11 Agency Science Tech & Res DATA TRANSMISSION METHOD, DATA RECEIVING METHOD, TRANSMITTER, RECEIVER AND COMPUTER PROGRAM PRODUCTS
WO2008155764A2 (en) * 2007-06-18 2008-12-24 Duolink Ltd. Wireless network architecture and method for base station utilization
US8386879B2 (en) * 2007-08-23 2013-02-26 Nec Laboratories America, Inc. GLDPC encoding with Reed-Muller component codes for optical communications
ES2562031T3 (es) 2007-10-30 2016-03-02 Sony Corporation Aparato y método de procesamiento de datos
TW200947881A (en) * 2007-11-26 2009-11-16 Sony Corp Data processing device and data processing method
KR101623468B1 (ko) * 2008-03-03 2016-05-23 라이 라디오텔레비지오네 이탈리아나 에스.페.아. Ｌｄｐｃ 코딩된 변조 및 ｑａｍ 성상도들에 대한 비트 치환 패턴들
EP2131540B1 (en) * 2008-06-04 2013-09-18 Sony Corporation New frame structure for multi-carrier systems

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103534953A (zh) * 2011-05-18 2014-01-22 松下电器产业株式会社 并行比特交织器

Also Published As

Publication number Publication date
US20110122960A1 (en) 2011-05-26
HK1155588A1 (en) 2012-05-18
EP2294738A2 (en) 2011-03-16
EP2294738B1 (en) 2013-10-23
ES2443299T3 (es) 2014-02-18
WO2010004382A2 (en) 2010-01-14
JP2011524680A (ja) 2011-09-01
CN102090008B (zh) 2014-11-12
ITTO20080472A1 (it) 2009-12-17
US8385445B2 (en) 2013-02-26
KR101562082B1 (ko) 2015-10-20
WO2010004382A3 (en) 2010-06-10
JP5242780B2 (ja) 2013-07-24
CN102090008A (zh) 2011-06-08
PL2294738T3 (pl) 2014-05-30

Similar Documents

Publication Publication Date Title
KR101562082B1 (ko) Ｑａｍ 성상 매핑에 앞서 적용될 ｌｄｐｃ 코딩 비트들의 비트 치환
KR101566677B1 (ko) Ｌｄｐｃ 코딩된 변조 및 ｑａｍ 성상도들에 대한 비트 치환 패턴들
CA2909308C (en) Data transmission using low density parity check coding and decoding
KR102113900B1 (ko) 데이터 처리 장치 및 데이터 처리 방법
KR102113711B1 (ko) 데이터 처리 장치 및 데이터 처리 방법
ITTO20080154A1 (it) Metodi di elaborazione di segnali digitali e sistemi di trasmissione e ricezione che li utilizzano
ITTO20080173A1 (it) Metodi di elaborazione di segnali digitali e sistemi di trasmissione e ricezione che li utilizzano

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20181016

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190918

Year of fee payment: 5