CN103534953A - 并行比特交织器 - Google Patents

并行比特交织器 Download PDF

Info

Publication number
CN103534953A
CN103534953A CN201280022666.6A CN201280022666A CN103534953A CN 103534953 A CN103534953 A CN 103534953A CN 201280022666 A CN201280022666 A CN 201280022666A CN 103534953 A CN103534953 A CN 103534953A
Authority
CN
China
Prior art keywords
bit
section
loop blocks
constellation
permutation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201280022666.6A
Other languages
English (en)
Other versions
CN103534953B (zh
Inventor
米海尔皮特洛夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to CN201610890041.1A priority Critical patent/CN107070462B/zh
Priority to CN201610889133.8A priority patent/CN107070461B/zh
Publication of CN103534953A publication Critical patent/CN103534953A/zh
Application granted granted Critical
Publication of CN103534953B publication Critical patent/CN103534953B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H03M13/1165—QC-LDPC codes as defined for the digital video broadcasting [DVB] specifications, e.g. DVB-Satellite [DVB-S2]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2792—Interleaver wherein interleaving is performed jointly with another technique such as puncturing, multiplexing or routing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1131—Scheduling of bit node or check node processing
    • H03M13/1134—Full parallel processing, i.e. all bit nodes or check nodes are processed in parallel
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H03M13/255—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with Low Density Parity Check [LDPC] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
    • H03M13/271—Row-column interleaver with permutations, e.g. block interleaving with inter-row, inter-column, intra-row or intra-column permutations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957—Turbo codes and decoding
    • H03M13/296—Particular turbo code structure
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/35—Unequal or adaptive error protection, e.g. by providing a different level of protection according to significance of source information or by adapting the coding according to the change of transmission channel characteristics
    • H03M13/356—Unequal error protection [UEP]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6522—Intended application, e.g. transmission or communication standard
    • H03M13/6552—DVB-T2
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H04L1/0058—Block-coded modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0061—Error detection codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

一种比特交织方法，针对由N个Q比特的循环块构成的QC LDPC代码字实施比特置换处理，将实施处理后的代码字分割至多个由M个比特构成的星座字，代码字被分割为N／M个区段，各星座字与N／M个区段中的某一个区段建立关联，比特置换处理以星座字由被建立了关联的区段中的M个不同的循环块中各自的1比特构成的方式进行。

Description

并行比特交织器
技术领域
本发明涉及数字通信领域，更详细而言，涉及使用准循环低密度奇偶校验代码的比特交织编码调制系统用的比特交织器。
背景技术
近年来，在数字通信领域中，使用了比特交织编码调制（bit-interleavedcoding and modulation：BICM）系统（例如，参照非专利文献1）。
在BICM系统中，通常执行如下3个步骤。
（1）使用例如准循环低密度奇偶校验（quasi-cyclic low-density paritycheck：QC LDPC）代码将数据块编码为代码字。
（2）对代码字的比特进行比特交织。
（3）将被实施比特交织后的代码字分割为由星座的比特数构成的星座字(constellation word)，将星座字映射至星座。
在先技术文献
非专利文献
非专利文献1：ETSI EN302755V1.2.1（DVB－T2标准）
发明的概要
发明要解决的问题
通常，期望对准循环低密度奇偶校验代码的代码字实施的交织的高效化。
发明内容
本发明的目的在于提供一种交织方法，能够实现对准循环低密度奇偶校验代码的代码字实施的交织的高效化。
用于解决问题的手段
为达所述目的，本发明的比特交织方法为使用准循环低密度奇偶校验代码的通信系统中的比特交织方法，所述比特交织方法包括：接收步骤，接收由分别由Q个比特构成的N个循环块构成的所述准循环低密度奇偶校验代码的代码字；比特置换步骤，针对所述代码字的比特实施变换该代码字的比特的排列顺序的比特置换处理；以及分割步骤，将实施所述比特置换处理后的代码字分割为多个星座字，该多个星座字分别由M个比特构成，且分别表示2M个规定的星座点中的某一个星座点；将实施所述比特置换处理前的所述代码字分割为N／M个区段（section），各所述区段由M个所述循环块构成，各所述星座字与N／M个所述区段中的某一个建立关联，在所述比特置换步骤中，各所述星座字由共计M个比特构成，该M个比特由被建立关联的所述区段中的M个不同的所述循环块各自的1个比特构成，按照各所述区段的全部比特仅被映射至与该区段建立关联的Q个所述星座字的方式，进行所述比特置换处理。
发明效果
根据本发明的比特交织方法，能够实现对准循环低密度奇偶校验代码的代码字实施的交织的高效化。
附图说明
图1为表示包括通常的BICM编码器的发射器的构成的框图。
图2为表示编码率为1／2的准循环低密度奇偶校验（quasi-cycliclow-density parity check：QC LDPC）代码的奇偶校验矩阵的一例的图。
图3为表示编码率是2／3的重复累积准循环低密度奇偶校验（repeat-accumulate quasi-cyclic low-density parity check：RA QC LDPC）代码的奇偶校验矩阵的一例的图。
图4为行置换后的图3的RA QC LDPC代码的奇偶校验矩阵的图。
图5为表示行置换以及奇偶置换后的图3的RA QC LDPC代码的奇偶校验矩阵的图。
图6为说明在8PAM码元中，被编码后的比特具有彼此不同的健壮级别(robustness level，鲁棒级别)的图。
图7为表示循环系数Q＝8、一个低密度奇偶校验代码字的循环块数N＝12、一个星座的比特数M＝4所对应的通常的比特交织器的构成的框图。
图8中（a）为表示在DVB－T2标准中使用的DVB－T2调制器的构成的框图，（b）为表示（a）所示的DVB－T2调制器的BICM编码器的构成的框图。
图9中（a）为表示由12列的列-行交织器执行的16K代码（LDPC代码字长为16200比特的LDPC代码）的代码字的比特的写入处理的图，（b）为表示由列-行交织器执行的在（a）中被写入的代码字的比特的读出处理的图。
图10中（a）为表示由8列的列-行交织器执行的16K代码的代码字的比特的写入处理的图，（b）为表示由列-行交织器执行的在（a）中被写入的代码字的比特的读出处理的图。
图11为表示以DVB－T2标准为基准的、在16QAM中16K代码用的比特-信元（cell）解复用器的构成的框图。
图12为表示以DVB－T2标准为基准的、在64QAM中16K代码用的比特-信元解复用器的构成的框图。
图13为表示以DVB－T2标准为基准的、在256QAM中16K代码用的比特-信元解复用器的构成的框图。
图14为表示在8列的DVB－T2比特交织器中针对16K代码可能发生的问题的图。
图15为表示在12列的DVB－T2比特交织器中针对16K代码可能发生的问题的图。
图16为表示在8列的DVB－T2比特交织器中针对16K代码适用列扭曲处理时可能发生的问题的图。
图17为表示在12列的DVB－T2比特交织器中针对16K代码适用列扭曲处理时可能发生的问题的图。
图18中（a）为说明能够提供发明人专心研究后所发现的非常高效的交织器的第一个条件的图，（b）为说明第二个条件的图。
图19为表示本发明的一实施方式所涉及的交织器的映射的功能的图。
图20为表示本发明的一实施方式所涉及的交织器的构成的框图。
图21中（a）为表示实施图20的区段置换的区段置换单元的一构成例的框图，（b）为表示（a）的区段置换单元的映射的功能的图。
图22中（a）为表示实施图20的区段置换的区段置换单元的其他构成例的框图，（b）为表示（a）的区段置换单元的映射的功能的图。
图23为表示本发明的其他实施方式所涉及的交织器的构成的框图。
图24是表示图23的比特交织器的一构成例的框图。
图25为表示本发明的再其他实施方式所涉及的发射器的一构成例的框图。
图26为表示本发明的再其他实施方式所涉及的BICM编码器的一安装例的框图。
图27为表示本发明的再其他实施方式所涉及的具有非重复BICM译码器的接收器的一构成例的框图。
图28为表示本发明的再其他实施方式所涉及的具有重复BICM译码器的接收器的一构成例的框图。
图29为表示本发明的再其他实施方式所涉及的重复BICM译码器的一安装例的框图。
具体实施方式
《做出本发明的过程》
图1为表示包括通常的比特交织编码调制（bit-interleaved coding andmodulation：BICM）编码器的发射器的构成的框图。图1所示的发射器100包括输入处理单元110、BICM编码器(包含低密度奇偶校验（low-densityparity check：LDPC）编码器120、比特交织器130、星座映射器140)、以及调制器150。
输入处理单元110将输入比特流变换为规定长度的多个块。LDPC编码器120使用LDPC代码将块编码为代码字，并将代码字发送至比特交织器130。比特交织器130针对LDPC代码字实施交织处理，实施交织处理后，分割为信元字（星座字）的列。星座映射器140将各信元字（星座字）映射至星座（例如，QAM）的列。输出端的通常的调制器150包括从BICM编码器的输出到RF（Radio Frequency：射频）电力放大器的所有的处理块。
LDPC代码是利用奇偶校验矩阵（parity check matrix：PCM）进行完整定义的线性纠错代码。PCM为2值的稀疏矩阵，表示代码字比特（也称“变量节点”）与奇偶校验（也称“校验节点”）的连接（connection）。PCM的列以及行分别对应变量节点以及校验节点。变量节点与校验节点的结合在PCM中通过“1”这样的要素来表示。
在LDPC块代码中，包括被称为准循环低密度奇偶校验（quasi-cycliclow-density parity-check：QC LDPC）代码的类型。QC LDPC代码具有尤为适合硬件安装的构成。事实上，在现今的几乎所有标准中都使用QCLDPC代码。QC LDPC代码的PCM形成具有多个循环矩阵的特别的构成。循环矩阵是指各行构成为将其紧前的行的要素进行一次循环移位而得的形式的正方矩阵，重合的斜向的列（folded diagonal：折叠对角）能够存在一个、两个、或者更多个。各循环矩阵的尺寸是Q×Q。在此Q称为“QC LDPC代码的循环系数（cyclic factor）。通过如上述的准循环的构造，能够并行处理Q个校验节点，QC LDPC代码是明确有利于进行高效的硬件安装的代码。
图2是作为一例表示循环系数Q＝8时的QC LDPC代码的PCM的图。另外，在图2以及后述的图3至图5中，最小的一个四边形代表PCM的一个要素，其中，涂黑的四边形的要素为“1”，此外的要素为“0”。该PCM具有循环矩阵，该循环矩阵具有一个或者两个重合的斜向的列。该QCLDPC代码将8×6＝48比特的块编码为8×12＝96比特的代码字。因此，该QC LDPC代码的编码率为48／96＝1／2。代码字比特被分割为具有Q比特的多块。在本说明书中，将循环系数Q比特的块称为循环块（或者循环组）。
在QC LDPC代码中，包括重复累积准循环低密度奇偶校验（repeat-accumulate quasi-cyclic low-density parity check：RA QC LDPC）代码这样的特别类型。RA QC LDPC代码由于易于编码而众所周知，在诸多的标准（例如、DVB－S2标准、DVB－T2标准、DVB－C2标准之类的第二代DVB标准）中均被使用。PCM的右侧对应奇偶比特，该部分中的“1”的要素的配置形成阶梯构造。图3例示了编码率为2／3时的RA QCLDPC代码的PCM。
另外，DVB－T是Digital Video Broadcasting–Terrestrial（数字视频地面广播）的缩写，DVB－S2是Digital Video Broadcasting－Second GenerationSatellite（数字视频广播－第二代卫星）的缩写，DVB－T2是Digital VideoBroadcasting－Second Generation Terrestrial（数字视频广播－第二代地面）的缩写，DVB－C2是Digital Video Broadcasting－Second Generation Cable（数字视频广播－第二代有线）的缩写。
通过针对图3所示的PCM实施变换该行的排列顺序的简单的行置换，如图4所示，除去奇偶部分而得的RA QC LDPC代码的准循环构造变得明确。行置换仅表示变更图表上的表现，不会对代码的定义产生任何影响。
通过只对实施行置换后的图4所示的PCM的奇偶比特实施变换比特的排列顺序的适当的置换，PCM的奇偶部分也会具有准循环构造。该方法在该技术领域众所周知，在DVB－T2标准等中以奇偶交织或者奇偶置换之类的名称来使用。图5表示针对图4所示的PCM实施奇偶置换之后而得的PCM。
通常，LDPC代码字的每个比特重要度均不同，另外，星座按每个比特其健壮级别不同。在将LDPC代码字的比特直接即不交织地映射至星座时，无法达到最优的性能。因此，在将LDPC代码字的比特映射至星座之前，需要交织LDPC代码字的比特。
为达该目的，如图1所示，在LDPC编码器120与星座映射器140之间设置有比特交织器130。通过精心地设计比特交织器130，有利于LDPC代码字的比特与由星座编码的比特的关联性提高，且接收性能改善。该性能通常使用作为SN比（Signal to Noise Ratio：SNR，信噪比）的函数的误码率（Bit Error Rate：BER）来测量。
按LDPC代码字的每个比特其重要度不相同的主要原因在于，不限于针对所有的比特实施相同次数的奇偶校验。对代码字比特（变量节点）实施的奇偶校验的次数（校验节点的数量）越多，则在重复LDPC解码处理中代码字比特的重要度越高。另一原因在于，LDPC代码的泰纳（Tanner）图表现中的针对循环的连接性（connectivity）按每个变量节点不同。因此，存在即使对代码字比特实施相同次数的奇偶校验，代码字比特的重要度也不同的可能性。这些见解在该技术领域中众所周知。作为原则，若与变量节点连结的校验节点的数量越大，则该变量节点的重要度增加。
尤其在QC LDPC代码的情况下，Q比特的循环块所包含的所有比特被实施相同次数的奇偶校验，在Tanner图中相对于循环的连接性相同，因而具有相同的重要度。
同样地，在星座中被编码后的比特的健壮级别不同也是众所周知的事实。例如，复正交振幅调制（quadrature amplitude modulation：QAM）星座由两个各自独立的脉冲振幅调制（pulse amplitude modulation：PAM）码元构成，其中，一个对应实部，另一个对应虚部。两个PAM码元分别对相同数M的比特进行编码。如表示使用格雷(Gray)编码的8PAM码元的图6所示，在一个PAM码元中被编码后的比特的健壮级别彼此不同。如此地，健壮级别彼此不同是由于，由各比特（0或者1）定义的两个子集之间的距离按每个比特不同。该距离越大，则该比特的健壮级别或者信赖度越高。在图6中，比特b3的健壮级别最高，比特b1的健壮级别最低。
因此，16QAM星座对4个比特进行编码，具有2个健壮级别。64QAM星座对6个比特进行编码，具有3个健壮级别。256QAM星座对8个比特进行编码，具有4个健壮级别。
在本说明书中，为了说明而使用以下参数。
循环系数：Q＝8
一个LDPC代码字的循环块数：N＝12
一个星座的比特数：M＝4、即16QAM
在上述参数中，一个LDPC代码字被映射的星座数为Q×N／M＝24。通常，参数Q以及N的选择必须以在系统所支持的所有星座中Q×N为M的倍数的方式来执行。
图7为表示上述参数所对应的通常的交织器的构成的框图。在图7中，QB1、···、QB12为12个循环块，C1、···、C24为24个星座字。在图7的例子中，比特交织器710对LDPC代码字的96比特进行交织。
作为以往的比特交织器，DVB－T2标准（ETSI EN302755）的比特交织器众所周知。DVB－T2标准为改良电视标准即DVB－T标准而得的标准，记载有数字地面电视广播用的第二代基线发送系统。在DVB－T2标准中，详述了用于发送数字电视服务或通常的数据的信道编码调制系统。
图8（a）为表示在DVB－T2标准中使用的调制器（DVB－T2调制器）的构成的框图。图8（a）所示的DVB－T2调制器800包括输入处理单元810、BICM编码器820、帧构造器830、以及OFDM产生器840。
输入处理单元810将输入比特流变换为规定长度的多个块。BICM编码器820针对输入实施BICM处理。帧构造器830利用来自BICM编码器820的输入等生成DVB－T2方式的传送帧构成。OFDM产生器840针对DVB－T2方式的传送帧构成，执行导频附加、快速逆傅里叶变换、保护间隔插入等，输出DVB－T2方式的发送信号。
DVB－T2标准中使用的BICM在ETSI标准EN302755的第6章中予以说明。该标准在本说明书中引用，以下记述了该说明。
图8（b）为表示图8（a）所示的DVB－T2调制器的BICM编码器820的构成的框图。但是，在图8（b）中，省略了BCH外编码、星座旋转、信元交织器、时间交织器等。
BICM编码器820包括LDPC编码器821、比特交织器（包括奇偶交织器822、列-行交织器823）、比特-信元解复用器824、以及QAM映射器825。
LDPC编码器821使用LDPC代码将块编码成为代码字。比特交织器（奇偶交织器822、列-行交织器823）针对代码字的比特，实施变换其排列顺序的交织处理。比特-信元解多路复器824将被实施交织处理后的代码字的比特解复用为信元字（星座字)。QAM映射器825将各信元字（星座字）映射至复数QAM码元。再有，复数QAM码元也称为信元。事实上，比特-信元解复用器824可以视为比特交织器的一部分。此时，基于DVB－T2标准的BICM编码器能够当作具备图1所示的标准构成。
在DVB－T2标准中使用的LDPC代码为具有循环系数Q＝360的RAQC LDPC代码。在DVB－T2标准中，代码字长定义为16200比特与64800比特这两种。在本说明书中，将代码字长为16200比特的LDPC代码以及代码字长为64800比特的LDPC代码称为“16K代码（或者、16K LDPC代码）”以及“64K代码（或者64K LDPC代码）”。有关一个代码字所包含的循环块数，16K代码时为45个、64K代码时为180个。与这两种块长（代码字长）对应的可使用的代码列举在作为DVB－T2标准的ETSI EN302755的表A.1～表A.6中。
比特交织器只针对大于QPSK的星座利用，包括奇偶交织器822、列-行交织器823、以及比特-信元解复用器824。另外，在DVB－T2标准的定义中，比特交织器不包括比特-信元解复用器824。可是，由于本发明是涉及在星座映射前对LDPC代码实施的交织的发明，因此比特-信元解复用器824也可作为比特交织器的一部分来处理。
奇偶交织器822如上述（参照图4以及图5），为了使奇偶比特的准循环构造变得明确、执行变换代码字的奇偶比特的排列顺序的奇偶置换。
列-行交织器823在概念上，通过将LDPC代码字的比特沿交织器矩阵的列写入，并沿行读出来发挥功能。LDPC代码字所包含的最初的比特最初被写入，最初被读出。列-行交织器823写入LDPC代码字的比特之后，在开始读出比特之前，使比特相对于该列循环地错开规定数的位置。这在DVB－T2标准中称为“列扭曲（column twisting）”。以下的表1中示出了与上述两种LDPC代码字长和各种星座大小对应的交织器矩阵的列数Nc和行数Nr。
[表1]
Figure BDA0000411625640000091
在256QAM星座中除了16K代码的情况，列数Nc为一个星座的比特数的2倍。该例外的理由是由于，LDPC代码字长16200并非16即256QAM星座中的比特数的2倍的倍数。
有关列-行交织器823的16K代码的代码字的比特的写入处理以及读出处理，图9（a）、（b）中表示列数为12的情况，图10（a）、（b）中表示列数为8的情况。在各图中，小的四边形分别对应LDPC代码字的1比特，涂黑的四边形表示LDPC代码字的起始比特。箭头符号表示比特被写入至交织器矩阵、并从交织器矩阵被读出的顺序。例如，交织器矩阵的列数为12时，16K代码的代码字的比特如图9（a）所示，按照（行1、列1）、（行2、列1）、···、（行1350、列1）、（行1、列2）、···、（行1350、列12）的顺序被写入，如图9（b）所示，按照（行1、列1）、（行1、列2）、···、（行1、列12）、（行2、列1）、···、（行1350、列12）的顺序被读出。另外，列扭曲处理在图9（a）、（b）以及图10（a）、（b）中未表示。
在QAM映射之前，比特-信元解复用器824通过对各LDPC代码字进行解复用，得到多个并行比特流。流数在256QAM星座中除了16K LDPC代码的情况之外，是在一个QAM星座中被编码的比特数M的2倍、即2×M。另外，在256QAM星座中16K LDPC代码的情况下，流数是在一个QAM星座中被编码的比特数M。将在1个星座中被编码的M比特称为信元字（或者星座字）。如以下，在16K LDPC代码中，从一个代码字得到的信元字的数量为16200／M。
QPSK时，8100信元
16QAM时，4050信元
64QAM时，2700信元
256QAM时，2025信元
根据上述表1，大于QPSK的星座的并行流的数量等于列-行交织器的列数。有关16K LDPC代码，分别在图11、图12、图13中示出了16QAM星座、64QAM星座、256QAM星座所对应的比特-信元解复用器。另外，比特的标记是在DVB－T2标准中使用的标记。
比特-信元解复用器如图11（图12、图13）所示，包括单纯解复用器1110（1210、1310）与解复用置换单元1120（1220、1320）。
比特-信元解复用器通过单纯解复用器1110（1210、1310）只对实施交织处理而得的LDPC代码字进行解复用，除此之外，通过解复用置换单元1120（1220、1320）针对解复用而得的并行比特流进行变换其排列顺序的置换处理。
其中，重要的是认识到下点：由于使用列-行交织器时（16QAM星座以上），并行比特流的数量与列-行交织器的列数相同，因此比特流的置换等同于针对列-行交织器的列变换其排列顺序的置换。这是能够将比特-信元解复用器的置换视为比特交织器的一部分的理由。
在本质上，在DVB－T2标准中使用的比特交织器附带有2个问题。
第一个问题是，在LDPC代码字中的循环块的数量并非比特交织器矩阵的列数的倍数时，损害并行性。若并行性降低则等待时间（latency）增大。尤其在接收器中使用重复BICM译码时，这会成为问题。该状况在DVB－T2标准时，在LDPC代码字长与星座的尺寸的组合中的若干组合中发生。
图14以及图15分别为表示在16K LDPC代码中，交织器矩阵的列数为8以及12时所发生的上述的状况的图。在16QAM星座以及256QAM星座中，使用8列的交织器矩阵。在64QAM星座中，使用12列的交织器矩阵。栅格表示LDPC代码字，小的四边形表示LDPC代码字的1比特，行对应循环块，列与在多个循环块中彼此具有同一比特索引的比特相对应。涂黑的四边形表示交织器矩阵的起始行中的8比特以及12比特。另外，为了易于理解，将一个循环块的比特数从360削减至72地进行图示，但据此不会对理解程度产生影响。
第二个问题是，在DVB－T2标准中，可能的比特交织器的构成的数量受比特交织器矩阵的列数限制。
DVB－T2比特交织器的进一步的问题是，由于列扭曲处理会更为损害置换的规则性以及并行性。图16以及图17分别表示与图14以及图15同样的状况，其不同之处在于，适用了列扭曲处理。在16K LDPC代码中交织器矩阵为8列时，在DVB－T2比特交织器中使用的每一列的列扭曲值为（0，0，0，1，7，20，20，21）。另外，在16K LDPC代码中交织器矩阵为12列时，在DVB－T2比特交织器中使用的每一列的列扭曲值为（0，0，0，2，2，2，3，3，3，6，7，7）。
因此，需要提供一种比特交织器，减少等待时间并提高并行性。这些特性在重复BICM译码中尤为重要。
《发明人所得的见解》
发明人潜心研究的结果是得到如下见解，即在满足以下两个条件时，能够提供非常高效的交织器。
（条件1）
各星座字的M个比特映射至LDPC代码字的M个不同的循环块。这与从LDPC代码字的M个不同的循环块按各1比特映射至星座字等价。图18（a）表示该概要。
（条件2）
映射至M个循环块的全部的星座字仅被映射至该M个循环块。这与由Q比特构成的M个不同的循环块的M×Q个比特全部仅被映射至Q个星座字等价。图18（b）表示该概要。
在上述条件中，正好Q个星座字映射至各M个循环块。
《实施方式》
以下，说明满足上述条件1、条件2的比特交织器（并行比特交织器）的细节。另外，在以下中，针对实质上相同的内容、以及进行相同的处理内容的构成单元赋予相同的标记。
在本说明书中，将由M个循环块构成的组中的每一组、或者由Q个星座字构成的组中的每一组称为“区段（或者交织器区段）”。
图19以及图20为表示本发明的一实施方式所涉及的、满足与上述参数（Q＝8、M＝4、N＝12）对应的条件1、条件2的比特交织器的映射的功能的图以及表示该比特交织器的一构成例的框图。
在图19以及图20中，QC－LDPC代码的代码字通过各自由Q＝8个比特构成的N＝12个的循环块QB1～QB12构成。24个星座字分别由M＝4个比特构成，分别表示2M＝16个星座点中的某一个。比特交织器划分为N／M＝3个区段，24个星座字与N／M＝3个区段中的某一个建立关联。
比特交织器2000具有比特置换单元2010，比特置换单元2010具有彼此独立地（彼此不依赖地）动作的N／M（＝3）个区段置换单元2021、2022、2023。另外，也可以代替具备3个区段置换单元，例如使用一个区段置换单元边按照时序切换处理对象边进行后述的三个置换处理。
区段置换单元（2021、2022、2023）彼此独立（彼此不依赖），按照从4个循环块（QB1～QB4、QB5～QB8、QB9～QB12）中的每一块以各1比特映射至8个星座字（C1～C8、C9～C16、C17～C24）中的每一个的方式，针对4个循环块的共计32个比特实施变换其排列顺序的区段置换处理。
上述两个条件1、条件2只保证比特交织器被划分为N／M个并行区段。在针对这些并行区段实施的区段置换处理中，适用彼此相同的置换规则亦可，适用彼此不同的置换规则亦可，适用只一部分彼此相同的置换规则亦可。
例如，区段置换单元将循环块的Q个比特（在LDPC译码处理中重要度彼此相等）映射至Q个星座字的相同比特索引的比特（健壮级别彼此相等）亦可。在各个循环块中，Q个比特能够按照顺序、或者按照被置换的顺序排列。后者使用图21（a）、（b）来说明，前者使用图22（a）、（b）来说明。
图21（a）是表示图20的区段置换单元的一构成例的图。
区段置换单元2101具有循环块内置换单元2111～2114、以及列-行置换单元2131。另外，也可以代替具备4个循环块内置换单元，例如使用一个循环块内置换单元边按照时序切换处理对象边进行后述的4个循环块内置换处理。
循环块内置换单元（2111～2114）针对循环块（QB1～QB4）的Q个（8个）比特实施变换其排列顺序的循环块内置换处理。在针对1个区段内的循环块实施的循环块内置换处理中，例如适用彼此相同的置换规则亦可，适用彼此不同的置换规则亦可，适用只一部分彼此相通的置换规则亦可。
列-行置换单元2131针对M×Q个（32个）比特，实施变换该排列顺序的列-行置换处理。详细而言，列-行置换单元2131进行与在Q列M行（8列4行）的矩阵的行方向写入M×Q个（32个）比特并在列方向读出所写入的M×Q个（32个）比特等价的列-行置换处理。另外，列-行置换单元2131的列-行置换处理为：将图9（a）、（b）的12列1350行置换成Q列M行，写入处理从列方向变换至行方向，读出处理从行方向变换至列方向。
图21（b）是表示图21（a）的区段置换单元的映射的功能的图。在图21（b）中，各星座字的M＝4个比特用b1～b4表示。
其中，在区段置换处理中不实施循环块内置换处理亦可。
图22（a）以及图22（b）表示图20的区段置换的其他例子即不实施循环块内置换处理的区段置换单元的一构成例以及该区段置换单元的映射的功能。区段置换单元2201具有列-行置换单元2131，只进行列-行置换处理。在图22（b）中，各星座字的M＝4个比特用b1～b4表示。
其中，针对循环块QB5～QB8、QB9～QB12进行通过图21以及图22分别说明的区段置换亦可。
在本发明的其他实施方式中，比特交织器在进行区段置换处理前，附加性地针对N个循环块进行变换其排列顺序的循环块置换处理。图23表示附加性地实施循环块置换处理的比特交织器的一构成例。这里的循环块置换发挥与DVB－T2标准的比特-信元解复用器的置换同样的作用。
图23所示的比特交织器2300包括循环块置换单元2310、以及比特置换单元2010（包含区段置换单元2021～2023）。
循环块置换单元2310针对循环块QB1～QB12实施变换其排列顺序的循环块置换处理2311～2318。另外，在循环块置换处理2311～2318中使用的置换规则彼此相同。
针对N个循环块实施的循环块置换据此能够将LDPC代码字的比特最优地映射至星座的比特，有利于接收性能的最优化，因此尤为有益。
图24是表示图23的比特交织器的一构成例的框图。图24的比特交织器2400实施下述的阶段（stage）A、B、C的3个置换处理。
阶段A：循环块（间）置换
阶段B：循环块内置换
阶段C：列-行置换
在此，循环块（间）置换为变换构成代码字的N个循环块的排列顺序的置换，循环块内置换为变换构成循环块的Q个比特的排列顺序的置换，列-行置换为变换构成区段的M×Q个比特的排列顺序的置换。
图24所示的比特交织器2400包括循环块置换单元2310、以及比特置换单元2010（区段置换单元2101～2103）。区段置换单元2101（2102、2103）包括循环块内置换单元2111～2114（2115～2118、2119～2122）、列-行置换单元2131（2132、2133）。
比特交织器2400通过循环块置换单元2310进行循环块（间）置换（阶段A），通过循环块内置换单元2111～2122进行循环块内置换（阶段B），通过列-行置换单元2131～2133进行列-行置换（阶段C）。
从图24所示的比特交织器中移除循环块内置换单元111～2122，按照不进行循环块内置换的方式构成比特交织器亦可。另外，比特交织器也可以代替在循环块（间）置换之后实施循环块内置换，而在循环块（间）置换之前实施循环块内置换亦可，在循环块（间）置换前后实施循环块内置换亦可。
另外，多个循环块内置换单元彼此为同样的构成亦可。因此，多个循环块内置换单元可通过同一功能资源（硬件结构等）进行安装。另外，多个循环块内置换由循环性的移位处理构成亦可，该情况下，能够实现使用桶形移位器的高效的硬件安装。也能够利用用于LDPC译码器的桶形移位器进行安装。
以下，使用图25说明包含进行满足条件1、条件2的比特交织处理的比特交织器的发射器的一构成例。
图25为表示本发明的再其他实施方式所涉及的发射器的一构成例的框图。图25所示的发射器2500包括BICM编码器(包含LDPC编码器2510、比特交织器2520、星座映射器2530)、以及调制器2540。
LDPC编码器2510使用QC－LDPC代码将输入块编码为代码字，并将代码字向比特交织器2520输出。
比特交织器2520从LDPC编码器2510接收QC－LDPC代码的代码字。该代码字由N＝12个循环块构成，各循环块由Q＝8个比特构成。并且，比特交织器2520针对代码字的比特实施变换其排列顺序的交织处理。比特交织器2520将实施比特交织处理后的代码字分割为分别由M＝4个比特构成且分别表示2M＝16个规定的星座点中的某一个星座点的多个星座字并向星座映射器2530输出。其中，比特交织器2520作为比特交织处理进行例如通过图19～图22说明的、或者作为其变形说明的比特置换处理。或者，比特交织器2520作为比特交织处理除了比特置换处理之外，还追加进行例如通过图23～图24说明的、或者作为其变形说明的循环块置换处理。
星座映射器2530从比特交织器2520接收星座字，针对所接收到的星座字进行星座映射处理。
调制器2740进行正交频分复用（orthogonal frequency divisionmultiplexing：OFDM）调制等并生成发送信号。
以下，使用图26说明包含进行满足条件1、条件2的比特交织处理的比特交织器的BICM编码器的一安装例。
图26是表示本发明的再其他实施方式所涉及的BICM编码器的一安装例的框图。图26的BICM编码器2600与上述参数（Q＝8、N＝12、M＝4）对应。
图26所示的BICM编码器2600包括主存储器2601、LDPC控制器2611、旋转器2612、校验节点处理器群2613、解旋器（derotator）2614、QB计数器2631、表2632、交织器2633、寄存器群2634、交织器2635、以及映射器群2651。
在图26中，考虑Q＝8，主存储器2601的读出每8比特地进行，校验节点处理器群2613具有8个校验节点处理器，映射器群2651存在8个映射器。另外，考虑M＝4，寄存器群2634具有4个寄存器。
主存储器2601从例如输入处理单元（未图示）接收应发送的比特列，并保持所接收的比特列。
LDPC控制器2611针对主存储器2601输出读出地址，据此主存储器2601从比特列的起始起每8比特地向旋转器2612输出。旋转器2612受LDPC控制器2611的控制，对从主存储器2601供给的8比特进行规定数循环移位，针对校验节点处理器群2613的各校验节点处理器每1比特地输出循环移位后的8比特。各校验节点处理器群2613的各校验节点处理器受LDPC控制器2611的控制，针对输入的1比特进行校验节点处理，将1比特的处理结果向解旋器2614输出。解旋器2614受LDPC控制器2611的控制，按照抵销旋转器2612的循环移位的方式对从校验节点处理器群2613接收的8比特进行规定数循环移位，将循环移位后的8比特向主存储器2601输出。LDPC控制器2611针对主存储器2601输出写入地址，据此主存储器2601保持从解旋器2614供给的8比特。其中，LDPC控制器2611、旋转器2612、校验节点处理器群2613、以及解旋器2614构成图25中的BICM编码器的LDPC编码器2510。
QB计数器2631从0起直到11为止地进行计数，将计数值向表2632输出。另外，QB计数器2631的计数动作考虑N＝12。
表2632为存储循环块置换的规则的单纯的查找表。即，表2632保持N＝12个的循环块的读出顺序的信息（将各自不同的循环块与QB计数器2631的12个计数器值建立对应的信息）。表2632针对主存储器2601输出读出地址，以使与从QB计数器2631供给的计数器值对应的1个循环块量的比特（Q＝8个比特）从主存储器2601向交织器2633供给。据此，主存储器2601将与QB计数器2631的计数器值对应的1个循环块量的比特向交织器2633输出。另外，通过该表2632的处理实现循环块置换（阶段A）。
交织器2633使从主存储器2601供给的1个循环块量的比特进行规定数循环移位，输出至寄存器群2634的第一级的寄存器。另外，通过该交织器2633的处理实现循环块内置换（阶段B）。其中，寄存器群2634的各寄存器按照接收控制脉冲的定时保持1个循环块量的比特，持续输出所保持的1个循环块量的比特直到下一次接收控制脉冲为止。
若针对QB计数器2631的计数器值“0”～“3”实施上述的内容处理，则交织器2635中输入4个循环块量的比特（32个比特）。在该定时，交织器2635针对输入的4个循环块量的比特实施交织处理并对映射器群2651的各映射器输出1个星座字量的比特（M＝4个比特）。通过交织处理，针对各映射器，从寄存器群2634的4个寄存器中的每一个以各1比特供给共计4比特。另外，通过交织器2635的处理实现列-行置换（阶段C）。
其中，QB计数器2631、表2632、交织器2633、寄存器群2634、以及交织器2635构成图25中的BICM编码器的比特交织器2520。
映射器群2651的各映射器将从交织器2635供给的4个比特映射至星座，输出映射结果。其中，映射器群2651构成图25中的BICM编码器的星座映射器2530。
针对1个代码字，QB计数器2631的计数器值从“0”到“3”、从“4”到“7”，从“8”到“11”共计进行了3次上述一系列的处理。
另外，在图26的一安装例中，包含并行地进行动作的Q个映射器，但也能够更为降低或者提高并行度地安装BICM编码器。例如，容易理解的是，通过使比特交织器中的并行交织器区段数即N／M增加，能够简便地提高并行性。在这样的方法中，通过并行地设定Q×N／M个映射器能够使并行化最大化。比特交织器存在如下优点，即能够无任何障碍地实现这样的并行性。
以下，利用附图说明接收来自下述发射器的信号的接收器，该发射器包含实施满足条件1、条件2的比特交织处理的比特交织器。
图27为表示本发明的再其他实施方式所涉及的具有非重复BICM译码器的接收器的一构成例的框图。接收器进行与发射器相反的动作。
图27所示的接收器2700包括调制器2710、以及非重复BICM译码器（包含星座解映射器（constellation demapper）2720、以及比特解交织器2730、LDPC译码器2740）。
解调器2710进行OFDM等的解调处理，输出解调处理结果。
非重复BICM译码器的星座解映射器2720针对来自调制器2710的输入实施解映射处理并生成所谓软比特列（soft bit string），将生成的软比特列向星座解映射器2730输出。各软比特是表示各比特是0还是1的概率的标准。通常，软比特通过对数似然比（loglikelihood ratios：LLRs）表现，定义如下。
LLR（b）＝ln［p（b＝0）／p（b＝1）］
p（b＝0）表示比特b为0的概率，p（b＝1）表示比特b为1的概率。其中，p（b＝0）＋p（b＝1）＝1成立。
比特解交织器2730针对从星座解映射器2720输出的软比特列，进行交织处理（比特解交织处理），该交织处理为抵销图25的发射器内的比特交织器针对比特列实施的比特交织处理并返回至原始的排列的处理。
LDPC译码器2740从比特解交织器2730接收实施过比特解交织后的软比特列，使用接收的软比特列进行LDPC解码处理。
作为能够显著提高接收性能的技术之一，有重复BICM解码处理。利用图28说明重复BICM译码器。
图28为表示本发明的再其他实施方式所涉及的具有重复BICM译码器的接收器的一构成例的框图。接收器进行与发射器相反的动作。
图28所示的接收器2800包括调制器2710、以及重复BICM译码器（包含星座解映射器2720、以及比特解交织器2730、LDPC译码器2740、减法运算单元2760、比特交织器2750）。
图28的接收器2800通过星座解映射器2720进行星座解映射处理，通过比特解交织器2730进行比特解交织处理，通过LDPC译码器2740进行LDPC解码处理。
一次或者多次执行LDPC解码的重复处理之后，减法运算单元2760从LDPC译码器2740的输出减去LDPC译码器2740的输入，将减法运算后所得的外部信息（extrinsic information）向比特交织器2750输出。比特交织器2750针对外部信息，进行与图25的发射器内的比特交织器针对比特列实施的比特交织处理相同的交织规则的交织处理。并且，比特交织器2750将实施实施交织处理后的外部信息向星座解映射器2720反馈。星座解映射器2720将反馈的外部信息用作事前信息（a-priori information），算出信赖性更高的LLR值。并且，比特解交织器2730针对新算出的LLR值，进行交织处理（比特解交织处理），该交织处理为抵销图25的发射器内的比特交织器针对比特列实施的比特交织处理并返回至原始的排列的处理。LDPC译码器2740利用实施比特解交织处理后的LLR值进行LDPC解码处理。
如图28所示，重复解码的循环由四个要素构成，即由星座解映射器2720、比特解交织器2730、LDPC译码器2740、以及比特交织器2750构成。有关比特解交织器2730与比特交织器2750，若等待时间非常短，理想而言为零，并且构成简单，则能够进行接收器的高效的安装。上述的比特解交织器2730与比特交织器2750满足双方的条件。
利用图29说明实现非常高效的并行安装的重复BICM译码器的一安装例。
图29是表示本发明的再其他实施方式所涉及的BICM译码器的一安装例的框图。图29的BICM译码器2900与上述参数（Q＝8、N＝12、M＝4）对应。
图29所示的BICM译码器2900包括主LLR存储器2901、缓冲LLR存储器2902、LDPC控制器2911、旋转器2912、校验节点处理器群2913、解旋器2914、QB计数器2931、表2932、减法运算单元2933、交织器2934、寄存器群2935、交织器2936、解映射器群2937、解交织器2938、寄存器群2939、解交织器2940、以及延迟单元2941。
在图29中，考虑Q＝8，主LLR存储器2901以及缓冲LLR存储器2902的读出按每8个LLR值地进行，校验节点处理器群2913具有8个校验节点处理器，解映射器群2951存在8个解映射器。另外，考虑M＝4，寄存器群2935、2972具有4个寄存器。
解映射器群2937的各解映射器利用解调器（未图示）的输出进行解映射处理，将据此所得的LLR值向解交织器2938输出。其中，解映射器群2937构成图28中的重复BICM译码器的星座解映射器2720。
解交织器2938针对LLR值实施解交织处理（抵销发射器的阶段C的交织的交织处理），将解交织后的LLR值输出至寄存器群2939的各寄存器。其中，每一个寄存器存放有1个循环块量的LLR值（8个LLR值）。在寄存器群2939中，由寄存器保持的1个循环块量的LLR值依次输出至后级，各寄存器的保持内容依次更新。解交织器2940针对被供给的1个循环块量的LLR值（8个LLR值）实施交织处理（抵销发射器的阶段B的交织的交织处理），按照表2932的保持内容（后述）写入至主LLR存储器2901以及缓冲LLR存储器2902。另外，通过按照表2932的保持内容向主LLR存储器2901以及缓冲LLR存储器2902写入，能够实现抵销发射器的阶段A的交织的交织处理。
按照这样的方式，主LLR存储器2901存储解交织处理后的LLR值，由LDPC译码器（LDPC控制器2911、旋转器2912、校验节点处理器群2913、解旋器2914）使用。LDPC解码处理由1次或者多次重复构成的重复处理。在LDPC解码处理的各重复中，更新主LLR存储器2901内的LLR值。为了算出重复BICM解码处理所需的外部信息，旧的LLR值保持于缓冲LLR存储器2902。
在此，记载LDPC译码器的处理。
LDPC控制器2911按照LDPC代码的奇偶校验矩阵针对主LLR存储器2901输出读出地址，据此主LLR存储器2901按每1个循环块量地将LLR值向旋转器2912依次输出。旋转器2912受LDPC控制器2911的控制，对从主LLR存储器2901依次供给的1个循环块量的LLR值进行规定数循环移位，针对校验节点处理器群2913的各校验节点处理器依次输出各1个循环移位后的LLR值。各校验节点处理器群2913的各校验节点处理器受LDPC控制器2911的控制，针对依次输入的一系列的LLR值进行校验节点处理。接着，校验节点处理器群2913的各校验节点处理器受LDPC控制器2911的控制，依次输出作为校验节点处理的结果的一系列的LLR值。解旋器2914受LDPC控制器2911的控制，按照抵销旋转器2912的循环移位的方式对从校验节点处理器群2913依次接收的1个循环块量的处理结果进行规定数循环移位，将循环移位后的处理结果向主LLR存储器2901依次输出。LDPC控制器2911按照LDPC代码的奇偶校验矩阵针对主LLR存储器2901输出写入地址，据此主LLR存储器2901保持从解旋器2914依次供给的1个循环块量的处理结果。LDPC控制器2911按照LDPC代码的奇偶校验矩阵反复执行以上的处理。
执行规定次数的LDPC重复处理之后，执行BICM重复处理。LDPC以及BICM重复处理也分别称为“内在重复处理”以及“外在重复处理”。另外，也能够使这两种类的重复处理重叠地进行安装。据此，能够提高收敛的速度。BICM以及LDPC解码处理在该技术领域中众所周知，因此省略详细的说明。
QB计数器2931从0起直到11为止地进行计数，将计数值向表2932输出。另外，QB计数器2931的计数动作考虑N＝12。
表2932为存储循环块置换的规则的单纯的查找表。即，表2932保持N＝12个的循环块的读出顺序（写入顺序）的信息（将各自不同的循环块与QB计数器2631的12个计数器值建立对应的信息）。表2932按照从QB计数器2931供给的计数器值所对应的1个循环块量的LLR值从主LLR存储器2901以及缓冲LLR存储器2902向减法运算单元群2933供给的方式，针对主LLR存储器2901以及缓冲LLR存储器2902输出读出地址。据此，主LLR存储器2901以及缓冲LLR存储器2902分别将与QB计数器2931的计数器值对应的1个循环块量的LLR值向减法运算单元2934输出。在此，按照来自主LLR存储器2901以及缓冲LLR存储器2902的LLR值的读出位置与该LLR值向主LLR存储器2901以及缓冲LLR存储器2902的写入位置一致的方式，实施延迟单元2941的延迟调整。另外，通过该表2932的处理实现与循环块置换（阶段A）相当的置换。
减法运算单元群的各减法运算单元2933从主LLR存储器2901的输出减去缓冲LLR存储器2902的输出，将减法运算所得的1个循环块量的外部信息（8个外部信息）输出至交织器2934。
交织器2934使从减法运算单元2933供给的1个循环块量的外部信息进行规定数循环移位，输出至寄存器群2935的第一级的寄存器。另外，通过该交织器2934的处理实现与循环块内置换（阶段B）相当的处理。其中，寄存器群2935的各寄存器接收控制脉冲从而保持8个比特，持续输出所保持的8个比特直到下一次接收控制脉冲为止。
若针对QB计数器2931的计数器值“0”～“3”实施了上述的处理内容，则交织器2936中输入4个循环块量的外部信息（32个外部信息）。在该定时，交织器2936针对输入的4个循环块量的外部信息实施交织处理并对解映射器群2937的各解映射器输出1个星座字量的外部信息（M＝4个的外部信息）。通过交织处理，针对解映射器群2951的各解映射器，从寄存器群2935的4个寄存器中的每一个逐一地供给共计4个外部信息。另外，通过交织器2936的处理实现与列-行置换（阶段C）相当的处理。
其中，QB计数器2931、表2932、交织器2934、寄存器群2935、以及交织器2936构成图28中的BICM译码器的比特交织器2750。
解映射器群2937的各解映射器将从交织器2936供给的4个外部信息用作事前信息进行解映射处理，将新的LLR值向解交织器2938输出。
解交织器2938针对LLR值实施解交织处理（抵销发射器的阶段C的交织的交织处理），将解交织后的LLR值输出至寄存器群2939的各寄存器。其中，每一个寄存器存放有1个循环块量的LLR值（8个LLR值）。在寄存器群2939中，由寄存器保持的1个循环块量的LLR值依次输出至后级，各寄存器的保持内容依次更新。解交织器2940针对被供给的1个循环块量的LLR值（8个LLR值）实施解交织处理（抵销发射器的阶段B的交织的交织处理），输出至主LLR存储器2901以及缓冲LLR存储器2902。主LLR存储器2901以及缓冲LLR存储器2902从表2932经由延迟单元2941接收写入地址，按照所接收的写入地址，保持从解交织器2940接收的1个循环块量的LLR值（8个LLR值）。通过按照表2932的写入处理，能够实现抵销发射器的阶段A的交织的交织处理（解交织处理）。
针对1个代码字，QB计数器2931的计数器值从“0”到“3”、从“4”到“7”，从“8”到“11”共计进行了3次上述一系列的处理。
其中，QB计数器2931、表2932、解交织器2938、寄存器群2939、以及解交织器2940构成图28中的BICM译码器的比特解交织器2730。
交织器2934以及解交织器2940可重构，虽然花费一定的硬件成本，但成本能够通过精心的设计控制在最低限度。交织器2936以及解交织器2938安装了列-行置换，该置换对于规定的星座尺寸是固定的。因此，安装成本低。
另外，在图29的一安装例中，包含并行地进行动作的Q个解映射器，但也能够更为降低或者提高并行度地安装重复BICM译码器。例如，容易理解的是，通过使比特交织器中的并行交织器区段数即N／M增加，能够简便地提高并行性。在这样的方法中，通过并行地设定Q×N／M个解映射器能够使并行化最大化。上述的比特交织器存在如下优点，即能够无任何障碍地实现这样的并行性。
《补充1》
本发明不限于上述实施方式中说明的内容，在用于达成本发明的目的以及与其关联或者附带的目的的任何方式中都能够实施，例如以下亦可。
（1）在上述实施方式中，作为参数列举N＝12、Q＝8、M＝4为例来进行说明，但参数N、M、Q的值不限于此，N为M的倍数即可。另外，在N为M的2倍以上时，能够将比特交织的处理分割为多个区段来执行。
（2）在上述实施方式中，作为星座列举16QAM（M＝4）为例来进行说明，但作为星座除了如QPSK或QAM等的特定的调制方式之外，例如，能够使用在DVB－S2标准中利用的圆形星座或多维星座等各种各样的调制方式。
（3）在上述的实施方式中说明的方法或者装置通过软件实现亦可，通过硬件实现亦可，并非限定于特定的形态。具体而言，上述实施方式也可以通过在计算机可读取媒体上具体实现计算机可执行命令的方式来实施，该计算机可执行命令为例如计算机、微处理器、微控制器等可执行在上述实施方式中说明的方法或装置的全部步骤的命令。另外，上述的实施方式通过ASIC（Application－Specific Integrated Circuit：专用集成电路）或FPGA（Field Programmable Gate Array：现场可编程门阵列）的方式实施亦可。
《补充2》
说明本发明所涉及的比特交织方法、比特交织器、比特解交织方法、比特解交织器、译码器及其效果。
本发明的一形态的第1比特交织方法为使用准循环低密度奇偶校验代码的通信系统中的比特交织方法，所述比特交织方法包括：接收步骤，接收由分别由Q个比特构成的N个循环块构成的所述准循环低密度奇偶校验代码的代码字；比特置换步骤，针对所述代码字的比特实施变换该代码字的比特的排列顺序的比特置换处理；以及分割步骤，将实施所述比特置换处理后的代码字分割为多个星座字，该多个星座字分别由M个比特构成，且分贝表示2M个规定的星座点中的某一个星座点；将实施所述比特置换处理前的所述代码字分割为N／M个区段，各所述区段由M个所述循环块构成，各所述星座字与N／M个所述区段中的某一个区段建立关联，在所述比特置换步骤中，各所述星座字由共计M个比特构成，该M个比特由被建立关联的所述区段中的M个不同的所述循环块各自的1个比特构成，按照各所述区段的全部比特仅被映射至与该区段建立了关联的Q个所述星座字的方式，进行所述比特置换处理。
本发明的一形态的第1比特交织器为使用准循环低密度奇偶校验代码的通信系统所利用的比特交织器，所述比特交织器包括比特置换部，该比特置换部接收由分别由Q个比特构成的N个循环块构成的所述准循环低密度奇偶校验代码的代码字，针对所述代码字的比特实施变换该代码字的比特的排列顺序的比特置换处理，按照将实施所述比特置换处理后的代码字分割为多个星座字的方式输出，该多个星座字分别由M个比特构成，且分别表示2M个规定的星座点中的某一个星座点；将实施所述比特置换处理前的所述代码字分割为N／M个区段，各所述区段由M个所述循环块构成，各所述星座字与所述N／M个区段中的一个区段建立关联，所述比特置换部为：各所述星座字由共计M个比特构成，该M个比特由被建立关联的所述区段中的M个不同的所述循环块各自的1个比特构成，按照各所述区段的全部比特仅被映射至与该区段建立了关联的Q个所述星座字的方式，进行所述比特置换处理。
据此，能够实施具有高的并行性的比特交织处理。
本发明的一形态的第2比特交织方法为：在第1比特交织方法中，包括：区段置换步骤，该区段置换步骤使N／M个所述区段彼此独立地针对各所述区段的比特实施变换该区段的比特的排列顺序的区段置换处理。
本发明的一形态的第2比特交织器为：在第1比特交织器中，所述比特置换部包括区段置换部，该区段置换部使N／M个所述区段彼此独立地针对各所述区段的比特实施变换该区段的比特的排列顺序的区段置换处理。
据此，能够并行执行多个区段置换。
本发明的一形态的第3比特交织方法为：在第2比特交织方法中，所述区段置换步骤按照所述循环块的Q个比特映射至与该循环块所对应的所述区段建立了关联的Q个所述星座字的具有同一比特索引的比特的方式，进行所述区段置换处理。
本发明的一形态的第3比特交织器为：在第2比特交织器中，所述区段置换部按照所述循环块的Q个比特映射至与该循环块所对应的所述区段建立了关联的Q个所述星座字的具有同一比特索引的比特的方式，进行所述区段置换处理。
据此，代码字的重要度相同的比特映射至星座字的健壮级别相同的比特，能够取得重要度与健壮级别的一致。例如，代码字的重要度最高的比特映射至星座字的健壮级别最高的比特亦可，此时，接收时针对代码字的重要度高的比特取得高的信赖度，取得高的接收性能。
本发明的一形态的第4比特交织方法为：在第2比特交织方法中，所述区段置换步骤包括：列-行置换步骤，针对所述区段的M×Q个比特实施变换该M×Q个比特的排列顺序的列-行置换处理。
本发明的一形态的第5比特交织方法为：在第2比特交织方法中，所述区段置换步骤针对N／M个所述区段中的各个区段包括以下步骤：循环块内置换步骤，使所述循环块彼此独立地针对各所述循环块的比特实施变换该循环块的比特的排列顺序的循环块内置换处理；以及列-行置换步骤，针对实施所述循环块置换处理后的所述区段的M×Q个比特实施变换该M×Q个比特的排列顺序的列-行置换处理。
本发明的一形态的第6比特交织方法为：在第4比特交织方法中，所述列-行置换处理是与下述处理等价的处理：在Q列M行的矩阵的行方向写入M×Q个比特，并在列方向读出M×Q个比特。
本发明的一形态的第4比特交织器为：在第2比特交织器中，所述区段置换部针对所述区段的M×Q个比特实施变换该M×Q个比特的排列顺序的列-行置换处理。
本发明的一形态的第5比特交织器为：在第2比特交织器中，所述区段置换部针对N／M个所述区段中的各个区段，使所述循环块彼此独立地针对各所述循环块的比特实施变换该循环块的比特的排列顺序的循环块内置换处理，针对实施所述循环块置换处理而得的所述区段的M×Q个比特实施变换该M×Q个比特的排列顺序的列-行置换处理。
据此，通过在区段置换中使用列-行置换，能够非常高效地实施区段置换。
本发明的一形态的第7比特交织方法为：在第1比特交织方法中，还包括循环块置换步骤，该循环块置换步骤针对所述代码字的循环块实施变换该代码字的循环块的排列顺序的循环块置换处理。
本发明的一形态的第6比特交织器为：在第1比特交织器中，还包括循环块置换部，针对所述代码字的循环块实施变换该代码字的循环块的排列顺序的循环块置换处理。
据此，能够将代码字的比特最优地映射至星座字的比特，据此能够使BICM整体的性能最优化。
本发明一形态的第1比特解交织方法为在使用准循环低密度奇偶校验代码的通信系统中对比特流进行比特解交织的比特解交织方法，包括：接收步骤，接收由N×Q个比特构成的比特列；以及逆比特置换步骤，为了复原所述准循环低密度奇偶校验代码的代码字，针对接收的所述比特列的比特实施变换该比特列的比特的排列顺序的逆比特置换处理，所述逆比特置换处理是使通过第1比特交织方法中的所述比特置换处理变换后的排列顺序恢复原状的处理。
本发明一形态的第1比特解交织器为在使用准循环低密度奇偶校验代码的通信系统中对比特流进行比特解交织的比特解交织器，包括逆比特置换部，该逆比特置换部接收由N×Q个比特构成的比特列，为了复原所述准循环低密度奇偶校验代码的代码字，针对接收的所述比特列的比特实施变换该比特列的比特的排列顺序的逆比特置换处理，所述逆比特置换处理为使通过由第1比特交织器实施的所述比特置换处理变换后的排列顺序恢复原状的处理。
本发明的一形态的第1译码器为使用准循环低密度奇偶校验代码的比特交织编码调制系统用的译码器，包括：星座解映射器，生成表示所对应的比特是0还是1的概率的软比特列；第1比特解交织器，对所述软比特列进行比特解交织；以及低密度奇偶校验译码器，对被进行了比特解交织的所述软比特列进行译码。
本发明的一形态的第2译码器为：在第1译码器中，还包括：减法运算部，从所述低密度奇偶校验译码器的输出减去所述低密度奇偶校验译码器的输入；以及第1比特交织器，将所述减法运算部的减法运算结果反馈至所述星座字解映射器。
据此，能够实施具有高的并行性的比特解交织处理。
工业实用性
本发明能够利用于使用准循环低密度奇偶校验代码的比特交织编码调制系统中比特交织器以及与该比特交织器对应的比特解交织器。
标记说明：
2000、2300、2400比特交织器；
2010比特置换单元；
2021～2023区段置换单元；
2101、2201比特置换单元；
2111～2122循环块内置换单元；
2131～2133列-行置换单元；
2310循环块置换单元；
2500发射器；
2510LDPC编码器；
2520比特交织器；
2530星座映射器；
2700、2800接收器；
2710星座解映射器；
2720比特解交织器；
2730LDPC译码器；
2740减法运算单元；
2750比特交织器。
权利要求书(按照条约第19条的修改)
1.（修改后）一种比特交织方法，是使用包括重复累积准循环低密度奇偶校验代码的准循环低密度奇偶校验代码的通信系统中的比特交织方法，其特征在于，
所述比特交织方法包括：
接收步骤，接收由N个循环块构成的所述准循环低密度奇偶校验代码的代码字，该N个循环块分别由Q个比特构成；
比特置换步骤，针对所述代码字的比特实施变换该代码字的比特的排列顺序的比特置换处理；以及
分割步骤，将实施所述比特置换处理后的代码字分割为多个星座字，该多个星座字分别由M个比特构成，且分别表示2M个规定的星座点中的某一个星座点；
实施所述比特置换处理前的所述代码字被分割为N／M个区段，各所述区段由M个所述循环块构成，各所述星座字与N／M个所述区段中的某一个区段建立了关联，
在所述比特置换步骤中，各所述星座字由共计M个比特构成，该M个比特由建立了关联的所述区段中的M个不同的所述循环块各自的1个比特构成，以各所述区段的全部比特仅被映射至与该区段建立了关联的Q个所述星座字的方式，进行所述比特置换处理。
2.如权利要求1所述的比特交织方法，其特征在于，
所述比特置换步骤包括：
区段置换步骤，以N／M个所述区段相互独立的方式，针对各所述区段的比特实施变换该区段的比特的排列顺序的区段置换处理。
3.如权利要求2所述的比特交织方法，其特征在于，
在所述区段置换步骤中，以所述循环块的Q个比特被映射至与该循环块所对应的所述区段建立了关联的Q个所述星座字的具有同一比特索引的比特的方式，进行所述区段置换处理。
4.如权利要求2所述的比特交织方法，其特征在于，
所述区段置换步骤包括：
列-行置换步骤，针对所述区段的M×Q个比特实施变换该M×Q个比特的排列顺序的列-行置换处理。
5.（修改后）如权利要求2所述的比特交织方法，其特征在于，
所述区段置换步骤针对N／M个所述区段中的各个区段包括以下步骤：
循环块内置换步骤，以所述循环块相互独立的方式，针对各所述循环块的比特实施变换该循环块的比特的排列顺序的循环块内置换处理；以及
列-行置换步骤，针对实施所述循环块内置换处理后的所述区段的M×Q个比特实施变换该M×Q个比特的排列顺序的列-行置换处理。
6.如权利要求4所述的比特交织方法，其特征在于，
所述列-行置换处理是与以下处理等价的处理：在Q列M行的矩阵的行方向写入M×Q个比特，并在列方向读出M×Q个比特。
7.如权利要求1所述的比特交织方法，其特征在于，还包括：
循环块置换步骤，针对所述代码字的循环块实施变换该代码字的循环块的排列顺序的循环块置换处理。
8.（修改后）一种比特解交织方法，是在使用包括重复累积准循环低密度奇偶校验代码的准循环低密度奇偶校验代码的通信系统中对比特流进行比特解交织的比特解交织方法，其特征在于，包括：
接收步骤，接收由N×Q个比特构成的比特列；以及
逆比特置换步骤，为了复原所述准循环低密度奇偶校验代码的代码字，针对接收的所述比特列的比特实施变换该比特列的比特的排列顺序的逆比特置换处理，
所述逆比特置换处理，是使通过权利要求1所述的比特交织方法中的所述比特置换处理变换后的排列顺序恢复原状的处理。
9.（修改后）一种比特交织器，是使用包括重复累积准循环低密度奇偶校验代码的准循环低密度奇偶校验代码的通信系统所使用的比特交织器，其特征在于，
所述比特交织器具备：
比特置换部，接收由N个循环块构成的所述准循环低密度奇偶校验代码的代码字，该N个循环块分别由Q个比特构成，该比特置换部针对所述代码字的比特实施变换该代码字的比特的排列顺序的比特置换处理，以将实施所述比特置换处理后的代码字分割为多个星座字的方式输出，该多个星座字分别由M个比特构成，且分别表示2M个规定的星座点中的某一个星座点；
实施所述比特置换处理前的所述代码字被分割为N／M个区段，各所述区段由M个所述循环块构成，各所述星座字与所述N／M个区段中的一个区段建立了关联，
所述比特置换部为：各所述星座字由共计M个比特构成，该M个比特由建立了关联的所述区段中的M个不同的循环块各自的1个比特构成，以各所述区段的全部比特仅被映射至与该区段建立了关联的Q个星座字的方式，进行所述比特置换处理。
10.如权利要求9所述的比特交织器，其特征在于，
所述比特置换部包括：
区段置换部，以N／M个所述区段相互独立的方式，针对各所述区段的比特实施变换该区段的比特的排列顺序的区段置换处理。
11.如权利要求10所述的比特交织器，其特征在于，
所述区段置换部以所述循环块的Q个比特被映射至与该循环块所对应的所述区段建立了关联的Q个所述星座字的具有同一比特索引的比特的方式，进行所述区段置换处理。
12.如权利要求10所述的比特交织器，其特征在于，
所述区段置换部针对所述区段的M×Q个比特实施变换该M×Q个比特的排列顺序的列-行置换处理。
13.（修改后）如权利要求10所述的比特交织器，其特征在于，
所述区段置换部针对N／M个所述区段中的各个区段，
以所述循环块相互独立的方式，针对各所述循环块的比特实施变换该循环块的比特的排列顺序的循环块内置换处理，
针对实施所述循环块内置换处理后的所述区段的M×Q个比特实施变换该M×Q个比特的排列顺序的列-行置换处理。
14.如权利要求9所述的比特交织器，其特征在于，还具备：
循环块置换部，针对所述代码字的循环块实施变换该代码字的循环块的排列顺序的循环块置换处理。
15.（修改后）一种比特解交织器，是在使用包括重复累积准循环低密度奇偶校验代码的准循环低密度奇偶校验代码的通信系统中对比特流进行比特解交织的比特解交织器，其特征在于，具备：
逆比特置换部，接收由N×Q个比特构成的比特列，为了复原所述准循环低密度奇偶校验代码的代码字，针对接收的所述比特列的比特实施变换该比特列的比特的排列顺序的逆比特置换处理；
所述逆比特置换处理，是使通过由权利要求9所述的比特交织器实施的所述比特置换处理变换后的排列顺序恢复原状的处理。
16.（修改后）一种译码器，是使用包括重复累积准循环低密度奇偶校验代码的准循环低密度奇偶校验代码的比特交织编码调制系统用的译码器，其特征在于，具备：
星座解映射器，生成表示所对应的比特是0还是1的概率的软比特列；
权利要求15所述的比特解交织器，对所述软比特列进行比特解交织；以及
低密度奇偶校验译码器，对被进行了比特解交织的所述软比特列进行译码。
17.如权利要求16所述的译码器，其特征在于，还具备：
减法运算部，从所述低密度奇偶校验译码器的输出减去所述低密度奇偶校验译码器的输入；以及
权利要求9所述的比特交织器，将所述减法运算部的减法运算结果反馈至所述星座解映射器。

Claims (17)

1.一种比特交织方法，是使用准循环低密度奇偶校验代码的通信系统中的比特交织方法，其特征在于，
所述比特交织方法包括：
接收步骤，接收由N个循环块构成的所述准循环低密度奇偶校验代码的代码字，该N个循环块分别由Q个比特构成；
比特置换步骤，针对所述代码字的比特实施变换该代码字的比特的排列顺序的比特置换处理；以及
分割步骤，将实施所述比特置换处理后的代码字分割为多个星座字，该多个星座字分别由M个比特构成，且分别表示2M个规定的星座点中的某一个星座点；
实施所述比特置换处理前的所述代码字被分割为N／M个区段，各所述区段由M个所述循环块构成，各所述星座字与N／M个所述区段中的某一个区段建立了关联，
在所述比特置换步骤中，各所述星座字由共计M个比特构成，该M个比特由建立了关联的所述区段中的M个不同的所述循环块各自的1个比特构成，以各所述区段的全部比特仅被映射至与该区段建立了关联的Q个所述星座字的方式，进行所述比特置换处理。
2.如权利要求1所述的比特交织方法，其特征在于，
所述比特置换步骤包括：
区段置换步骤，以N／M个所述区段相互独立的方式，针对各所述区段的比特实施变换该区段的比特的排列顺序的区段置换处理。
3.如权利要求2所述的比特交织方法，其特征在于，
在所述区段置换步骤中，以所述循环块的Q个比特被映射至与该循环块所对应的所述区段建立了关联的Q个所述星座字的具有同一比特索引的比特的方式，进行所述区段置换处理。
4.如权利要求2所述的比特交织方法，其特征在于，
所述区段置换步骤包括：
列-行置换步骤，针对所述区段的M×Q个比特实施变换该M×Q个比特的排列顺序的列-行置换处理。
5.如权利要求2所述的比特交织方法，其特征在于，
所述区段置换步骤针对N／M个所述区段中的各个区段包括以下步骤：
循环块内置换步骤，以所述循环块相互独立的方式，针对各所述循环块的比特实施变换该循环块的比特的排列顺序的循环块内置换处理；以及
列-行置换步骤，针对实施所述循环块置换处理后的所述区段的M×Q个比特实施变换该M×Q个比特的排列顺序的列-行置换处理。
6.如权利要求4所述的比特交织方法，其特征在于，
所述列-行置换处理是与以下处理等价的处理：在Q列M行的矩阵的行方向写入M×Q个比特，并在列方向读出M×Q个比特。
7.如权利要求1所述的比特交织方法，其特征在于，还包括：
循环块置换步骤，针对所述代码字的循环块实施变换该代码字的循环块的排列顺序的循环块置换处理。
8.一种比特解交织方法，是在使用准循环低密度奇偶校验代码的通信系统中对比特流进行比特解交织的比特解交织方法，其特征在于，包括：
接收步骤，接收由N×Q个比特构成的比特列；以及
逆比特置换步骤，为了复原所述准循环低密度奇偶校验代码的代码字，针对接收的所述比特列的比特实施变换该比特列的比特的排列顺序的逆比特置换处理，
所述逆比特置换处理，是使通过权利要求1所述的比特交织方法中的所述比特置换处理变换后的排列顺序恢复原状的处理。
9.一种比特交织器，是使用准循环低密度奇偶校验代码的通信系统所使用的比特交织器，其特征在于，
所述比特交织器具备：
比特置换部，接收由N个循环块构成的所述准循环低密度奇偶校验代码的代码字，该N个循环块分别由Q个比特构成，该比特置换部针对所述代码字的比特实施变换该代码字的比特的排列顺序的比特置换处理，以将实施所述比特置换处理后的代码字分割为多个星座字的方式输出，该多个星座字分别由M个比特构成，且分别表示2M个规定的星座点中的某一个星座点；
实施所述比特置换处理前的所述代码字被分割为N／M个区段，各所述区段由M个所述循环块构成，各所述星座字与所述N／M个区段中的一个区段建立了关联，
所述比特置换部为：各所述星座字由共计M个比特构成，该M个比特由建立了关联的所述区段中的M个不同的循环块各自的1个比特构成，以各所述区段的全部比特仅被映射至与该区段建立了关联的Q个星座字的方式，进行所述比特置换处理。
10.如权利要求9所述的比特交织器，其特征在于，
所述比特置换部包括：
区段置换部，以N／M个所述区段相互独立的方式，针对各所述区段的比特实施变换该区段的比特的排列顺序的区段置换处理。
11.如权利要求10所述的比特交织器，其特征在于，
所述区段置换部以所述循环块的Q个比特被映射至与该循环块所对应的所述区段建立了关联的Q个所述星座字的具有同一比特索引的比特的方式，进行所述区段置换处理。
12.如权利要求10所述的比特交织器，其特征在于，
所述区段置换部针对所述区段的M×Q个比特实施变换该M×Q个比特的排列顺序的列-行置换处理。
13.如权利要求10所述的比特交织器，其特征在于，
所述区段置换部针对N／M个所述区段中的各个区段，
以所述循环块相互独立的方式，针对各所述循环块的比特实施变换该循环块的比特的排列顺序的循环块内置换处理，
针对实施所述循环块置换处理后的所述区段的M×Q个比特实施变换该M×Q个比特的排列顺序的列-行置换处理。
14.如权利要求9所述的比特交织器，其特征在于，还具备：
循环块置换部，针对所述代码字的循环块实施变换该代码字的循环块的排列顺序的循环块置换处理。
15.一种比特解交织器，是在使用准循环低密度奇偶校验代码的通信系统中对比特流进行比特解交织的比特解交织器，其特征在于，具备：
逆比特置换部，接收由N×Q个比特构成的比特列，为了复原所述准循环低密度奇偶校验代码的代码字，针对接收的所述比特列的比特实施变换该比特列的比特的排列顺序的逆比特置换处理；
所述逆比特置换处理，是使通过由权利要求9所述的比特交织器实施的所述比特置换处理变换后的排列顺序恢复原状的处理。
16.一种译码器，是使用准循环低密度奇偶校验代码的比特交织编码调制系统用的译码器，其特征在于，具备：
星座解映射器，生成表示所对应的比特是0还是1的概率的软比特列；
权利要求15所述的比特解交织器，对所述软比特列进行比特解交织；以及
低密度奇偶校验译码器，对被进行了比特解交织的所述软比特列进行译码。
17.如权利要求16所述的译码器，其特征在于，还具备：
减法运算部，从所述低密度奇偶校验译码器的输出减去所述低密度奇偶校验译码器的输入；以及
权利要求9所述的比特交织器，将所述减法运算部的减法运算结果反馈至所述星座解映射器。
CN201280022666.6A 2011-05-18 2012-05-18 比特交织方法、比特交织器、译码方法及译码器 Active CN103534953B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201610890041.1A CN107070462B (zh) 2011-05-18 2012-05-18 比特交织方法、比特交织器、信号处理方法及装置
CN201610889133.8A CN107070461B (zh) 2011-05-18 2012-05-18 比特交织方法、比特交织器、信号处理方法及装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP11004126A EP2525497A1 (en) 2011-05-18 2011-05-18 Bit-interleaved coding and modulation (BICM) with quasi-cyclic LDPC codes
EP11004126.6 2011-05-18
PCT/JP2012/003260 WO2012157282A1 (ja) 2011-05-18 2012-05-18 並列ビットインターリーバ

Related Child Applications (2)

Application Number Title Priority Date Filing Date
CN201610889133.8A Division CN107070461B (zh) 2011-05-18 2012-05-18 比特交织方法、比特交织器、信号处理方法及装置
CN201610890041.1A Division CN107070462B (zh) 2011-05-18 2012-05-18 比特交织方法、比特交织器、信号处理方法及装置

Publications (2)

Publication Number Publication Date
CN103534953A true CN103534953A (zh) 2014-01-22
CN103534953B CN103534953B (zh) 2016-10-26

Family

ID=44773215

Family Applications (3)

Application Number Title Priority Date Filing Date
CN201280022666.6A Active CN103534953B (zh) 2011-05-18 2012-05-18 比特交织方法、比特交织器、译码方法及译码器
CN201610889133.8A Active CN107070461B (zh) 2011-05-18 2012-05-18 比特交织方法、比特交织器、信号处理方法及装置
CN201610890041.1A Active CN107070462B (zh) 2011-05-18 2012-05-18 比特交织方法、比特交织器、信号处理方法及装置

Family Applications After (2)

Application Number Title Priority Date Filing Date
CN201610889133.8A Active CN107070461B (zh) 2011-05-18 2012-05-18 比特交织方法、比特交织器、信号处理方法及装置
CN201610890041.1A Active CN107070462B (zh) 2011-05-18 2012-05-18 比特交织方法、比特交织器、信号处理方法及装置

Country Status (9)

Country Link
US (10) US9032260B2 (zh)
EP (4) EP2525497A1 (zh)
JP (8) JP5719927B2 (zh)
CN (3) CN103534953B (zh)
ES (1) ES2745550T3 (zh)
HU (1) HUE045561T2 (zh)
PL (1) PL2950453T3 (zh)
TW (1) TWI558108B (zh)
WO (1) WO2012157282A1 (zh)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9240808B2 (en) * 2010-09-10 2016-01-19 Trellis Phase Communications, Lp Methods, apparatus, and systems for coding with constrained interleaving
US9362955B2 (en) * 2010-09-10 2016-06-07 Trellis Phase Communications, Lp Encoding and decoding using constrained interleaving
EP2525495A1 (en) 2011-05-18 2012-11-21 Panasonic Corporation Bit-interleaved coding and modulation (BICM) with quasi-cyclic LDPC codes
EP2525498A1 (en) 2011-05-18 2012-11-21 Panasonic Corporation Bit-interleaved coding and modulation (BICM) with quasi-cyclic LDPC codes
EP2525496A1 (en) 2011-05-18 2012-11-21 Panasonic Corporation Bit-interleaved coding and modulation (BICM) with quasi-cyclic LDPC codes
EP2525497A1 (en) 2011-05-18 2012-11-21 Panasonic Corporation Bit-interleaved coding and modulation (BICM) with quasi-cyclic LDPC codes
EP2552043A1 (en) * 2011-07-25 2013-01-30 Panasonic Corporation Spatial multiplexing for bit-interleaved coding and modulation with quasi-cyclic LDPC codes
EP3493408B1 (en) * 2012-07-27 2020-06-17 Sun Patent Trust Transmission method
US9735809B2 (en) * 2013-09-26 2017-08-15 Samsung Electronics Co., Ltd. Transmitting apparatus and signal processing method thereof
US9577679B2 (en) * 2013-10-04 2017-02-21 Samsung Electronics Co., Ltd. Transmitting apparatus and signal processing method thereof
US11791839B2 (en) * 2013-10-04 2023-10-17 Samsung Electronics Co., Ltd. Transmitting apparatus and signal processing method thereof
KR101853051B1 (ko) * 2013-11-13 2018-04-27 엘지전자 주식회사 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법 및 방송 신호 수신 방법
WO2015079665A1 (ja) 2013-11-29 2015-06-04 パナソニック株式会社 送信方法、送信機、受信方法、及び受信機
EP2879318A1 (en) 2013-11-29 2015-06-03 Panasonic Corporation Efficient component interleaving for rotated constellations with time-frequency slicing
US10425110B2 (en) 2014-02-19 2019-09-24 Samsung Electronics Co., Ltd. Transmitting apparatus and interleaving method thereof
KR101800409B1 (ko) * 2014-02-19 2017-11-23 삼성전자주식회사 송신 장치 및 그의 인터리빙 방법
US9602135B2 (en) * 2014-02-20 2017-03-21 Electronics And Telecommunications Research Institute Bit interleaver for low-density parity check codeword having length of 64800 and code rate of 5/15 and 64-symbol mapping, and bit interleaving method using same
KR101884272B1 (ko) * 2014-02-20 2018-08-30 상하이 내셔널 엔지니어링 리서치 센터 오브 디지털 텔레비전 컴퍼니, 리미티드 Ldpc 코드워드 인터리빙 매핑 방법 및 디인터리빙 디매핑 방법
KR102318257B1 (ko) 2014-02-25 2021-10-28 한국전자통신연구원 레이어드 디비전 멀티플렉싱을 이용한 신호 멀티플렉싱 장치 및 신호 멀티플렉싱 방법
GB2527604A (en) * 2014-06-27 2015-12-30 Ibm Data encoding in solid-state storage devices
US9369151B2 (en) * 2014-09-25 2016-06-14 Ali Misfer ALKATHAMI Apparatus and method for resource allocation
KR102240728B1 (ko) * 2015-01-27 2021-04-16 한국전자통신연구원 길이가 64800이며, 부호율이 4/15인 ldpc 부호어 및 64-심볼 맵핑을 위한 비트 인터리버 및 이를 이용한 비트 인터리빙 방법
PL3253581T3 (pl) 2015-02-02 2022-08-16 Padaluma Ink-Jet Solutions Gmbh Jednoprzebiegowa drukarka atramentowa
KR102287614B1 (ko) * 2015-02-12 2021-08-10 한국전자통신연구원 길이가 64800이며, 부호율이 2/15인 ldpc 부호어 및 16-심볼 맵핑을 위한 비트 인터리버 및 이를 이용한 비트 인터리빙 방법
KR102287630B1 (ko) * 2015-02-17 2021-08-10 한국전자통신연구원 길이가 16200이며, 부호율이 3/15인 ldpc 부호어 및 16-심볼 맵핑을 위한 비트 인터리버 및 이를 이용한 비트 인터리빙 방법
US9590758B2 (en) * 2015-05-19 2017-03-07 Samsung Electronics Co., Ltd. Transmitting apparatus and mapping method thereof
US9602232B2 (en) 2015-05-19 2017-03-21 Samsung Electronics Co., Ltd. Transmitting apparatus and mapping method thereof
KR102397896B1 (ko) * 2015-05-29 2022-05-13 삼성전자주식회사 수신 장치 및 그의 신호 처리 방법
US10484017B2 (en) * 2015-06-01 2019-11-19 Sony Corporation Data processing apparatus, and data processing method
US20170185328A1 (en) * 2015-12-29 2017-06-29 Alibaba Group Holding Limited Nand flash storage error mitigation systems and methods
EP3644568B1 (en) * 2017-06-19 2022-08-10 Panasonic Intellectual Property Corporation of America Transmission device, reception device, transmission method, and reception method
CN115801191A (zh) 2017-06-26 2023-03-14 中兴通讯股份有限公司 准循环低密度奇偶校验编码设计方法及装置
CN109474373B (zh) * 2017-09-08 2021-01-29 华为技术有限公司 交织方法和交织装置
EP4358416A3 (en) 2018-11-07 2024-05-08 Telefonaktiebolaget LM Ericsson (publ) Optimized implementation of (de-)interleaving for 3gpp new radio
DE102019200256B4 (de) * 2019-01-10 2020-07-30 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verschachteler
US10871910B1 (en) * 2019-09-27 2020-12-22 Western Digital Technologies, Inc. Non-volatile memory with selective interleaved coding based on block reliability

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1516459A (zh) * 2003-01-09 2004-07-28 北京泰美世纪科技有限公司 数字多媒体广播系统中的信号通讯的传送系统和模式
EP1367732B1 (en) * 2002-05-31 2007-04-04 Broadcom Corporation Soft-in soft-out decoder for turbo trellis coded modulation
CN101047840A (zh) * 2006-04-18 2007-10-03 华为技术有限公司 一种手持电视系统中的信道交织方法及系统
CN101345738A (zh) * 2008-08-29 2009-01-14 成都德芯数字科技有限公司 一种数字电视地面广播信号的映射与交织方法及系统
US20090125780A1 (en) * 2007-10-30 2009-05-14 Sony Corporation Data processing apparatus and method
CN101494629A (zh) * 2008-01-24 2009-07-29 华为技术有限公司 获取符号映射分集、生成星座图、调制的方法和装置
EP2124377A3 (en) * 2003-06-13 2010-01-13 Dtvg Licensing, Inc Framing structure for digital broadcasting and interactive services
US20100162073A1 (en) * 2008-12-18 2010-06-24 Samsung Electronics Co., Ltd. Bit mapping/demapping method and apparatus for communication system
KR20110033211A (ko) * 2008-06-16 2011-03-30 라이 라디오텔레비지오네 이탈리아나 에스.페.아. Ｑａｍ 성상 매핑에 앞서 적용될 ｌｄｐｃ 코딩 비트들의 비트 치환

Family Cites Families (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6751269B1 (en) * 1999-01-11 2004-06-15 Texas Instruments Incorporated Bit-interleaved coded modulation for CATV upstream channels
US6954885B2 (en) * 2001-12-14 2005-10-11 Qualcomm Incorporated Method and apparatus for coding bits of data in parallel
GB2454195A (en) * 2007-10-30 2009-05-06 Sony Corp Address generation polynomial and permutation matrix for DVB-T2 16k OFDM sub-carrier mode interleaver
EP1463255A1 (en) 2003-03-25 2004-09-29 Sony United Kingdom Limited Interleaver for mapping symbols on the carriers of an OFDM system
KR100809619B1 (ko) * 2003-08-26 2008-03-05 삼성전자주식회사 이동 통신 시스템에서 블록 저밀도 패러티 검사 부호부호화/복호 장치 및 방법
JP4534128B2 (ja) 2004-03-05 2010-09-01 ソニー株式会社 符号化方法および装置
JP4607489B2 (ja) * 2004-04-21 2011-01-05 株式会社エヌ・ティ・ティ・ドコモ データ処理装置およびデータ処理方法
CN101032084B (zh) * 2004-10-01 2010-05-05 汤姆逊许可公司 用于接收器的方法和设备
US7760880B2 (en) * 2004-10-13 2010-07-20 Viasat, Inc. Decoder architecture system and method
KR20060097503A (ko) * 2005-03-11 2006-09-14 삼성전자주식회사 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널인터리빙/디인터리빙 장치 및 그 제어 방법
KR100946884B1 (ko) * 2005-07-15 2010-03-09 삼성전자주식회사 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널인터리빙/디인터리빙 장치 및 그 제어 방법
CN100571068C (zh) * 2005-08-18 2009-12-16 北京泰美世纪科技有限公司 数字卫星广播系统及信息传输方法、纠错编码系统及方法
CN100341211C (zh) 2005-12-22 2007-10-03 天津大学 高功率内腔倍频激光器相位失配补偿加热器及方法
CN100438394C (zh) * 2006-01-12 2008-11-26 北京大学 非规则置换矩阵ldpc码的构造方法及装置
KR100819247B1 (ko) * 2006-01-13 2008-04-03 삼성전자주식회사 통신 시스템에서 신호 송수신 장치 및 방법
US7830957B2 (en) * 2006-05-02 2010-11-09 Qualcomm Incorporated Parallel bit interleaver for a wireless system
US7752529B2 (en) * 2006-07-26 2010-07-06 Broadcom Corporation Combined LDPC (low density parity check) encoder and syndrome checker
JP4856605B2 (ja) * 2006-08-31 2012-01-18 パナソニック株式会社 符号化方法、符号化装置、及び送信装置
BRPI0806757A2 (pt) * 2007-01-24 2011-09-13 Qualcomm Inc encodificação e decodificação de ldpc de pacotes de tamanhos variáveis
US8359522B2 (en) * 2007-05-01 2013-01-22 Texas A&M University System Low density parity check decoder for regular LDPC codes
JP4583431B2 (ja) * 2007-11-13 2010-11-17 パナソニック株式会社 変調器及び変調方法
TWI410055B (zh) 2007-11-26 2013-09-21 Sony Corp Data processing device, data processing method and program product for performing data processing method on computer
US8402337B2 (en) * 2007-11-26 2013-03-19 Sony Corporation Data processing apparatus and data processing method as well as encoding apparatus and encoding method
TWI459724B (zh) 2007-11-26 2014-11-01 Sony Corp Data processing device and data processing method
TWI497920B (zh) 2007-11-26 2015-08-21 Sony Corp Data processing device and data processing method
TWI427937B (zh) 2007-11-26 2014-02-21 Sony Corp Data processing device and data processing method
CN101488819B (zh) * 2008-01-15 2013-02-27 华为技术有限公司 一种低密度奇偶校验码编码调制方法及装置
HUE027114T2 (en) 2008-03-03 2016-08-29 Rai Radiotelevisione Italiana S P A Bitermutation pattern for LDPC coded modulation and QAM constellation patterns
WO2009116204A1 (ja) * 2008-03-18 2009-09-24 ソニー株式会社 データ処理装置、及びデータ処理方法
US20090282316A1 (en) * 2008-05-07 2009-11-12 Texas Instruments Incorporated Memory Access in Low-Density Parity Check Decoders
WO2010083038A2 (en) * 2009-01-14 2010-07-22 Thomson Licensing Method and apparatus for demultiplexer design for multli-edge type ldpc coded modulation
US8219874B2 (en) * 2009-02-19 2012-07-10 Nec Laboratories America, Inc. Multi-dimensional LDPC coded modulation for high-speed optical transmission systems
US8495450B2 (en) * 2009-08-24 2013-07-23 Samsung Electronics Co., Ltd. System and method for structured LDPC code family with fixed code length and no puncturing
US8566668B1 (en) * 2010-01-04 2013-10-22 Viasat, Inc. Edge memory architecture for LDPC decoder
CA2818298C (en) * 2010-04-28 2017-03-21 Lg Electronics Inc. Broadcast signal transmitter, broadcast signal receiver, and method for transceiving broadcast signals in broadcast signal transceivers
US8713398B2 (en) * 2011-03-22 2014-04-29 Nec Corporation Error correct coding device, error correct coding method, and error correct coding program
US8656245B2 (en) * 2011-04-13 2014-02-18 California Institute Of Technology Method of error floor mitigation in low-density parity-check codes
US8739001B2 (en) * 2011-04-23 2014-05-27 Analogies Sa LDPC encoding and decoding techniques
EP2525497A1 (en) * 2011-05-18 2012-11-21 Panasonic Corporation Bit-interleaved coding and modulation (BICM) with quasi-cyclic LDPC codes
EP2525495A1 (en) * 2011-05-18 2012-11-21 Panasonic Corporation Bit-interleaved coding and modulation (BICM) with quasi-cyclic LDPC codes
EP2525496A1 (en) 2011-05-18 2012-11-21 Panasonic Corporation Bit-interleaved coding and modulation (BICM) with quasi-cyclic LDPC codes
KR101922990B1 (ko) * 2011-11-11 2018-11-28 삼성전자주식회사 멀티미디어 통신 시스템에서 준순환 저밀도 패리티 검사 부호 송/수신 장치 및 방법
US8930789B1 (en) * 2013-01-23 2015-01-06 Viasat, Inc. High-speed LDPC decoder
BR112015027153B1 (pt) * 2013-05-02 2021-12-14 Sony Corp Dispositivo e método de processamento de dados
JP6561226B2 (ja) * 2013-06-05 2019-08-21 サターン ライセンシング エルエルシーＳａｔｕｒｎ Ｌｉｃｅｎｓｉｎｇ ＬＬＣ ペイロードデータおよび緊急情報を送信するための送信装置および送信方法
KR102080607B1 (ko) * 2013-07-08 2020-02-25 삼성전자주식회사 방송 및 통신 시스템에서 신호 송수신 장치 및 방법
CN105453553B (zh) * 2013-08-01 2018-08-28 Lg 电子株式会社 发送广播信号的设备、接收广播信号的设备、发送广播信号的方法以及接收广播信号的方法
US9602137B2 (en) * 2014-02-19 2017-03-21 Samsung Electronics Co., Ltd. Transmitting apparatus and interleaving method thereof
KR101884272B1 (ko) * 2014-02-20 2018-08-30 상하이 내셔널 엔지니어링 리서치 센터 오브 디지털 텔레비전 컴퍼니, 리미티드 Ldpc 코드워드 인터리빙 매핑 방법 및 디인터리빙 디매핑 방법
CN111245442B (zh) 2014-03-19 2023-06-30 三星电子株式会社 发送设备及其交织方法
US10326471B2 (en) * 2014-05-22 2019-06-18 Electronics And Telecommunications Research Institute Bit interleaver for low-density parity check codeword having length of 16200 and code rate of 3/15 and quadrature phase shift keying, and bit interleaving method using same
US9847794B2 (en) * 2015-05-19 2017-12-19 Samsung Electronics Co., Ltd. Transmitting apparatus and interleaving method thereof
US9787326B2 (en) * 2015-05-19 2017-10-10 Samsung Electronics Co., Ltd. Method and apparatus for encoding and decoding low density parity check codes

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1367732B1 (en) * 2002-05-31 2007-04-04 Broadcom Corporation Soft-in soft-out decoder for turbo trellis coded modulation
CN1516459A (zh) * 2003-01-09 2004-07-28 北京泰美世纪科技有限公司 数字多媒体广播系统中的信号通讯的传送系统和模式
EP2124377A3 (en) * 2003-06-13 2010-01-13 Dtvg Licensing, Inc Framing structure for digital broadcasting and interactive services
CN101047840A (zh) * 2006-04-18 2007-10-03 华为技术有限公司 一种手持电视系统中的信道交织方法及系统
US20090125780A1 (en) * 2007-10-30 2009-05-14 Sony Corporation Data processing apparatus and method
CN101494629A (zh) * 2008-01-24 2009-07-29 华为技术有限公司 获取符号映射分集、生成星座图、调制的方法和装置
KR20110033211A (ko) * 2008-06-16 2011-03-30 라이 라디오텔레비지오네 이탈리아나 에스.페.아. Ｑａｍ 성상 매핑에 앞서 적용될 ｌｄｐｃ 코딩 비트들의 비트 치환
CN101345738A (zh) * 2008-08-29 2009-01-14 成都德芯数字科技有限公司 一种数字电视地面广播信号的映射与交织方法及系统
US20100162073A1 (en) * 2008-12-18 2010-06-24 Samsung Electronics Co., Ltd. Bit mapping/demapping method and apparatus for communication system

Also Published As

Publication number Publication date
JP6386640B2 (ja) 2018-09-05
HUE045561T2 (hu) 2020-01-28
JP2018201226A (ja) 2018-12-20
JP2017017744A (ja) 2017-01-19
JP2017229095A (ja) 2017-12-28
JP2019216428A (ja) 2019-12-19
WO2012157282A1 (ja) 2012-11-22
US9564929B2 (en) 2017-02-07
US9160372B2 (en) 2015-10-13
US9800270B2 (en) 2017-10-24
EP3525353A1 (en) 2019-08-14
US20180013449A1 (en) 2018-01-11
JP6208307B2 (ja) 2017-10-04
US10931313B2 (en) 2021-02-23
JP6772345B2 (ja) 2020-10-21
EP3525353B1 (en) 2023-03-29
US10312942B2 (en) 2019-06-04
US20220239317A1 (en) 2022-07-28
TW201316696A (zh) 2013-04-16
US20160261290A1 (en) 2016-09-08
US20210135687A1 (en) 2021-05-06
US10097212B2 (en) 2018-10-09
JP6559306B2 (ja) 2019-08-14
CN107070462B (zh) 2020-09-29
JP2015136165A (ja) 2015-07-27
CN107070461B (zh) 2020-07-10
CN107070461A (zh) 2017-08-18
US11329672B2 (en) 2022-05-10
EP2950453B1 (en) 2019-07-03
PL2950453T3 (pl) 2019-12-31
CN107070462A (zh) 2017-08-18
JP2016076966A (ja) 2016-05-12
JP2021007243A (ja) 2021-01-21
CN103534953B (zh) 2016-10-26
US20190245562A1 (en) 2019-08-08
JP5719927B2 (ja) 2015-05-20
US9032260B2 (en) 2015-05-12
TWI558108B (zh) 2016-11-11
US20180375533A1 (en) 2018-12-27
US9369153B2 (en) 2016-06-14
EP2525497A1 (en) 2012-11-21
EP2950453A1 (en) 2015-12-02
JP5852758B2 (ja) 2016-02-03
US20140126674A1 (en) 2014-05-08
US20150381207A1 (en) 2015-12-31
US20170104497A1 (en) 2017-04-13
JP7011013B2 (ja) 2022-01-26
JPWO2012157282A1 (ja) 2014-07-31
ES2745550T3 (es) 2020-03-02
JP6010209B2 (ja) 2016-10-19
EP2566057A1 (en) 2013-03-06
US20150214983A1 (en) 2015-07-30
EP2566057A4 (en) 2013-06-26

Similar Documents

Publication Publication Date Title
CN103534953A (zh) 并行比特交织器
US11496157B2 (en) Parallel bit interleaver
US11671118B2 (en) Parallel bit interleaver
US11362680B2 (en) Parallel bit interleaver
WO2015079665A1 (ja) 送信方法、送信機、受信方法、及び受信機

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant