JP2011239184A - 差動増幅回路及びそれを用いたレベル変換回路 - Google Patents
差動増幅回路及びそれを用いたレベル変換回路 Download PDFInfo
- Publication number
- JP2011239184A JP2011239184A JP2010109017A JP2010109017A JP2011239184A JP 2011239184 A JP2011239184 A JP 2011239184A JP 2010109017 A JP2010109017 A JP 2010109017A JP 2010109017 A JP2010109017 A JP 2010109017A JP 2011239184 A JP2011239184 A JP 2011239184A
- Authority
- JP
- Japan
- Prior art keywords
- node
- active load
- circuit
- power supply
- load circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Logic Circuits (AREA)
Abstract
【課題】従来の差動増幅器は出力ノードから出力される差動信号の振幅レベルが十分確保できない可能性があった。
【解決手段】第1の電源端子と第1、第2のノード間にそれぞれ接続され、入力差動信号に導通状態が制御される第1、第2の能動負荷回路と、前記第1、第2のノードと第1、第2の出力ノード間にそれぞれ接続される第3、第4の能動負荷回路と、前記第1、第2の出力ノードと第2の電源端子との間にそれぞれ接続され、前記第2、第1のノードの電位に応じて導通状態が制御される第5、第6の能動負荷回路とを有し、前記第3、第4の能動負荷回路が前記入力差動信号に応じて導通状態が制御される第1の構成、前記第5、第6の能動負荷回路がそれぞれ前記第1、第2の出力ノードの電位に応じても導通状態が制御される第2の構成の少なくともどちらか一方の構成を有する差動増幅回路。
【選択図】図7
【解決手段】第1の電源端子と第1、第2のノード間にそれぞれ接続され、入力差動信号に導通状態が制御される第1、第2の能動負荷回路と、前記第1、第2のノードと第1、第2の出力ノード間にそれぞれ接続される第3、第4の能動負荷回路と、前記第1、第2の出力ノードと第2の電源端子との間にそれぞれ接続され、前記第2、第1のノードの電位に応じて導通状態が制御される第5、第6の能動負荷回路とを有し、前記第3、第4の能動負荷回路が前記入力差動信号に応じて導通状態が制御される第1の構成、前記第5、第6の能動負荷回路がそれぞれ前記第1、第2の出力ノードの電位に応じても導通状態が制御される第2の構成の少なくともどちらか一方の構成を有する差動増幅回路。
【選択図】図7
Description
本発明は、差動増幅回路及びそれを用いたレベル変換回路に関する。
近年、LSIにおいて、CML(Current Mode Logic)回路を用いるものが多くなってきている。CML回路は、一定の電流で駆動され、差動信号により動作する特徴がある。このため、CMOSインバータ回路に比べ、回路動作の高速化が可能である。また、電源ノイズの影響によって出力信号に発生するジッタを低減させることが可能である。このようなCML回路は、信号劣化を抑えるためにクロック分配などで使用されている。
CML回路が出力したCML出力信号は信号の振幅が小さく、その電位レベルがNMOS構成で高く、PMOS構成で低いため、このCML信号を後段のCMOS回路で扱うCMOSレベルにレベル変換する必要がある。なお、上記CMOSレベルとは、図11に示す構成の回路出力のように、入出力信号の振幅レベルが、ほぼ電源電圧VDD〜接地電圧GNDのものを指すものとする。また、CMLレベルとは、図12(NMOS構成)、図13(PMOS構成)に示すように、信号の振幅が、電源電圧VDDに対して小さい電圧値となる信号の振幅を指すものとする。例えば、電源電圧VDDが1.1V程度であるとすると、CMLは300mV程度である。このように、電源電圧VDDに対しておおよそ1/2以下の振幅レベルを有する。なお、CML信号の出力電位レベルは、図12に示すような電源電圧VDD側の差動信号、もしくは、図13に示すような接地電圧GND側の差動信号となる。以下では、特に断りがない限り、図12に示すようなNMOS構成の場合、電源電圧VDD側の差動信号を例にとって説明する。但し、同様の説明が図13に示すようなPMOS構成の場合に置き換えても可能である。
ここで従来のレベル変換回路として、特許文献1に開示されている技術がある。図14に従来のレベル変換回路1を示す。図14に示すように、レベル変換回路1は、PMOSトランジスタMP11〜MP13と、NMOSトランジスタMN11〜MN14とを有する。
PMOSトランジスタMP11は、ソースが電源電圧VDD、ドレインとゲートがノードN11に接続される。PMOSトランジスタMP12は、ソースが電源電圧VDD、ドレインがノードN12、ゲートがノードN11に接続される。
NMOSトランジスタMN11は、ドレインがノードN11、ソースがノードN13に接続される。NMOSトランジスタMN11のゲートにはCMLレベルの差動入力信号INTが入力される。NMOSトランジスタMN12は、ドレインがノードN12、ソースがノードN13に接続される。NMOSトランジスタMN12のゲートにはCMLレベルの差動入力信号INBが入力される。NMOSトランジスタMN13は、ドレインがノードN13、ソースが接地端子GNDに接続される。NMOSトランジスタMN13のゲートには所定のバイアス電圧が印加されている。
PMOSトランジスタMP13は、ソースが電源電圧VDD、ドレインが出力端子OUTB、ゲートがノードN12に接続される。NMOSトランジスタMN14は、ドレインが出力端子OUTB、ソースがノードN12に接続される。
PMOSトランジスタMP11、MP12と、NMOSトランジスタMN11〜MN13とで差動増幅回路11を構成する。PMOSトランジスタMP13と、NMOSトランジスタMN14とでCMOSインバータ回路12を構成する。
差動増幅回路11は、PMOSトランジスタMP11、MP12を能動負荷として、差動入力信号INT、INBの電位差を増幅する。CMOSインバータ回路12は、差動増幅回路11からの出力を増幅する。このような構成のレベル変換回路1により、CMLレベルの信号を、CMOSレベルの信号にレベル変換する。
また、特許文献2に開示されている半導体回路において、図15に示すようなレベル変換回路2が記載されている。図15に示すように、レベル変換回路2は、PMOSトランジスタMP21〜MP24と、NMOSトランジスタMN21〜MN26とを有する。
PMOSトランジスタMP21は、ソースが電源電圧VDD、ドレインがノードN23、ゲートがノードN22に接続される。PMOSトランジスタMP22は、ソースが電源電圧VDD、ドレインがノードN24、ゲートがノードN21に接続される。
NMOSトランジスタMN23は、ドレインがノードN23、ソースがノードN21に接続される。NMOSトランジスタMN23のゲートは、電源電圧VDDが印加されている。NMOSトランジスタMN24は、ドレインがノードN24、ソースがノードN22に接続される。NMOSトランジスタMN23のゲートは、電源電圧VDDが印加されている。
NMOSトランジスタMN21は、ドレインがノードN21、ソースが接地端子GNDに接続される。NMOSトランジスタMN21のゲートには差動入力信号INTが入力される。NMOSトランジスタMN22は、ドレインがノードN22、ソースが接地端子GNDに接続される。NMOSトランジスタMN22のゲートには差動入力信号INBが入力される。
ここで、NMOSトランジスタMN21が能動負荷回路31、NMOSトランジスタMN22が能動負荷回路32、NMOSトランジスタMN23が能動負荷回路33、NMOSトランジスタMN24が能動負荷回路34、PMOSトランジスタMP21が能動負荷回路35、PMOSトランジスタMP22が能動負荷回路36とする。
PMOSトランジスタMP23は、ソースが電源電圧VDD、ドレインが出力端子OUTT、ゲートがノードN23に接続される。NMOSトランジスタMN25は、ドレインが出力端子OUTT、ソースが接地端子GND、ゲートがノードN23に接続される。
PMOSトランジスタMP24は、ソースが電源電圧VDD、ドレインが出力端子OUTB、ゲートがノードN24に接続される。NMOSトランジスタMN26は、ドレインが出力端子OUTB、ソースが接地端子GND、ゲートがノードN24に接続される。
PMOSトランジスタMP21、MP22と、NMOSトランジスタMN21〜MN24とで差動増幅回路21を構成する。また、PMOSトランジスタMP23と、NMOSトランジスタMN25とでCMOSインバータ回路22、PMOSトランジスタMP24と、NMOSトランジスタMN26とでCMOSインバータ回路23を構成する。
差動増幅回路21は、PMOSトランジスタMP21と、NMOSトランジスタMN23、MN21からなる第1の電流経路において、PMOSトランジスタMP21及びNMOSトランジスタMN21でCMOS回路を構成している。また、PMOSトランジスタMP22と、NMOSトランジスタMN24、MN22からなる第2の電流経路において、PMOSトランジスタMP22及びNMOSトランジスタMN22でCMOS回路を構成している。PMOSトランジスタMP21、MP22のゲートは、互いに逆相の差動信号で動作するNMOSトランジスタMN22、MN21のドレインにたすき掛けするように接続されている。
また、NMOSトランジスタMN21、MN23、及び、NMOSトランジスタMN22、MN24を縦積みとし、更にはNMOSトランジスタMN23とMN24のゲートを電源電圧VDDにクランプしている。このNMOSトランジスタMN23とMN24の影響により、ノードN21、N22の電位振幅のレベルの最大値は、電源電圧VDDまで上がり切らず、電源電圧VDDからNMOSトランジスタMN23、MN24のスレッショルド電圧分低下した値に押さえ込まれる。このため、PMOSトランジスタMP21、MP22をオフさせるときのゲートに入力される電位レベルが低くなり、PMOSトランジスタMP21、MP22のオフされる程度が弱くなる分、差動増幅回路21の高速動作が可能となる。
差動増幅回路21は、入力端子INT、INBに入力した差動入力信号の電位差を増幅する。CMOSインバータ回路22、23は、差動増幅回路21からの出力を更に増幅する。このような構成のレベル変換回路2をレベル変換回路として利用し、CMLレベルの差動入力信号INT、INBをCMOSレベルの差動出力信号OUTT、OUTBにレベル変換することができる。
ここで、従来のレベル変換回路1の差動増幅回路11では、NMOSトランジスタMN13を定電流源として利用している。このため、回路に常に一定の電流が流れることになり、消費電流が大きい問題がある。
また、レベル変換回路2の差動増幅回路21では、例えば、CML信号の振幅レベルを電源電圧VDDから300mV程度の小振幅とする場合、ロウレベル(VDD−300mV)の電位を入力したNMOSトランジスタMN21もしくはMN22のオフ抵抗が十分でなく、ノードN21もしくはN22の電位が十分上昇しない。このため、差動増幅回路21の出力ノードであるノードN23もしくはN24のハイレベル出力時の電位が十分上昇できない。
更に、ノードN23もしくはN24の電位が十分上昇しないため、ゲートをノードN21に接続するPMOSトランジスタMP21もしくはゲートをノードN22に接続するPMOSトランジスタMP22も十分オフとならない。このため、差動増幅回路21の出力ノードであるノードN23もしくはN24のロウレベル時の電位が低下できない。
この結果、CML信号のような高速の小振幅信号が入力される場合、差動増幅回路21の出力ノードN23、N24から出力される差動信号の振幅が十分確保できない問題がある。このため、出力端子OUTT、OUTBから出力される信号の品質が劣化する問題が発生する。また、CMLレベルの信号をCMOSレベルに変換するには、不足する出力信号の振幅値をより大きく増幅するために、後段に接続するCMOSインバータ回路を更に多段にする必要がある。このため、回路面積及び消費電流が増大する問題がある。
本発明は、第1の電源電圧を供給する第1の電源端子と第1のノードとの間に接続され、入力差動信号の一方に応じて導通状態が制御される第1の能動負荷回路と、前記第1の電源端子と第2のノードとの間に接続され、入力差動信号の他方に応じて導通状態が制御される第2の能動負荷回路と、前記第1のノードと第1の出力ノードとの間に接続される第3の能動負荷回路と、前記第2のノードと第2の出力ノードとの間に接続される第4の能動負荷回路と、前記第1の出力ノードと第2の電源電圧を供給する第2の電源端子との間に接続され、前記第2のノードの電位に応じて導通状態が制御される第5の能動負荷回路と、前記第2の出力ノードと前記第2の電源端子との間に接続され、前記第1のノードの電位に応じて導通状態が制御される第6の能動負荷回路と、を有する差動増幅回路であって、当該差動増幅回路が、前記第3の能動負荷回路が前記入力差動信号の一方に応じて導通状態が制御され、且つ、前記第4の能動負荷回路が前記入力差動信号の他方に応じて導通状態が制御される第1の構成、前記第5の能動負荷回路が前記第1の出力ノードの電位に応じても導通状態が制御され、且つ、前記第6の能動負荷回路が前記第2の出力ノードの電位に応じても導通状態が制御される第2の構成、の少なくともどちらか一方の構成を有する差動増幅回路である。
本発明にかかる差動増幅回路は、第1の構成であれば、例えば第1、第2の能動負荷回路の非導通状態時のインピーダンスを大きくすることができ、第1の出力ノードから出力される電圧を第1の電源電圧に近づけることができる。また、第2の構成であれば、例えば第5の能動負荷回路が導通状態時のインピーダンスを小さくすることができ、第2の出力ノードから出力される電圧を第2の電源電圧に近づけることができる。また、第1、第2の構成であれば、上記のように第1、第2の出力ノードから出力される電圧信号の振幅レベルを第1、第2の電源電圧の電位差に近づけることができる。
また、第1、第2の電源端子間に常時電流を流さない。
本発明にかかる差動増幅回路は、出力信号の信号品質の劣化を防止し、且つ、低消費電流化を実現できる。
発明の実施の形態1
以下、本発明を適用した具体的な実施の形態1について、図面を参照しながら詳細に説明する。この実施の形態1は、本発明をレベル変換回路の差動増幅回路に適用したものである。
まず、図1に本発明に係るレベル変換回路100のブロック図を示す。図1に示すように、レベル変換回路100は、差動増幅回路110と、CMOSインバータ回路120、130とを有する。
差動増幅回路110は、能動負荷回路101〜106を有する。各能動負荷回路は、それぞれMOSトランジスタもしくはバイポーラトランジスタで構成される。
能動負荷回路101は、接地端子GNDとノードN101との間に接続される。能動負荷回路103は、ノードN101とノードN103との間に接続される。能動負荷回路105は、ノードN103と電源端子VDDとの間に接続される。能動負荷回路102は、接地端子GNDとノードN102との間に接続される。能動負荷回路104は、ノードN102とノードN104との間に接続される。能動負荷回路106は、ノードN104と電源端子VDDとの間に接続される。
能動負荷回路101〜106は、図1において矢印で示された各ブロックに入力される制御信号に応じて活性化状態が制御され、それぞれが接続されるノード間の導通状態を変化させる。
能動負荷回路101は、差動入力信号INTの電位に応じて活性化状態が制御される。例えば、差動入力信号INTの電位が上昇すると、接地端子GNDとノードN101との間を導通させる。逆に、差動入力信号INTの電位が低下すると、接地端子GNDとノードN101との間を非導通とする。
能動負荷回路102は、差動入力信号INBの電位に応じて活性化状態が制御される。例えば、差動入力信号INBの電位が上昇すると、接地端子GNDとノードN102との間を導通させる。逆に、差動入力信号INBの電位が低下すると、接地端子GNDとノードN102との間を非導通とする。
能動負荷回路103は、差動入力信号INTの電位に応じて活性化状態が制御される。例えば、差動入力信号INTの電位が上昇すると、ノードN101とN103との間を導通させる。逆に、差動入力信号INTの電位が低下すると、ノードN101とN103との間を非導通とする。
能動負荷回路104は、差動入力信号INBの電位に応じて活性化状態が制御される。例えば、差動入力信号INBの電位が上昇すると、ノードN102とN104との間を導通させる。逆に、差動入力信号INBの電位が低下すると、ノードN102とN104との間を非導通とする。
能動負荷回路105は、ノードN102の電位に応じて活性化状態が制御される。例えば、ノードN102の電位が低下すると、電源端子VDDとノードN103との間を導通させる。逆に、ノードN102の電位が上昇すると、電源端子VDDとノードN103との間を非導通とする。
能動負荷回路106は、ノードN101の電位に応じて活性化状態が制御される。例えば、ノードN101の電位が低下すると、電源端子VDDとノードN104との間を導通させる。逆に、ノードN101の電位が上昇すると、電源端子VDDとノードN104との間を非導通とする。
このように、本実施の形態1の差動増幅回路110では、能動負荷回路101、103が差動入力信号INTに応じて同時に活性化状態が制御、もしくは、能動負荷回路102、104が差動入力信号INBに応じて同時に活性化状態が制御される。例えば、能動負荷回路101、103が差動入力信号INTに応じて非活性化した状態(非導通状態)になる場合を考える。なお、能動負荷回路102、104は差動入力信号INBに応じて活性化した状態(導通状態)となる。
能動負荷回路101、103は、直列接続されている。このため、非導通状態の能動負荷回路101、103の2段分のオフ抵抗の和がノードN103と接地端子GNDとの間のインピーダンスとなる。よって、非導通状態の能動負荷回路101、103のそれぞれ単体のオフ抵抗が大きくない場合であっても、ノードN103と接地端子GNDとの間のインピーダンスを、一段の場合よりも大きくすることができる。このため、活性化した状態の能動負荷回路102により、低下したノードN102の電位に応じて、能動負荷回路105が活性化の状態(導通状態)となるならば、ノードN103の電位は十分に上昇する。
なお、能動負荷回路102、104が差動入力信号INBに応じて非活性化した状態(非導通状態)になる場合も、能動負荷回路102、104に対応する能動負荷回路101、103の立場が変わるだけで基本的動作は同様である。
図2に、レベル変換回路100の更に詳細な構成を示す。図2に示すように、差動増幅回路110の能動負荷回路101はNMOSトランジスタMN101、能動負荷回路102はNMOSトランジスタMN102、能動負荷回路103はNMOSトランジスタMN103、能動負荷回路104はNMOSトランジスタMN104、能動負荷回路105はPMOSトランジスタMP101、能動負荷回路106はPMOSトランジスタMP102をそれぞれ有する。
CMOSインバータ回路120は、PMOSトランジスタMP105とNMOSトランジスタMN105とを有する。CMOSインバータ回路130は、PMOSトランジスタMP106とNMOSトランジスタMN106とを有する。
NMOSトランジスタMN101は、ドレインがノードN101、ソースが接地端子GND、ゲートが入力端子INTに接続される。NMOSトランジスタMN102は、ドレインがノードN102、ソースが接地端子GND、ゲートが入力端子INBに接続される。
NMOSトランジスタMN103は、ドレインがノードN103、ソースがノードN101、ゲートが入力端子INTに接続される。NMOSトランジスタMN104は、ドレインがノードN104、ソースがノードN102、ゲートが入力端子INBに接続される。
PMOSトランジスタMP101は、ソースが電源電圧VDD、ドレインがノードN103、ゲートがノードN102に接続される。PMOSトランジスタMP102は、ソースが電源電圧VDD、ドレインがノードN104、ゲートがノードN101に接続される。
PMOSトランジスタMP105は、ソースが電源電圧VDD、ドレインが出力端子OUTT、ゲートがノードN103に接続される。NMOSトランジスタMN105は、ドレインが出力端子OUTT、ソースが接地端子GND、ゲートがノードN103に接続される。
PMOSトランジスタMP106は、ソースが電源電圧VDD、ドレインが出力端子OUTB、ゲートがノードN104に接続される。NMOSトランジスタMN106は、ドレインが出力端子OUTB、ソースが接地端子GND、ゲートがノードN104に接続される。なお、ノードN103、N104は、それぞれCMOSインバータ回路120、130の入力ノードとなる。
なお、入力端子INTには一方の差動入力信号INT、入力端子INBには他方の差動入力信号INBが入力されるものとする。また、ノードN103、N104は、差動増幅回路110の出力ノードとする。また、出力端子OUTTには一方の差動出力信号OUTT、出力端子OUTBには他方の差動出力信号OUTBが出力されるものとする。
ここで、図2に示した構成のレベル変換回路100の動作を説明する。例えば、差動入力信号INTがロウレベル、INBがハイレベルになった場合を考える。図12に示したように、入力されるCML信号の差動入力信号INT、INBの振幅は、例えば、ハイレベルのとき電源電圧VDD、ロウレベルとき電源電圧VDDから300mV程度下がったレベルの小振幅を有するものとする。
この場合、差動入力信号INTがロウレベル(VDD−300mV)となるため、NMOSトランジスタMN101、MN103の両方がオフ状態になる。一方、差動入力信号INBはハイレベル(VDD)となり、NMOSトランジスタMN102、MN104がオン状態となる。
ここで、図15の差増増幅回路21では、例えばCML信号のような小振幅の差動入力信号INTがロウレベル(VDD−300mV)となった場合、NMOSトランジスタMN21が十分オフしなかった。このため、NMOSトランジスタMN21のオフ抵抗が十分でなく、ノードN21の電位が十分上昇できず、差動増幅回路21の出力ノードであるノードN23のハイレベル出力時の電位が十分上昇できない問題があった。
しかし、本実施の形態1では、小振幅の差動入力信号INTがロウレベル(VDD−300mV)となった場合、オフ状態となったNMOSトランジスタMN101、MN103が直列接続されており、ノードN103と接地端子GNDとの間のインピーダンスが十分大きくなる。更に、ハイレベル(VDD)の差動入力信号INBにより、NMOSトランジスタMN102、MN104がオン状態となり、ノードN102、N104が接地電圧GND程度に低下する。そして、ノードN102にゲートが接続されているPMOSトランジスタMP101は、十分オン状態となる。
以上のように、ノードN103と接地端子GNDとの間のインピーダンスが十分確保でき、また、PMOSトランジスタMP101が十分オン状態となることから、差動増幅回路110の出力ノードであるノードN103のハイレベル出力時の電位を十分大きくすることができる。なお、他方の出力ノードであるノードN104は、上述したように十分接地電圧GND付近に低下している。よって、本実施の形態1の差増増幅回路110が、インバータ回路120、130に出力する差動信号は、CMOSレベルに近い振幅レベルを有することが可能となる。
なお、上述した動作とは逆に、差動入力信号INTがハイレベル、INBがロウレベルになった場合、各ノードの電位が上述とは逆の動きとなり、これに伴い各トンランジスタの動作も逆となる。よって、この場合であっても、差動増幅回路110の基本的な動作自体は同様であり、詳細な説明は省略する。
また、本実施の形態1のレベル変換回路100は、図14の従来のレベル変換回路1のように定電流源を用いず、電流が流れる経路をCMOS構成として常時電流が流れるのを防止し、消費電流を削減することができる。
更に、図15のような構成の差動増幅回路21では、小振幅のCMLレベルの差動入力信号が入力された場合、十分に出力ノードN23、N24に出力される信号の電圧振幅が確保できず、出力差動信号OUTT、OUTBの品質の劣化を招く問題があった。更にまた、出力ノードN23、N24に出力される信号の電圧振幅が確保されないことから、出力差動信号OUTT、OUTBの不足した差動信号間の電圧振幅をCMOSレベルに更に増幅するために差動増幅回路21の後段に接続するCMOSインバータ回路を増やす必要があり、消費電流を増大させる問題があった。
しかし、本実施の形態1のレベル変換回路100では、上述のように、差動増幅回路110の出力ノードであるノードN103、N104から出力される信号の電位のレベルが、十分CMOSレベルに近づく値とすることができる。このため、差動増幅回路21で生じていた品質の劣化を招く問題が発生せず、更には、差動増幅回路110の後段に接続するCMOSインバータ回路も1つ程度で十分となる。このため、従来で問題となっていた、信号品質の劣化、消費電流の増大を防ぐことができる。
なお、NMOSトランジスタMN103とMN104は、従来技術の差動増幅回路2のNMOSトランジスタMN23、MN24と同様の機能を有する。つまり、NMOSトランジスタMN103とMN104の影響により、ノードN101、N102の電位振幅のレベルの最大値は、電源電圧VDDまで上がり切らず、電源電圧VDDからNMOSトランジスタMN23、MN24のスレッショルド電圧分低下した値に押さえ込まれる。このため、PMOSトランジスタMP101、MP102をオフさせるときのゲートに入力される電位レベルが低くなり、PMOSトランジスタMP101、MP102のオフされる程度が弱くなる分、差動増幅回路100の高速動作が可能となる。
なお、CML信号が、図13に示すような接地電圧GND側の差動信号の場合、図3に示すように、図2の差動増幅回路110のPMOSトランジスタ、NMOSトランジスタ、電源の関係を逆にした構成とする。電圧の正負が逆になるだけで基本的な動作は、図2の差動増幅回路110と同様なため、ここでの説明は省略する。
発明の実施の形態2
以下、本発明を適用した具体的な実施の形態2について、図面を参照しながら詳細に説明する。この実施の形態2は、実施の形態1と同様、本発明をレベル変換回路の差動増幅回路に適用したものである。
まず、図4に本発明に係るレベル変換回路200のブロック図を示す。図4に示すように、レベル変換回路200は、実施の形態1と同様、差動増幅回路110と、CMOSインバータ回路120、130とを有する。
更に実施の形態1と同様、差動増幅回路110は、能動負荷回路101、102、203〜206を有する。各能動負荷回路は、それぞれMOSトランジスタもしくはバイポーラトランジスタで構成される。
能動負荷回路101は、接地端子GNDとノードN101との間に接続される。能動負荷回路103は、ノードN101とノードN103との間に接続される。能動負荷回路205は、ノードN103と電源端子VDDとの間に接続される。能動負荷回路102は、接地端子GNDとノードN102との間に接続される。能動負荷回路204は、ノードN102とノードN104との間に接続される。能動負荷回路206は、ノードN104と電源端子VDDとの間に接続される。
能動負荷回路101、102、203〜206は、図4で示された各ブロックに入力される制御信号に応じて活性化状態が制御され、それぞれが接続されるノード間の導通状態を変化させる。
能動負荷回路101は、差動入力信号INTの電位に応じて活性化状態が制御される。例えば、差動入力信号INTの電位が上昇すると、接地端子GNDとノードN101との間を導通させる。逆に、差動入力信号INTの電位が低下すると、接地端子GNDとノードN101との間を非導通とする。
能動負荷回路102は、差動入力信号INBの電位に応じて活性化状態が制御される。例えば、差動入力信号INBの電位が上昇すると、接地端子GNDとノードN102との間を導通させる。逆に、差動入力信号INBの電位が低下すると、接地端子GNDとノードN102との間を非導通とする。
能動負荷回路203、204は、入力される電位に応じて活性化状態が制御されるが、能動負荷回路203、204は共に電源電圧VDDが入力されることで活性化状態となり、それぞれノードN101とN103との間、ノードN102とN104との間を導通させる。
能動負荷回路205は、ノードN102、N103の電位に応じて活性化状態が制御される。例えば、能動負荷回路205は、ノードN102の電位が低下すると活性化し電源端子VDDとノードN103を導通させ、ノードN102の電位が上昇すると非活性化し電源端子VDDとノードN103を非導通とする。また、能動負荷回路205は、ノードN103の電位が低下すると非活性化し電源端子VDDとノードN103を非導通とする。
能動負荷回路206は、ノードN101、N104の電位に応じて活性化状態が制御される。例えば、能動負荷回路206は、ノードN101の電位が低下すると活性化し電源端子VDDとノードN104を導通させ、ノードN101の電位が上昇すると非活性化し電源端子VDDとノードN104を非導通とする。また、能動負荷回路206は、ノードN104の電位が低下すると非活性化し電源端子VDDとノードN104を非導通とする。
このように、本実施の形態2の差動増幅回路110では、能動負荷回路205が、ノードN102及びN103に応じて活性化状態が制御、もしくは、能動負荷回路206が、ノードN101及びN104に応じて活性化状態が制御制御される。
ここで、例えば能動負荷回路101が差動入力信号INTに応じて非活性化した状態(非導通状態)になる場合を考える。この場合、能動負荷回路102は差動入力信号INBに応じて活性化した状態(導通状態)となる。
活性化した状態の能動負荷回路102によりノードN102の電位が低下する。この低下したノードN102の電位に応じて、能動負荷回路205が活性化の状態(導通状態)となる。能動負荷回路101は、差動入力信号INTに応じて非活性化した状態(非導通状態)となるので、ノードN101、N103の電位が上昇する。
上昇したノードN101の電位に応じて、能動負荷回路206が非活性化の状態(非導通状態)となり、ノードN104の電位が低下し、この低下したノードN104の電位に応じて、能動負荷回路206が更に非活性化の状態を強化する。
もしここで、能動負荷回路101の非活性化状態が十分でない場合、ノードN101の電位の上昇が不十分となり、十分に能動負荷回路206が非活性化の状態とならない場合も考えられる。しかし、ノードN104の電位の低下を、更に能動負荷206の活性化状態の制御に反映させることで、能動負荷回路206が更に非活性化の状態を強化することができる。この結果として、電源端子VDDとノードN104との間のインピーダンスを大きくすることができる。このため、活性化した能動負荷回路102により、ノードN104の電位が十分低下する。
なお、能動負荷回路102、204が差動入力信号INBに応じて非活性化した状態(非導通状態)になる場合も、能動負荷回路102、204に対応する能動負荷回路101、203の立場が変わるだけで基本的動作は同様である。
図5に、レベル変換回路200の更に詳細な構成を示す。図5に示すように、差動増幅回路110の能動負荷回路101はNMOSトランジスタMN101、能動負荷回路102はNMOSトランジスタMN102、能動負荷回路203はNMOSトランジスタMN103、能動負荷回路204はNMOSトランジスタMN104、能動負荷回路205はPMOSトランジスタMP101、MP103、能動負荷回路206はPMOSトランジスタMP102、MP104をそれぞれ有する。
CMOSインバータ回路120は、PMOSトランジスタMP105とNMOSトランジスタMN105とを有する。CMOSインバータ回路130は、PMOSトランジスタMP106とNMOSトランジスタMN106とを有する。
NMOSトランジスタMN101は、ドレインがノードN101、ソースが接地端子GND、ゲートが入力端子INTに接続される。NMOSトランジスタMN102は、ドレインがノードN102、ソースが接地端子GND、ゲートが入力端子INBに接続される。
NMOSトランジスタMN103は、ドレインがノードN103、ソースがノードN101、ゲートが電源端子VDDに接続される。NMOSトランジスタMN104は、ドレインがノードN104、ソースがノードN102、ゲートが電源端子VDDに接続される。
PMOSトランジスタMP101は、ソースが電源電圧VDD、ドレインがノードN103、ゲートがノードN102に接続される。PMOSトランジスタMP102は、ソースが電源電圧VDD、ドレインがノードN104、ゲートがノードN101に接続される。
PMOSトランジスタMP103は、ソースが電源電圧VDD、ドレインがノードN102、ゲートがノードN103に接続される。PMOSトランジスタMP102は、ソースが電源電圧VDD、ドレインがノードN101、ゲートがノードN104に接続される。
PMOSトランジスタMP105は、ソースが電源電圧VDD、ドレインが出力端子OUTT、ゲートがノードN103に接続される。NMOSトランジスタMN105は、ドレインが出力端子OUTT、ソースが接地端子GND、ゲートがノードN103に接続される。
PMOSトランジスタMP106は、ソースが電源電圧VDD、ドレインが出力端子OUTB、ゲートがノードN104に接続される。NMOSトランジスタMN106は、ドレインが出力端子OUTB、ソースが接地端子GND、ゲートがノードN104に接続される。なお、ノードN103、N104は、それぞれCMOSインバータ回路120、130の入力ノードとなる。
なお、実施の形態1と同様、入力端子INTには一方の差動入力信号INT、入力端子INBには他方の差動入力信号INBが入力されるものとする。また、ノードN103、N104は、差動増幅回路110の出力ノードとする。また、出力端子OUTTには一方の差動出力信号OUTT、出力端子OUTBには他方の差動出力信号OUTBが出力されるものとする。
ここで、図5に示した構成のレベル変換回路200の動作を説明する。例えば、差動入力信号INTがロウレベル、INBがハイレベルになった場合を考える。図12に示したように、入力されるCML信号の差動入力信号INT、INBの振幅は、例えば、ハイレベルのとき電源電圧VDD、ロウレベルとき電源電圧VDDから300mV程度下がったレベルの小振幅を有するものとする。
この場合、差動入力信号INTがロウレベル(VDD−300mV)となるため、NMOSトランジスタMN101がオフ状態になる。一方、差動入力信号INBはハイレベル(VDD)となり、NMOSトランジスタMN102がオン状態となる。また、NMOSトランジスタMN103、MN104のゲートには電源電圧VDDが印加されていることから、NMOSトランジスタMN103、MN104は常にオン状態となっている。
NMOSトランジスタMN102がオン状態になることから、ノードN102の電位が低下する。そして、ゲートがノードN102に接続されるPMOSトランジスタMP101がオン状態となる。このため、ノードN101の電位が上昇し、ゲートがノードN101に接続されるPMOSトランジスタMP102がオフ状態となる。このため、ノードN104の電位が低下する。そして、ゲートがノードN104に接続されるPMOSトランジスタMP104がオン状態となる。このため、電源端子VDDとノードN101が導通し、PMOSトランジスタMP104が、電源電圧VDDをノードN101に供給する。
ここで、図15の差増増幅回路21では、例えばCML信号のような小振幅の差動入力信号INTがロウレベル(VDD−300mV)となった場合、NMOSトランジスタMN21が十分オフしなかった。このため、NMOSトランジスタMN21のオフ抵抗が十分でなく、ノードN21の電位が十分上昇できなかった。そして、ノードN21の電位が十分上昇できないことから、ゲートがノードN21に接続されているPMOSトランジスタMP22も十分オフできなかった。このため、差動増幅回路21の出力ノードであるノードN24のロウレベル出力時の電位が接地電圧GND程度まで十分低下できない問題があった。
しかし、本実施の形態2では、オン状態となったPMOSトランジスタMP104が、電源端子VDDとノードN101とを導通し、電源電圧VDDをノードN101に供給する。そして、ノードN101の電位が上昇し、ゲートがノードN101に接続されるPMOSトランジスタMP102が更に強力にオフ状態となる。更に、PMOSトランジスタMP102がより強力にオフ状態となることから、ノードN104の電位がより低下する。そして、ノードN104の電位がより低下することから、PMOSトランジスタMP104がより強力にオン状態となる。この一連の動作が繰り返されることで、十分PMOSトランジスタMP102がオフ状態となり、差動増幅回路110の出力ノードであるノードN104のロウレベル出力時の電位が十分接地電圧GND付近まで低下する。
なお、一方の出力ノードであるノードN103の電位が上昇することから、ゲートがノードN103に接続されるPMOSトランジスタMP103がオフ状態となる。このため、ノードN102と電源端子VDDとが非導通状態となり、電源電圧VDDがノードN102に供給されることがない。よって、本実施の形態2の差増増幅回路110が、インバータ回路120、130に出力する差動信号は、CMOSレベルに近い振幅レベルを有することが可能となる。
なお、上述した動作とは逆に、差動入力信号INTがハイレベル、INBがロウレベルになった場合、各ノードの電位が上述とは逆の動きとなり、これに伴い各トンランジスタの動作も逆となる。よって、この場合であっても、差動増幅回路110の基本的な動作自体は同様であり、詳細な説明は省略する。
以上のことから、本実施の形態2のレベル変換回路100は、実施の形態1と同様、定電流源を用いず、電流が流れる経路をCMOS構成として常時電流が流れるのを防止し、消費電流を削減することができる。また、上述のように、差動増幅回路110の出力ノードであるノードN103、N104から出力される信号の電位のレベルが、十分CMOSレベルに近づく値とすることができる。このため、差動増幅回路21で生じていた品質の劣化を招く問題が発生せず、更には、差動増幅回路110の後段に接続するCMOSインバータ回路も1つ程度で十分となる。このため、従来で問題となっていた、信号品質の劣化、消費電流の増大を防ぐことができる。
なお、CML信号が、図13に示すような接地電圧GND側の差動信号の場合、図6に示すように、図5の差動増幅回路110のPMOSトランジスタ、NMOSトランジスタ、電源の関係を逆にした構成とする。電圧の正負が逆になるだけで基本的な動作は、図5の差動増幅回路110と同様なため、ここでの説明は省略する。
発明の実施の形態3
以下、本発明を適用した具体的な実施の形態3について、図面を参照しながら詳細に説明する。この実施の形態3は、実施の形態1、2と同様、本発明をレベル変換回路の差動増幅回路に適用したものである。
まず、図7に本発明に係るレベル変換回路300のブロック図を示す。図7に示すように、レベル変換回路300は、実施の形態1、2と同様、差動増幅回路110と、CMOSインバータ回路120、130とを有する。
更に実施の形態1、2と同様、差動増幅回路110は、能動負荷回路101〜104、205、206を有する。各能動負荷回路は、それぞれMOSトランジスタもしくはバイポーラトランジスタで構成される。なお、図7に示された符号のうち、図1、図4と同じ符号を付した構成は、図1、図4と同じか又は類似の構成を示している。本実施の形態3は、実施の形態1及び2を合わせた構成となっている。
能動負荷回路101は、接地端子GNDとノードN101との間に接続される。能動負荷回路103は、ノードN101とノードN103との間に接続される。能動負荷回路105は、ノードN103と電源端子VDDとの間に接続される。能動負荷回路102は、接地端子GNDとノードN102との間に接続される。能動負荷回路104は、ノードN102とノードN104との間に接続される。能動負荷回路206は、ノードN104と電源端子VDDとの間に接続される。
能動負荷回路101〜104、205、206は入力される電位に応じて活性化状態が制御され、それぞれが接続されるノード間の導通状態を変化させる。
能動負荷回路101は、差動入力信号INTの電位に応じて活性化状態が制御される。例えば、差動入力信号INTの電位が上昇すると、接地端子GNDとノードN101との間を導通させる。逆に、差動入力信号INTの電位が低下すると、接地端子GNDとノードN101との間を非導通とする。
能動負荷回路102は、差動入力信号INBの電位に応じて活性化状態が制御される。例えば、差動入力信号INBの電位が上昇すると、接地端子GNDとノードN102との間を導通させる。逆に、差動入力信号INBの電位が低下すると、接地端子GNDとノードN102との間を非導通とする。
能動負荷回路103は、差動入力信号INTの電位に応じて活性化状態が制御される。例えば、差動入力信号INTの電位が上昇すると、ノードN101とN103との間を導通させる。逆に、差動入力信号INTの電位が低下すると、ノードN101とN103との間を非導通とする。
能動負荷回路104は、差動入力信号INBの電位に応じて活性化状態が制御される。例えば、差動入力信号INBの電位が上昇すると、ノードN102とN104との間を導通させる。逆に、差動入力信号INBの電位が低下すると、ノードN102とN104との間を非導通とする。
能動負荷回路205は、ノードN102、N103の電位に応じて活性化状態が制御される。例えば、能動負荷回路205は、ノードN102の電位が低下すると活性化し電源端子VDDとノードN103を導通させ、ノードN102の電位が上昇すると非活性化し電源端子VDDとノードN103を非導通とする。また、能動負荷回路205は、ノードN103の電位が低下すると非活性化し電源端子VDDとノードN103を非導通とする。
能動負荷回路206は、ノードN101、N104の電位に応じて活性化状態が制御される。例えば、能動負荷回路206は、ノードN101の電位が低下すると活性化し電源端子VDDとノードN104を導通させ、ノードN101の電位が上昇すると非活性化し電源端子VDDとノードN104を非導通とする。また、能動負荷回路206は、ノードN104の電位が低下すると非活性化し電源端子VDDとノードN104を非導通とする。
このように、本実施の形態3の差動増幅回路110では、実施の形態1と同様、能動負荷回路101、103が差動入力信号INTに応じて同時に活性化状態が制御、もしくは、能動負荷回路102、104が差動入力信号INBに応じて同時に活性化状態が制御される。また、能動負荷回路205が、ノードN102及びN103に応じて活性化状態が制御、もしくは、能動負荷回路206が、ノードN101及びN104に応じて活性化状態が制御制御される。
例えば、能動負荷回路101、103が差動入力信号INTに応じて非活性化した状態(非導通状態)になる場合を考える。なお、能動負荷回路102、104は差動入力信号INBに応じて活性化した状態(導通状態)となる。
この場合、実施の形態1と同様、能動負荷回路101、103が直列接続されている。このため、非導通状態の能動負荷回路101、103の2段分のオフ抵抗の和がノードN103と接地端子GNDとの間のインピーダンスとなる。よって、非導通状態の能動負荷回路101、103のそれぞれ単体のオフ抵抗が大きくない場合であっても、ノードN103と接地端子GNDとの間のインピーダンスを、一段の場合よりも大きくすることができる。また、活性化した状態の能動負荷回路102によりノードN102の電位が低下する。この低下したノードN102の電位に応じて、能動負荷回路205が活性化の状態(導通状態)となる。このため、N103の電位が十分に上昇する。
更に、能動負荷回路101は、差動入力信号INTに応じて非活性化した状態(非導通状態)となるので、ノードN101の電位が上昇する。この場合、実施の形態2と同様、上昇したノードN101の電位に応じて、能動負荷回路206が非活性化の状態(非導通状態)となり、ノードN104の電位が低下する。このノードN104の電位の低下を、更に能動負荷206の活性化状態の制御に反映させることで、能動負荷回路206が更に非活性化の状態を強化することができる。この結果として、N104の電位が十分に低下する。
なお、能動負荷回路102、104が差動入力信号INBに応じて非活性化した状態(非導通状態)になる場合も、能動負荷回路102、104、206に対応する能動負荷回路101、103、205の立場が変わるだけで基本的動作は同様である。
図8に、レベル変換回路300の更に詳細な構成を示す。なお、図8に示された符号のうち、図2、図5と同じ符号を付した構成は、図2、図5と同じか又は類似の構成を示している。本実施の形態3は、実施の形態1及び2を合わせた構成となっている。図8に示すように、差動増幅回路110の能動負荷回路101はNMOSトランジスタMN101、能動負荷回路102はNMOSトランジスタMN102、能動負荷回路203はNMOSトランジスタMN103、能動負荷回路204はNMOSトランジスタMN104、能動負荷回路205はPMOSトランジスタMP101、MP103、能動負荷回路206はPMOSトランジスタMP102、MP104をそれぞれ有する。
CMOSインバータ回路120は、PMOSトランジスタMP105とNMOSトランジスタMN105とを有する。CMOSインバータ回路130は、PMOSトランジスタMP106とNMOSトランジスタMN106とを有する。
NMOSトランジスタMN101は、ドレインがノードN101、ソースが接地端子GND、ゲートが入力端子INTに接続される。NMOSトランジスタMN102は、ドレインがノードN102、ソースが接地端子GND、ゲートが入力端子INBに接続される。
NMOSトランジスタMN103は、ドレインがノードN103、ソースがノードN101、ゲートが入力端子INTに接続される。NMOSトランジスタMN104は、ドレインがノードN104、ソースがノードN102、ゲートが入力端子INBに接続される。
PMOSトランジスタMP101は、ソースが電源電圧VDD、ドレインがノードN103、ゲートがノードN102に接続される。PMOSトランジスタMP102は、ソースが電源電圧VDD、ドレインがノードN104、ゲートがノードN101に接続される。
PMOSトランジスタMP103は、ソースが電源電圧VDD、ドレインがノードN102、ゲートがノードN103に接続される。PMOSトランジスタMP102は、ソースが電源電圧VDD、ドレインがノードN101、ゲートがノードN104に接続される。
PMOSトランジスタMP105は、ソースが電源電圧VDD、ドレインが出力端子OUTT、ゲートがノードN103に接続される。NMOSトランジスタMN105は、ドレインが出力端子OUTT、ソースが接地端子GND、ゲートがノードN103に接続される。
PMOSトランジスタMP106は、ソースが電源電圧VDD、ドレインが出力端子OUTB、ゲートがノードN104に接続される。NMOSトランジスタMN106は、ドレインが出力端子OUTB、ソースが接地端子GND、ゲートがノードN104に接続される。なお、ノードN103、N104は、それぞれCMOSインバータ回路120、130の入力ノードとなる。
なお、実施の形態1、2と同様、入力端子INTには一方の差動入力信号INT、入力端子INBには他方の差動入力信号INBが入力されるものとする。また、ノードN103、N104は、差動増幅回路110の出力ノードとする。また、出力端子OUTTには一方の差動出力信号OUTT、出力端子OUTBには他方の差動出力信号OUTBが出力されるものとする。
ここで、図8に示した構成のレベル変換回路300の動作を説明する。図9にレベル変換回路100の各ノードの動作波形を示す。図9のグラフAは、入力端子INT、INBに入力されるCMLレベルの差動入力信号INT、INBである。図9のグラフBは、ノードN101、N102の電位である。図9のグラフCは、差動増幅回路110の出力ノードであるノードN103、N104の電位である。図9のグラフDは、出力端子OUTT、OUTBから出力されるCMOSレベルの差動出力信号OUTT、OUTBである。
例えば、差動入力信号INTがロウレベル、INBがハイレベルになった場合を考える。なお、入力されるCML信号の差動入力信号INT、INBは、電源電圧VDDから例えば300mV程度の小振幅レベルを有する場合を前提とする。
この場合、差動入力信号INTがロウレベル(VDD−300mV)となるため、NMOSトランジスタMN101、MN103の両方がオフ状態になる。一方、差動入力信号INBはハイレベル(VDD)となり、NMOSトランジスタMN102、MN104がオン状態となる。オフ状態となったNMOSトランジスタMN101、MN103は、実施の形態1と同様、直列接続されており、ノードN103と接地端子GNDとの間のインピーダンスが十分大きくなる。
また、ハイレベル(VDD)の差動入力信号INBにより、NMOSトランジスタMN102、MN104は十分オン状態となり、ノードN102、N104が低下する。そして、ノードN102にゲートが接続されているPMOSトランジスタMP101は、オン状態となる。このため、ノードN101、N103の電位が上昇し、ゲートがノードN101に接続されるPMOSトランジスタMP102がオフ状態となる。このため、ノードN104の電位が低下する。そして、ゲートがノードN104に接続されるPMOSトランジスタMP104がオン状態となる。このため、電源端子VDDとノードN101が導通し、PMOSトランジスタMP104が、電源電圧VDDをノードN101に供給する。
そして、ノードN101の電位が上昇し、ゲートがノードN101に接続されるPMOSトランジスタMP102が更に強力にオフ状態となる。更に、PMOSトランジスタMP102がより強力にオフ状態となることから、ノードN104の電位がより低下し、PMOSトランジスタMP104が更に強力にオン状態となる。この一連の動作が繰り返されることで、十分PMOSトランジスタMP102がオフ状態となり、差動増幅回路110の出力ノードであるノードN104のロウレベル出力時の電位が十分接地電圧GND付近まで低下する。
なお、一方の出力ノードであるノードN103の電位が上昇することから、ゲートがノードN103に接続されるPMOSトランジスタMP103がオフ状態となる。このため、ノードN102と電源端子VDDとが非導通状態となり、電源電圧VDDがノードN102に供給されることがない。
なお、上述した動作とは逆に、差動入力信号INTがハイレベル、INBがロウレベルになった場合、各ノードの電位が上述とは逆の動きとなり、これに伴い各トンランジスタの動作も逆となる。よって、この場合であっても、差動増幅回路110の基本的な動作自体は同様であり、詳細な説明は省略する。
このように、実施の形態3のレベル変換回路300の差動増幅回路110は、実施の形態1と同様、ハイレベルを出力する場合の出力ノードの電位を電源電圧VDD付近に上昇させ、更には、実施の形態2と同様、ロウレベルを出力する場合の出力ノードの電位を接地電圧GND付近に低下させる。このため、実施の形態3のレベル変換回路300の差動増幅回路110は、実施の形態1、2の両方の効果を有することになり、図9のグラフCに示すように、差動増幅回路110の出力ノードであるノードN103、N104から出力される信号の電位のレベルが、実施の形態1、2と比較して、よりCMOSレベル、つまり電電電圧VDDに近づく値となる。
以上のことから、本実施の形態3のレベル変換回路300は、実施の形態1、2と同様、定電流源を用いず、電流が流れる経路をCMOS構成として常時電流が流れるのを防止し、消費電流を削減することができる。また、上述のように、差動増幅回路110の出力ノードであるノードN103、N104から出力される信号の電位のレベルが、十分CMOSレベルに近づく値とすることができる。このため、差動増幅回路21で生じていた品質の劣化を招く問題が発生せず、更には、差動増幅回路110の後段に接続するCMOSインバータ回路も1つ程度で十分となる。このため、従来で問題となっていた、信号品質の劣化、消費電流の増大を防ぐことができる。
なお、CML信号が、図13に示すような接地電圧GND側の差動信号の場合、図10に示すように、図8の差動増幅回路110のPMOSトランジスタ、NMOSトランジスタ、電源の関係を逆にした構成とする。電圧の正負が逆になるだけで基本的な動作は、図8の差動増幅回路110と同様なため、ここでの説明は省略する。
なお、本発明は上記実施の形態に限られたものでなく、趣旨を逸脱しない範囲で適宜変更することが可能である。
100 レベル変換回路
110 差動増幅回路
120、130 CMOSインバータ回路
101〜106、202〜206 能動負荷回路
MP101〜MP106 PMOSトランジスタ
MN101〜MN106 NMOSトランジスタ
110 差動増幅回路
120、130 CMOSインバータ回路
101〜106、202〜206 能動負荷回路
MP101〜MP106 PMOSトランジスタ
MN101〜MN106 NMOSトランジスタ
Claims (8)
- 第1の電源電圧を供給する第1の電源端子と第1のノードとの間に接続され、入力差動信号の一方に応じて導通状態が制御される第1の能動負荷回路と、
前記第1の電源端子と第2のノードとの間に接続され、入力差動信号の他方に応じて導通状態が制御される第2の能動負荷回路と、
前記第1のノードと第1の出力ノードとの間に接続される第3の能動負荷回路と、
前記第2のノードと第2の出力ノードとの間に接続される第4の能動負荷回路と、
前記第1の出力ノードと第2の電源電圧を供給する第2の電源端子との間に接続され、前記第2のノードの電位に応じて導通状態が制御される第5の能動負荷回路と、
前記第2の出力ノードと前記第2の電源端子との間に接続され、前記第1のノードの電位に応じて導通状態が制御される第6の能動負荷回路と、を有する差動増幅回路であって、
当該差動増幅回路が、
前記第3の能動負荷回路が前記入力差動信号の一方に応じて導通状態が制御され、且つ、前記第4の能動負荷回路が前記入力差動信号の他方に応じて導通状態が制御される第1の構成、
前記第5の能動負荷回路が前記第1の出力ノードの電位に応じても導通状態が制御され、且つ、前記第6の能動負荷回路が前記第2の出力ノードの電位に応じても導通状態が制御される第2の構成、の少なくともどちらか一方の構成を有する
差動増幅回路。 - 当該差動増幅回路が、前記第2の構成を有する場合、前記第3及び第4の能動負荷回路は、前記第2の電源電圧に応じて導通状態が制御される
請求項1に記載の差動増幅回路。 - 前記第1の能動負荷回路は、第1導電型の第1のトランジスタであり、そのゲートに前記入力差動信号の一方が入力され、
前記第2の能動負荷回路は、第1導電型の第2のトランジスタであり、そのゲートに前記入力差動信号の他方が入力され、
前記第5の能動負荷回路は、第2導電型の第3のトランジスタであり、そのゲートに前記第2のノードが接続され、
前記第6の能動負荷回路は、第2導電型の第4のトランジスタであり、そのゲートに前記第1のノードが接続される
請求項1に記載の差動増幅回路。 - 前記第3の能動負荷回路は、第1導電型の第5のトランジスタであり、そのゲートに前記入力差動信号の一方が入力され、
前記第4の能動負荷回路は、第1導電型の第6のトランジスタであり、そのゲートに前記入力差動信号の他方が入力される
請求項3に記載の差動増幅回路。 - 前記第5の能動負荷回路は、更に前記第2の電源端子と前記第2のノードとの間に接続され、制御端子に前記第1の出力ノードが接続される第2導電型の第7のトランジスタとを有し、
前記第6の能動負荷回路は、更に前記第2の電源端子と前記第1のノードとの間に接続され、制御端子に前記第2の出力ノードが接続される第2導電型の第8のトランジスタとを有する
請求項3に記載の差動増幅回路。 - 前記第1の能動負荷回路は、第1導電型の第1のトランジスタであり、そのゲートに前記入力差動信号の一方が入力され、
前記第2の能動負荷回路は、第1導電型の第2のトランジスタであり、そのゲートに前記入力差動信号の他方が入力され、
前記第3の能動負荷回路は、第1導電型の第5のトランジスタであり、そのゲートに前記第2の電源端子が接続され、
前記第4の能動負荷回路は、第1導電型の第6のトランジスタであり、そのゲートに前記第2の電源端子が接続され、
前記第5の能動負荷回路は、第2導電型の第3、第7のトランジスタであり、前記第3のトランジスタのゲートに前記第2のノードが接続され、前記第7のトランジスタのゲートに前記第1の出力ノードが接続され、
前記第6の能動負荷回路は、第2導電型の第4、第8のトランジスタであり、前記第4のトランジスタのゲートに前記第1のノードが接続され、前記第8のトランジスタのゲートに前記第2の出力ノードが接続される
請求項2に記載の差動増幅回路。 - 前記第1、第2の電源端子から電源電圧を供給される第1のCMOSインバータ回路が前記第1の出力ノードに接続され、
前記第1、第2の電源端子から電源電圧を供給される第2のCMOSインバータ回路が前記第2の出力ノードに接続される
請求項1〜請求項6のいずれか1項に記載の差動増幅回路。 - 請求項1〜請求項6のいずれか1項に記載の差動増幅回路であって、
前記第1、第2の電源端子から電源電圧を供給される第1のCMOSインバータ回路が前記第1の出力ノードに接続され、
前記第1、第2の電源端子から電源電圧を供給される第2のCMOSインバータ回路が前記第2の出力ノードに接続される
レベル変換回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010109017A JP2011239184A (ja) | 2010-05-11 | 2010-05-11 | 差動増幅回路及びそれを用いたレベル変換回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010109017A JP2011239184A (ja) | 2010-05-11 | 2010-05-11 | 差動増幅回路及びそれを用いたレベル変換回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011239184A true JP2011239184A (ja) | 2011-11-24 |
Family
ID=45326675
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010109017A Pending JP2011239184A (ja) | 2010-05-11 | 2010-05-11 | 差動増幅回路及びそれを用いたレベル変換回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011239184A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017525268A (ja) * | 2014-06-30 | 2017-08-31 | フィニサー コーポレイション | 信号変換 |
-
2010
- 2010-05-11 JP JP2010109017A patent/JP2011239184A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017525268A (ja) * | 2014-06-30 | 2017-08-31 | フィニサー コーポレイション | 信号変換 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6336831B2 (ja) | インタフェース回路、それを用いた半導体集積回路 | |
US7034573B1 (en) | Level shifter without DC current flow | |
EP1601102B1 (en) | High-speed flip-flop circuit | |
US6593795B2 (en) | Level adjustment circuit and data output circuit thereof | |
TWI737299B (zh) | 緩衝電路與緩衝方法 | |
CN109818608B (zh) | 一种高速高共模噪声抗扰的电平位移电路 | |
KR20160062682A (ko) | 전압 레벨 시프터 회로 | |
US7403045B2 (en) | Comparator circuit with reduced switching noise | |
US8436661B2 (en) | Input buffer capable of expanding an input level range | |
US20110316505A1 (en) | Output Buffer With Improved Output Signal Quality | |
KR20180092804A (ko) | 레벨 시프터 | |
JP2006311201A (ja) | バッファ回路 | |
JP2013135314A (ja) | 差動出力回路 | |
JP5215356B2 (ja) | レベルコンバータ回路 | |
JP2007067709A (ja) | 比較回路および半導体装置 | |
KR100559406B1 (ko) | 히스테리시스를 갖는 비교기 및 그것을 사용한 비교 방법 | |
JP2007329898A (ja) | 信号変換回路 | |
US20100117690A1 (en) | Semiconductor device | |
US9191006B1 (en) | Current-limited level shift circuit | |
US10879899B2 (en) | Clock buffer and method thereof | |
JP2011239184A (ja) | 差動増幅回路及びそれを用いたレベル変換回路 | |
JP2008306597A (ja) | レベルシフト回路、方法およびそれを用いたチャージポンプ回路の制御回路 | |
EP2779456B1 (en) | Method for reducing overdrive need in mos switching and logic circuit | |
JP2012105135A (ja) | 差動出力回路 | |
JP5266156B2 (ja) | 差動増幅器 |