JP2011239040A5 - - Google Patents

Description

本発明の撮像装置は、撮像素子と第１のコネクタが実装され、前記撮像素子から出力される差動信号を前記第１のコネクタに伝送する第１の差動信号パターンが形成される撮像基板と、画像処理回路と第２のコネクタが実装され、前記第２のコネクタに入力される差動信号を前記画像処理回路に伝送する第２の差動信号パターンが形成される画像処理基板と、を備え、前記第１のコネクタと前記第２のコネクタとが接続されることで、前記撮像素子から出力される前記差動信号を前記第１の差動信号パターンおよび前記第２の差動信号パターンによって前記画像処理回路に入力し、前記第２のコネクタに形成される複数の端子が前記第２の差動信号パターンが形成される方向に沿って並ぶように、前記第２のコネクタは前記画像処理基板に実装され、前記第２のコネクタの前記複数の端子のうち、前記画像処理回路が実装される側の近傍に位置する端子に前記第２の差動信号パターンが接続されることを特徴とする。

図６は、第１の基板間コネクタ２３と第２の層２１ｂに形成される３対の第１の差動信号パターン２６ａ、２６ｂ、２６ｃとを重畳させて図示している。図６に図示するように、第１の基板間コネクタ２３は、３対の第１の差動信号パターン２６ａ、２６ｂ、２６ｃが延出される方向に沿って、複数の端子２３ａおよび２３ｂがそれぞれ並ぶように実装されている。

図６にて、第１の基板間コネクタ２３の右側はＣＭＯＳセンサ２２が実装される側となり、第１の基板間コネクタ２３の左側はＣＭＯＳセンサ２２が実装されていない側となる。図６に図示するように、１対の第１の差動信号パターン２６ａは第４の層２１ｄに形成される複数の端子２３ａと複数の端子２３ｂとの間となる領域の下を通って、複数の端子２３ａのうち、ＣＭＯＳセンサ２２が実装されていない側の近傍の端子２３ａ１に接続される。同様に、１対の第１の差動信号パターン２６ｂは第４の層２１ｄに形成される複数の端子２３ａと複数の端子２３ｂとの間となる領域の下を通って、複数の端子２３ｂのうち、ＣＭＯＳセンサ２２が実装されていない側の近傍の端子２３ｂ１に接続される。そして、１対の第１の差動信号パターン２６ｃは第４の層２１ｄに形成される複数の端子２３ｂが接続される領域の下を通って、複数の端子２３ｂのうち、ＣＭＯＳセンサ２２が実装されていない側の近傍の端子２３ｂ２に接続される。

図８（ｂ）に図示するように、第２の基板間コネクタ２４は、３対の第２の差動信号パターン３３ａ、３３ｂ、３３ｃが延出される方向に沿って、複数の端子２４ａおよび２４ｂがそれぞれ並ぶように実装されている。

さらに、本実施例では、３対の第２の差動信号パターン３３ａ、３３ｂ、３３ｃが第２の基板間コネクタ２４の端子２４ａ１、２４ｂ１、２４ｂ２にそれぞれ接続されている。そして、端子２４ａ１、２４ｂ１、２４ｂ２は第２の基板間コネクタ２４の画像処理ＩＣ３０が実装される側の近傍に位置している。これによって、画像処理基板１６の第１の層で、３対の第２の差動信号パターン３３ａ、３３ｂ、３３ｃが形成される面積を小さくすることができ、画像処理基板１６の第１の層の配線効率が向上する。そして、３対の第２の差動信号パターン３３ａ、３３ｂ、３３ｃが形成される面積を小さくなることで、画像処理基板１６の第２の層に形成されるグランドパターン３４も小さくすることができる。これによって、画像処理基板１６の第２の層の配線効率が向上する。したがって、ＬＶＤＳなどの低振幅の差動伝送方式を採用したとしても、画像処理基板１６を大型化することない。

Claims (4)

1. 撮像素子と第１のコネクタが実装され、前記撮像素子から出力される差動信号を前記第１のコネクタに伝送する第１の差動信号パターンが形成される撮像基板と、
   画像処理回路と第２のコネクタが実装され、前記第２のコネクタに入力される差動信号を前記画像処理回路に伝送する第２の差動信号パターンが形成される画像処理基板と、を備え、
   前記第１のコネクタと前記第２のコネクタとが接続されることで、前記撮像素子から出力される前記差動信号を前記第１の差動信号パターンおよび前記第２の差動信号パターンによって前記画像処理回路に入力し、
   前記第２のコネクタに形成される複数の端子が前記第２の差動信号パターンが形成される方向に沿って並ぶように、前記第２のコネクタは前記画像処理基板に実装され、
   前記第２のコネクタの前記複数の端子のうち、前記画像処理回路が実装される側の近傍に位置する端子に前記第２の差動信号パターンが接続されることを特徴とする撮像装置。
2. 前記第１のコネクタに形成される複数の端子が前記第１の差動信号パターンが形成される方向に沿って並ぶように、前記第１のコネクタは前記撮像基板に実装され、
   前記第１のコネクタの前記複数の端子のうち、前記撮像素子が実装されていない側の近傍に位置する端子に前記第１の差動信号パターンが接続されることを特徴とする請求項１に記載の撮像装置。
3. 前記第１のコネクタの両側に形成される複数の端子が前記第１の差動信号パターンが形成される方向に沿って並ぶように、前記第１のコネクタは前記撮像基板に実装され、
   前記第１の差動信号パターンは、前記第１のコネクタの一方側に並ぶ複数の端子と前記第１のコネクタの他方側に並ぶ複数の端子との間を通って、前記第１のコネクタの前記複数の端子のうち、前記撮像素子が実装されていない側の近傍に位置する端子に接続されることを特徴とする請求項１または２に記載の撮像装置。
4. 前記第２のコネクタの両側に形成される複数の端子が前記第２の差動信号パターンが形成される方向に沿って並ぶように、前記第２のコネクタは前記画像処理基板に実装され、
   前記第２の差動信号パターンは、前記第２のコネクタの一方側に並ぶ複数の端子と前記第２のコネクタの他方側に並ぶ複数の端子との間を通って、前記画像処理回路が実装される側の近傍に位置する端子に接続されることを特徴とする請求項１ないし３のいずれか１項に記載の撮像装置。