JP2011228491A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2011228491A
JP2011228491A JP2010097171A JP2010097171A JP2011228491A JP 2011228491 A JP2011228491 A JP 2011228491A JP 2010097171 A JP2010097171 A JP 2010097171A JP 2010097171 A JP2010097171 A JP 2010097171A JP 2011228491 A JP2011228491 A JP 2011228491A
Authority
JP
Japan
Prior art keywords
inspection
pad
bonding pad
bonding
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010097171A
Other languages
English (en)
Other versions
JP5370250B2 (ja
Inventor
Koichi Sawada
剛一 澤田
Kazuteru Yamauchi
一輝 山内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2010097171A priority Critical patent/JP5370250B2/ja
Publication of JP2011228491A publication Critical patent/JP2011228491A/ja
Application granted granted Critical
Publication of JP5370250B2 publication Critical patent/JP5370250B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

【課題】接続部材が接続されるボンディングパッドを一面に有する半導体基板を備えた半導体装置において、接続部材の接続によるボンディングパッド下のダメージを検出する場合に、適切にパッド数の増加を抑制する。
【解決手段】半導体基板1の内部にてボンディングパッド11〜13の直下部位には、当該半導体装置の特性を検査するための検査用配線31〜33が設けられており、検査用配線31〜33の一端側は、半導体基板1の一面に設けられた検査用パッド20に導通し、検査用配線31〜33の他端側はボンディングパッド11〜13に導通している。
【選択図】図1

Description

本発明は、ボンディングワイヤやバンプなどの接続部材が接続されるボンディングパッドを一面に有する半導体基板を備えた半導体装置、および、そのような半導体装置の製造方法に関し、特に接続部材の接続によるボンディングパッド下のダメージを検出する場合に好適である。
一般に、この種の半導体装置は、半導体基板の内部に回路素子を有し、回路素子の上に絶縁層を有し、絶縁層の内部に各種の配線を有し、ボンディングパッドを絶縁層の上に設けた構成のものが提案されている。そして、ボンディングパッドには、接続部材としてのボンディングワイヤやバンプなどが接続されるようになっている。
ここで、ボンディングワイヤやバンプなどの接続部材は、ボンディングパッド上に接触した状態で、当該接続部材に荷重を加えつつ必要に応じて振動を印加することにより、当該パッドに接続される。このとき、ボンディングパッドの下部に位置する基板内部には、接続時の荷重や振動により、クラックが発生し、基板内部の配線やその下の回路素子がダメージを受ける恐れがある。
このような場合、一般には、接続部材の接続前後で回路素子の特性を測定し、その接続前後の特性を比較することにより、基板内部のダメージの検出を行っていた。
ここで、従来より、特許文献1には、プローブが接触する検査用電極の下に検査用配線を配置し、プローブ接触時の荷重による基板内部のクラックの発生を検出するようにしたものが提案されている。
一方で、従来より、接続部材の接続によるボンディングパッド下のダメージを検出するものではないが、特許文献2には、複数の配線領域の配線不良を検出するときに、パッド数を低減する方法が提案されている。
特開2008−235485号公報 特開2002−76274号公報
本発明者は、ワイヤボンディング用のボンディングパッドの下部に発生するクラックを検出する方法として、上記特許文献1に記載の方法を適用することを考えた。この場合、具体的には、ボンディングパッドの下の基板内部に、検査用配線を配置し、ワイヤボンディングの荷重や振動により発生する検査用配線の断線や短絡を検出することが考えられる。
しかし、この特許文献1のものでは、検査用電極と接続された検査用パッドが必要であり、半導体基板上に検査用パッドを配置するためのスペースが必要となるため、装置の大型化を招きやすくなる。
また、上記特許文献2のものでは、パッド数の削減効果があるとはされているものの、各配線領域を選択するために複雑な回路構成が必要であり、また、パッド数の削減効果が発揮されるためのパッド数に制約がある。たとえば5個以上の場合に使用可能とされている。
このように、従来では、接続部材が接続されるボンディングパッドを一面に有する半導体基板を備えた半導体装置において、接続部材の接続によるボンディングパッド下のダメージを検出する場合に、適切にパッド数の増加を抑制できるものはなかった。
本発明は、上記問題に鑑みてなされたものであり、接続部材が接続されるボンディングパッドを一面に有する半導体基板を備えた半導体装置において、接続部材の接続によるボンディングパッド下のダメージを検出する場合に、適切にパッド数の増加を抑制できるようにすることを目的とする。
上記目的を達成するため、本発明者は、ボンディングパッドを検査用パッドに兼用してやれば、検査用パッド数の増加を防止できると考え、この点に着目して鋭意検討を行い、本発明を創出するに至った。
請求項1に記載の発明は、特にボンディングパッドは通常、複数個配列されて設けられていることに着目してなされたものである。
すなわち、請求項1に記載の発明では、接続部材が接続されるボンディングパッド(11〜13)を一面上に有する半導体基板(1)を備え、ボンディングパッド(11〜13)は、半導体基板(1)の一面にて隣り合う第1のボンディングパッド(11)と第2のボンディングパッド(12)とよりなるものである半導体装置の製造方法であって、以下の点を特徴としている。
・接続部材の第1のボンディングパッド(11)への接続による、半導体基板(1)のうち第1のボンディングパッド(11)の直下部位のダメージを検査する検査工程を備えていること。
・半導体基板(1)の一面に1個の検査用パッド(20)を形成し、半導体基板(1)において、一端側が検査用パッド(20)に導通し、検査用パッド(20)から延びる中間部が第1のボンディングパッド(11)の直下部位に配置され、他端側が第1のボンディングパッド(11)に導通する第1の検査用配線(31)を形成すること。
・半導体基板(1)において、一端側が検査用パッド(20)に導通し、検査用パッド(20)から延びる中間部が第1のボンディングパッド(11)の直下部位にて第1の検査用配線(31)と並列するように配置され、他端側が第2のボンディングパッド(12)に導通する第2の検査用配線(32)を形成すること。
・その後、検査工程では、検査用パッド(20)と第1のボンディングパッド(11)とを介して第1の検査用配線(31)の抵抗値である第1の抵抗値を測定するとともに、検査用パッド(20)と第2のボンディングパッド(12)とを介して第2の検査用配線(32)の抵抗値である第2の抵抗値を測定する抵抗値測定工程と、第1のボンディングパッド(11)と第2のボンディングパッド(12)との間に電圧差を与え、漏れ電流の有無を測定する漏れ電流測定工程とを行うこと。
・接続部材の第1のボンディングパッド(11)への接続前および接続後に検査工程を行い、当該接続の前後における第1の抵抗値および第2の抵抗値の変化、および、当該接続の前後における漏れ電流の有無に基づいて、半導体基板(1)のうち第1のボンディングパッド(11)の直下部位のダメージを検出するようにしたこと。本製造方法はこれらの点を特徴としている。
それによれば、接続部材の接続による、半導体基板(1)のうち前記第1のボンディングパッド(11)の直下部位のダメージを検出するにあたって、当該接続前後にて、第1の抵抗値、第2の抵抗値が変化していれば、第1の検査用配線(31)、第2の検査用配線(32)の断線を検出することができる。また、当該接続後にて漏れ電流が発生していれば、第1のボンディングパッド(11)の直下部位にて並列する第1および第2の検査用配線(31、32)同士が短絡していると判定される。
このように、本発明によれば、2個の隣り合うボンディングパッド(11、12)のうち第1のボンディングパッド(11)の直下部位のダメージを検出する場合に、第1のボンディングパッド(11)自身および隣の第2のボンディングパッド(12)を検査用パッドとして兼用できるから、適切にパッド数の増加を抑制しつつ当該ダメージを検出することができる。
また、請求項2に記載の発明では、請求項1に記載の半導体装置の製造方法において、第1の検査用配線(31)、第2の検査用配線(32)には、それぞれ、当該検査用配線側から検査用パッド(20)側へ電流が流れるのを防止するダイオード(40)が備えられていることを特徴とする。
それによれば、半導体装置の完成後、半導体装置の使用時などにおいて、両ボンディングパッド(11、12)間に電位差が発生したとき、第1および第2の検査用配線(31、32)のうち一方の検査用配線に導通するボンディングパッドから、検査用パッド(20)を介して他方の検査用配線を通り、当該他方の検査用配線に導通するボンディングパッドへ、電流が流れるのを防止できる。
請求項3に記載の発明では、接続部材が接続されるボンディングパッド(11〜13)を一面上に有する半導体基板(1)を備える半導体装置において、半導体基板(1)の内部にてボンディングパッド(11〜13)の直下部位には、当該半導体装置の特性を検査するための検査用配線(31〜33)が設けられており、検査用配線(31〜33)の一端側は、半導体基板(1)の一面に設けられた検査用パッド(20)に導通し、検査用配線(31〜33)の他端側はボンディングパッド(11〜13)に導通していることを特徴とする。
それによれば、検査用パッド(20)とボンディングパッド(11〜13)を介して検査用配線(31〜33)の抵抗値や電流値、電圧値を測定すれば、接続部材の接続によるボンディングパッド(11〜13)下のダメージ(クラックによる断線、短絡)を検出できる。そして、ボンディングパッド(11〜13)を検査用パッドとして兼用できるから、適切にパッド数の増加を抑制しつつ当該ダメージを検出することができる。
なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
本発明の実施形態に係る半導体装置の要部の概略平面図である。 検査工程における断線モードの検出を説明するための概略平面図である。 検査工程における短絡モードの検出を説明するための概略平面図である。 検査用配線の配置パターンのバリエーションを示す概略平面図である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各図相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。
図1は、本発明の実施形態に係る半導体装置の要部の概略平面構成を示す図である。本半導体装置は、大きくは、半導体基板1の一面上に複数個のボンディングパッド11、12、13および1個の検査用パッド20を備え、半導体基板1の内部に複数個の検査用配線31、32、33を備えてなる。
半導体基板1は、図示しないが、典型的には、シリコン半導体などよりなる半導体の部分にトランジスタなどの回路素子を備えたものであり、その回路素子の上にTEOSなどよりなる絶縁層を設け、この絶縁層の上すなわち半導体基板1の一面上に上記各パッド11〜13、20が設けられている。
また、この図示しない絶縁層中に上記検査用配線31〜33および上記回路素子と接続される素子用の配線などが設けられている。このような半導体基板1、および、各素子、配線は一般的な半導体プロセスにより形成される。
複数個のボンディングパッド11〜13は、ここでは3個示されているが、少なくとも2個以上であればよく、もちろん4個以上であってもよい。これらボンディングパッド11〜13は、接続部材としてのボンディングワイヤや、電子部品に設けられたバンプが接続されるパッドである。
ここで、図1中の検査用パッド20側から数えて2個のボンディングパッド11、12のうち、検査用パッド20に近い方を第1のボンディングパッド11、検査用パッド20から遠い方であって第1のボンディングパッド12に隣り合うものを第2のボンディングパッド12とする。
また、検査用パッド20は、半導体基板1の一面上の適所に設けられている。この検査用パッド20は、後述する接続部材の第1のボンディングパッド11への接続による、半導体基板1のうち第1のボンディングパッド11の直下部位のダメージを検査する検査工程に用いられる。これら各パッド11〜13および20は、たとえばスパッタやCVDなどより形成されたアルミニウムなどよりなる。
また、検査用配線31〜33は、ボンディングパッド11〜13の数に対応した数が設けられており、1個のボンディングパッド11〜13につき1個の検査用配線31〜33が対応して設けられている。なお、図1では、隣り合う検査用配線31〜33の識別を容易にするため、1個おきに実線、破線と変えて、検査用配線を示している。
すべての検査用配線31〜33は、その一端側が1個の共通する検査用パッド20に接続されており、各々の検査用配線31〜33の他端側は、それぞれ対応するボンディングパッド11〜13に接続されている。つまり、1個の検査用パッド20と複数個のボンディングパッド11〜13のそれぞれとの間は、検査用配線31〜33により結線され、電気的に接続されている。
また、各々の検査用配線31〜33の中間部は、それぞれ対応するボンディングパッド11〜13の直下部位、具体的にはボンディングパッド11〜13の直下の上記絶縁層内に配置されている。ここでは、図1に示されるように、ボンディングパッド11〜13の直下に位置する検査用配線31〜33の部分は、複数回折り返された形状とされている。また、検査用配線31〜33と各パッド11〜13,20とは、上記絶縁層に設けられたスルーホールを介して接続される。
ここで、半導体基板1に形成されている各検査用配線31〜33のうち、検査用パッド20に導通する一端側から延びる中間部が第1のボンディングパッド11の直下部位に配置され、他端側が第1のボンディングパッド11に導通するものを、第1の検査用配線31とする。
また、各検査用配線31〜33のうち、検査用パッド20に導通する一端側から延びる中間部が第2のボンディングパッド12の直下部位に配置され、他端側が第2のボンディングパッド12に導通するものを、第2の検査用配線32とする。
さらに、第2の検査用配線32においては、検査用パッド20に導通する一端側と第2のボンディングパッド12の直下部位に配置されている部位との間の部位が、第1のボンディングパッド11の直下部位に配置されている。
そして、第1のボンディングパッド11の直下部位では、第1の検査用配線31および第2の検査用配線32が並列するように配置されている。ここでは、両検査用配線31、32ともに複数回折り返された形状とされるとともに、互いに略平行となるように設けられている。
また、本実施形態では、第1の検査用配線31、第2の検査用配線32には、それぞれ、当該検査用配線側から検査用パッド20側へ電流が流れるのを防止するダイオード40が備えられている。
具体的には、ダイオード40は、第1の検査用配線31、第2の検査用配線32のうちボンディング31〜33の直下部位に位置する部分と検査用パッド20との間の部分に設けられている。
ここでは、第1の検査用配線31、第2の検査用配線32を含めてすべての検査用配線31〜33に、同じようにダイオード40が設けられている。このダイオード40は、上記回路素子と同様半導体基板1における半導体部分に形成され、スルーホールにより検査用配線31〜33と導通している。
このダイオード40は、半導体装置の完成後、すなわち製品としての半導体装置の使用時などにおいて、両ボンディングパッド11、12間に電位差が発生したとき、第1および第2の検査用配線31、32のうち一方の検査用配線に導通するボンディングパッドから、検査用パッド20を介して他方の検査用配線を通り、当該他方の検査用配線に導通するボンディングパッドへ、電流が流れるのを防止するものである。
次に、本半導体装置の製造方法について述べる。本半導体装置は、上記したように、通常の半導体プロセスにより、半導体基板1に上記各パッド11〜13、20および検査用配線31〜33を形成することにより製造される。
次に、本製造方法では、ボンディングパッド11〜13にボンディングワイヤなどの上記接続部材を接続する。たとえば、ボンディングワイヤは、ボンディングパッド11〜13上に接触した状態で、荷重を加えつつ振動を印加することにより、当該パッドに接続される。
このとき、ボンディングパッド11〜13の下部に位置する基板内部、具体的には上記絶縁層には、接続時の荷重や振動により、クラックが発生し、絶縁層内の素子用配線やその下の回路素子がダメージを受ける恐れがある。そこで、本実施形態では、ボンディングパッド11〜13に検査用配線31〜33を配置し、当該ダメージによる検査用配線31〜33の電気特性の変化を測定することで当該ダメージの検出、すなわちダメージの検査工程を行うようにしている。
具体的に、本半導体装置においては、各ボンディングパッド11〜13と検査用パッド20とを介して、各検査用配線31〜33の抵抗値を測定できるようになっている。この場合、ボンディングパッド11〜13側をマイナス極(またはGND)、検査用パッド20側をプラス極として当該測定を抵抗する。これにより検査用配線の断線が測定できる。
また、隣り合うボンディングパッドに電圧差を与え、漏れ電流を測定すれば、当該隣り合うパッドの一方の直下部位にて並列に配置されている検査用配線間の短絡を検出することができるようになっている。本実施形態では、これら抵抗や漏れ電流といった電気特性を測定することで、断線や短絡といったダメージのモードを検出するものである。
このようなダメージの検査工程は、ボンディングパッド11〜13への接続部材の接続の前および後に行う。本実施形態では、接続部材の第1のボンディングパッド11への接続による第1のボンディングパッド11の直下部位のダメージを検査する検査工程について、図2、図3を参照して述べる。
図2は、当該検査工程における断線モードの検出を説明するための概略平面図であり、図3は、当該検査工程における短絡モードの検出を説明するための概略平面図である。
まず、検査工程では、断線モードを検出する抵抗値測定工程を行う。この場合の断線モードは、第1のボンディングパッド11の直下部位において、並列配置された第1および第2の検査用配線31および32のいずれか一方もしくは両方が、上記ダメージにより断線することである。図2では、第1のボンディングパッド11の直下部位にて第1の検査用配線11が断線した状態を示している。
そして、この抵抗値測定工程では、検査用パッド20と第1のボンディングパッド11とを介して第1の検査用配線31の抵抗値である第1の抵抗値を測定するとともに、検査用パッド20と第2のボンディングパッド12とを介して第2の検査用配線32の抵抗値である第2の抵抗値を測定する。
具体的には、検査用パッド20側をプラス極として電圧を印加し、第1のボンディングパッド11側、第2のボンディングパッド12側をマイナス極(またはGND)として、第1および第2の抵抗値を測定する。この両抵抗値の測定を第1のボンディングパッド11への接続部材の接続前および接続後に行う。
そして、当該接続前の第1または第2の抵抗値に比べて、当該接続後の第1または第2の抵抗値が大きくなっていれば、第1または第2の検査用配線31、32がダメージを受け断線していると判定される。一方、当該接続の前後で、第1または第2の抵抗値に変化が無ければ、第1または第2の検査用配線31、32の断線が無いと判定され、当該断線については、ダメージが無いと判定される。
また、上記抵抗値測定工程とともに、検査工程では、短絡モードを検出する漏れ電流測定工程を行う。この場合の短絡モードは、第1のボンディングパッド11の直下部位において、並列配置された第1および第2の検査用配線31および32同士が、上記ダメージにより接触し導通することである。図3では、第1のボンディングパッド11の直下部位にて第1の検査用配線11が断線した状態を示している。
そして、この漏れ電流測定工程では、第1のボンディングパッド11と第2のボンディングパッド12との間に電圧差を与え、漏れ電流の有無を測定する。
ここで、両検査用配線31、32への通電は、検査用パッド20をプラス極、各ボンディングパッド11、12をマイナス極として通電を行うようにする。そして、この漏れ電流の測定を第1のボンディングパッド11への接続部材の接続前および接続後に行う。
そして、当該接続前の漏れ電流が0の状態に比べて、当該接続後にて漏れ電流が発生していれば、第1のボンディングパッド11の直下部位にて並列する第1および第2の検査用配線31、32同士が短絡していると判定され、当該接続前後で漏れ電流が発生しなければ、当該短絡は無いものと判定される。
そして、当該接続前後の各値の比較により、上記断線および上記短絡が無いと判定されれば、第1のボンディングパッド11の直下部位のダメージが無いと判定し、上記断線および上記短絡のいずれか一方または両方が有ると判定されれば、当該ダメージが有ると判定する。
このように、本製造方法によれば、接続部材の第1のボンディングパッド11への接続前および接続後に上記検査工程を行い、当該接続の前後における第1の抵抗値および第2の抵抗値の変化、および、当該接続の前後における漏れ電流の有無に基づいて、半導体基板1のうち第1のボンディングパッド11の直下部位のダメージを検出するようにしている。
そして、上記検査工程の終了に伴い、上記ダメージが無いと判定された半導体装置については、製品として出荷される。以上が本実施形態の製造方法である。
このように、本実施形態によれば、2個の隣り合うボンディングパッド11、12のうち第1のボンディングパッド11の直下部位のダメージを検出する場合に、第1のボンディングパッド11自身および隣の第2のボンディングパッド12を検査用パッドとして兼用できるから、適切にパッド数の増加を抑制しつつ当該ダメージを検出することができる。
また、本実施形態の半導体装置は、半導体基板1の内部にてボンディングパッド11〜13の直下部位に、当該半導体装置の特性を検査するための検査用配線31〜33が設けられており、検査用配線31〜33の一端側は、半導体基板1の一面に設けられた検査用パッド20に導通し、検査用配線31〜33の他端側はボンディングパッド11〜13に導通している構成とされている。この場合、ボンディングパッド11〜13を検査用パッドとして兼用できるから、適切にパッド数の増加を抑制しつつボンディングパッド直下のダメージを検出することができる。
ここで、図4は、ボンディングパッド11〜13の直下部位にて並列配置される2個の検査用配線31〜33の配置パターンのバリエーションを示す概略平面図である。図4において、(a)は図4中の上下方向に折り返された上下蛇行、(b)は左右方向に折り返された左右蛇行、(c)は渦巻き形状の例を示す。このように種々の配置パターンが可能であり、また、この図4以外の配置も可能である。
(他の実施形態)
なお、上記実施形態では、図1中の検査用パッド20に最も近いボンディングパッド11を第1のボンディングパッド11、その隣のボンディングパッド12を第2のボンディングパッドとし、図1中の検査用配線31を第1の検査用配線31、検査用配線32を第2の検査用配線32として、第1のボンディングパッド11の直下部位のダメージを検出するようにしたが、隣り合うボンディングパッドであれば、第1および第2のボンディングパッドの組み合わせは、上記実施形態に限定されるものではない。
たとえば図1中の検査用パッド20に2番目に近いボンディングパッド12を第1のボンディングパッド12とし、その隣の3番目に近いボンディングパッド13を第2のボンディングパッド13とし、当該第1のボンディングパッド12の直下部位のダメージを検出するようにしてもよい。この場合、図1中の検査用配線32を第1の検査用配線32、検査用配線33を第2の検査用配線33とすることで、同様に検出が可能となる。
そして、上記図1において、検査用パッド20側から1番目のボンディングパッド11の直下部位のダメージについて、上記実施形態に示した検査工程により検出した後、次に、2番目のボンディングパッド12、3番目のボンディングパッド13についても、順次、同様の検査工程を行えば、その直下部位のダメージを検出できる。
さらに、ボンディングパッドがより多数(4個以上)の場合でも、隣り合うボンディングパッド同士で、上記実施形態同様の検査用配線の構成、検査方法を適用し、4番目、5番目・・・のボンディングパッドについて同様に検査工程を行えば、当該ダメージの検出が可能になることはもちろんである。
また、ボンディングパッドが複数の場合、検査工程の抵抗値測定工程においては、個別チェックでもよいし、全数チェックを行ってもよい。個別チェックの場合は、たとえば検査用パッド20をプラス極としてこれに電圧を印加し、検査したいボンディングパッドをGNDとし、他のボンディングパッドをオープンにすることで、検査したい検査用配線の抵抗値を測定する。
これに対して、全数チェックの場合は、たとえば検査用パッド20をプラス極としてこれに電圧を印加し、すべてのボンディングパッドをGNDとすることで、すべての検査用配線の抵抗値を一括して測定するようにする。
また、ボンディングパッドが複数ではなく、たとえば図1中のボンディングパッド11の1個だけである場合でもよい。この場合、1個の検査用パッド20は同様に必要であるが、検査用配線は検査用配線31の1個だけでよい。
そして、この場合、検査用パッド20とボンディングパッド11を介して検査用配線31の断線を測定すれば、ボンディングパッド11の直下部位のダメージ検出が可能となる。そして、この場合もボンディングパッド11が検査用パッドを兼用するので、パッド数の低減効果が発揮される。
また、第1の検査用配線31、第2の検査用配線32には、それぞれ、当該検査用配線側から検査用パッド20側へ電流が流れるのを防止するダイオード40が備えられていたが、このダイオード40に代えて、トランジスタなどのスイッチング素子であってもよく、これによっても同様の効果が得られる。
1 半導体基板
11 第1のボンディングパッド
12 第2のボンディングパッド
20 検査用パッド
31 第1の検査用配線
32 第2の検査用配線
40 ダイオード

Claims (3)

  1. 接続部材が接続されるボンディングパッド(11〜13)を一面上に有する半導体基板(1)を備え、
    前記ボンディングパッド(11〜13)は、前記半導体基板(1)の一面にて隣り合う第1のボンディングパッド(11)と第2のボンディングパッド(12)とよりなるものである半導体装置の製造方法であって、
    前記接続部材の前記第1のボンディングパッド(11)への接続による、前記半導体基板(1)のうち前記第1のボンディングパッド(11)の直下部位のダメージを検査する検査工程を備えており、
    前記半導体基板(1)の一面に1個の検査用パッド(20)を形成し、
    前記半導体基板(1)において、一端側が前記検査用パッド(20)に導通し、前記検査用パッド(20)から延びる中間部が前記第1のボンディングパッド(11)の直下部位に配置され、他端側が前記第1のボンディングパッド(11)に導通する第1の検査用配線(31)を形成し、
    前記半導体基板(1)において、一端側が前記検査用パッド(20)に導通し、前記検査用パッド(20)から延びる中間部が前記第1のボンディングパッド(11)の直下部位にて前記第1の検査用配線(31)と並列するように配置され、他端側が前記第2のボンディングパッド(12)に導通する第2の検査用配線(32)を形成し、
    その後、前記検査工程では、前記検査用パッド(20)と前記第1のボンディングパッド(11)とを介して前記第1の検査用配線(31)の抵抗値である第1の抵抗値を測定するとともに、前記検査用パッド(20)と前記第2のボンディングパッド(12)とを介して前記第2の検査用配線(32)の抵抗値である第2の抵抗値を測定する抵抗値測定工程と、
    前記第1のボンディングパッド(11)と前記第2のボンディングパッド(12)との間に電圧差を与え、漏れ電流の有無を測定する漏れ電流測定工程とを行うものであり、
    前記接続部材の前記第1のボンディングパッド(11)への接続前および接続後に前記検査工程を行い、当該接続の前後における前記第1の抵抗値および前記第2の抵抗値の変化、および、当該接続の前後における前記漏れ電流の有無に基づいて、前記半導体基板(1)のうち前記第1のボンディングパッド(11)の直下部位のダメージを検出するようにしたことを特徴とする半導体装置の製造方法。
  2. 前記第1の検査用配線(31)、前記第2の検査用配線(32)には、それぞれ、当該検査用配線側から前記検査用パッド(20)側へ電流が流れるのを防止するダイオード(40)が備えられていることを特徴とする請求項1に記載の半導体装置の製造方法。
  3. 接続部材が接続されるボンディングパッド(11〜13)を一面上に有する半導体基板(1)を備える半導体装置において、
    前記半導体基板(1)の内部にて前記ボンディングパッド(11〜13)の直下部位には、当該半導体装置の特性を検査するための検査用配線(31〜33)が設けられており、
    前記検査用配線(31〜33)の一端側は、前記半導体基板(1)の一面に設けられた検査用パッド(20)に導通し、前記検査用配線(31〜33)の他端側は前記ボンディングパッド(11〜13)に導通していることを特徴とする半導体装置。
JP2010097171A 2010-04-20 2010-04-20 半導体装置の製造方法 Expired - Fee Related JP5370250B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010097171A JP5370250B2 (ja) 2010-04-20 2010-04-20 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010097171A JP5370250B2 (ja) 2010-04-20 2010-04-20 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2011228491A true JP2011228491A (ja) 2011-11-10
JP5370250B2 JP5370250B2 (ja) 2013-12-18

Family

ID=45043516

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010097171A Expired - Fee Related JP5370250B2 (ja) 2010-04-20 2010-04-20 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5370250B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107146765A (zh) * 2017-05-09 2017-09-08 武汉新芯集成电路制造有限公司 测试结构及测试方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10147657B2 (en) * 2016-04-26 2018-12-04 Infineon Technologies Ag Semiconductor devices and a method of detecting a crack

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006084191A (ja) * 2004-09-14 2006-03-30 Matsushita Electric Ind Co Ltd 半導体装置及びその検査方法
JP2006148001A (ja) * 2004-11-24 2006-06-08 Matsushita Electric Ind Co Ltd 半導体装置
JP2009049269A (ja) * 2007-08-22 2009-03-05 Seiko Epson Corp 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006084191A (ja) * 2004-09-14 2006-03-30 Matsushita Electric Ind Co Ltd 半導体装置及びその検査方法
JP2006148001A (ja) * 2004-11-24 2006-06-08 Matsushita Electric Ind Co Ltd 半導体装置
JP2009049269A (ja) * 2007-08-22 2009-03-05 Seiko Epson Corp 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107146765A (zh) * 2017-05-09 2017-09-08 武汉新芯集成电路制造有限公司 测试结构及测试方法

Also Published As

Publication number Publication date
JP5370250B2 (ja) 2013-12-18

Similar Documents

Publication Publication Date Title
TWI601222B (zh) 具有監控鏈與測試導線之積體電路測試結構
US8310066B2 (en) Semiconductor apparatus
JP4949733B2 (ja) 半導体装置
JP2015023132A (ja) 半導体装置およびその検査方法
JP5529611B2 (ja) 半導体装置及び抵抗測定方法
JP5370250B2 (ja) 半導体装置の製造方法
JP4967924B2 (ja) 半導体装置
KR102195561B1 (ko) 전기적 접속 장치
CN201022075Y (zh) 电子迁移率测试结构
JP2008028274A (ja) 半導体装置の製造方法
JP2011014703A (ja) 半導体集積回路装置、及び半導体集積回路装置のテスト方法
KR100774623B1 (ko) 금속배선의 연속성 검사를 위한 pcm 테스트 패턴
JP5540854B2 (ja) 半導体基板
JP2009135283A (ja) 静電気放電検出素子及び静電気放電検出方法
JP7468164B2 (ja) 配線基板、及びその検査方法
JP2005223227A (ja) 半導体装置及び半導体装置評価方法
JP2008135623A (ja) 配線基板及びその製造方法
KR20130016765A (ko) 반도체 소자의 전기특성 테스트용 박막 저항체 구비 전기적 연결 장치 및 그의 제작방법
CN103337487B (zh) 用于集成电路的附接的方法和装置
KR100888580B1 (ko) 자체 불량 검사 기능을 탑재한 능동 소자 내장형 인쇄 회로 기판
JP2022015730A (ja) 配線ネットの検査方法、及び配線基板
JP2007024719A (ja) 半導体装置の評価方法
JP2003051521A (ja) 接続孔モニタ及び半導体装置
US9075103B2 (en) Test structure for wafer acceptance test and test process for probecard needles
JPH07130815A (ja) 半導体装置およびその評価方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130604

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130722

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130820

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130902

R151 Written notification of patent or utility model registration

Ref document number: 5370250

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees