JP2011217177A - フィルタ回路 - Google Patents

Abstract

【課題】フィルタ回路の中心周波数を調整する機能を備えたフィルタ回路を提供する。
【解決手段】入力信号とフィードバック信号（信号Ｖf）の加算信号を出力するカプラー１０９、加算信号を増幅した増幅信号を生成するＡＧＣ回路１１０、増幅信号の位相をシフトさせて信号Ｖfを生成する移相器１１１を備えたフィルタコア部１０２と、基準信号（信号Ｖr）を取得する基準信号生成部１１９、信号Ｖr、信号Ｖfの振幅を比較する振幅比較回路１０１、比較の結果に基づいてＡＧＣ回路１１０の増幅率を制御するゲイン制御電圧生成部１０８、信号Ｖrの位相と信号Ｖfの位相とを比較する移相比較回路１０３、比較結果に基づいて移相器１１１の位相のシフト量を制御する移相器制御電圧生成部１１７によってフィルタ回路を構成し、増幅率、シフト量が制御される間、カプラー１０９には信号Ｖfに代えて基準信号が入力される。
【選択図】 図１

Description

本発明は、フィルタ回路に係り、特に再帰型のフィルタ回路に関する。

現在、ＲＦ（Radio Frequency）信号のフィルタ回路として、主にＳＡＷ（surface acoustic wave ）フィルタ等の受動素子が用いられている。これらのフィルタ回路の出力信号には出力ゲインがなく、この点が信号のノイズ劣化の要因となる。また、ＳＡＷフィルタは、個々のフィルタ回路の適応周波数領域が狭いため、広帯域をカバーするためには、複数のフィルタ回路が必要となる。
上記したＳＡＷフィルタの欠点を解消するフィルタとして、再帰型フィルタ回路がある。再帰型フィルタ回路は、正帰還型フィルタ回路とも呼ばれ、適応周波数領域が広く、広帯域をカバーできることが知られている。

図９は、従来の再帰型フィルタ回路を説明するための図である。再帰型フィルタ回路は、ＬＮＡ（Low Noise Amplifier：低雑音増幅回路）７０１、可変ゲインアンプ７０４、移相器７０３、カプラー７０２によって構成されている。図９に示した回路において、カプラー７０２からの出力Ｖoutの振幅及び位相と可変ゲインアンプ７０４、移相器７０３からのフィードバック信号Ｖfの振幅及び位相とが略等しいとき、この回路はある周波数で大きなゲインを得て、フィルタ回路として機能する。

この周波数は、ループを構成するカプラー７０２、可変ゲインアンプ７０４、移相器７０３のオープンループ特性において、位相及びゲインが０となる周波数である。このため、フィルタ回路を購入したユーザは、自己が必要とする所望の周波数に合わせて、可変ゲインアンプ７０４や移相器７０３を調整し、このような回路が所望の周波数のフィルタ回路として機能するように調整しなければならなかった。

ここで、図９に示した再帰型フィルタ回路の制御について説明する。
図９に示した再帰型フィルタ回路の伝達関数は、以下の式（１）によって与えられる。
Ｈ＝ＧL／（１−Ｇg｜Ｋ｜ｅｘｐ（ｊ∠Ｋ）） …式（１）
上記した式（１）において、ＧLはＬＮＡ７０１のゲイン、Ｇgは可変ゲインアンプ７０４のゲイン、Ｋは移相器７０３の伝達関数である。カプラー７０２のゲインは略１とする。

図９の再帰型フィルタ回路は、式（１）の分母が略０になるとき大きなゲインを持ち、鋭いピーク特性を有し、急峻な周波数特性をもつフィルタ回路となることが式（１）から分かる。このとき、下記の式（２）、（３）が満たされる。
｜ＧgＫ｜≒１ …式（２）
∠［Ｇg｜Ｋ｜ｅｘｐ（ｊ∠Ｋ）］≒２π …式（３）
ただし、式（１）の実数部が、Ｒｅ［Ｇg｜Ｋ｜ｅｘｐ（ｊ∠Ｋ）］＞１となると、発振してしまう。

以上の条件により、再帰型フィルタ回路が適正に機能するように制御するための条件は、以下の３つになる。
すなわち、（ｉ）可変ゲインアンプ、移相器、カプラーによって構成される閉ループを考えると、｜ＧｇＫ｜≒１より、以下の条件が導き出せる。
・信号Ｖoutとフィードバック信号Ｖfの振幅が略等しい。
・ただし、発振させないために、ＶｆはＶｏｕｔよりもわずかに小さくする。
同様に、可変ゲインアンプ、移相器、カプラー、可変ゲインアンプの閉ループを考えると、∠［Ｇｇ｜Ｋ｜ｅｘｐ（ｊ∠Ｋ）］≒２πより、以下の条件が導き出させる。
・信号Ｖoutとフィードバック信号Ｖfの位相が略等しい。

Ｖｏｌ．１０８，ＮＯ．２１２（ＵＳ２００８ ３２−４６） 電子情報通信学会技術研究報告 ＰＡＧＥ．５７−６１ ２００８

再帰型フィルタ回路の制御は、図１０に示すように、移相器７０３に位相調整電圧を、可変ゲインアンプ７０４にゲイン調整電圧を入力し、位相やゲインを制御することによって行われる。このような調整は、例えば、スペクトルアナライザ等を使って出力Ｖoutをモニタしながら可変ゲインアンプ７０４のゲイン及び移相器７０３の位相を同時に変化させ、発振することなく適切な設定値にすることによって行われる。

なお、図１１は、図１０に示したカプラー７０２を示す図である。カプラー７０２は、抵抗素子９０５にコレクタが接続されたバイポーラトランジスタ９０３、バイポーラトランジスタ９０３のエミッタに接続された電流源９０６を含む入力側９０１の回路と、バイポーラトランジスタ９０３のコレクタにコレクタが接続されたバイポーラトランジスタ９０４、バイポーラトランジスタ９０４のエミッタに接続された電流源９０７を含むフィードバック側９０２の回路とによって構成されている。

なお、このような回路では、バイポーラトランジスタをＭＯＳトランジスタに置き換えても同様のカプラーが構成できる。
しかしながら、可変ゲインアンプのゲインや位相の調整は高性能を実現するには、発振する寸前の状態にしなければならないため、微妙な調整となる。
本発明は、上記した点に鑑みて行われたものであり、フィルタ回路によってフィルタリングされる中心周波数の変更、設定、調整をする機能を備えたフィルタ回路を提供することを目的にする。

以上の課題を解決するため、本発明の請求項１のフィルタ回路は、入力信号とフィードバック信号を加算した加算信号を出力するカプラー（例えば図１に示したカプラー１０９）、当該カプラーによって出力された加算信号を所望の増幅率で増幅した増幅信号を生成する可変ゲインアンプ（例えば図１に示したＡＧＣ回路１１０）、当該可変ゲインアンプによって増幅された増幅信号の位相を任意のシフト量でシフトさせて前記フィードバック信号を生成し、前記フィードバック信号を前記カプラーに入力する移相器（例えば図１に示した移相器１１１）を備えたフィルタコア回路（例えば図１に示したフィルタコア部１０２）と、所望の周波数を有する基準信号を取得する基準信号取得部（例えば図１に示した基準信号生成部１１９）と、前記基準信号の振幅と前記フィードバック信号の振幅とを比較する振幅比較回路（例えば図１に示した振幅比較回路１０１）と、前記振幅比較回路による比較の結果に基づいて、前記可変ゲインアンプの増幅率を制御するゲイン制御信号を生成するゲイン制御回路（例えば図１に示したゲイン制御電圧生成部１０８）と、前記基準信号の位相と前記フィードバック信号の位相とを比較する位相比較回路（例えば図１に示した移相比較回路１０３）と、前記位相比較回路の比較結果に基づいて、前記移相器における前記増幅信号の位相のシフト量を制御する移相器制御信号を生成する移相制御回路（例えば図１に示した移相器制御電圧生成部１１７）と、を備え、前記可変ゲインアンプの増幅率または前記移相器のシフト量が制御される間、前記カプラーには、前記フィードバック信号に代えて前記基準信号が入力されることを特徴とする。

請求項２に記載のフィルタ回路は、請求項１において、前記入力信号を増幅して前記カプラーに入力させるアンプ回路（例えば図１に示したＬＮＡ１２０）をさらに備え、前記可変ゲインアンプの増幅率、前記移相器のシフト量が制御される間、前記アンプ回路による前記カプラーへの入力信号の入力が停止されることを特徴とする。
請求項３に記載のフィルタ回路は、請求項１または２において、前記ゲイン制御信号生成部が、前記振幅比較回路における比較の結果、前記基準信号の振幅が前記フィードバック信号の振幅よりも大きい場合、前記可変ゲインアンプにおける信号の増幅率を上げる前記ゲイン制御信号を生成し、前記基準信号の振幅が前記フィードバック信号の振幅よりも小さい場合、前記前記可変ゲインアンプにおける増幅率を下げる前記ゲイン制御信号を生成することを特徴とする。

請求項４に記載のフィルタ回路は、請求項３において、前記ゲイン制御信号生成部が、前記ゲイン制御信号を連続して複数回生成し、前記フィードバック信号の振幅が今回入力された前記基準信号の振幅よりも大きくなった場合、以前に生成された前記ゲイン制御信号を生成し、前記フィードバック信号の振幅を前記基準信号の振幅よりも小さくすることを特徴とする。

請求項５に記載のフィルタ回路は、請求項１から４のいずれか１項において、前記移相器制御信号生成部は、前記基準信号の位相が前記フィードバック信号の位相よりも進んでいる場合、前記移相器に前記フィードバック信号の位相を進ませる前記移相器制御信号を生成し、前記基準信号の位相が前記フィードバック信号の位相よりも遅れている場合、前記移相器に前記フィードバック信号の位相を遅らせる前記移相器制御信号を生成することを特徴とする。

請求項６に記載のフィルタ回路は、請求項５において、前記移相器制御信号生成部は、前記基準信号の位相と前記フィードバック信号の位相とが略同一になるように前記移相器を動作させる前記移相器制御信号を生成することを特徴とする。
請求項７に記載のフィルタ回路は、請求項１から６のいずれかに１項において、前記出力信号の振幅と前記フィードバック信号の振幅とは略同一であり、前記出力信号の位相と前記フィードバック信号の移相とは略同一であることを特徴とする。

請求項８に記載のフィルタ回路は、請求項１から７のいずれか１項において、前記移相器が、ハイパス型またはバンドパス型の移相器であって、前記移相器から前記フィードバック信号が出力信号として出力されることを特徴とする。
請求項９に記載のフィルタ回路は、請求項１から８のいずれか１項において、前記フィルタコア回路の出力、または前記フィードバック信号に負帰還をかけることにより、ノッチフィルタを構成することを特徴とする。

本発明の請求項１によれば、前記可変ゲインアンプの増幅率及び移相器における増幅信号の位相のシフトによって出力信号のゲイン及び位相を自動的に制御することができる。このため、可変ゲインアンプのゲインや移相器の位相を自動的に調整し、フィルタ回路の中心周波数を簡易に変更、設定、調整をする機能を備えたフィルタ回路を提供することができる。
請求項２に記載の発明によれば、外部からの外乱の影響を受けずフィードバック信号を基準信号に正確に一致させるように動作させることができる。
請求項３に記載の発明によれば、基準信号の振幅とフィードバック信号の振幅とを一致させることができる。

請求項４に記載の発明によれば、フィードバック信号の振幅が前記基準信号の振幅よりも大きくなった場合、以前に生成された前記ゲイン制御信号を生成するので、フィードバック信号の振幅を基準信号の振幅よりも簡易に小さくすることができる。
請求項５に記載の発明によれば、基準信号の位相がフィードバック信号の位相よりも進んでいる場合にフィードバック信号の位相を進ませ、基準信号の位相がフィードバック信号の位相よりも遅れている場合にはフィードバック信号の位相を遅らせることができる。このため、フィードバック信号と基準信号との位相の相違を徐々に小さくし、フィードバック信号を基準信号に一致させることができ、ひいては基準信号と出力信号とを一致させることができる。

請求項６に記載の発明によれば、基準信号の位相とフィードバック信号の位相とを略一致させることができる。
請求項７に記載の発明によれば、出力信号の振幅とフィードバック信号の振幅とを略一致させ、出力信号の位相とフィードバック信号の移相とを略一致させることができる。
請求項８に記載の発明によれば、移相器の後段から出力信号を出力することができるので、出力信号の低周波数領域の特性を向上させることができる。
請求項９に記載の発明によれば、本発明のフィルタ調整方法をノッチフィルタの周波数の変更や設定に適用し、ノッチフィルタの周波数を簡易に変更、設定することができる。

本発明の一実施形態のフィルタ回路を説明するための図である。 図１に示したフィルタコア部のカプラーの一例を示した回路図である。 図１に示したフィルタコア部の移相器の構成例を示した図である。 図１に示したフィルタコア部のＡＧＣ回路を説明するための図である。 ハイパス型の移相器を説明するための図である。 実施形態２のフィルタ回路によって得られる効果を説明するための図である。 本発明の実施形態３のフィルタ回路を説明するための図である。 図７に示した実施形態３のカプラーを説明するための図である。 従来の再帰型フィルタ回路を説明するための図である。 従来の再帰型フィルタ回路のゲイン及び位相の調整を説明するための図である。 図１０に示したカプラーを示す図である。

以下、本発明の実施形態１、実施形態２を、図面を用いて説明する。
（実施形態１）
構成
（１）全体
図１は、本発明の一実施形態のフィルタ回路を説明するための図である。フィルタ回路は、フィルタ回路本体と、このフィルタ回路の制御回路（以下、単に制御回路とも記す）を含んでいる。
図示したフィルタ回路は、信号の振幅を比較する振幅比較回路１０１、位相を比較する位相比較回路１０３、基準信号を発生する基準信号生成部１１９、ゲイン制御電圧生成部１０８、移相器制御電圧生成部１１７、フィルタコア部１０２を備えている。このような構成のうち、振幅比較回路１０１、位相比較回路１０３、ゲイン制御電圧生成部１０８、移相器制御電圧生成部１１７が制御回路であり、フィルタコア部１０２が、制御回路によって制御されるフィルタ回路の本体である。

フィルタコア部１０２は、従来技術として図９に示した構成と同様に構成された再帰型のフィルタ回路である。フィルタコア部１０２には、ＬＮＡ（Low Noise Amplifier：低雑音増幅回路）１２０によって出力された信号が入力されている。フィルタコア部１０２は、カプラー１０９、ＡＧＣ回路（Automatic Gain Control circuit：自動利得制御回路）１１０、移相器１１１を備えている。

カプラー１０９の出力信号は、ＡＧＣ回路１１０に入力される。ＡＧＣ回路１１０は、カプラー１０９の出力信号のゲインを調整し、移相器１１１に出力する。移相器１１１から出力されるフィードバック信号Ｖfは、カプラー１０９、振幅比較回路１０１に出力される。
実施形態１のフィルタ回路は、フィルタコア部１０２のフィルタリング周波数の調整時と通常のフィルタリングの動作時とではフィルタコア部１０２に入力される信号が切り替えられる。周波数の調整時、カプラー１０９、ＡＧＣ回路１１０、移相器１１１は、ループを切断する。また、フィルタリングの動作時、このループはクローズされる。

（２）フィルタコア部
図２は、図１に示したフィルタコア部１０２のカプラー１０９の一例を示した回路図である。カプラー１０９は、ＬＮＡ１２０から出力された信号を、入力信号Ｖinとしてベース端子に入力するバイポーラトランジスタ２０３、図１に示した移相器１１１のフィードバック信号Ｖfがベース端子に入力され、コレクタからＡＧＣ回路１１０及びバンドパスフィルタ出力バッファ１１８に出力信号Ｖoutを出力するバイポーラトランジスタ２０４を備えている。

カプラー１０９のバイポーラトランジスタ２０３及び電流源２０６を含む部分を入力側２０１とし、バイポーラトランジスタ２０４及び電流源２０７を含む部分をフィードバック側２０２とする。
入力側２０１において、バイポーラトランジスタ２０３のコレクタは抵抗素子２０５を介して基準電位に接続されており、エミッタは電流源２０６を介して接地されている。同様に、フィードバック側２０２において、バイポーラトランジスタ２０４のソースは電流源２０７を介して接地され、バイポーラトランジスタ２０４のコレクタはバッファを介して出力端子Ｖoutに接続されている。

さらに、実施形態１のカプラー１０９は、図１に示した基準信号Ｖrを入力するための回路を有している。基準信号Ｖrを入力するための回路を、図２中に基準信号入力側２０３と記す。基準信号入力側２０３は、バイポーラトランジスタ２０８を備え、バイポーラトランジスタ２０８のエミッタは電流源２０９を介して接地され、バイポーラトランジスタ２０８のコレクタはバイポーラトランジスタ２０３、２０４のコレクタに接続されており、バッファを介して出力端子Ｖoutに接続されている。このようなカプラー１０９によれば、フィルタコア部１０２の状態を、オープンループとクローズドループとに切り替えることができる。

この切り替えは、例えば、フィードバック側と基準信号入力側のいずれか一方を入力側２０３に接続するように切り替えを行う図示しないディジタル回路によって行われる。
図３は、図１に示したフィルタコア部１０２の移相器１１１の構成例を示した図である。図示した移相器１１１は、ウィーンブリッジ型の移相器である。図３に示した移相器１１１は、ＡＧＣ回路１１０から出力された信号を入力信号Ｖinとして入力する。入力信号Ｖinが入力される端子には、コンデンサ３０３、抵抗素子３０４が直列に接続され、抵抗素子３０４の他方の端子には、コンデンサ３０１、抵抗素子３０２が並列に接続されている。コンデンサ３０１、抵抗素子３０２の他方の端子は、いずれも接地されている。

図３に示すように、コンデンサ３０３の容量をＣ2、コンデンサ３０１の容量をＣ1、抵抗素子３０４の抵抗値をＲ2、抵抗素子３０２の抵抗値をＲ1とする。このような回路では、抵抗値Ｒ1、Ｒ2、容量素子Ｃ1、Ｃ2のいずれかを変えることによって入力信号Ｖinの位相を変えて出力信号Ｖoutとして出力することができる。
図３に示した例では、コンデンサ３０１を可変容量素子（バラクタ）で構成し、移相器制御信号ＶpcntによってＣ1の値を制御し、入力信号Ｖinの位相を変えている。

図４は、図１に示したフィルタコア部１０２のＡＧＣ回路１１０を説明するための図である。図４に示したＡＧＣ回路１１０では、一端が基準電位に接続された抵抗素子４０４の他端にバイポーラトランジスタ４０１が接続され、バイポーラトランジスタ４０１の他端にバイポーラトランジスタ４０３が接続されている。抵抗素子４０４とバイポーラトランジスタ４０１のエミッタとの間には、バイポーラトランジスタ４０２が接続されている。また、バイポーラトランジスタ４０３のエミッタは、電流源４０５を介して接地されている。

図４に示したＡＧＣ回路１１０では、ＭＯＳトランジスタ４０２のゲート端子にリファレンス電圧Ｖrefが入力され、ＭＯＳトランジスタ４０１のゲート端子には制御電圧Ｖcntが入力される。このようなＡＧＣ回路１１０では、リファレンス電圧Ｖrefに対して制御電圧Ｖcntが変更されることにより、ゲインパス側のトランジスタ（図４では抵抗素子４０４に接続されているＭＯＳトランジスタ４０１）に流れる電流が変化し、結果的にＡＧＣ回路１１０は、ゲインを変えることができる。

（３）振幅比較回路
図１に示した振幅比較回路１０１は、基準信号生成部１１９において生成される基準信号Ｖrと、フィルタコア部１０２の移相器１１１から出力されるフィードバック信号Ｖfとを入力し、これら信号の振幅の比較の結果をゲイン制御電圧生成部１０８に出力する回路である。
このため、振幅比較回路１０１は、基準信号Ｖrを整流化する整流回路１０４、フィードバック信号Ｖfを整流化する整流回路１０５、整流化後の信号に含まれる高周波成分を除去するＬＰＦ（Low-Pass Filter）１０６、高周波成分除去後の基準信号Ｖrとフィードバック信号Ｖfとで、その振幅を比較するコンパレータ１０７を備えている。なお、実施形態１では、ＬＰＦ１０６が、信号の周波数成分を除去するとともに、基準信号Ｖr、フィードバック信号ＶfをＤＣ電圧に変換している。

ゲイン制御電圧生成部１０８は、コンパレータ１０７による振幅の比較の結果に基づいてゲイン制御信号Ｖgcntを生成する。ゲイン制御信号Ｖgcntは、フィルタコア部１０２のＡＧＣ回路１１０に入力される。ゲイン制御信号Ｖgcntにより、ゲイン制御電圧生成部１０８は、ＡＧＣ回路１１０におけるゲインの調整を制御することができる。
また、実施形態１では、ゲイン制御電圧生成部１０８が所定の時間間隔で繰返しゲイン制御信号Ｖgcntを生成し、出力する。このため、複数のゲイン制御信号Ｖgcntが、所定の時間間隔で連続して出力される。

（４）位相比較回路
図１に示した位相比較回路１０３は、基準信号Ｖr、フィードバック信号Ｖfを入力し、これらの信号の位相の相対的な差分（シフト量）を移相器制御電圧生成部１１７に出力する回路である。なお、本実施形態でいうシフト量は、位相の相対的な差分の量のみならず、その量がプラス方向である（位相の進み）か、マイナス方向か（位相の遅れ）をも含む概念である。

このため、位相比較回路１０３は、基準信号Ｖrを分周する分周器１１３、フィードバック信号Ｖfを分周する分周器１１２、分周された基準信号Ｖr、フィードバック信号Ｖfを入力し、両者の位相を比較する位相比較器１１４、位相比較器１１４から出力された信号の高周波数成分を除去するＬＰＦ１１５、高周波成分除去後の基準信号Ｖrとフィードバック信号Ｖfとで、その位相を比較するコンパレータ１１６を備えている。なお、実施形態１では、ＬＰＦ１１５が、信号の周波数成分を除去するとともに、基準信号Ｖr、フィードバック信号ＶfをＤＣ電圧に変換している。

移相器制御電圧生成部１１７は、コンパレータ１１６による位相の比較の結果に基づく移相器制御信号Ｖpcntを生成する。移相器制御信号Ｖpcntは、フィルタコア部１０２の移相器１１１に入力し、移相器１１１における位相のシフトを制御する。
また、実施形態１では、移相器制御電圧生成部１１７が所定の時間間隔で繰返し移相器制御信号Ｖpcntを生成し、出力する。このため、複数の移相器制御信号Ｖpcntが、所定の時間間隔で連続して出力される。

再帰型フィルタ回路のフィルタリング周波数の調整
次に、上記した構成のフィルタコア部１０２のフィルタリング周波数を、制御回路が調整する動作について説明する。
フィルタコア部１０２から出力される信号の振幅と位相は、ＡＧＣ回路１１０に入力されるゲイン制御信号Ｖgcntと、移相器１１１に入力される移相器制御信号Ｖpcntとを調整することによって任意に変更することができる。

ＡＧＣ回路１１０、移相器１１１の調整時、フィルタコア部１０２は、前記したように、オープンループ状態にされる。このとき、実施形態１では、ＬＮＡ１２０をオフ（パワーダウン）し、フィルタコア部１０２に外部から信号が入力されないようにする。なお、ＬＮＡ１２０のオフは、例えば、カプラー１０９の前記したフィードバック側と基準信号入力側を切り替えるディジタル回路を使って行うようにしてもよい。

フィルタコア部１０２がオープンループの状態で、カプラー１０９にフィルタコア部１０２の中心周波数となる周波数を持つ基準信号Ｖrが入力される。本実施形態では、基準信号Ｖrとフィルタコア部１０２から出力されるフィードバック信号Ｖfとを使ってＡＧＣ回路１１０による振幅や移相器１１１の位相のシフト量が調整される。
実施形態１では、ＬＮＡ１２０のパワーダウンを切替回路１２１によって行うものとする。フィルタ回路の調整後、切替回路１２１がカプラー１０９を制御してフィルタコア部１０２をクローズ状態にする。なお、切替回路１２１は、例えば、本実施形態のフィルタ回路を制御するディジタル式の簡易な回路によって実現することができる。

より具体的には、フィルタコア部１０２の調整時、カプラー１０９では、フィードバック側２０２のバイポーラトランジスタ２０４がパワーダウンされ、ループが切断される。そして、基準信号入力側２０３のバイポーラトランジスタ２０８から基準信号Ｖrが入力される。調整後、カプラー１０９のフィードバック側２０２のバイポーラトランジスタ２０４がパワーオンされてループが接続され、基準信号入力側２０３のバイポーラトランジスタ２０８がパワーダウンされる。

（１）ゲインの制御
フィルタコア部１０２がオープンループ状態になったとき、基準信号Ｖr、フィードバック信号Ｖfは、それぞれ整流回路１０４、１０５において整流される。そして、ＬＰＦ１０６に入力されてＤＣ電圧に変換され、コンパレータに１０７において振幅を比較される。比較の結果（基準信号Ｖr、フィードバック信号Ｖfの振幅の大小関係及びその差分）を示す信号が、ゲイン制御電圧生成部１０８に入力される。

ゲイン制御電圧生成部１０８では、基準信号Ｖrがフィードバック信号Ｖfより大きい場合、ゲイン制御信号Ｖgcntを調整し、ＡＧＣ回路１１０がゲインを高めるように動作させる。ただし、フィードバック信号Ｖfが基準信号Ｖrより大きくなると発振するため、フィードバック信号Ｖfが基準信号Ｖrより大きくなった場合、ゲイン制御電圧生成部１０８は、ゲイン制御信号Ｖgcntをフィードバック信号Ｖfの振幅が小さくなるように制御する。

この制御としては、実施形態１のゲイン制御信号Ｖgcntが連続して複数回出力されることから、以前に出力されたゲイン制御信号Ｖgcntを再度生成するようにするものがある。このようにすれば、フィードバック信号Ｖfの振幅が基準信号Ｖrよりもわずかに小さい振幅となるように調整することができる。なお、以前に出力されたゲイン制御信号Ｖgcntとは、例えば直前に出力されたゲイン制御信号Ｖgcntであっても良いし、予め設定されている所定の数前のゲイン制御信号Ｖgcntであっても良い。

直前に出力されたゲイン制御信号Ｖgcntを生成することを、以降、「１つ前の状態にする」とも記す。
一方、基準信号Ｖrがフィードバック信号Ｖfより小さい場合、ゲイン制御電圧生成部１０８は、ゲイン制御信号Ｖgcntを、ＡＧＣ回路１１０がゲインを下げるように調整する。この調整は、フィードバック信号Ｖfが基準信号Ｖrよりもわずかに小さくなるように行われる。
この結果、ゲイン制御信号は、フィルコア部１０２がフィルタ回路として機能するとき、出力信号の振幅とフィードバック信号Ｖfの振幅とが略同一になるようにＡＧＣ回路１１０を調整するものとなる。

（２）位相の制御
基準信号Ｖr、フィードバック信号Ｖfは、それぞれ分周器１１２、１１３によって分周される。分周された基準信号Ｖr、フィードバック信号Ｖfは、位相比較器１１４に入力される。位相比較器１１４から出力された基準信号Ｖr、フィードバック信号Ｖfは、ＬＰＦ１１５に入力されてＤＣ電圧に変換され、コンパレータに１１６において位相進み、あるいは遅れが比較される。比較の結果（基準信号Ｖrの位相とフィードバック信号Ｖfの位相との進み、あるいは遅れの関係及びそのシフト量）を示す信号が、移相器制御電圧生成部１１７に入力される。

移相器制御電圧生成部１１７では、基準信号Ｖrがフィードバック信号Ｖfより位相が進んでいる場合、移相器制御信号Ｖpcntを、移相器１１１においてフィードバック信号Ｖfの位相が進むように調整する。そして、基準信号Ｖrとフィードバック信号Ｖfの位相関係が反転した場合、基準信号Ｖrの位相とフィードバック信号Ｖfの位相とが略等しくなるように移相器制御信号Ｖpcntを制御する。

この制御としては、実施形態１の移相器制御信号Ｖpcntが連続して複数回出力されることから、以前に出力された移相器制御信号Ｖpcntを再度生成するようにするものがある。このようにすれば、基準信号Ｖrの位相とフィードバック信号Ｖfの位相とが略等しくなる。
なお、以前に出力された移相器制御信号Ｖpcntとは、例えば直前に出力された移相器制御信号Ｖpcntであっても良いし、予め設定されている所定の数前の移相器制御信号Ｖpcntであっても良い。直前に出力された移相器制御信号Ｖpcntを生成することを、以降、「１つ前の状態にする」とも記す。

一方、基準信号Ｖrの位相がフィードバック信号Ｖfの位相より遅れている場合、移相器制御信号Ｖpcntを調整し、移相器１１１において、フィードバック信号Ｖfの位相を遅らせるようにする。さらに、基準信号Ｖrの位相とフィードバック信号Ｖfの位相の関係が反転した場合、例えば、直前に生成された移相器制御信号Ｖpcntを再度生成し、基準信号Ｖrの位相とフィードバック信号Ｖfの位相とを略等しくする。

この結果、移相制御信号は、フィルコア部１０２がフィルタ回路として機能するとき、出力信号の移相とフィードバック信号Ｖfの移相とが略同一になるように移相器１１１を調整するものとなる。
以上説明した実施形態１によれば、ＡＧＣ回路１１０のゲインや移相器１１１の位相を自動的に調整し、フィルタ回路を自動的に調整することができる機能を備えたフィルタ回路を提供することができる。

（実施形態２）
次に、本発明の実施形態２について説明する。実施形態２は、先に説明した実施形態１と、移相器の構成を異にするものである。すなわち、実施形態１では、図３に示したようにウィーンブリッジ型の移相器を用いている。しかし、本発明の実施形態は移相器をウィーンブリッジ型に限定するものではなく、実施形態２では、例えばハイパス型の移相器を使用する。

図５は、ハイパス型の移相器を説明するための図である。ハイパス型の移相器は、入力端子に一端が接続された容量素子６０１、容量素子６０１の他端に一端が接続された抵抗素子６０２によって構成できる。抵抗素子６０２の他端は、接地されているものとする。このような移相器では、容量素子６０１の容量値Ｃ3、抵抗素子６０２の抵抗値Ｒ3を変更することによって入力された信号Ｖinの位相を変えて出力することができる。図５に示したハイパス型の移相器では、容量素子６０１を可変容量素子（バラクタ）とし、移相器制御信号Ｖpcntを使ってＶinの位相を変えている。

なお、実施形態２のように、ハイパス型の移相器を用いれば、出力信号の低周波数特性を改善できるという効果を得ることができる。ここで、実施形態２のフィルタ回路の効果について説明する。
図６は、実施形態２のフィルタ回路によって得られる効果を説明するための図である。図６の縦軸はフィルタ回路から出力される信号のゲインであり、横軸はこの信号の周波数を示している。

再帰型フィルタ回路において、出力信号をカプラーの後段、あるいはＡＧＣ回路の後段から出力させた場合、出力信号がＬＮＡやカプラー、ＡＧＣ回路の周波数特性の影響を受けることがある。ＬＮＡやカプラー、ＡＧＣ回路といった回路は、一般的に低周波数側でのゲインが大きいため、周波数特性は、フィルタ回路の低周波数側の周波数特性劣化として表れる。
そこで、実施形態２では、ハイパス型の移相器を用いることによって移相器の後段から出力信号を出力させ、図６に示すように低周波数側の周波数特性を改善することができる。
さらに、実施形態２の移相器はハイパス型に限定されるものでなく、バンドパス型の移相器を用いるものであってもよい。

（実施形態３）
次に、本発明の実施形態３について説明する。実施形態３は、先に説明した実施形態１、または実施形態２のフィルタ回路の出力、またはフィードバック信号（図1のＶf）に負帰還をかけるものである。
図７は、実施形態３のフィルタ回路を説明するための図である。実施形態３において、実施形態１、実施形態２及び従来技術で図示した構成については同様の符号を付して図示し、その説明の一部を略すものとする。実施形態３では、フィードバック信号Ｖfに負帰還をかけることにより、図７に示すように、フィルタ回路にノッチフィルタを追加することができる。このような構成は、図２に示したカプラー１０９を、カプラー１０９と図１１に示したカプラー７０２とを組み合わせたカプラー１００９に変更することによって実現することができる。カプラー１００９を備えたフィルタコア部を、フィルタコア部１００２と記す。

図８は、図７に示したカプラー１００９を説明するための図である。カプラー１００９は、カプラー１０９とカプラー７０２とによって構成されている。カプラー７０２のバイポーラトランジスタ９０３のベースには、入力信号Ｖinが入力される。また、カプラー７０２のバイポーラトランジスタ９０４のベースには、フィードバック信号Ｖfbが入力される。

カプラー１００９に入力信号Ｖinまたはフィードバック信号Ｖfbが入力されたことにより、フィルタコア部１００２を含むフィルタ回路では、入力信号Ｖinまたはフィードバック信号Ｖfbに負帰還がかかることになる。このようなフィルタコア部１００２を含むフィルタ回路は、ノッチフィルタとして機能する。
カプラー７０２の出力信号は、ノッチフィルタ出力バッファ１２２に出力される。また、カプラー１０９の出力信号Ｖoutは、ＡＧＣ回路１１０及びバッファ１１８に出力される。ノッチフィルタ、バンドパスフィルタの切り替えは、カプラー７０２のパワーオン、オフによって選択される。実施形態３で構成されるノッチフィルタの中心周波数は、実施形態１、実施形態２で説明した方法で調整、設定することができる。

以上説明した本発明は、再帰型フィルタ本体と、再帰型フィルタ本体を制御する制御回路を備えたフィルタ回路に好適である。

１０１ 振幅比較回路
１０２ フィルタコア部
１０３ 位相比較回路
１０４，１０５ 整流回路
１０６，１１５ ＬＰＦ
１０７，１１６ コンパレータ
１０８ ゲイン制御電圧生成部
１０９ カプラー
１１０ ＡＧＣ回路
１１１ 移相器
１１２，１１３ 分周器
１１４ 位相比較器
１１７ 移相器制御電圧生成部
１１９ 基準信号生成部
１２１ 切替回路

Claims (9)

1. 入力信号とフィードバック信号を加算した加算信号を出力するカプラー、当該カプラーによって出力された加算信号を所望の増幅率で増幅した増幅信号を生成する可変ゲインアンプ、当該可変ゲインアンプによって増幅された増幅信号の位相を任意のシフト量でシフトさせ、前記フィードバック信号を生成し、前記カプラーに入力する移相器を備えたフィルタコア回路と、
   所望の周波数を有する基準信号を取得する基準信号取得部と、
   前記基準信号の振幅と前記フィードバック信号の振幅とを比較する振幅比較回路と、
   前記振幅比較回路による比較の結果に基づいて、前記可変ゲインアンプの増幅率を制御するゲイン制御信号を生成するゲイン制御回路と、
   前記基準信号の位相と前記フィードバック信号の位相とを比較する位相比較回路と、
   前記位相比較回路の比較結果に基づいて、前記移相器における前記増幅信号の位相のシフト量を制御する移相器制御信号を生成する移相制御回路と、
   を備え、
   前記可変ゲインアンプの増幅率または前記移相器のシフト量が制御される間、前記カプラーには、前記フィードバック信号に代えて前記基準信号が入力されることを特徴とするフィルタ回路。
2. 前記入力信号を増幅して前記カプラーに入力させるアンプ回路をさらに備え、前記可変ゲインアンプの増幅率、前記移相器のシフト量が制御される間、前記アンプ回路による前記カプラーへの入力信号の入力が停止されることを特徴とする請求項１に記載のフィルタ回路。
3. 前記ゲイン制御信号生成部は、前記振幅比較回路における比較の結果、前記基準信号の振幅が前記フィードバック信号の振幅よりも大きい場合、前記可変ゲインアンプにおける信号の増幅率を上げる前記ゲイン制御信号を生成し、前記基準信号の振幅が前記フィードバック信号の振幅よりも小さい場合、前記前記可変ゲインアンプにおける増幅率を下げる前記ゲイン制御信号を生成することを特徴とする請求項１または２に記載のフィルタ回路。
4. 前記ゲイン制御信号生成部は、前記ゲイン制御信号を連続して複数回生成し、前記フィードバック信号の振幅が前記基準信号の振幅よりも大きくなった場合、以前に生成された前記ゲイン制御信号を生成し、前記フィードバック信号の振幅を前記基準信号の振幅よりも小さくすることを特徴とする請求項３に記載のフィルタ回路。
5. 前記移相器制御信号生成部は、前記基準信号の位相が前記フィードバック信号の位相よりも進んでいる場合、前記移相器に前記フィードバック信号の位相を進ませる前記移相器制御信号を生成し、前記基準信号の位相が前記フィードバック信号の位相よりも遅れている場合、前記移相器に前記フィードバック信号の位相を遅らせる前記移相器制御信号を生成することを特徴とする請求項１から４のいずれか１項に記載のフィルタ回路。
6. 前記移相器制御信号生成部は、前記基準信号の位相と前記フィードバック信号の位相とが略同一になるように前記移相器を動作させる前記移相器制御信号を生成することを特徴とする請求項５に記載のフィルタ回路。
7. 前記ゲイン制御信号は、前記出力信号の振幅と前記フィードバック信号の振幅とが略同一になるように前記可変ゲインアンプを制御し、前記移相制御回路は、前記出力信号の位相と前記フィードバック信号の移相とが略同一になるように前記移相器を制御することを特徴とする請求項１から６のいずれかに１項に記載のフィルタ回路。
8. 前記移相器が、ハイパス型またはバンドパス型の移相器であって、
   前記可変ゲインアンプの増幅率、前記移相器におけるシフトが制御される場合、前記移相器から前記フィードバック信号が出力信号として出力されることを特徴とする請求項２から７のいずれか１項に記載のフィルタ回路。
9. 前記フィルタコア回路の出力、または前記フィードバック信号に負帰還をかけることにより、ノッチフィルタを構成することを特徴とする請求項１から８のいずれか1項に記載のフィルタ回路。

Images