JP2011204954A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2011204954A
JP2011204954A JP2010071516A JP2010071516A JP2011204954A JP 2011204954 A JP2011204954 A JP 2011204954A JP 2010071516 A JP2010071516 A JP 2010071516A JP 2010071516 A JP2010071516 A JP 2010071516A JP 2011204954 A JP2011204954 A JP 2011204954A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor device
external connection
electrode
via hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010071516A
Other languages
English (en)
Inventor
Hideki Takehara
秀樹 竹原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2010071516A priority Critical patent/JP2011204954A/ja
Publication of JP2011204954A publication Critical patent/JP2011204954A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】狭ピッチでのバンプ配置が可能で、半田電極が設けられない半導体装置と同様の加工が可能な半導体装置を提供する。
【解決手段】半導体装置は、ビアホール12が形成された基板11と、基板11の上面上に形成され、平面視においてビアホール12を囲むように形成された外部接続電極1と、外部接続電極1と接触するとともに、ビアホール12の内面上に形成された下地電極3と、下地電極3上に形成され、ビアホール12内に少なくとも一部が埋め込まれた弾性体9と、弾性体9に埋め込まれ、平面視において外部接続電極1よりも内側であって、基板11の裏面よりも上面に近い位置に配置された半田ボール5とを備えている。半田ボール5は熱処理によってビアホール12から押し出される。
【選択図】図1

Description

本明細書に開示される技術は、半導体素子とその外部接続用突起電極とで構成される半導体装置に関するものである。
図8は、従来の半導体装置を示す断面図である。
同図に示すように、従来の半導体装置では、半導体基板101上にアルミニウム合金または金からなる外部接続電極102が形成されている。また、半導体基板101の上面及び外部接続電極102の周辺部が被覆され、且つ外部接続電極102の中央部が露出するようにパッシベーション膜103が形成される。さらに、外部接続電極102の中央部上には、下地電極104が形成されている。
下地電極104上には半田バンプ105が形成されている。下地電極104は、半田バンプ105を構成する半田材料と良好な濡れ性を示しつつ、当該半田中のスズ(Sn)の拡散を抑制するチタン(Ti)、タングステン(W)、銅(Cu)、ニッケル(Ni)、バナジウム(V)等の金属単体、またはこれらの合金で構成されている。
半田バンプ105は、下地電極104上に電解めっきにより金属膜を形成した後、当該金属膜上に半田ボールを搭載し、その後にリフロー装置等を用いた加熱処理により半田ボールが溶融、再形成されることで形成される。これにより、半田バンプ105の形状は、自身の高さの1/2より半導体基板101寄りの位置に最大径を持つ、真球を上側から押したような球形になる。
特許第387791号公報
従来の半導体装置では、図8に示すように、半田バンプ105の最大径が外部接続電極102よりも大きくなるため、半田バンプ105を狭ピッチで配置する際の制約になっている。さらに、半田バンプ105が半導体基板101上面から突出しているため、バックグラインドで半導体基板101の裏面を研削する際に突出した半田バンプ105を保護するための対策が必要である。
本発明は、従来に比べて狭ピッチでのバンプ配置が可能で、半田電極を有さない半導体装置と同様の加工が可能な半導体装置を提供することを目的とする。
本発明の一例に係る半導体装置は、少なくとも上面側に開口する第1のビアホールが形成された基板と、前記基板の上面上に形成され、平面視において前記第1のビアホールを囲むように形成された第1の外部接続電極と、前記第1の外部接続電極と接触するとともに、前記第1のビアホールの内面上に形成された第1の下地電極と、前記第1の下地電極上に形成され、前記第1のビアホール内に埋め込まれた第1の弾性体と、前記第1の弾性体に少なくとも一部が埋め込まれ、平面視において前記第1の外部接続電極よりも内側であって、前記基板の裏面よりも上面に近い位置に配置された第1の半田ボールとを備えている。
この構成によれば、第1の半田ボールの少なくとも一部が第1の弾性体に埋め込まれているので、従来の半田ボールを備えた半導体装置に比べて第1の半田ボールの第1の外部接続電極からの突出量が小さくなっている。このため、基板裏面からの研磨など、半田ボールが設けられていない半導体装置と共通の処理装置を用いても歩留まり良く製造することが可能となるので、信頼性が向上し、製造コストを低減することができる。また、半田ボールが設けられていない従来の半導体装置と同様の設備、条件で容易に電気特性検査を実施することができる。
また、第1の半田ボールは平面的に見て第1の外部接続電極よりも内側に位置しているので、第1の外部接続電極同士の配置間隔を狭くしても、隣接する第1の半田ボール同士が短絡しにくくなっている。
さらに、この半導体装置によれば、バックグラインド工程等の処理工程後に熱処理をすることによって、第1の半田ボールが膨張した第1の弾性体によって第1のビアホール外部に押し出されつつ溶融し、半田電極が形成される。この半田電極により他の機器や基板と電気的な接続を得ることができる。
第1の下地電極は前記第1のビアホールの内面上から前記第1の外部接続電極上に亘って形成され、前記第1の半田ボールの上端は、前記第1の下地電極のうち前記第1の外部接続電極上に設けられた部分よりも前記半導体基板側に位置していれば、より好ましい。
本発明の別の一例に係る半導体装置は、少なくとも上面側に開口する第1のビアホールが形成された基板と、前記基板の上面上に形成され、平面視において前記第1のビアホールを囲むように形成された第1の外部接続電極と、前記第1の外部接続電極と接触するとともに、前記第1のビアホールの内面上に形成された第1の下地電極と、前記第1の下地電極上に形成され、前記第1のビアホール内に埋め込まれた第1の弾性体と、前記第1の弾性体の上面上に形成され、前記第1の下地電極を介して前記第1の外部接続電極に接続され、前記基板の上面から突出する第1の半田電極とを備えている。
この構成によれば、上述のように第1の外部接続電極同士の間隔を狭くしても第1の半田電極同士の短絡が生じにくくなっている。また、半田電極を設けない従来の半導体装置と同様の工程で製造することが可能なので、製造コストの低減を図ることもできる。
また、本発明の一例に係る半導体装置の製造方法は、少なくとも上面側に開口する第1のビアホールが形成された基板と、前記基板の上面上に形成され、平面視において前記第1のビアホールを囲むように形成された第1の外部接続電極と、前記第1の外部接続電極と接触するとともに、前記第1のビアホールの内面上に形成された第1の下地電極と、前記第1の下地電極上に形成され、前記第1のビアホール内に埋め込まれた第1の弾性体と、前記第1の弾性体に少なくとも一部が埋め込まれ、平面視において前記第1の外部接続電極よりも内側であって、前記基板の裏面よりも上面に近い位置に配置された第1の半田ボールとを有する半導体装置を準備する工程と、前記半導体装置を前記第1の半田ボールの溶融温度以上に加熱することで、第1の外部接続電極を前記第1の弾性体の上面上に押し出し、第1の半田電極を形成する工程とを備えている。
この方法において、熱処理前の半導体装置では第1の半田ボールの少なくとも一部が第1の弾性体に埋め込まれているので、半田ボールを設けていても、基板裏面の研磨等、半田ボールを備えていない半導体装置と同様の処理を行うことができる。
また、第1の半田ボールが平面視において第1の外部接続電極よりも内側に配置されているので、加熱後に半田電極を第1の外部接続電極よりも内側に形成することができる。このため、第1の外部接続電極間の間隔を狭くすることができる。
本発明の一例に係る半導体装置によれば、製造工程中には半田ボールが基板のビアホール内に設けられているので、半田ボールが設けられていない従来の半導体装置と同様の設備、条件で容易に電気特性検査を実施することができる。また、バックグラインド工程など、半田ボールが設けられていない従来の半導体装置と同様の処理を行うことが可能となるので、加工コストの低減を図ることができる。また、熱処理後にはビアホール内の弾性体上に半田電極が形成されるので、他の基板等に接続させることができる。また、熱処理後の半田電極が平面視において外部接続電極の内側に収まっている場合には、外部接続電極同士の間隔を狭くすることができる。
さらに、ビアホール内に充填する樹脂の種類や、充填量、半田ボール径等を調整することにより、熱処理後に半導体基板から突出する半田電極の高さ、径を自由に調整することが可能である。
(a)は、本発明の実施形態に係る半導体装置を示す断面図であり、(b)は、当該半導体装置を示す平面図である。 図1に示す半導体装置を熱処理した後を示す断面図である。 (a)は、本発明の実施形態に係る半導体装置の第1の変形例を示す断面図であり、(b)は、当該半導体装置を示す平面図である。 熱処理後の第1の変形例に係る半導体装置を示す断面図である。 (a)は、本発明の実施形態に係る半導体装置の第2の変形例を示す断面図であり、(b)は、当該半導体装置を示す平面図である。 熱処理後の第2の変形例に係る半導体装置を示す断面図である。 本発明の半導体装置の第3の変形例を示す断面図である。 本発明の半導体装置に係る第3の変形例を示す断面図である。
(実施形態)
図1(a)は、本発明の実施形態に係る半導体装置を示す断面図であり、(b)は、当該半導体装置を示す平面図であり、図2は、図1に示す半導体装置を熱処理した後を示す断面図である。
図1(a)、(b)に示すように、熱処理前の半導体装置は、上面側に開口するビアホール12が形成された基板11と、基板11の上面上に形成され、平面視(基板11の上方から見た場合)においてビアホール12を囲むように形成された第1の外部接続電極1と、第1の外部接続電極と接触するとともに、ビアホール12の内面上に形成された下地電極(アンダーバンプメタル;UBM金属)3と、下地電極3上に形成され、ビアホール12内に埋め込まれた弾性体9と、少なくとも一部が弾性体9に埋め込まれ、平面視において第1の外部接続電極1よりも内側に配置された半田ボール5とを備えている。基板11は例えばシリコン等の半導体で構成されている。なお、基板11はシリコン基板に限られず、セラミック基板、樹脂基板、金属基板であってもよく、ビアホール12を形成することができる基板であればよい。
ビアホール12は基板11を貫通しておらず、従って、半田ボール5は基板11の裏面よりも上面に近い位置に配置されている。
また、基板11の平面形状は例えば四辺形であり、チップサイズは例えば1.20mm×0.75mm、厚みは300μmである。図1(a)、(b)に示す例では、アルミニウム合金等からなる第1の外部接続電極1が基板11の外周に沿って480μmのピッチで6個形成されている。
第1の外部接続電極1の周辺部及び基板11の上面はシリコン窒化物等で構成されるパッシベーション膜7で被覆されており、第1の外部接続電極1の中央部には上述のビアホール12が形成されている。
第1の外部接続電極1は、対向する辺間距離が例えば150μmの八角形の平面形状を有している。下地電極3は、ビアホール12の内面上から第1の外部接続電極1の一部上に亘って設けられている。基板11の上方から見た場合、下地電極3は、対向する辺間距離が約130μmの八角形の平面形状を有しており、第1の外部接続電極1の中央に形成されたビアホール12の直径は、例えば120μm程度である。ビアホール12の深さは例えば200μmである。例えばチタン(Ti)、銅(Cu)からなる下地電極3の一部は第1の外部接続電極1の一部と接続されている。なお、下地電極3は半田中のスズ(Sn)の拡散を抑制し、第1の外部接続電極1と良好なオーミック性を持つ金属材料であればよく、Ti、Cuの他にタングステン(W)、ニッケル(Ni)、バナジウム(V)等の金属単体、またはこれらの合金で構成されていてもよい。
ビアホール12内に充填された弾性体9は、例えばシリコン樹脂やウレタン樹脂などで構成される。また、弾性体9内に埋め込まれた半田ボール5の直径は、例えば100μm程度である。半田ボール5の上端が、下地電極3のうち第1の外部接続電極1上に形成された部分の上面よりも基板11側(低い位置)にあれば、後述するように好ましい。この半田ボール5は、第1の外部接続電極1を、別の基板や機器上の電極に接続させるための接続部材となる。半田ボール5の組成は特に限定されないが、例えばSnAg0.5Cuである。
以上で説明したように、半田ボール5が第1の外部接続電極1の内側に形成されたビアホール12に埋め込まれた構造を有するため、互いに隣接する第1の外部接続電極1同士の間隔を狭めることができる。特に、ビアホール12を千鳥状に配置するか、(内側列と外側列の)二重配置するなどの工夫により、互いに隣接する第1の外部接続電極1同士の間隔を従来のワイヤー金属配線を用いる半導体装置と同程度の70μm程度まで近づけることができる。このような狭ピッチで第1の外部接続電極1を配置することが可能となるので、外部接続電極上に半田バンプが形成されている従来の半導体装置に比べて、半田電極(半田バンプ)の密度を向上させることが可能となる。
また、他の基板等との接続前の段階では半田ボール5の上端が下地電極3の最上端よりも低い位置にあるため、本実施形態の半導体装置は、電気特性検査の際にバンプ電極が設けられていない一般的な半導体装置と同じ設備、条件で検査することができ、製造コストを抑えることが可能となる。
さらに、バックグラインド(基板11の裏面研削)の際に、半田ボール5の上端が下地電極3の最上端から突出していないので、本実施形態の半導体装置によれば、半田ボール(または半田バンプ)が設けられない半導体装置と同様の設備、条件で基板11の裏面を研削加工することが可能となる。そのため、加工歩留まりの向上と加工費用の低減とを併せて図ることが可能となる。
なお、図1(a)、(b)に示す電極構造は、以下のようにして作製することができる。
まず、ウェハ状の基板11上面の所定領域上に公知の方法を用いてアルミニウム合金等からなる第1の外部接続電極1を形成した後、基板11の上面全体にCVD(Chemical Vapor Deposition)法等によりシリコン窒化物等からなるパッシベーション膜7を形成する。次に、各第1の外部接続電極1の中央部上に開口を有するマスクをパッシベーション膜7上に形成した後、このマスクを用いて基板11をエッチングすることにより、ビアホール12を形成する。次いで、マスクを除去してからビアホール12の内面上及び第1の外部接続電極1の一部上に、公知の方法によって、TiやCu等からなる下地電極3を形成する。次に、ビアホール12に液状の樹脂を埋め込んでから固化させることで弾性体9を形成する。ここで、弾性体9が完全に固化する前に半田ボール5を弾性体9内に埋め込む。その後、基板11を必要に応じて裏面側から研磨した後、ダイシングを行って、基板11を個片化する。
図2は、熱処理後の本実施形態の半導体装置を示す断面図である。同図では、図1(a)に示す半導体装置をリフロー装置等の加熱装置により、ビアホール12内に埋め込まれた半田ボール5の構成金属の融点以上の温度に加熱した後の状態を示している。この加熱処理は例えば基板11を裏面から研磨する工程及びダイシング工程の後に行う。
図1(a)に示す半導体装置をリフロー装置により加熱すると、ビアホール12内に充填されたシリコン樹脂やウレタン樹脂等からなる弾性体9が、線膨張係数に従って膨張する。ビアホール12は基板11の上面側(第1の外部接続電極1が形成された面側)だけに開口部を持つ形状であるので、弾性体9はビアホール12の外側に向かって膨れ、弾性体9内の半田ボール5を押し上げる。このため、半田ボール5が徐々に第1の外部接続電極1から突出する。さらに温度が上がり半田ボール5の融点(例えば219℃)を超えると、半田ボール5が溶融して周囲の下地電極(UBM金属)3と溶着し、第1の外部接続電極1上に半田電極5aが出来上がる。
リフロー加熱のピーク温度を過ぎ、基板温度が下がり始めるとビアホール12内の弾性体9の体積は収縮に転ずるが、例えば219℃近辺で半田材料が凝固するので、弾性体9の体積が収縮しても半田電極5aはビアホール12内に落ち込まない。リフロー後の半田電極5aは、上に凸な略半球状(ドーム状)をしているが、基板11の上方から見た場合、第1の外部接続電極1の内側に収まっている。
以上で説明したように、リフロー加熱前は半田ボール5がビアホール12内に収納されていて、リフロー加熱後に第1の外部接続電極1から突出するので、上述のように、半田電極を有さない半導体装置と同様の方法で基板11の裏面研磨等を行うことができる。さらに、リフロー加熱後も半田電極5aの径は第1の外部接続電極1の外径より小さいので、互いに隣接する第1の外部接続電極1上の半田電極5a同士が短絡する危険性を大きく低減することができ、半導体装置の歩留まりを向上させることができる。また、半田ボール5の体積及び径、ビアホール12内に充填される樹脂の量及び種類などにより、半田電極5aの径や半田電極5aが形成される高さを自由に調整することが可能である。
−半導体装置の第1の変形例−
図3(a)は、本実施形態に係る半導体装置の第1の変形例を示す断面図であり、(b)は、当該半導体装置を示す平面図である。図3(b)において、基板11の裏面側に形成された電極構造は破線で示している。
本変形例に係る半導体装置では、基板11の裏面側に開口し、平面視においてビアホール12と重ならないようずらされたビアホール28が基板11に形成されている。そして、半導体装置は、図1に示す構成部材に加え、基板11の裏面上に、平面視において前記ビアホール28を囲むように形成された第2の外部接続電極21と、第2の外部接続電極21と接触するとともに、ビアホール28の内面上に形成された下地電極23と、下地電極23上に形成され、ビアホール28内に埋め込まれた弾性体29と、少なくとも一部が弾性体29に埋め込まれ、平面視において下地電極23の最下端よりも内側に配置された半田ボール25とをさらに備えている。
ビアホール28は基板11を貫通しておらず、半田ボール25は基板11の上面よりも裏面に近い位置に配置されている。
チップサイズは図1に示す半導体装置と同様に、例えば1.20mm×0.75mm、厚みは300μmである。基板11の上面上には、アルミニウム合金等からなる第1の外部接続電極1が基板11の外周に沿って480μm間隔で6個形成されている。基板11の裏面上には、アルミニウム合金等からなる第2の外部接続電極21が例えば480μm間隔で合計4個形成されている。
第2の外部接続電極21の周辺部及び基板11の裏面はシリコン窒化物等で構成されるパッシベーション膜27で被覆されており、第2の外部接続電極21の中央部には上述のビアホール28が形成されている。
第2の外部接続電極21は、第1の外部接続電極1と同様の構成を有している。すなわち、第2の外部接続電極21は、対向する辺間距離が例えば150μmの八角形の平面形状を有している。下地電極23は、ビアホール28の内面上から第2の外部接続電極21の一部上に亘って設けられている。基板11の下方から見た場合、下地電極23は、対向する辺間距離が約130μmの八角形の平面形状を有しており、ビアホール28の直径は、例えば120μm程度である。ビアホール28の深さは例えば200μmである。
例えばチタン(Ti)、銅(Cu)からなる下地電極23の一部は第2の外部接続電極21の一部と接続されている。なお、下地電極23は半田中のスズ(Sn)の拡散を抑制し、第2の外部接続電極21と良好なオーミック性を有する金属材料であればよく、Ti、Cuの他にタングステン(W)、ニッケル(Ni)、バナジウム(V)等の金属単体、またはこれらの合金で構成されていてもよい。
ビアホール28内に充填された弾性体29は、例えばシリコン樹脂やウレタン樹脂などで構成される。また、弾性体29に埋め込まれた半田ボール25の直径は、例えば100μm程度である。半田ボール25の下端が、下地電極23のうち第2の外部接続電極21上に形成された部分の上面よりも基板11側にあれば、後述するように好ましい。半田ボール25の組成は半田ボール5と同様であり、例えばSnAg0.5Cuである。
本変形例に係る半導体装置のように、図1で説明した電極構造は基板11の裏面側にも形成することができる。このため、基板11の上面だけでなく裏面にも半田ボール25(半田電極)を用いて他の基板を接続させることができる。
また、図1に示す半導体装置と同様に、ビアホール12及び第1の外部接続電極1の配置を上述のように工夫することで、互いに隣接する第1の外部接続電極1同士の間隔を従来のワイヤー金属配線を用いる半導体装置と同程度の約70μmに近づけることができる。さらに、基板11の裏面側に設けられた半田ボール25がビアホール28(弾性体29)内に埋め込まれているため、ビアホール28及び第2の外部接続電極21の配置を千鳥状配置や二重配置等に工夫することで、互いに隣接する第2の外部接続電極21同士の間隔も従来の半導体装置と同程度の約70μmに近づけることができる。このような狭ピッチで第1の外部接続電極1及び第2の外部接続電極21を配置することが可能となるので、外部接続電極上に半田バンプが形成されている従来の半導体装置に比べて、半田電極(半田バンプ)の密度を向上させることが可能となる。
また、他の基板等との接続前の段階では半田ボール5の上端が下地電極3の最上端よりも低い位置にあり、半田ボール25の下端が下地電極23の下端よりも基板11に近い側にある。このため、本変形例に係る半導体装置は、電気特性検査の際にバンプ電極が設けられていない一般的な半導体装置と同じ設備、条件で検査することができ、製造コストを抑えることが可能となる。なお、基板11の裏面に回路が形成されている場合にはバックグラインド工程を行えないが、裏面に回路が形成されていない場合にはバックグラインド工程を行うことができる。この場合、先にバックグラインド工程によりウェハ状の基板11を薄くしてから基板11の上面及び裏面にビアホール及び下地電極を形成してもよいし、先に基板11の上面側にビアホール12及び下地電極3を形成してからバックグラインド工程により基板11を薄くし、その後に裏面側にビアホール28及び下地電極23を形成してもよい。
図4は、熱処理後の本変形例に係る半導体装置を示す断面図である。同図では、図3(a)に示す半導体装置をリフロー装置等の加熱装置により、半田ボール5、25の構成金属の融点以上の温度に加熱した後の状態を示している。
図3(a)に示す半導体装置をリフロー装置により加熱すると、ビアホール12、28内に充填されたシリコン樹脂やウレタン樹脂等からなる弾性体9、29が、線膨張係数に従って膨張する。ビアホール12は基板11の上面側(第1の外部接続電極1が形成された面側)だけに開口部を持ち、ビアホール28は基板11の裏面側だけに開口部を持つので、弾性体9はビアホール12の外側に向かって膨れ、弾性体29はビアホール28の外側に向かって膨れる。こうして、半田ボール5、25はビアホール12、28の外側へとそれぞれ押し上げられる。さらに温度が上がり半田ボール5、25の融点(例えば219℃)を超えると、半田ボール5、25が溶融して周囲の下地電極(UBM金属)3、23とそれぞれ溶着し、第1の外部接続電極1上に半田電極5aが、第2の外部接続電極21上に半田電極25aが、それぞれ出来上がる。
リフロー加熱のピーク温度を過ぎ、基板温度が下がり始めると弾性体9、29の体積は収縮に転ずるが、例えば219℃近辺で半田材料が凝固するので、弾性体9、29の体積が収縮しても半田電極5a、25aはビアホール12内、ビアホール28内に落ち込まない。リフロー後の半田電極5aは、上に凸な略半球状(ドーム状)をしているが、基板11の上方から見た場合、第1の外部接続電極1の内側に収まっている。半田電極25aは、下に凸な略半球状(ドーム状)をしているが、基板11の下方から見た場合、第2の外部接続電極21の内側に収まっている。
以上で説明したように、リフロー加熱前は半田ボール5、25がビアホール12、28内に収納されていて、リフロー加熱後に第1の外部接続電極1、第2の外部接続電極21からそれぞれ突出するので、上述のように、半田電極を有さない半導体装置と同様の方法で半導体装置の処理工程を行うことができる。
さらに、リフロー加熱後の半田電極5aの径は第1の外部接続電極1の外径より小さく、半田電極25aの径も第2の外部接続電極21の外径より小さいので、互いに隣接する第1の外部接続電極1上の半田電極5a同士、第2の外部接続電極21上の半田電極25a同士が短絡する危険性を大きく低減することができ、半導体装置の歩留まりを向上させることができる。また、半田ボール5、25の体積及び径、ビアホール12、28内に充填される樹脂の量及び種類などにより、半田電極5a、25aの径や半田電極5a、25aが形成される高さを自由に調整することが可能である。
−半導体装置の第2の変形例−
図5(a)は、本実施形態の半導体装置の第2の変形例を示す断面図であり、(b)は、当該半導体装置を示す平面図である。
本変形例に係る半導体装置では、ビアホール12は基板11の上面から裏面まで貫通しており、基板11の裏面上には、平面視においてビアホール12を囲む第3の外部接続電極31が形成されている。下地電極3はビアホール12の内面上から第1の外部接続電極1の一部上、及び第3の外部接続電極31の一部上にまで形成されている。弾性体9はビアホール12内に埋め込まれ、弾性体9には、平面視において第1の外部接続電極1よりも内側であって、基板11の裏面よりも上面に近い位置に配置された半田ボール5が埋め込まれるとともに、平面視において第3の外部接続電極31よりも内側であって、基板11の上面よりも裏面に近い位置に配置された半田ボール35が埋め込まれている。基板11の上面上にはパッシベーション膜7が、裏面上にはパッシベーション膜27がそれぞれ形成されている。
チップサイズは図1に示す半導体装置と同様に、例えば1.20mm×0.75mm、厚みは300μmである。基板11の上面上には、アルミニウム合金等からなる第1の外部接続電極1が基板11の外周に沿って480μm間隔で6個形成されている。基板11の裏面上には、アルミニウム合金等からなる第3の外部接続電極31が合計6個形成されている。
第1の外部接続電極1と第3の外部接続電極31とは基板11を挟んで対向する位置に設けられている。また、第1の外部接続電極1と第3の外部接続電極31は例えば対向する辺間距離が150μmの八角形の平面形状を有している。下地電極3は、対向する辺間距離が約130μmの八角形の平面形状を有しており、ビアホール12の直径は、例えば120μm程度である。なお、下地電極3は半田中のスズ(Sn)の拡散を抑制し、且つ第1の外部接続電極1及び第3の外部接続電極31と良好なオーミック性を有する金属材料であればよく、Ti、Cu、W、Ni、V等の金属単体、またはこれらの合金で構成されていてもよい。
ビアホール12内に充填された弾性体9は、例えばシリコン樹脂やウレタン樹脂などで構成される。また、弾性体9に埋め込まれた半田ボール35の直径は、例えば100μm程度である。半田ボール35の下端が、下地電極3のうち第3の外部接続電極31上に形成された部分の上面よりも基板11側にあれば、後述するように好ましい。半田ボール35の組成は半田ボール5と同様であり、例えばSnAg0.5Cuである。
本変形例に係る半導体装置では、半田ボール5だけでなく半田ボール35がビアホール12(弾性体9)内に埋め込まれているので、互いに隣接する第1の外部接続電極1同士の間隔、及び互いに隣接する第3の外部接続電極31同士の間隔をワイヤー金属配線を用いる従来の半導体装置と同程度の70μm程度まで狭めることが可能となり、半田電極の密度の向上を図ることが可能となる。
また、他の基板等との接続前の段階では半田ボール5の上端が下地電極3の最上端よりも低い位置にあり、半田ボール35の下端が下地電極3の下端よりも基板11に近い側にある。このため、本変形例に係る半導体装置は、電気特性検査の際にバンプ電極が設けられていない一般的な半導体装置と同じ設備、条件で検査することができ、製造コストを抑えることが可能となる。
図6は、熱処理後の本変形例に係る半導体装置を示す断面図である。同図では、図5(a)に示す半導体装置をリフロー装置等の加熱装置により、半田ボール5、35の構成金属の融点以上の温度に加熱した後の状態を示している。
図5(a)に示す半導体装置をリフロー装置により加熱すると、ビアホール12内に充填されたシリコン樹脂やウレタン樹脂等からなる弾性体9が、線膨張係数に従って膨張する。ビアホール12は基板11の上面側及び裏面側に開口部を持つので、弾性体9はビアホール12の外側に向かって膨れ、半田ボール5、35はビアホール12の外側へとそれぞれ押し上げられる。さらに温度が上がり半田ボール5、35の融点(例えば219℃)を超えると、半田ボール5、35が溶融して周囲の下地電極(UBM金属)3とそれぞれ溶着し、第1の外部接続電極1上に半田電極5aが、第3の外部接続電極31上に半田電極35aが、それぞれ出来上がる。半田電極5aと半田電極35aとは下地電極3を介して電気的に接続される。
リフロー加熱のピーク温度を過ぎ、基板温度が下がり始めると弾性体9の体積は収縮に転ずるが、例えば219℃近辺で半田材料が凝固するので、弾性体9の体積が収縮しても半田電極5a、35aはビアホール12内に落ち込まない。リフロー後の半田電極5aは、上に凸な略半球状(ドーム状)をしているが、基板11の上方から見た場合、第1の外部接続電極1の内側に収まっている。半田電極35aは、下に凸な略半球状(ドーム状)をしているが、基板11の下方から見た場合、第3の外部接続電極31の内側に収まっている。
以上で説明したように、本変形例に係る半導体装置では、基板11を貫通するビアホール12内に弾性体9が埋め込まれ、弾性体9に半田ボール5、35が埋め込まれているので、1回のリフロー加熱により基板11の上面と裏面の両方に半田電極を形成することができる。
また、リフロー加熱前は半田ボール5、35がビアホール12内に収納されていて、リフロー加熱後に第1の外部接続電極1の上端及び下端からそれぞれ突出するので、上述のように、半田電極を有さない半導体装置と同様の方法で半導体装置の処理工程を行うことができる。
さらに、リフロー加熱後の半田電極5aの径は第1の外部接続電極1の外径より小さく、半田電極35aの径も第3の外部接続電極31の外径より小さいので、互いに隣接する第1の外部接続電極1上の半田電極5a同士、第3の外部接続電極31上の半田電極35a同士が短絡する危険性を大きく低減することができ、半導体装置の歩留まりを向上させることができる。また、半田ボール5、35の体積及び径、ビアホール12内に充填される樹脂の量及び種類などにより、半田電極5a、35aの径や半田電極5a、35aが形成される高さを自由に調整することが可能である。
−半導体装置の第3の変形例−
図7は、本実施形態の半導体装置の第3の変形例を示す断面図である。図7の上図はリフロー加熱前の半導体装置を示し、下図はリフロー加熱後の半導体装置を示す。
本変形例に係る半導体装置は、第2の変形例に係る半導体装置を基板面に対して鉛直方向に複数個(図7では3個)積層したものである。外部接続電極1Bと外部接続電極1C、外部接続電極1Dと外部接続電極1Eとがそれぞれ重なるように基板11A、11B、11Cを積層した上で、リフロー装置等の加熱装置によって半田ボール5A、5B、5C、5D、5E、5Fの融点以上の温度まで加熱する。
この熱処理によって図7下図に示すように、半田ボール5A、5B、5C、5D、5E、5Fがそれぞれビアホール12A、12B、12C内から押し出されるとともに外部接続電極に溶着し、半田電極5a、5b、5c、5dが形成される。なお、半田電極5bは半田ボール5B、5Cが溶融して一体化したものであり、半田電極5cは半田ボール5D、5Eが溶融して一体化したものである。
リフロー加熱後の半導体装置では、基板11A、11B、11Cに下地電極3A、3B、3Cをそれぞれ含む貫通ビアが形成されていることになるので、最上段の半導体装置と最下段の半導体装置とが中間基板を介して電気的に接続される。
本変形例に係る半導体装置では、基板11A、11B、11Cを貫通するビアホール12A、12B、12C内に弾性体9A、9B、9Cが埋め込まれ、弾性体9A、9B、9Cに半田ボール5B、5C、5D、5Eの少なくとも一部が埋め込まれているので、1回のリフロー加熱により基板11Aと基板11B、基板11Bと基板11Cをそれぞれ接続させることができる。このように、複数の半導体装置を積層して加熱することで、POP(Package on Package)等の積層型半導体装置を容易に作製することができる。
また、本変形例に係る半導体装置では、最上段の半導体装置と最下段の半導体装置とが中間基板を介して電気的に接続されているので、最下段の半導体装置の電気検査を最上段の半導体装置上に形成された半田電極(バンプ電極)を使って行うことも可能となる。
なお、図1(a)に示す弾性体9や図7に示す弾性体9A、9B、9Cは、シリコン樹脂又はウレタン樹脂のようにビアホール内壁を覆う下地電極との接着性とリフロー温度に対する耐熱性とを併せ持ち、加熱の際に体積膨張するように平均線膨張係数が1×10−4/℃(100ppm/℃)以上である材料で構成されていることが好ましい。
弾性体の構成材料は、リフロー加熱時の温度で劣化、分解しない材料で構成されていればより好ましく、例えば250℃で劣化分解せず、温度上昇による体積変化が大きいものであれば特に好ましい。
半田ボール5A、5B、5C、5D、5E、5FがSnAg0.5Cuで構成されている場合、半田ボール5A、5B、5C、5D、5E、5Fの融点は219℃であり、融点に到達するまでに弾性体9A、9B、9Cが半田ボール5A、5B、5C、5D、5E、5Fを押し上げる。樹脂はガラス転移点と呼ばれる温度の前後で線膨張係数が大きく変わる特性を有しており、リフロー加熱工程、特に219℃以下での平均線膨張係数を大きくするためにはガラス転移点が低いことが望ましい。
なお、以上の実施形態及び変形例に係る半導体装置は本発明に係る半導体装置の例であって、各構成部材の材質、サイズ、数、形状等は本発明の趣旨を逸脱しない範囲で変更可能である。
また、上述の実施形態と各変形例のいずれかを適宜組み合わせてもよい。
以上で説明した本発明の一例である半導体装置は、他の機器や他の基板と接続するための半田電極を有する半導体装置として種々の電子機器に搭載されうる。
1 第1の外部接続電極
1B、1C、1D、1E 外部接続電極
3、3A、3B、3C、23 下地電極
5、25、35、5A、5B、5C、5D、5E、5F 半田ボール
5a、5a、5b、5c、5d、25a、35a 半田電極
7、27 パッシベーション膜
9、9A、9B、9C、29 弾性体
11、11A、11B、11C 基板
12、12A、12B、12C、28 ビアホール
21 第2の外部接続電極
31 第3の外部接続電極

Claims (15)

  1. 少なくとも上面側に開口する第1のビアホールが形成された基板と、
    前記基板の上面上に形成され、平面視において前記第1のビアホールを囲むように形成された第1の外部接続電極と、
    前記第1の外部接続電極と接触するとともに、前記第1のビアホールの内面上に形成された第1の下地電極と、
    前記第1の下地電極上に形成され、前記第1のビアホール内に埋め込まれた第1の弾性体と、
    前記第1の弾性体に少なくとも一部が埋め込まれ、平面視において前記第1の外部接続電極よりも内側であって、前記基板の裏面よりも上面に近い位置に配置された第1の半田ボールとを備えている半導体装置。
  2. 請求項1に記載の半導体装置において、
    前記第1の下地電極は前記第1のビアホールの内面上から前記第1の外部接続電極上に亘って形成され、
    前記第1の半田ボールの上端は、前記第1の下地電極のうち前記第1の外部接続電極上に設けられた部分よりも前記半導体基板側に位置する半導体装置。
  3. 請求項1または2に記載の半導体装置において、
    前記基板には、前記基板の裏面側に開口し、平面視において前記第1のビアホールと重ならない第2のビアホールがさらに形成されており、
    前記基板の裏面上に、平面視において前記第2のビアホールを囲むように形成された第2の外部接続電極と、
    前記第2の外部接続電極と接触するとともに、前記第2のビアホールの内面上に形成された第2の下地電極と、
    前記第2の下地電極上に形成され、前記第2のビアホール内に埋め込まれた第2の弾性体と、
    前記第2の弾性体に少なくとも一部が埋め込まれ、平面視において前記第2の外部接続電極よりも内側であって、前記基板の上面よりも裏面に近い位置に配置された第2の半田ボールとをさらに備えている半導体装置。
  4. 請求項1〜3のうちいずれか1つに記載の半導体装置において、
    前記第1のビアホールは前記基板の上面から裏面まで貫通しており、
    前記基板の裏面上に、平面視において前記第1のビアホールを囲むように形成され、前記第1の下地電極と接触する第3の外部接続電極と、
    前記第1の弾性体に少なくとも一部が埋め込まれ、平面視において前記第3の外部接続電極よりも内側であって、前記基板の上面よりも裏面に近い位置に配置された第3の半田ボールとをさらに備えている半導体装置。
  5. 少なくとも上面側に開口する第1のビアホールが形成された基板と、
    前記基板の上面上に形成され、平面視において前記第1のビアホールを囲むように形成された第1の外部接続電極と、
    前記第1の外部接続電極と接触するとともに、前記第1のビアホールの内面上に形成された第1の下地電極と、
    前記第1の下地電極上に形成され、前記第1のビアホール内に埋め込まれた第1の弾性体と、
    前記第1の弾性体の上面上に形成され、前記第1の下地電極を介して前記第1の外部接続電極に接続され、前記基板の上面から突出する第1の半田電極とを備えている半導体装置。
  6. 請求項1に記載の半導体装置において、
    前記第1の半田電極は、平面視において前記第1の外部接続電極よりも内側に形成されている半導体装置。
  7. 請求項5または6に記載の半導体装置において、
    前記基板には、前記基板の裏面側に開口し、平面視において前記第1のビアホールと重ならない第2のビアホールがさらに形成されており、
    前記基板の裏面上に、平面視において前記第2のビアホールを囲むように形成された第2の外部接続電極と、
    前記第2の外部接続電極と接触するとともに、前記第2のビアホールの内面上に形成された第2の下地電極と、
    前記第2の下地電極上に形成され、前記第2のビアホール内に埋め込まれた第2の弾性体と、
    前記第2の弾性体上面上に形成され、前記第2の下地電極を介して前記第2の外部接続電極に接続され、前記基板の裏面から突出する第2の半田電極とをさらに備えている半導体装置。
  8. 請求項5〜7のうちいずれか1つに記載の半導体装置において、
    前記第1のビアホールは前記基板の上面から裏面まで貫通しており、
    前記基板の裏面上に、平面視において前記第1のビアホールを囲むように形成され、前記第1の下地電極と接触する第3の外部接続電極と、
    前記第1の弾性体の裏面上に形成され、前記第1の下地電極を介して前記第3の外部接続電極に接続され、前記基板の裏面から突出する第3の半田電極とをさらに備えている半導体装置。
  9. 請求項8に記載の半導体装置において、
    前記第3の半田電極は、平面視において前記第3の外部接続電極よりも内側に形成されている半導体装置。
  10. 請求項8または9に記載の半導体装置において、
    前記基板は複数個設けられ、且つ前記基板の上面に対して鉛直方向に積層されており、
    前記基板の前記第1の半田電極と、当該基板の直上に載置された前記基板の第3の半田電極とは一体化されている半導体装置。
  11. 請求項5〜10のうちいずれか1つに記載の半導体装置において、
    前記基板の上面上に形成され、前記第1の外部接続電極を囲むパッシベーション膜をさらに備えている半導体装置。
  12. 請求項5〜11のうちいずれか1つに記載の半導体装置において、
    前記第1の弾性体は、平均線膨張係数が1×10−4/℃以上の樹脂である半導体装置。
  13. 少なくとも上面側に開口する第1のビアホールが形成された基板と、前記基板の上面上に形成され、平面視において前記第1のビアホールを囲むように形成された第1の外部接続電極と、前記第1の外部接続電極と接触するとともに、前記第1のビアホールの内面上に形成された第1の下地電極と、前記第1の下地電極上に形成され、前記第1のビアホール内に埋め込まれた第1の弾性体と、前記第1の弾性体に少なくとも一部が埋め込まれ、平面視において前記第1の外部接続電極よりも内側であって、前記基板の裏面よりも上面に近い位置に配置された第1の半田ボールとを有する半導体装置を準備する工程と、
    前記半導体装置を前記第1の半田ボールの溶融温度以上に加熱することで、第1の外部接続電極を前記第1の弾性体の上面上に押し出し、第1の半田電極を形成する工程とを備えている半導体装置の製造方法。
  14. 請求項13に記載の半導体装置の製造方法において、
    前記半導体装置を準備する工程の後、前記第1の半田電極を形成する工程の前に、前記基板の裏面を研削する工程をさらに備えている半導体装置の製造方法。
  15. 請求項13または14に記載の半導体装置の製造方法において、
    前記半導体装置を準備する工程では、前記第1のビアホールは前記基板の上面から裏面まで貫通しており、前記基板の裏面上に、平面視において前記第1のビアホールを囲むように形成され、前記半導体装置は、前記第1の下地電極と接触する第3の外部接続電極と、前記第1の弾性体に少なくとも一部が埋め込まれ、平面視において前記第3の外部接続電極よりも内側であって、前記基板の上面よりも裏面に近い位置に配置された第3の半田ボールとをさらに備え、前記半導体装置は複数を準備され、
    前記第1の半田電極を形成する工程では、複数の前記基板を、前記基板の上面に対して鉛直方向に積層した状態で加熱することで、前記第3の半田ボールを前記第1の弾性体の裏面上に押し出して第3の半田電極を形成させるとともに、前記第3の半田電極を、当該基板の直下に位置する前記基板の前記第1の半田電極と一体化させる半導体装置の製造方法。
JP2010071516A 2010-03-26 2010-03-26 半導体装置及びその製造方法 Pending JP2011204954A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010071516A JP2011204954A (ja) 2010-03-26 2010-03-26 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010071516A JP2011204954A (ja) 2010-03-26 2010-03-26 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2011204954A true JP2011204954A (ja) 2011-10-13

Family

ID=44881289

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010071516A Pending JP2011204954A (ja) 2010-03-26 2010-03-26 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2011204954A (ja)

Similar Documents

Publication Publication Date Title
US10971462B2 (en) Package structure and manufacturing method thereof
CN106489201B (zh) 具有冗余电连接器的互连结构及相关系统与方法
US9985006B2 (en) Semiconductor structure and manufacturing method thereof
TW201806102A (zh) 半導體封裝體
US11437310B2 (en) Connection structure and method of forming the same
US11769724B2 (en) Package having different metal densities in different regions and manufacturing method thereof
US10192804B2 (en) Bump-on-trace packaging structure and method for forming the same
CN108417550B (zh) 半导体装置及其制造方法
KR100842921B1 (ko) 반도체 패키지의 제조 방법
US20130037946A1 (en) Semiconductor chip including bump having barrier layer, and manufacturing method thereof
CN110943067B (zh) 半导体装置及其制造方法
CN113206068A (zh) 半导体封装件和其制造方法
US20100155937A1 (en) Wafer structure with conductive bumps and fabrication method thereof
JP4959538B2 (ja) 半導体装置とその製造方法及び電子装置
TWI544555B (zh) 半導體封裝結構及其製造方法
WO2015123952A1 (zh) 半导体封装结构及其形成方法
US10276528B2 (en) Semicondcutor device and manufacturing method thereof
US20220173077A1 (en) Stacked die structure and method of fabricating the same
US11158608B2 (en) Semiconductor package including offset stack of semiconductor dies between first and second redistribution structures, and manufacturing method therefor
JP2011204954A (ja) 半導体装置及びその製造方法
KR101313690B1 (ko) 반도체 소자의 본딩 구조물 형성 방법
US20220359468A1 (en) Semiconductor device and manufacturing method thereof
KR102578885B1 (ko) 반도체 패키지
US20230063251A1 (en) Semiconductor package and method of forming the same
JP6407696B2 (ja) 半導体装置及びその製造方法