JP2011197584A - 液晶表示装置 - Google Patents

Abstract

【課題】液晶表示装置を高いリフレッシュレートで駆動させる場合の画質の劣化をより確実に抑制すること。
【解決手段】データ線駆動部６は、各画素の映像信号電圧を所定期間ずつ順番にデータ線ＤＬへと出力する。ここにおいてデータ線駆動部６は、ある画素の映像信号電圧を出力する場合に、上記所定期間のうちの後半の期間は、該画素の階調値に対応する電圧を有する階調信号電圧を映像信号電圧として出力し、上記期間の前の期間は、階調信号電圧よりとは異なる補正階調信号電圧を映像信号電圧として出力する。ここにおいて、制御部４は、補正階調信号電圧と階調信号電圧との関係を、該画素の階調値と該画素より前の順番の画素の階調値との組み合わせに応じて変化させる。
【選択図】図１

Description

本発明は、液晶表示装置に関する。

液晶表示装置を高いリフレッシュレートで駆動させる場合、画素電極に映像信号を入力することができる時間が短いため、画素電極の電位が所望の電位に達せず、その結果として、画質が劣化するという問題が知られている。

そこで、下記特許文献１では、以下の対処により、画質の劣化が抑制されるよう図られている。すなわち、一水平期間（あるいは１Ｈ期間）において、階調値に相当する階調電圧に予め定められた電圧を付加した電圧が映像信号として画素電極に入力された後、階調電圧自身が映像信号として画素電極に入力されるようになっている。所謂、プリチャージと呼ばれる駆動方法である。

特開２００８−２０９８９０号公報

しかしながら、近年では、倍速（１２０Ｈｚ）や４倍速（２４０Ｈｚ）といった、高速で液晶を駆動させる液晶表示装置が登場している。このような液晶表示装置では、１水平期間が短いため、画素電極への書き込み時間が短くなり、より効率よくプリチャージを行う必要がある。

本発明の目的は、液晶表示装置を高いリフレッシュレートで駆動させる場合の画質の劣化をより確実に抑制することである。

上記課題を解決するために本発明に係る液晶表示装置は、画素電極と該画素電極にソースが接続されている薄膜トランジスタとを含む複数の画素と、前記複数の画素の各々に含まれる前記薄膜トランジスタのドレインが接続された映像信号線と、前記画素ごとに、所定の順番で、該画素に含まれる前記薄膜トランジスタをオンするためのオン電圧を、該薄膜トランジスタのゲートへと出力する出力手段と、前記画素ごとに、該画素の映像信号電圧を、前記所定の順番で、前記映像信号線へと出力する映像信号出力手段と、を含む液晶表示装置であって、前記映像信号出力手段は、前記画素の映像信号電圧を出力する期間のうちの第１期間では、該画素の階調値に対応する電圧を有する基準映像信号電圧を該画素の映像信号電圧として出力し、前記期間のうちの前記第１期間より前の第２期間では、前記基準映像信号電圧とは異なる電圧を有する補正映像信号電圧を該画素の映像信号電圧として出力し、前記液晶表示装置は、前記画素の基準映像信号電圧と前記画素の補正映像信号電圧との関係を、該画素の階調値と該画素より前の順番の画素の階調値との組み合わせに応じて変化させる制御手段をさらに含むことを特徴とする。

本発明の一態様では、前記出力手段は、前記画素に含まれる前記薄膜トランジスタをオンするためのオン電圧の出力を、該画素より前の順番の画素の映像信号電圧を前記映像信号出力手段が出力しているときに、開始してもよい。

また、本発明の一態様では、前記画素の階調値を補正することにより、該画素の補正階調値を取得する補正手段をさらに含み、前記映像信号出力手段は、前記画素の補正階調値に対応する電圧を有する前記補正映像信号電圧を、該画素の映像信号電圧として出力し、前記制御手段は、前記補正手段が前記画素の階調値を補正する際の補正量を、該画素の階調値と該画素より前の順番の画素の階調値とに基づいて、制御してもよい。

また、本発明の一態様では、前記制御手段は、前記画素の基準映像信号電圧と前記画素の補正映像信号電圧との関係を、該画素の階調値と該画素より前の順番の画素の階調値との組み合わせと、該画素の位置と、に応じて変化させるようにしてもよい。

また、本発明の一態様では、前記画素の階調値を補正することにより、該画素の補正階調値を取得する補正手段と、画素ごとに、該画素の階調値に関する条件と、該画素より前の画素の階調値に関する条件と、補正量制御情報とを対応付けてなるテーブルを関連付けて記憶している記憶手段と、をさらに含む。

前記画素の補正階調値に対応する電圧を有する前記補正映像信号電圧を、該画素の映像信号電圧として出力し、前記制御手段は、前記補正手段が前記画素の階調値を補正する際の補正量を、該画素に対応する前記テーブルにおいて該画素の階調値が満足する条件と該画素より前の順番の画素の階調値が満足する条件とに対応付けられた前記補正量制御情報に基づいて、決定するようにしてもよい。

また、本発明の一態様では、前記映像信号出力手段が前記画素の映像信号電圧を出力する場合の前記第２期間の長さを、該画素の位置に応じて変化させてもよい。

また、本発明の一態様では、前記映像信号出力手段は、前記画素の階調値が所定条件を満足する場合、最大階調に対応する電圧を超える電圧を有する前記補正映像信号電圧を、該画素の映像信号電圧として出力してもよい。

また、本発明の一態様では、前記制御手段は、前記画素の階調値を、該画素の階調値と該画素より前の順番の画素の階調値との組み合わせに応じた補正量で補正することにより、該画素の補正階調値を取得する補正手段を含み、前記映像信号出力手段は、前記画素の補正階調値に対応する電圧を有する前記補正映像信号電圧を、該画素の映像信号電圧として出力し、前記補正手段は、前記画素の階調値が前記所定条件を満足する場合に、最大階調よりも高い階調を表す階調値を、該画素の補正階調値として取得してもよい。

また、本発明の一態様では、前記映像信号出力手段は、前記画素の階調値が所定条件を満足する場合に、該画素の映像信号電圧として、該画素より前の順番の画素の基準映像信号電圧とは異なる極性の電圧を有する前記補正映像信号電圧を出力してもよい。

また、本発明の一態様では、前記制御手段は、前記画素の階調値を、該画素の階調値と該画素より前の順番の画素の階調値との組み合わせに応じた補正量で補正することにより、該画素の補正階調値を取得する補正手段を含み、前記映像信号出力手段は、前記画素の補正階調値に対応する電圧を有する前記補正映像信号電圧を、該画素の映像信号電圧として出力し、前記補正手段は、前記画素の階調値が前記所定条件を満足する場合に、該画素より前の順番の画素の階調値と正負が異なる補正階調値を取得してもよい。

また、本発明の一態様では、温度を検知する温度検知手段をさらに含み、前記制御手段は、前記画素の基準映像信号電圧と前記画素の補正映像信号電圧との関係を、該画素の階調値と該画素より前の順番の画素の階調値との組み合わせと、前記温度検知手段により検知された温度と、に応じて変化させてもよい。

また、本発明の一態様では、前記制御手段は、最初の画素の基準映像信号電圧と該画素の補正映像信号電圧との関係を、該画素の階調値と最小階調を表す階調値との組み合わせに応じて変化させてもよい。

また、本発明の一態様では、前記映像信号出力手段は、最初の画素の映像信号電圧を、他の画素の映像信号電圧よりも長い期間、出力してもよい。

本発明の実施形態に係る液晶表示装置の構成図である。 液晶パネルについて説明するための図である。 画素について説明するための図である。 階調値と階調信号電圧について説明するための図である。 走査線駆動部の動作とデータ線駆動部の動作とを説明するための図である。 走査線駆動部の構成を示す図である。 映像信号出力期間における映像信号電圧及び画素電極の電位の推移を示す図である。 映像信号出力期間における映像信号電圧及び画素電極の電位の推移を示す図である。 制御部の具体的構成を示す図である。 ＬＵＴの記憶内容の一例を示す図である。 複数あるＬＵＴの選択方法の具体的構成を示す図である。 最大階調補正部を含む制御部の具体的構成を示す図である。 最小階調補正部を含む制御部の具体的構成を示す図である。 最大、最小階調補正を含む階調値と階調信号電圧の関係を示す図である。 液晶表示装置の構成図である。 テーブルの一例を示す図である。

以下、本発明の実施形態の例について図面に基づき詳細に説明する。

［液晶表示装置］
図１は、本発明の実施形態に係る液晶表示装置２の構成図である。同図に示すように、液晶表示装置２は、制御部４と、データ線駆動部６と、走査線駆動部８と、データ線駆動部６に接続された複数のデータ線ＤＬと走査線駆動部８に接続された複数の走査線ＧＬとを含む液晶パネル１０と、を含む。また、液晶表示装置２は、図１では図示されていないが、バックライトやラインメモリ等の記憶手段も含む。

液晶表示装置２は、例えば、表示モードとしてＩＰＳ（In-Plane Switching）モードを採用した液晶ディスプレイとして実現される。本実施形態の場合、液晶表示装置２は、複数のリフレッシュレートのうちからユーザにより選択されたリフレッシュレートで映像を表示する。

［液晶パネル］
図２は、液晶パネル１０について説明するための図である。液晶パネル１０は、第１基板と、第２の基板と、両基板の間に封入された液晶層と、を含む。

第１の基板には、垂直方向に伸びる複数のデータ線ＤＬと、水平方向に伸びる複数の走査線ＧＬと、が配置されている（図２参照）。以下、左から数えてＮ（Ｎ＝１，２，．．．）本目のデータ線ＤＬのことをデータ線ＤＬ_Ｎと記載し、上から数えてＮ（Ｎ＝１，２，．．．）本目の走査線ＧＬのことを走査線ＧＬ_Ｎと記載する。

また、第１の基板には、薄膜トランジスタ１２（以下、ＴＦＴ１２と記載する）、ＴＦＴ１２のソースに接続された画素電極１４、及び共通電極１６で構成される画素がマトリクス状に配置される。なお、液晶表示装置２の表示モードが例えばＶＡ（Vartical Alignment）モードである場合、各共通電極１６は、第２の基板に配置されることになる。

［画素］
図３は画素について説明するための図であり、第Ｎ列（図２参照）に位置し且つ第Ｎ行（図２参照）に位置する画素を示す図である。同図に示すように、この画素は、第Ｎ列に位置しているので、ＴＦＴ１２のドレインは、左から数えてＮ本目のデータ線ＤＬ_Ｎに接続される。また、この画素は、第Ｎ行に位置しているので、ＴＦＴ１２のゲートは、上から数えてＮ本目の走査線ＧＬ_Ｎに接続される。ここで、Ｖ_Ｇは、ＴＦＴ１２のゲートの電位を示す。また、Ｖ_Ｄは、ＴＦＴ１２のドレインの電位を示す。また、Ｖ_Ｓは、ＴＦＴ１２のソースの電位を示す。Ｖ_Ｓは、画素電極１４の電位でもある。また、Ｖ_ＣＯＭは共通電極１６の電位を示す。

［制御部］
制御部４（図１参照）は、例えばマイクロコンピュータやマイクロプロセッサなどの制御回路であり、データ線駆動部６や走査線駆動部８を制御する。具体的には、制御部４は、データ線駆動部６や走査線駆動部８を制御するための制御信号を生成し、データ線駆動部６や走査線駆動部８に出力する。制御部４には、各フレームの映像データが順次入力される。映像データは、各画素の階調値を含むデータである。階調値は階調を表す数値データであり、本実施形態の場合、階調値は、０から２５５までの整数値になる。階調値が２５５の場合、当該階調値は最大階調を表す。また、階調値が０である場合、当該階調値は最小階調を表す。

[階調信号電圧]
図４は階調値と階調信号電圧について説明するための図である。図４に示されるように、本実施形態では、１つの映像データに対して、２つの階調信号電圧を持つ。１映像データに対する２つの階調信号電圧は、Ｖ_ＣＥＮを中心として、画素電極１４の電位Ｖ_Ｓの極性を反転させるためのものである。具体的には、Ｖ_Ｓは、Ｖ_ＣＥＮより高い電圧の場合にプラスの極性の電圧となり、Ｖ_ＣＥＮより低い電圧の場合にマイナスの極性の電圧となる。

［走査線駆動部とデータ線駆動部］
走査線駆動部８（出力手段）は、制御信号に従って、各走査線ＧＬに所定時間ずつオン電圧を出力する。具体的には、走査線駆動部８は、上から順番に（走査線ＧＬ_１から順番に）オン電圧を出力する。その結果、上方の画素行から順番に、該画素行に含まれる画素（正確には、該画素行に含まれる画素のＴＦＴ１２のゲート）へのオン電圧の出力が行われる。

図５は、走査線駆動部８の動作とデータ線駆動部６の動作とを説明するための図である。時間の経過を示す時間軸の下方に、走査線ＧＬごとに該走査線ＧＬにオン電圧が出力される期間が示されている。同図に示すように、各走査線ＧＬには、上から順番に、長さ２×Ｔの期間（以下、オン電圧出力期間と記載する）、オン電圧が出力される。

上述のように、上から順番にオン電圧が出力されるため、上から数えてＮ本目の走査線ＧＬ_Ｎには、Ｎ番目にオン電圧が出力されることになる。

本実施形態の場合、走査線駆動部８は、複数の走査線駆動ＩＣを含む。図６は、本実施形態における走査線駆動部８の構成を示す図である。同図に示すように、走査線駆動部８は、上から順番に、走査線駆動ＩＣ８ａと、走査線駆動ＩＣ８ａに接続された走査線駆動ＩＣ８ｂと、走査線駆動ＩＣ８ｂに接続された走査線駆動ＩＣ８ｃと、を含む。

同図に示すように、走査線駆動ＩＣ８ａ,８ｂ,８ｃの各々には、複数の走査線ＧＬが接続されている。各走査線駆動ＩＣは、自身に接続された走査線ＧＬにオン電圧を出力することになる。具体的には、走査線駆動ＩＣ８ａが、オン電圧を各走査線ＧＬに出力するとともにこのオン電圧を走査線駆動ＩＣ８ｂに出力する。また、走査線駆動ＩＣ８ｂが、走査線駆動ＩＣ８ａから出力されたオン電圧を各走査線ＧＬに出力するとともにこのオン電圧を走査線駆動ＩＣ８ｃに出力する。また、走査線駆動ＩＣ８ｃが、走査線駆動ＩＣ８ｂから出力されたオン電圧を各走査線ＧＬに出力する。

［データ線駆動部］
データ線駆動部６は、制御部４から出力される制御信号に従って、各データ線ＤＬへの映像信号電圧の出力を、所定時間Ｔずつ繰り返し実行する。

具体的には、データ線駆動部６は、データ線ＤＬ_Ｎ（映像信号線）に、第Ｎ列に位置する画素（正確には、データ線ＤＬ_ＮにＴＦＴ１２のドレインが接続された画素）の階調値に基づく電圧を、該画素の映像信号電圧として出力する。ここにおいて、データ線駆動部６は、第Ｎ行に位置する画素の映像信号電圧を、Ｎ回目にデータ線ＤＬ_Ｎへと出力する。一つのデータ線ＤＬ_Ｎに着目した場合、結果的に、データ線駆動部６（映像信号出力手段）は、第Ｎ列上に位置する画素ごとに、該画素の映像信号電圧を、順次データ線ＤＬ_Ｎへと出力することになる。

以下、データ線駆動部６が一回の映像信号電圧の出力を行う長さＴの期間のことを映像信号出力期間と呼ぶ。

映像信号電圧の出力は、走査線駆動部８が各走査線ＧＬにオン電圧を出力するタイミングにあわせて行われる。すなわち、走査線駆動部８が走査線ＧＬ_Ｎにオン電圧を出力しているときに、第Ｎ行に位置する画素（正確には、走査線ＧＬ_ＮにＴＦＴ１２のゲートが接続された画素）の映像信号電圧の出力が行われる。言い換えれば、第Ｎ行に位置する画素の映像信号電圧の出力が行われているときに、走査線ＧＬ_Ｎへのオン電圧の出力が行われる。図５において時間軸の上方に、行ごとに、該行に位置する画素の映像信号電圧が出力される期間が示されている。ここで、ｔ_Ｎは、第Ｎ行に位置する画素の映像信号電圧の出力が開始されたタイミングを示し、ｔ_Ｎ−１は、第Ｎ行に位置する画素の映像信号電圧の出力が終了したタイミングを示す。上述のように、第Ｎ行に位置する画素の映像信号電圧の出力が行われているときに、走査線ＧＬ_Ｎへのオン電圧の出力が行われている。

また、図５を見てもわかるとおり、走査線ＧＬ_Ｎへのオン電圧の出力が、第Ｎ−１行に位置する画素の映像信号電圧の出力と同時に開始されるので、走査線ＧＬ_Ｎへのオン電圧の出力が、第Ｎ行より前の行に位置する画素の映像信号電圧の出力が行われているときにも行われている（図５参照）。これは、以下の理由からである。

走査線駆動部８は、図６に示す構成を有するので、ＩＣ同士を接続する配線自身の抵抗により、下方に行くにしたがって配線抵抗値が増加する。そのため、下方に行くにしたがってＶ_Ｇの上昇するスピードが遅くなり、その結果として、下方に行くにしたがってＴＦＴ１２がオン状態になるタイミングが遅れてしまう。そこで、リフレッシュレートが高くても第Ｎ行に位置する画素の映像信号電圧の出力が行われているときに確実に第Ｎ行に位置する画素のＴＦＴ１２がオン状態になるよう、走査線ＧＬ_Ｎへのオン電圧の出力が、第Ｎ行より前の行に位置する画素の映像信号電圧の出力と同時に開始されるようになっている。

［リフレッシュレートに関して］
ところで、リフレッシュレートが高い場合（例えば、２４０ヘルツ）、映像信号出力期間の長さも短くなる。その結果、映像信号電圧がＴＦＴ１２のドレインに入力される時間も短くなるため、ＴＦＴ１２のドレイン電圧Ｖ_Ｄと画素電極１４の電位Ｖ_Ｓが、階調値に対応する電位になる前に映像信号出力期間が終了してしまい、画質が劣化するという問題がある。

そこで、この液晶表示装置２には、ＴＦＴ１２のドレイン電圧Ｖ_Ｄがなるべく早期に目標とする電位になり、画素電極１４の電位Ｖ_Ｓも目標とする電位に到達するよう、以下の工夫が施されている。

すなわち、この液晶表示装置２では、データ線駆動部６が、映像信号電圧として階調値に対応する電圧を有する階調信号電圧（基準映像信号電圧）を映像信号出力期間の全期間にわたって出力するのではなく、ＴＦＴ１２のドレイン電圧Ｖ_Ｄが変化するスピードを上げるためにまず階調信号電圧とは異なる電圧を有する補正階調信号電圧を映像信号電圧としてデータ線駆動部６から出力し、その後、階調信号電圧を映像信号電圧として出力するようになっている。

図７Ａは上記の工夫を説明するための図であり、映像信号出力期間におけるデータ線駆動部６から出力される映像信号電圧Ｖ_Ｋ、ＴＦＴ１２のドレイン電圧Ｖ_Ｄ及び画素電極１４の電位Ｖ_Ｓの推移を示す図である。ここでは、第Ｎ行に位置し且つ第Ｎ列に位置する画素（以下、注目画素と呼ぶ）に注目する。Ｖ_Ｓは、注目画素の画素電極１４の電位を示す。また、Ｖ_Ｄは、注目画素のＴＦＴ１２のドレインに入力された電圧を示す。

また、ｔ_Ｎからｔ_Ｎ−１までの期間は、データ線駆動部６から注目画素の映像信号電圧Ｖ_Ｋの出力が行われた映像信号出力期間を示す。すなわち、ｔ_Ｎからｔ_Ｎ−１までの期間は、第Ｎ行に位置する画素の映像信号電圧Ｖ_Ｋの出力が行われた映像信号出力期間を示す。ここで、ｔ_Ｎからｔ_Ｘまでの期間は、注目画素の映像信号電圧Ｖ_Ｋとして上記補正階調信号電圧がデータ線ＤＬ_Ｎに出力された期間（第２期間）を示し、ｔ_Ｘからｔ_Ｎ−１までの期間は、注目画素の映像信号電圧Ｖ_Ｋとして上記階調信号電圧がデータ線ＤＬ_Ｎに出力された期間（第１期間）を示す。

また、ｔ_Ｎまでの期間は、データ線駆動部６から注目画素の一つ上の画素の映像信号電圧Ｖ_Ｋの出力が行われた映像信号出力期間の一部を示す。すなわち、ｔ_Ｎまでの期間は、第Ｎ−１行に位置する画素の映像信号電圧Ｖ_Ｋの出力が行われた映像信号出力期間の一部を示す。

結果的に、ｔ_Ｎからｔ_Ｘまでの期間におけるＶ_Ｋの値Ｖ＋ΔＶは上記補正階調信号電圧の電位を示し、ｔ_Ｘからｔ_Ｎ−１までの期間におけるＶ_Ｋの値Ｖは上記階調信号電圧の電位を示すことになる。また、ΔＶは、階調信号電圧と補正階調信号電圧との電位差を示すことになる。また、ｔ_Ｎより前の期間におけるＶ_Ｋの値Ｖ_βは、注目画素の一つ上の画素の映像信号電圧Ｖ_Ｋの電位を示すことになる。より正確には、Ｖ_βは、注目画素の一つ上の画素の映像信号電圧Ｖ_Ｋとして出力された階調信号電圧の電位を示すことになる。

また、Ｖ_αは、映像信号出力期間の開始時ｔ_ＮにおけるＶ_Ｓの値を示す。

図７Ａに示すように、この液晶表示装置２では、ｔ_Ｎからｔ_Ｘまでの期間は階調信号電圧とは異なる補正階調信号電圧が出力される。そのため、映像信号出力期間が終了するｔ_Ｎ−１までにＶ_Ｄが目標とする階調信号電圧の電位Ｖに達し、Ｖｓも目標とする電位Ｖに達している（図７Ａ参照）。

ところで、ΔＶが一定である場合を想定する。この場合、画質の劣化を期待するほど抑制できない場合がある。以下、この点について説明する。

注目画素のＴＦＴ１２のドレイン電圧Ｖ_Ｄは、ｔ_Ｎまでは注目画素の一つ上の画素の映像信号電圧の影響を受ける。そのため、映像信号出力期間の開始時ｔ_ＮにおけるＶ_Ｄの値Ｖ_βは、注目画素の一つ上の画素の階調信号電圧によって変わる。図７Ｂは、この点について説明するための図であり、図７Ａと同様に映像信号出力期間における映像信号電圧Ｖ_Ｋ、ＴＦＴ１２のドレイン電圧Ｖ_Ｄ及び画素電極１４の電位Ｖ_Ｓの推移を示す図である。図７Ｂでは、Ｖ_βの電位が、図７Ａと異なっている。

図７Ｂでは、注目画素の一つ上の画素の映像信号電圧Ｖ_Ｋの電位Ｖ_βが図７Ａよりも低い。そのため、像信号出力期間の開始時ｔ_ＮにおけるＶ_Ｄの値Ｖ_βが図７Ａよりも低くなり、その結果、Ｖ_αも図７Ａよりも低くなる。

そうすると、ΔＶが一定である場合、図７Ａの場合に映像信号出力期間が終了するｔ_Ｎ−１までにＶ_Ｄが目標とする電位Ｖに達し、Ｖｓも目標に達しても、図７Ｂの場合にはｔ_Ｎ−１までにＶ_Ｄが電位Ｖに達せず、Ｖｓも達しない可能性がある。つまり、ΔＶが一定である場合、注目画素の一つ上の画素の階調信号電圧と注目画素自身の階調信号電圧との組み合わせによってはｔ_Ｎ−１までにＶｓが目標とする電位Ｖに達しない可能性がある。そのため、画質の劣化を確実には抑制できない。

この点、この液晶表示装置２では、制御部４が以下に説明するように動作することにより、画質の劣化が確実に抑制されるよう図られている。以下、この点について説明する。

［制御部の詳細］
図８は、制御部４（制御手段）の具体的構成を示す図である。同図に示すように、制御部４は、階調電圧信号生成部２０と、比較部２２と、補正部２４と、補正階調電圧信号生成部２６と、を含む。

この液晶表示装置２では、映像データに含まれる各画素が所定の順序で選択される。本実施形態の場合、各画素が順次走査方式に応じた順序で選択される。そして、画素が選択されるごとに、階調電圧信号生成部２０、比較部２２、補正部２４、及び補正階調電圧信号生成部２６が、以下に説明するように動作する。なお、以下、選択された画素のことを注目画素と呼び、注目画素の階調値を「ｎ」とする。さらに、注目画素の１つ上の画素の階調値を「ｎ−１」とする。

［階調電圧信号生成部］
すなわち、階調電圧信号生成部２０は、注目画素の階調値ｎに基づいて、階調値ｎに対応する階調電圧信号Ｋを生成する。

なお、本実施形態の場合、階調値「０」に対応する階調電圧信号Ｋに対応する、階調信号電圧が、Ｖ_ＣＥＮになるよう設定されている(図４参照)。

そして、階調電圧信号生成部２０は、階調電圧信号Ｋをデータ線駆動部６へと出力する。データ線駆動部６は、制御信号に従い、階調信号電圧Ｖを注目画素の映像信号電圧として出力することになる。

また、注目画素の階調値ｎと、ラインメモリに記憶される、注目画素の１つ上の画素の階調値ｎ−１と、に基づいて、比較部２２，補正部２４、及び補正階調電圧信号生成部２６により、補正階調電圧信号Ｋ＋ΔＫが生成される。

［比較部］
すなわち、比較部２２は、注目画素の階調値ｎと、ラインメモリに記憶される、注目画素の一つ上の画素の階調値ｎ−１と、を比較する。具体的には、比較部２２は、注目画素の階調値ｎと注目画素の一つ上の画素の階調値ｎ−１と、の大小関係を取得する。すなわち、「注目画素の階調値ｎが注目画素の一つ上の画素の階調値ｎ−１より大きいか否か」や、「注目画素の階調値ｎが注目画素の一つ上の画素の階調値ｎ−１と同値である否かか」を判定する。

なお、比較部２２は、注目画素の階調値ｎの絶対値｜ｎ｜と、注目画素の一つ上の画素の階調値ｎ−１の絶対値｜ｎ−１｜と、を取得することも行う。

［１ライン目処理］
なお、注目画素が第１行に位置する画素である場合、注目画素の１つ上の画素の階調値ｎ−１を「０」と、擬似的に認識するように設定する。その上で、比較部２２は、注目画素の階調値ｎと最小階調を表す階調値「０」との大小関係を取得する。

そして、両階調値の大小関係と、両階調値の絶対値と、に基づいて、補正部２４と、補正階調電圧信号生成部２６と、により、補正階調電圧信号Ｋ＋ΔＫが生成される。

［補正部］
すなわち、補正部２４は、両階調値の大小関係と、両階調値の絶対値と、に基づいて注目画素の階調値ｎを補正することにより、補正階調電圧信号Ｋ＋ΔＫを生成するための基礎となる補正階調値ｎ＋Δｎを取得する。Δｎは補正量である。本実施形態の場合、補正部２４は、注目画素の階調値ｎに関する条件と、注目画素の一つ上の画素の階調値ｎ−１に関する条件と、Δｓと、を対応づけてなるルックアップテーブル（以下、ＬＵＴ）を記憶手段から読み出し、ｎが満足する条件と、ｎ−１が満足する条件と、に対応づけられたΔｓを取得する。そして、補正部２４は、注目画素の階調値ｎが注目画素の一つ上の画素の階調値ｎ−１より大きい場合、ｎ＋Δｓを、補正階調値ｎ＋Δｎとして算出する。この場合、補正量Δｎは「Δｓ」となる。一方、補正部２４は、注目画素の階調値ｎが注目画素の一つ上の画素の階調値ｎ−１より小さい場合、ｎ−Δｓを、補正階調値ｎ＋Δｎとして算出する。この場合、補正量Δｎは「−Δｓ」となる。

なお、補正部２４は、注目画素の階調値ｎが注目画素の一つ上の画素の階調値ｎ−１と同値である場合、Δｎを「０」とする。

図９にＬＵＴの記憶内容の一例を示す。同図に示すように、ＬＵＴは、階調値の大小関係と、階調値の絶対値の関係と、に応じて補正量Δｎが変化するように設定されている。その結果、注目画素の階調値ｎと注目画素の一つ上の画素の階調値ｎ−１との組み合わせに応じて補正量Δｎが変化するようになっている。

[位置補正]
また、データ線ＤＬは、データ線駆動部６から離れれば離れるほど、データ線上の抵抗値が増大する。さらに、基板とデータ線ＤＬとの間に発生する、寄生容量も増大する。そのため、データ線駆動部６からの距離が遠くなるほど、ＴＦＴ１２のドレイン電圧Ｖ_Ｄの上昇するスピードが遅くなる。

そこで、データ線駆動部６からの距離によって補正量Δｎを変化させるために、複数のＬＵＴを記憶しておく。そして、走査線ＧＬの駆動する行の位置を垂直位置情報カウンタ２７で把握し、垂直位置に対応するＬＵＴを記憶手段から読み出す。

図１０は、複数あるＬＵＴの選択方法の具体的構成を示す図である。複数あるＬＵＴ間の補正量Δｎは、線形的に補間計算することで、参照するＬＵＴの違いによる、急峻な補正量Δｎの変化を緩和する。

［補正階調電圧信号生成部］
そして、補正階調電圧信号生成部２６は、補正階調値ｎ＋Δｎに基づいて、補正階調値ｎ＋Δｎに対応する補正階調電圧信号Ｋ＋ΔＫを生成する。

補正階調電圧信号Ｋ＋ΔＫ生成すると、補正階調電圧信号生成部２６は、補正階調電圧信号Ｋ＋ΔＫをデータ線駆動部６へと出力する。データ線駆動部６は、制御信号に従い、補正階調信号電圧Ｖ＋ΔＶを注目画素の映像信号電圧Ｖ_Ｋとして出力することになる。

以上のように、この液晶表示装置２では、ある画素の映像信号電圧Ｖ_Ｋとして出力される補正階調信号電圧Ｖ＋ΔＶは、その画素の階調値ｎとその画素の１つ上の画素の階調値ｎ−１の大小関係と、絶対値の関係と、に応じて変化する。すなわち、階調信号電圧Ｖと補正階調信号電圧Ｖ＋ΔＶとの関係（すなわち、ＶとＶ＋ΔＶとの大小関係や、ＶとＶ＋ΔＶとの差）が、階調値ｎと階調値ｎ−１との組み合わせに応じて変化する。そのため、その画素の映像信号電圧Ｖ_Ｋの出力が終了するまでに、その画素のＴＦＴ１２のドレイン電圧Ｖ_Ｄが目標とする電位Ｖに早期に達し、画素電極１４の電位Ｖ_Ｓが確実に目標に達するよう調整されるようになる。その結果として、画質の劣化が確実に抑制されるようになる。

[最大階調補正]
なお、図９によれば、例えば、注目画素の階調値ｎが「２５５」であり且つ注目画素の１つ上の画素の階調値ｎ−１が「０」である場合、補正量Δｎは正の値になるので、補正階調値ｎ＋Δｎは最大階調よりも高い階調を表す「２８５」になる。そのため、この場合、補正階調信号電圧Ｖ＋ΔＶは、最大階調を表す階調値「２５５」に対応する電圧を超える電圧になる。

そのため、画素の階調値「２８５」に対応する電圧をデータ線駆動部６から出力するため、補正階調電圧信号は最大階調を「２８５」とし、階調電圧信号は最大階調を「２５５」とする。

図１１は、最大階調補正部２８を含む制御部４（制御手段）の具体的構成を示す図である。比較部２２で、注目画素の階調値ｎと１つ上の画素の階調値ｎ−１を比較し、補正部２４では、最大階調を「２８５」として補正階調値ｎ＋Δｎを出力し、これに対応した補正階調電圧信号Ｋ＋ΔＫを出力する。また、階調電圧信号生成部２０では、最大階調を「２５５」として注目画素の階調電圧信号Ｋを出力する。

[最小階調補正]
また、図９によれば、例えば、注目画素の階調値ｎが、「０」であり且つ注目画素の１つ上の画素階調値ｎ−１が、注目画素の階調信号電圧と同じ極性の電圧となる「２５５」である場合、補正量Δｎは負の値になり、補正階調値ｎ＋Δｎは、注目画素の階調値「０」と正負が異なる「−３０」となり、「０」に対応する電圧を下回る電圧になる。

そのため、画素の階調値「−３０」に対応する電圧をデータ線駆動部から出力するため、補正階調電圧信号は最小階調を「−３０」とし、階調電圧信号は最小階調を「０」とする。

図１２は、最小階調補正部２９を含む制御部４（制御手段）の具体的構成を示した図である。比較部２２で、注目画素の階調値ｎと１つ上の画素の階調値ｎ−１を比較し、補正部２４では、最小階調を「−３０」として補正階調値ｎ＋Δｎを出力し、これに対応した補正階調電圧信号Ｋ＋ΔＫを出力する。また、階調電圧信号生成部２０では、最小階調を「０」として、注目画素の階調電圧信号Ｋを出力する。

図１３は、最大階調補正部２８と最小階調補正部２９を含む駆動を行った際の、階調値と階調信号電圧との関係を示した図である。階調値は「−３０」から「２８５」までとなり、「−３０」から「−１」までは、異なる極性の階調信号電圧となり、「２５６」から「２８５」までは、注目画素の階調信号電圧「２５５」を超える電圧となる。

なお、本発明の実施形態は、上記実施形態だけに限らない。

例えば、上記実施形態では、走査線駆動部８は、走査線ＧＬ_Ｎへのオン電圧の出力を、第Ｎ行より一行前の第Ｎ−１行に位置する画素の映像信号電圧の出力が行われているときに開始していたが、第Ｎ行より二行以上前の行に位置する画素の映像信号電圧の出力が行われているときに開始してもよい。

また、例えば、比較部２２は、注目画素の階調値ｎと、注目画素の２つ以上上に位置する画素の階調値と、を比較するようにしてもよい。

また、例えば、階調信号電圧を補正することにより、階調信号電圧自体が補正階調信号電圧として生成されてもよい。

また、例えば、複数あるＬＵＴ間の補正量Δｎの補間を非線形的に行ってもよい。

また、例えば、データ線駆動部６は、第１行に位置する画素の映像信号電圧を、他の行に位置する画素の映像信号電圧より長い期間、出力するようにしてもよい。例えば、リフレッシュレートが高い場合に、第１行以外の行に位置する画素の映像信号電圧が出力されるときの映像信号出力期間に対して、第１行に位置する画素の映像信号電圧が出力されるときの映像信号出力期間を２倍以上としてもよい。この場合、他の行に位置する画素の映像信号電圧より長く第１行に位置する画素の映像信号電圧が出力されるよう、制御部４がデータ線駆動部６を制御すればよい。

[温度補正]
ところで、ＴＦＴ１２の特性は温度によって変化する。そのため、温度によって画素電極１４の電位Ｖ_Ｓが変化するスピードも変わる。そのため、ある温度で設定した、注目画素の階調値ｎと１つ上の画素の階調値ｎ−１の大小関係と、絶対値の関係では、画質の劣化を期待するほど抑制できない可能性がある。

そこで、制御部４は、補正量Δｎを温度に応じて変化させてもよい。すなわち、制御部４は、すなわち、階調信号電圧Ｖと補正階調信号電圧Ｖ＋ΔＶとの関係を、階調値ｎと階調値ｎ−１との組み合わせと、温度と、に応じて変化させてもよい。以下、この態様の一例について説明する。

図１４は、この一態様での液晶表示装置２の構成図である。同図に示すように、この一態様では、液晶表示装置２に温度センサ１７が備えられ、温度センサ１７により検知された温度Ｃが、制御部４に入力される。また、この一態様では、温度Ｃに関する条件と係数γとを対応づけてなるテーブルが記憶手段に予め記憶される。図１５に、このテーブルの一例を示す。

そして、この前提の下、補正部２４では温度Ｃが満足する条件に対応づけられた係数γを図１５に示すテーブルから読み出し、補正階調値として、（ｎ＋（γ×Δｎ））を算出する。

こうすれば、注目画素の階調値ｎと注目画素の１つ上の画素の階調値ｎ−１との組み合わせが同じ場合であっても、補正階調値が温度Ｃに応じて変化するようになり、結果として、画質の劣化が確実に抑制されるようになる。

また、制御部４は、補正量Δｎを画素の位置に応じて変化させる代わりに、画素電極１４の電位Ｖ_Ｓの変化のスピードを所期のスピードに調整すべく、補正階調信号電圧を出力する期間の長さＴ１を画素の位置に応じて変化させてもよい。例えば、制御部４が、画素ごとに、当該画素の位置に基づいてＴ１の長さを決定すればよい。例えば、画素の位置に関する条件とＴ１の候補とを対応づけてなるテーブルを用意しておき、画素ごとに、当該画素の位置が満足する条件に対応づけられたＴ１の候補に基づいて、Ｔ１を決定すればよい。そして、補正階調信号電圧が長さＴ１の期間出力されるよう、制御部４がデータ線駆動部６を制御すればよい。

２ 液晶表示装置、４ 制御部、６ データ線駆動部、８ 走査線駆動部、８ａ，８ｂ，８ｃ 走査線駆動ＩＣ、１０ 液晶パネル、１２ 薄膜トランジスタ、１４ 画素電極、１６ 共通電極、１７ 温度センサ、２０ 階調電圧信号生成部、２２ 比較部、２４ 補正部、２６ 補正階調電圧信号生成部、２７ 垂直位置情報カウンタ、２８ 最大階調補正部、２９ 最小階調補正部、ＤＬ データ線、ＧＬ 走査線。

Claims (13)

1. 画素電極と該画素電極にソースが接続されている薄膜トランジスタとを含む複数の画素と、
   前記複数の画素の各々に含まれる前記薄膜トランジスタのドレインが接続された映像信号線と、
   前記画素ごとに、所定の順番で、該画素に含まれる前記薄膜トランジスタをオンするためのオン電圧を、該薄膜トランジスタのゲートへと出力する出力手段と、
   前記画素ごとに、該画素の映像信号電圧を、前記所定の順番で、前記映像信号線へと出力する映像信号出力手段と、
   を含む液晶表示装置であって、
   前記映像信号出力手段は、
   前記画素の映像信号電圧を出力する期間のうちの第１期間では、該画素の階調値に対応する電圧を有する基準映像信号電圧を該画素の映像信号電圧として出力し、前記期間のうちの前記第１期間より前の第２期間では、前記基準映像信号電圧とは異なる電圧を有する補正映像信号電圧を該画素の映像信号電圧として出力し、
   前記液晶表示装置は、
   前記画素の基準映像信号電圧と前記画素の補正映像信号電圧との関係を、該画素の階調値と該画素より前の順番の画素の階調値との組み合わせに応じて変化させる制御手段をさらに含むこと、
   を特徴とする液晶表示装置。
2. 前記出力手段は、
   前記画素に含まれる前記薄膜トランジスタをオンするためのオン電圧の出力を、該画素より前の順番の画素の映像信号電圧を前記映像信号出力手段が出力しているときに、開始すること、
   を特徴とする請求項１に記載の液晶表示装置。
3. 前記画素の階調値を補正することにより、該画素の補正階調値を取得する補正手段をさらに含み、
   前記映像信号出力手段は、
   前記画素の補正階調値に対応する電圧を有する前記補正映像信号電圧を、該画素の映像信号電圧として出力し、
   前記制御手段は、
   前記補正手段が前記画素の階調値を補正する際の補正量を、該画素の階調値と、該画素より前の順番の画素の階調値と、に基づいて、制御すること、
   を特徴とする請求項１又は２に記載の液晶表示装置。
4. 前記制御手段は、
   前記画素の基準映像信号電圧と前記画素の補正映像信号電圧との関係を、該画素の階調値と該画素より前の順番の画素の階調値との組み合わせと、該画素の位置と、に応じて変化させること、
   を特徴とする請求項１又は２に記載の液晶表示装置。
5. 前記画素の階調値を補正することにより、該画素の補正階調値を取得する補正手段と、
   画素ごとに、該画素の階調値に関する条件と、該画素より前の順番の画素の階調値に関する条件と、補正量制御情報とを対応付けてなるテーブルを関連付けて記憶している記憶手段と、をさらに含み、
   前記映像信号出力手段は、
   前記画素の補正階調値に対応する電圧を有する前記補正映像信号電圧を、該画素の映像信号電圧として出力し、
   前記制御手段は、
   前記補正手段が前記画素の階調値を補正する際の補正量を、該画素に対応する前記テーブルにおいて該画素の階調値が満足する前記条件と該画素より前の順番の画素の階調値が満足する前記条件とに対応付けられた前記補正量制御情報に基づいて、決定すること、
   を特徴とする請求項４に記載の液晶表示装置。
6. 前記映像信号出力手段が前記画素の映像信号電圧を出力する場合の前記第２期間の長さを、該画素の位置に応じて変化させる手段をさらに含むこと、
   を特徴とする請求項１又は２に記載の液晶表示装置。
7. 前記映像信号出力手段は、
   前記画素の階調値が所定条件を満足する場合、最大階調に対応する電圧を超える電圧を有する前記補正映像信号電圧を、該画素の映像信号電圧として出力すること、
   を特徴とする請求項１又は２に記載の液晶表示装置。
8. 前記制御手段は、
   前記画素の階調値を、該画素の階調値と該画素より前の順番の画素の階調値との組み合わせに応じた補正量で補正することにより、該画素の補正階調値を取得する補正手段を含み、
   前記映像信号出力手段は、
   前記画素の補正階調値に対応する電圧を有する前記補正映像信号電圧を、該画素の映像信号電圧として出力し、
   前記補正手段は、
   前記画素の階調値が前記所定条件を満足する場合に、最大階調よりも高い階調を表す階調値を、該画素の補正階調値として取得すること、
   を特徴とする請求項７に記載の液晶表示装置。
9. 前記映像信号出力手段は、
   前記画素の階調値が所定条件を満足する場合に、該画素の映像信号電圧として、該画素より前の順番の画素の基準映像信号電圧とは異なる極性の電圧を有する前記補正映像信号電圧を出力すること、
   を特徴とする請求項１又は２に記載の液晶表示装置。
10. 前記制御手段は、
    前記画素の階調値を、該画素の階調値と該画素より前の順番の画素の階調値との組み合わせに応じた補正量で補正することにより、該画素の補正階調値を取得する補正手段を含み、
    前記映像信号出力手段は、
    前記画素の補正階調値に対応する電圧を有する前記補正映像信号電圧を、該画素の映像信号電圧として出力し、
    前記補正手段は、
    前記画素の階調値が前記所定条件を満足する場合に、該画素より前の順番の画素の階調値と正負が異なる補正階調値を取得すること、
    を特徴とする請求項９に記載の液晶表示装置。
11. 温度を検知する温度検知手段をさらに含み、
    前記制御手段は、
    前記画素の基準映像信号電圧と前記画素の補正映像信号電圧との関係を、該画素の階調値と該画素より前の順番の画素の階調値との組み合わせと、前記温度検知手段により検知された温度と、に応じて変化させること、
    を特徴とする請求項１又は２に記載の液晶表示装置。
12. 前記制御手段は、
    最初の画素の基準映像信号電圧と該画素の補正映像信号電圧との関係を、該画素の階調値と最小階調を表す階調値との組み合わせに応じて変化させること、
    を特徴とする請求項１又は２に記載の液晶表示装置。
13. 前記映像信号出力手段は、
    最初の画素の映像信号電圧を、他の画素の映像信号電圧よりも長い期間、出力すること、
    を特徴とする請求項１乃至１２のいずれかに記載の液晶表示装置。

Images