CN107452347B - 可变vcom电平发生器 - Google Patents

Abstract

本申请涉及可变Vcom电平发生器。可变Vcom电平发生器电路产生可变的Vcom电压电平。可变的Vcom电压可用于可变刷新速率显示技术，以防止显示面板上的闪烁。Vcom电平可以根据所使用的垂直频率进行更改，也可以根据外部控制信号进行更改。

Description

可变VCOM电平发生器

相关申请的交叉引用

本申请要求于2016年10月20日提交的美国专利申请15/299,317和于2016年5月31日提交的62/343,707的权益，其与本申请引用的所有其他参考文献一起通过引用并入本文。

技术领域

本发明涉及电路领域，更具体地涉及显示面板产品的驱动电路。

背景技术

电子视觉显示器用于广泛的应用，包括计算机监视器、电视机、仪表板、飞机驾驶舱显示器和标牌。它们在诸如笔记本电脑、视频播放器、音乐播放器、游戏设备、时钟、手表、计算器、电话、智能手机、平板电脑和许多其他设备的消费设备中是常见的。

显示面板技术的一些示例包括液晶显示器(LCD)、有机LED发光二极管(OLED)显示器和等离子体显示器。这些显示器根据各种原理操作。例如，LCD使用液晶的光调制特性来产生图像。由于LCD不发光，LCD面板后面经常会有一个背光来照亮显示屏。其他显示技术按照不同的原理工作。

电子器件用于驱动电子显示器。这些电子器件提供电源和电气输入。例如，行和列驱动器有电压来驱动薄膜晶体管(TFT)LCD。电子器件产生电压波形，以实现(1)颜色输出稳定性，以减轻闪烁和不一致的颜色，以及(2)液晶稳定性，以防止由于局部的净电压积聚造成的显示损坏。

此外，LCD显示面板具有VCOM输入。VCOM被调整以匹配TFT面板的电容和性能规格，以最大化对比度并使闪烁最小化。VCOM可以是可编程功能，可用于调整面板以最大化对比度，最小化操作期间的闪烁，并优化面板性能。

希望改善用于驱动电子视觉显示器的电子器件，使得这些显示器和用于驱动它们的电子器件提高性能，降低成本并降低功耗。因此，需要改进的电子器件和电路。

发明内容

可变Vcom电平发生器电路产生可变Vcom电压电平。可变Vcom电压可用于可变刷新速率显示技术，以防止显示面板上的闪烁。Vcom电平可以根据所使用的垂直频率进行更改，也可以根据外部控制信号进行更改。

在实现方式中，一种方法包括通过改变自适应同步显示的帧速率来调整显示器的Vcom电平。具体来说，改变Vcom电平的各方面可以包括：

1.使用控制位选择寄存器文件中的位置。寄存器文件将所选位置处的值输出到数模转换器。输入到数模转换器的值使Vcom电路产生特定的Vcom电压电平。

2.Vcom电平是可编程的或用户可选择的。电路具有数字接口。通过数字接口，用户可以在寄存器文件中输入、存储或调整值。存储在寄存器中的这些值选择特定的Vcom电压电平。

3.电路可以包括频率检测电路。视频信号被输入到频率检测电路，其确定垂直频率。频率被输入到频率值设定电路。基于该频率，频率值设置电路产生用于寄存器的控制信号，以选择针对特定Vcom电平的适当的寄存器位置。

4.针对一定频率或频率范围的Vcom电平是可编程的或用户可选择的。通过数字接口，用户可以输入、存储或调整频率值设置电路(或寄存器文件)中的值或与频率值设置电路相关联的值。这些值将为一定频率或频率范围选择特定的Vcom电压电平。

在实现方式中，一种方法包括：接收垂直频率信号；以预定频率、已知频率或参考频率提供参考时钟；检测垂直频率信号中的第一脉冲；检测垂直频率信号中的第二脉冲，其中第二脉冲在第一脉冲之后；在检测到第一脉冲时，使用由参考时钟计时的计数器电路对第一脉冲和第二脉冲之间的多个参考时钟周期进行计数以获得第一计数值；基于第一计数值，选择寄存器块中的第一寄存器以输出到数模转换器(DAC)电路，其中第一寄存器存储第一二进制值；基于第一二进制值产生第一DAC电压输出；并且基于第一DAC电压输出，在VCOM电压输出线上产生第一VCOM电压输出电平。

该方法还可以包括：检测垂直频率信号中的第三脉冲，其中第三脉冲在第二脉冲之后；在获得第一计数值之后，将计数器电路复位为零；在检测到第二脉冲时，使用计数器电路对第二脉冲和第三脉冲之间的多个参考时钟周期进行计数以获得第二计数值；

基于第二计数值，选择寄存器块中的第二寄存器以输出到DAC电路，其中第二寄存器存储第二二进制值，并且第二二进制值不同于第一二进制值；基于第二二进制值产生第二DAC电压输出，其中第二DAC电压输出与第一DAC电压输出不同；基于第二DAC电压输出，在VCOM电压输出线处，从第一VCOM电压输出电平变为第二VCOM电压输出电平，其中第二VCOM电压输出电平与第一VCOM电压输出电平不同。

在各种实现方式中，当第一计数值大于第二计数值时，第二VCOM电压输出电平大于第一VCOM电压输出电平。当第一计数值大于第二计数值时，第二VCOM电压输出电平小于第一VCOM电压输出电平。当第一计数值小于第二计数值时，第二VCOM电压输出电平大于第一VCOM电压输出电平。当第一计数值小于第二计数值时，第二VCOM电压输出电平小于第一VCOM电压输出电平。可以从显示面板的T-con电路接收垂直频率信号。该方法可以包括：通过数字接口电路藉由数字接口控制信号来编程存储在寄存器块的第一寄存器中的第一二进制值。

基于第一DAC电压输出在VCOM电压输出线上产生第一VCOM电压输出电平可以包括：通过至少一个运算放大器电路将数模转换器(DAC)电路的输出连接到VCOM电压输出线。基于第一DAC电压输出在VCOM电压输出线上产生第一VCOM电压输出电平可以包括：通过至少两个运算放大器电路将数模转换器(DAC)电路的输出连接到VCOM电压输出线。

该方法可以包括：提供连接在第一电源线和第一节点之间的第一阻抗值；提供连接到第二电源线和所述第一节点的第二阻抗值；以及将第一节点连接到运算放大器电路的输入。运算放大器电路的输出连接到VCOM电压输出线。可以存在第一运算放大器电路和第二运算放大器电路。于是，该方法可以包括在第一运算放大器电路与第二运算放大器电路之间连接晶体管。计数器电路和DAC电路可以驻留在或形成在单个集成电路(例如，相同的集成电路体或基板)上。

在实现方式中，一种设备包括：频率检测器电路，连接到显示器的垂直频率信号线，其中频率检测器电路包括计数器电路；连接到频率检测器电路的寄存器块，其中寄存器块接收基于计数器电路的值；连接到寄存器块的数模转换器电路；第一运算放大器，包括连接到数模转换器电路的第一输入；连接到第一运算放大器的输出和第二输入的晶体管；以及第二运算放大器，包括连接到晶体管的第一输入和连接到VCOM电压输出的输出。

在各种实现方式中，该设备包括连接到寄存器块的数字接口控制电路。该设备包括：连接在电源线和第一节点之间的第一阻抗；以及连接在第一节点和地线之间的第二阻抗。第一节点连接到第二运算放大器的第一输入。该设备包括连接到第二运算放大器的电源线；以及连接在电源线和数模转换器电路之间的第三阻抗。

数模转换器电路可以是7位数模转换器电路，寄存器块为7位宽。寄存器块可以包括8个寄存器，VCOM电压输出可以提供多达8个不同的VCOM电压电平。频率检测器电路、计数器电路、数模转换器电路和寄存器块可以驻留在单个集成电路上。

在实现方式中，一种方法包括：从显示面板接收垂直频率信号；以参考频率提供参考时钟；检测垂直频率信号中的第一脉冲；检测垂直频率信号中的第二脉冲，其中第二脉冲在第一脉冲之后；在检测到第一脉冲时，使用由参考时钟计时的计数器电路对第一脉冲和第二脉冲之间的多个参考时钟周期进行计数以获得第一计数值；基于第一计数值，选择寄存器块中的第一寄存器以输出到数模转换器(DAC)电路，其中第一寄存器存储第一二进制值；基于第一二进制值产生第一DAC电压输出；基于第一DAC电压输出，在VCOM电压输出线上产生第一VCOM电压输出电平；以及检测垂直频率信号中的第三脉冲，其中第三脉冲在第二脉冲之后。

该方法包括：在获得第一计数值之后，复位计数器电路；在检测到第二脉冲时，使用计数器电路对第二脉冲和第三脉冲之间的多个参考时钟周期进行计数以获得第二计数值，其中第二计数值大于第一计数值；基于第二计数值，选择寄存器块中的第二寄存器以输出到DAC电路，其中第二寄存器存储第二二进制值，并且第二二进制值不同于第一二进制值；基于第二二进制值产生第二DAC电压输出，其中第二DAC电压输出与第一DAC电压输出不同；并且基于第二DAC电压输出，在VCOM电压输出线处，从第一VCOM电压输出电平变为第二VCOM电压输出电平，其中第二VCOM电压输出电平与第一VCOM电压输出电平不同。

该方法还可以包括：将DAC电路的输出连接到第一运算放大器电路；将第一运算放大器电路的输出连接到晶体管；以及将晶体管连接到第二运算放大器电路的输入，其中第二运算放大器电路的输出包括VCOM电压输出线。

通过考虑以下详细描述和附图，本发明的其它目的、特征和优点将变得显而易见，在附图中相同的附图标记表示相同的特征。

附图说明

图1示出了显示系统的框图。

图2示出了用于单个LCD像素的电路图。

图3示出了比较常规垂直频率操作和可变刷新速率操作的操作的表格。

图4示出了约50赫兹至约85赫兹的典型刷新时间的时序图。

图5示出了可变刷新速率操作的时序图，其具有从大约10赫兹到大约144赫兹的宽刷新时间。

图6A示出了Von信号波形。

图6B示出了包括电容的LCD像素电路。

图7示出了单个固定Vcom电平的电压和放电时间的曲线图。

图8示出了可变Vcom电平的电压和放电时间的曲线图。

图9示出了可变Vcom在Vcom1电平和Vcom2电平处的电压和放电时间的曲线图。

图10示出了Vcom发生器电路的框图。

图11示出了可变Vcom电平发生器电路的框图。

图12示出了具有频率检测电路的可变Vcom电平发生器电路的框图。

图13示出了确定显示器的垂直频率的技术的时序图。

具体实施方式

图1示出了显示系统的框图。该显示系统可以并入计算机监视器、电视机、仪表板、飞机驾驶舱显示器、标牌、膝上型计算机、视频播放器、音乐播放器(例如，苹果的iPod产品系列)、游戏设备、照相机、钟表、手表、计算器、电话、智能手机(例如，苹果的iPhone产品系列，Google的Nexus产品系列，三星的Galaxy产品系列)、平板电脑(例如Apple的iPad产品系列，Google的Nexus产品系列或Samsung的Galaxy产品系列)以及许多其他设备。

显示系统包括显示控制器103，显示控制器103驱动显示面板105和电压驱动发生器107，电压驱动发生器107也驱动显示面板。电压驱动发生器可以为显示面板产生参考电压。

显示系统可以是诸如用于有源矩阵薄膜晶体管(TFT)显示器的LCD显示系统。图2显示了单个LCD像素的电路图。许多像素被排列成阵列以形成显示面板。在实现方式中，电压驱动发生器为显示面板的像素生成VCOM参考电压。

面板的一些常见分辨率包括7680×4320(例如8K)、4096×2304(例如4K)、3840×2160(例如4K UHD)、2800×1800、2560×1200、2560×1400、1600×1200、1920×1080(例如HD 1080)、1280×720(例如720p)、1136×640(例如iPhone 5)、1280×768、960×640(例如iPhone 4S)、1024×768、800×600、800×480、640×480、480×320、以及更多。

TFT LCD是一种面板，包括玻璃、TFT阵列基板、液晶、偏振器、滤色器以及其他组件以实现TFT LCD。TFT的驱动电子器件激活TFT阵列基板，产生影响液晶的感应电磁场。液晶响应于感应的电磁场而被扭曲，允许光照射通过液晶和玻璃夹层结构。透射光的光强度由滤色器调制以输出所需的颜色。

在其他实现方式中，显示面板可以是另一种LCD技术，例如无源矩阵LCD、超扭曲向列(STN)、双层STN(DSTN)或彩色STN(CSTN)。或者，显示面板可以使用有机发光二极管(OLED)。本发明的各方面可以应用于各种显示面板技术。

VCOM电路输出通常在LCD屏幕中使用或与LCD屏幕一起使用的VCOM参考电压。LCD屏幕具有由背光持续点亮的像素阵列。光的恒定性消除通常与阴极射线管(CRT)屏幕(每个刷新周期有磷光体脉冲)相关联的闪烁类型。相反，LCD像素具有上下板，其中具有彼此垂直切割的槽。这些槽对准液晶以形成用于背光通向面板的前部的通道。发射的光量取决于液晶的取向，并与施加的电压成比例。

参考图2，栅极电压用作开关信号，并且通常被放大成为-5伏特至20伏特。通常在0伏和10伏范围内的视频源提供跨像素出现的强度信息。像素的底部通常连接到面板的背板。该节点处的电压为VCOM(VCOM参考电压)。

虽然这种设置是有效的，但却减少了面板的使用寿命。假设VCOM电压接地，则像素上的电压从0伏到10伏变化。假设平均为5伏特，每个像素上都有大量的直流电压。该直流电压引起电荷存储或记忆。从长远来看，它是一种衰老的形式，通过将离子杂质电镀到像素的一个电极上来降低像素。这导致图像滞留(通常被称为残留图像)。

LCD面板的结构通常是对称的，并且可以使用正电压或负电压来对准晶体。一种技术是将公共电压(VCOM)调整到视频信号的中点(例如10/2，即5伏)或其他所需的电压电平(例如，2/3、3/4或最大信号电压的其他百分比)。现在，视频信号在公共电压(VCOM)之上和之下摆动，对像素产生净零效应。对液晶的净零效应消除了老化和图像滞留问题。这种技术的折衷是分辨率，因为视频信号从5伏行进到全亮，而不是整个10伏范围。

应该非常精确地设置VCOM电压(例如，围绕AVDD电源轨的中点或1/2，信号电压的2/3或其他值)以避免闪烁。为了说明为什么面板会闪烁，假设由于面板的制造，VCOM为5.5伏。如果视频信号在0伏和10伏之间摆动，则每个场上的满量程电压将不同。在一个场中，满量程电压将为4.5伏，另一个场满量程电压为5.5伏。满量程电压的这种差异转化为强度差异，体验为闪烁。

由于每个面板的结构变化，最佳的VCOM电压可以因面板不同而不同或跨单面板而不同。能够精确地设置VCOM以及能够根据需要对其进行更改以便与特定面板进行最佳配合是非常重要的。

在所示的具体实现方式中，显示控制器和电压驱动发生器是驻留在分离的集成电路或不同的半导体衬底上的电路。但是在其他实现方式中，电压驱动发生器的一些或所有组件可以被并入到驱动控制器集成电路中(或者可选地集成在显示面板内)。

以前，显示器及其显示驱动电路具有固定的刷新速率，如60赫兹。较新的显示器及其显示驱动电路可支持可变刷新速率。在这种监视器中，刷新速率可以改变，例如，从大约10赫兹到大约144赫兹。可变刷新速率技术的一些示例包括来自Nvidia的G-Sync(G同步)和来自AMD的FreeSync(自由同步)(也被称为来自VESA的Adaptive Sync(自适应同步))。这些技术允许改变图形处理器的刷新速率，以提供改进的视觉质量和更低的功耗。

需要改进的VCOM发生器电路来解决可变刷新速率技术。于2015年10月15日提交的美国专利申请62/242,230、于2015年10月20日提交的62/244,057、于2016年10月14日提交的15/294,295以及于2016年10月17日提交的15/295,814通过引用被结合与此。

显示控制器或图形处理器(GPU)使用由用户或顾客手动设置的值来产生垂直频率(fV)。显示面板使用从控制器接收的垂直频率。对于典型的控制器，可调整垂直频率范围的量不大，通常为约50赫兹至约85赫兹。

然而，诸如来自nVidia的G-Sync、来自AMD的FreeSync和来自VESA的AdaptiveSync的可变刷新速率技术支持从大约10赫兹到大约144赫兹的更宽范围的垂直频率，并且垂直频率在显示面板正在运行期间变化。

图3示出了比较行303中的常规垂直频率操作和行307中的可变刷新速率操作的操作的表格。参考行303，在常规垂直频率操作中，垂直频率可以手动设置，并且不在显示器的操作期间改变或适应。换句话说，在垂直频率选定之后，该垂直频率将与显示器一起使用，并且垂直频率将不会变化。

参考行307，对于可变刷新速率操作，垂直频率可以手动设置，并且可以在显示器的操作期间改变和适应。换句话说，垂直频率可以选择，但是在显示器操作期间，可以使用其他垂直频率，并且垂直频率可以在操作期间改变。

图4示出了约50赫兹至约85赫兹的典型刷新时间的时序图。在常规方法的情况下，由于由GPU生成的垂直频率范围不是很宽以致引起闪烁问题，所以利用一个固定Vcom电平管理闪烁电平将是可以接受的。通常，在面板出厂前，在工厂调整和修复面板的Vcom电平就足够了。当具有可调节的一个固定Vcom电平时，奇数和偶数之间的平均电压电平之间不会有很大的区别。

图5显示了可变刷新速率操作的时序图，其刷新时间宽度从大约10赫兹到大约144赫兹。刷新的时序范围明显大于常规范围，如图4所示。

因此，在可变刷新(例如，FreeSync)的情况下，由于垂直频率的可变范围比常规方法宽得多，难以用一个固定Vcom电平优化闪烁电平。放电时间的变化将会非常大，因此当使用固定Vcom电平时可能导致闪烁。

图6A示出了Von信号波形。图6B示出了包括电容的LCD像素电路。Von电压是晶体管608的栅极电压。当Von信号在晶体管的栅极上有效时，源数据612的电压通过晶体管608对电容器Cstg充电。

液晶元件是压控装置。因此，电极中的残余电压影响液晶性能。面板中液晶元件的源数据电压的相位应周期性反转，以防止离子在隔离层中捕获，因为被俘获的离子像剩余电压那样起作用。

电路不仅具有Cstg和CLC电容器或电容，而且还具有Cgs和Cgd寄生电容。这些寄生电容可能导致偶数周期和奇数周期操作之间的非对称电压。

来自源数据612的电压(偶数)在Von有效时对Cstg进行充电。当Von失效时，Cstg存储的电荷可能会下降一点。此外，Cstg存储的电荷缓慢地向地(而不是Vcom)放电，直到Von再次有效。来自源数据的电压(奇数)再次为Cstg充电。当Von失效时，Cstg电压存储的电荷可能会下降一点。此外，Cstg存储的电荷缓慢地向地放电，直到Von再次有效。

液晶的电压相位是基于Vcom(非地电位)决定的。Cstg处的充电电压是基于GND(地电位)的，液晶的操作是基于Vcom的，所以在奇数和偶数之间的液晶上的施加电压形状(面积)不同。

图7示出了单个固定Vcom电平的电压和放电时间的曲线图。在该示例中，由于放电时间更长，所以面积A'和面积B'的比率将随固定Vcom电平而变大。这意味着面积A'和面积B'的差距(gap)将更大并且将产生较大的闪烁水平。使用固定Vcom电平时，很难避免闪烁。

图8示出了可变Vcom电平的电压和放电时间的曲线图。为了防止或减少闪烁，可以使用可变Vcom电平。通过使用可变Vcom电平来补偿面积A和面积B的差距。

因此，通过调谐Vcom电压电平，这将允许将对称的平均电压施加到LCD。通常，在工厂和在面板出货前，调整和修复Vcom的电平以最大限度地减少闪烁。一旦在工厂设置好，Vcom电平不会再次更改。

自适应Vcom电平发生器电路(AVLG)支持(i)基于不同垂直频率自适应地改变的可变Vcom电平或(ii)基于外部控制信号而改变的可变Vcom电平。产生可变Vcom电平的电路也可称为可变Vcom电平发生器(VVLG)。

图9示出了可变Vcom在Vcom1电平和Vcom2电平的电压和放电时间的曲线图。当显示控制器或GPU可以产生不同的垂直频率时，利用自适应Vcom电平发生器电路，也可以改变Vcom电平以形成更平衡的区域(例如，面积A＝面积B)。如图所示，在Vcom1电平处，面积A等于面积B。在Vcom2电平处，面积A'等于面积B'。因此，使用可变Vcom电平，通过最小化面积A和面积B之间的差距或差异来使闪烁最小化。

图10示出了Vcom发生器电路的框图。该电路包括DVR块、I2C接口块、EEPROM或Flash存储装置以及功率放大器。Vcom电平通过I2C接口设置，并存储在EEPROM中。Vcom电平不会改变，直到用户再次通过I2C接口写入Vcom电平值。

在LCD监视器使用该电路时，写入Vcom值是不实际的。典型的用户无法访问专用工具(例如，硬件或软件，或两者兼有)。此外，需要一些时间通过I2C接口进行写入。在该配置的Vcom生成器中快速地更改Vcom电平来避免闪烁是不切实际的，因为对于可变刷新速率技术而言，垂直频率可以快速更改(例如，频繁地且无预先通知)并且速率变化量可以在一个比较大的范围。

I2C总线接口(或内部集成电路)是飞利浦开发的多主机串行单端计算机总线，用于将低速外设连接到主板、嵌入式系统、手机或其他电子设备。I2C规范可以在恩智浦(NXP)半导体网站上找到，并被记录在飞利浦半导体2000年1月的文档“I2C总线规范，版本2.1”(文档顺序号9398 383 40011)中。关于I2C接口的文档通过引用并入本文。I2C总线接口有时被称为IIC总线接口。

图11示出了可变Vcom电平发生器电路的框图。该电路包括数字可变电阻(DVR)电路、驱动器放大器、数字接口1123、附加寄存器1126和连接到接口(例如，I2C、IIC、MIPI或SPI)和寄存器(例如，S0、S1、S2、...、Sn)的控制信号。对于数字接口的控制信号可以称为数字接口控制信号。对于寄存器的控制信号可以称为寄存器控制信号。寄存器1126可以使用存储器、静态或动态存储器(SRAM或DRAM)、EEPROM、闪存、PLA、PLD、FPGA、锁存器、触发器、寄存器文件或其他易失性或非易失性存储装置和相关电路来实现。

寄存器被连接到数模转换器(DAC)1129。虽然描述了寄存器，但是可以使用用于在芯片中存储二进制值的任何其它技术，包括存储器、静态存储器或SRAM、EEPROM、闪存、PLA、PLD、FPGA、锁存器、触发器、寄存器等以及这些的组合。在具体实现方式中，DAC为7位。然而，在其他实现方式中，可以使用具有小于7位(例如，1、2、3、4、5或6位)或大于7位(例如，8、10、12、14、16、18、20、24、32位或其他位数)的DAC。AVDD通过阻抗1133(例如，电阻或电阻)连接以提供DAC的电力。DAC连接到第一运算放大器或运算放大器1135。

对于7位或n位DAC，寄存器(例如，寄存器文件或存储器)将具有相似数量的位--7位或n位。在寄存器文件(例如，八个存储器位置)中可以存在2^n个寄存器(例如，n＝3，即8个寄存器)，以允许存储多达2^n个不同的值(例如，八个不同的值)。这将允许多达2^n个不同的VCOM电平(例如，8个不同的VCOM电平)。这多个寄存器的内存量可以根据所需的VCOM电平的数量而有所不同。

AVDD(例如，模拟VDD电源)向第一运算放大器(未示出)和第二运算放大器1139供电。VCOM连接到第二运算放大器的输出。第二个运算放大器的负(-)输入连接到NEG节点，NEG节点连接到引脚或焊盘。第二运算放大器的正(+)输入连接到由电阻器或电阻RPOS1和RPOS2的分压器产生的偏置电压。在具体实现方式中，NEG节点连接到VCOM输出节点。NEG和VCOM节点之间的连接可以通过外部连接来实现，外部连接在具有这些节点的集成电路的外部，作为外部焊盘。

在实现方式中，第二运算放大器可以是单位增益缓冲器或电压跟随器，其中输出电压跟随或跟踪在正输入和负输入处提供的输入电压。第二运算放大器的负输入是NEG节点。

该偏置电压也可以被称为DVR输出(POS)。RPOS2也连接到地。POS节点连接到引脚或焊盘。连接在RPOS1和RPOS2之间的POS节点连接到晶体管1142(例如，开关MOSFET)的第一节点(例如，漏极节点)。晶体管的第二节点(例如，源节点)连接到第一运算放大器的负(-)输入并连接到RSET节点。POS节点连接到引脚或焊盘。RSET节点连接到电阻器或电阻RSET1。RSET1也接地。

在一个实现方式中，晶体管是n沟道或NMOS晶体管，但是在其他实现方式中，晶体管可以是p沟道或PMOS晶体管。在另外的实现方式中，晶体管可以是双极(或BJT)或JFET晶体管。第一运算放大器的输出连接到晶体管的第三节点(例如，栅极节点)。

在实现方式中，框1154内的组件驻留在单个集成电路或芯片上。这些组件包括接口1123、寄存器1126、DAC 1129、阻抗1133、运算放大器1135、运算放大器1139和晶体管1142。作为电阻器或电阻的组件RSET、RPOS1和RPOS2在该集成电路的外部。集成电路的外部焊盘包括AVDD、VCOM、NEG、POS、RSET和GND。在实现方式中，以任何组合的一个或多个电阻器RPOS1，RPOS2或RSET1是单个集成电路的一部分。

在另一实现方式中，框1154内的组件可以驻留在多个集成电路或芯片上。例如，运算放大器1135和运算放大器1139可以在单独的集成电路上。在另一示例中，接口1123和寄存器1126位于与DAC和运算放大器分开的集成电路上。

与图10中的Vcom电路相比，可变Vcom电路包括数字接口和寄存器。通过寄存器控制信号(例如，S0、S1、S2、...、Sn)，控制电路可以选择Vcom电压的特定电压电平。产生对寄存器的控制信号的控制电路可以来自诸如T-con电路或板或其它源(例如来自不同集成电路或板的信号的外部源)的定时控制器电路。

T-con电路通常是指显示器的电路或印刷电路板(例如LCD面板)。T-con电路提供用于驱动显示器的控制逻辑信号。有时，T-con电路称为定时控制器电路、控制电路、控制器板或控制板。

可以有任何数量的电压电平，两个或更多个(例如，2、3、4、5、6、7、8、9、16、24等等)。电压电平的数量(n+1)与控制线的数量通过2^n(其为2的n次幂)相关，其中n是0或更大的整数。例如，对于8个电压电平，可以通过三个寄存器控制线S0、S1和S2来选择它们。对于16个电压电平，可以通过四个寄存器控制线S0、S1、S2和S3来选择它们。

使用数字接口控制信号(例如，IIC，MIPI或SPI)，电路允许用户指定与特定寄存器相关联的预设或选定值Vcom电平。例如，Vcom电路可以具有八个寄存器位置，可通过三个S控制位来选择。通过数字接口(例如，IIC，MIPI或SPI信号)，用户可以将Vcom1电平分配给寄存器位置011(十进制3)，将Vcom电平4分配给寄存器位置100(十进制5)。然后，当控制电路将011发送到S控制位时，数模转换器(DAC)转换，Vcom电平将被设置为Vcom1。

在一个实现方式中，VCOM输出电平是VCOM寄存器值(其是从寄存器1126向DAC输出的值)、RPOS1电阻值、RPOS2电阻值、RSET电阻值和DAC参考电压或AVDD的函数。VCOM输出电平可以通过下表A中提供的公式计算。

表A

公式I给出了对于AVDD、RPOS1、RPOS2、RSET、DAC代码和VOS的给定值的Vcom电压电平。DAC代码是DAC的数字值输入。对于7位DAC，该值可以是0到127。VOS是偏移电压。

公式II给出Vcom_max电压电平，其为Vcom的最大电压电平。公式III给出Vcom_min电压电平，其为Vcom的最小电压电平。DAC的电压范围输出将从Vcom_min电压电平到Vcom_max电压电平。公式IV给出Vcom_step电压，其是DAC输入处的每个数字阶跃之间的电压差或步长。有时，Vcom_step电压被称为DAC的分辨率。

在实现方式中，电路具有自动模式和手动模式。在自动模式下，电路根据S0-Sn输入(基于视频信号的垂直频率)的变化调整VCOM输出电平。在手动模式下，用户可以选择或设置特定的VCOM输出电平。用户通过数字接口1123(例如，IIC，MIPI或SPI信号)进行该选择。

为了提供示例，针对电路的具体实现方式的值在表B中。对于该实现方式，AVDD为10伏，RPOS1为100千欧，RPOS2为100千欧，RSET为20千欧。公式V给出了具有这些特定值的VCOM电平方程。对于给定的DAC代码，该公式可用于计算相应的VCOM电平。例如，对于DAC代码64，VCOM电平将在约4.375伏特(加或减偏移电压)。

表B

公式VI给出最大VCOM电平或5伏特。公式VII给出最小VCOM电平或3.7598伏。公式VIII给出了9.77毫伏(或约10毫伏)的VCOM阶跃步长。因此，VCOM输出电平将在3.7598V至5V之间，各阶之间的电压差为约10毫伏。

在实现方式中，可变Vcom电平发生器电路不包括频率检测电路。许多现有的T-con电路可以检测显示器的垂直频率。可变Vcom电平发生器电路使用由T-con电路检测到的频率来选择Vcom电平。

不需要将频率检测电路与该可变Vcom电平发生器电路包含在同一集成电路中。与包括频率检测电路(例如振荡器电路)的自适应Vcom电平发生器电路相比，这减少了电路的数量。可变Vcom电平发生器电路将具有降低的成本，因为具有的复杂性更小、电路更少并且所需的集成电路面积更少。

在另一实现方式中，T-con电路可以检测频率范围并直接为可变Vcom电平发生器电路产生寄存器控制信号。由T-con产生的寄存器控制信号将适当地选择特定垂直频率的Vcom电压电平。

图12示出了具有频率检测电路的可变Vcom电平发生器电路的框图。该电路类似于图11中的电路。该电路还包括频率值设置电路1225和频率检测器电路1228。在实现方式中，框1233内的电路驻留在相同的集成电路上。在其他实现方式中，频率值设置电路1225或频率检测器电路1228或两者可以在与其他电路不同的集成电路上。

频率检测器电路1228和数字接口1123连接到频率值设置电路1225。频率值设置电路输出连接到寄存器1126的寄存器控制信号(例如，S0、S1、S2、...、Sn)。通过寄存器控制信号，频率值设置电路为特定的垂直频率或垂直频率范围选择特定的Vcom电平。在实现方式中，频率值设置电路存储具有各种频率值的数字频率表。该值表可以使用用于在芯片中存储二进制值的任何其它技术或电路存储，包括存储器、静态存储器或SRAM、EEPROM、闪存、PLA、PLD、FPGA、锁存器、触发器、寄存器等以及这些的组合。

具有特定垂直频率的STV视频信号被输入到频率检测器。频率检测器确定垂直频率并将其输出到频率值设置电路。给定垂直频率(其可以是垂直频率的范围)，频率值设置电路通过产生适当的寄存器控制信号(例如，S0、S1、S2、...、Sn)来控制对适当Vcom电平的选择。

例如，检测到的垂直频率可以在从10赫兹到大约144赫兹的宽范围内。当频率在10赫兹到20赫兹的范围内时，频率值设置电路将产生寄存器控制信号以选择Vcom1电平。当频率在55赫兹到78赫兹的范围内时，频率值设置电路将产生寄存器控制信号以选择Vcom2电平。

在实现方式中，存在八个检测到的垂直频率：9赫兹、30赫兹、50赫兹、60赫兹、120赫兹、144赫兹、240赫兹和255赫兹。对于每个频率，存在由存储在VCOM寄存器中的值选择的相应VCOM电压电平。VCOM寄存器具有地址VCOM0到VCOM7，其中VCOM0是最低地址，VCOM7是最高地址。VCOM寄存器的内容可被组织以使最低寄存器中的内容是针对最低频率，后续每下一寄存器将针对下一更高的频率，并且最高寄存器中的内容将针对最高频率。

在其他实现方式中，可以根据其他技术、排序或任意分配来组织VCOM寄存器。例如，最高频率的VCOM电压电平将被存储在最低的寄存器中，每下一较低的寄存器将针对下一较低的频率，最高寄存器中的内容将针对最低频率。

对于上述实现方式，有一个7位DAC和7个寄存器位置，允许多达七个不同的VCOM电压电平用于多达七个不同的频率。然而，在其他实现方式中，对于n位DAC，可以存在高达2^n个寄存器(其为2的n次幂)位置，以允许针对2^n个不同频率的2^n个特定电压。上面的例子描述了7位DAC。如前所述，DAC可以具有更多或更少的分辨率位。n的值可以是1或更大的整数。

对于数字接口，数字接口控制信号(例如，IIC，MIPI或SPI信号)被输入到频率值设置电路。通过数字接口控制信号，用户可以(i)将特定的Vcom电平分配给寄存器位置，并且(ii)将特定Vcom电平分配给垂直频率或垂直频率范围。

由于该可变Vcom电平发生器电路具有频率检测器电路，因此不需要外部垂直频率检测器(例如经由T-con电路)。

频率检测器电路1228可以使用任何技术来确定垂直频率。STV视频信号或垂直频率同步信号是具有脉冲以指示新视场的开始的定时信号。为了显示视频(例如，电视信号)，视频的场是处于特定的垂直频率。对于隔行视频，两个场组成一个帧。对于逐行视频，每帧有一个场。STV信号具有指示新场的开始的系列脉冲。脉冲之间的时间给出了垂直频率的周期。而周期的倒数是垂直频率。垂直频率也被称为刷新速率或扫描速率。可以使用STV信号来确定垂直频率。

图13示出了确定显示器的垂直频率的技术的时序图。在这种技术中，输入是STV或STV_IN 1305，它是垂直频率同步系统。电路有一个时钟RefCLK(参考时钟)1315。RefCLK也可以用于对寄存器1126和DAC计时。有一个计数器COUNT 1325，它使用RefCLK计时。计数器COUNT可以是频率检测器电路1228的一部分。存在VCOM寄存器输出1335，其给出寄存器的地址，其内容被传递给DAC以产生适当的VCOM电压电平输出。

RefCLK可以由内部时钟电路或外部时钟电路产生。例如，VCOM电路可以包括振荡器或时钟发生器，其可以使用环形振荡器电路来实现，例如具有奇数个(例如，1、3、5、7、9、11、12或其他)逆变器的逆变器链。电阻-电容-电感(RCL)可以在一个或多个阶段之间或在每个阶段加载电阻-电容负载。环形振荡器的输出是脉冲串、方波信号或其他时钟型信号。可以通过调节阶段数量和负载来获得所需的振荡器频率。在其他实现方式中，时钟发生器或振荡器可以是外部电路，而不是驻留在与其他组件(例如频率检测器1225)相同的集成电路上。例如，石英晶体振荡器或时钟发生器集成电路可以用作外部振荡器，其具有将通过外部焊盘连接到频率检测器1225的时钟输出。

在STV_IN的第一脉冲1310之后，计数器开始计数以确定第一STV_IN脉冲1310和第二STV_IN脉冲1320之间的计数数。基于脉冲1310和脉冲1320之间的计数数，VCOM寄存器输出1335被设置为适当的值，如VCOM_C1所示。

在STV_IN的第二脉冲1320处，计数器被置零，并且计数器再次开始计数，直到第三STV_IN脉冲1330。脉冲1310和1320之间的周期与脉冲1320和1330之间的周期相同。这意味着垂直频率相同，没有变化。VCOM寄存器输出1335将保持在VCOM_C1。

在STV_IN的第三脉冲1330时，计数器再次开始计数，直到第四STV_IN脉冲1340。脉冲1330和1340之间的周期小于脉冲1320和1330之间的周期。周期较短，这意味着垂直频率增加。VCOM寄存器输出1335被更改为不同的值VCOM_C2，这导致DAC为新的垂直频率输出适当的VCOM电压电平。

在STV_IN1的第四脉冲1340时，计数器再次开始计数，直到第五STV_IN脉冲1350。脉冲1340和1350之间的周期与脉冲1330和1340之间的周期相同。这意味着垂直频率是相同的，并没有改变。VCOM寄存器输出1335将保持在VCOM_C2。对于每个后续STV_IN脉冲，如上所述继续操作。

STV_IN的最小脉冲宽度可以为0.8微秒，或者可以更长，覆盖99％的占空比(dutycycle)。计数器在STV_IN脉冲的上升沿开始计数。脉冲1310和1320之间的周期可以是值T1，为3333.33微秒或300赫兹。

在实现方式中，电路具有慢速(SLOW)模式或特征。默认情况下，慢速特征被关闭，但可以被启用以限制VCOM电压电平输出的变化率。例如，当启用慢速特征时，更改VCOM寄存器输出1335可能被限制为X个寄存器或更少，其中X是1到7之间的整数(对于7位DAC)。当慢速特征被关闭时，X为7，所以可以在VCOM寄存器输出1335中，可以一次更改全范围--从VCOM0寄存器到VCOM7寄存器。在慢速模式下，这是受限的。

例如，X可以被设置为3，那么在STV_IN脉冲之间的时间内，最大变化将是从VCOM0寄存器到VCOM3寄存器。从VCOM3，下一个最大变化可以是到VCOM6。操作可以这样继续下去。

为了说明和描述的目的，已经给出了本发明的描述。它不是穷举的或将本发明限制到所描述的精确形式，并且鉴于上述教导，许多修改和变化是可能的。实施例被选择和描述以便最好地解释本发明的原理及其实际应用。该描述将使得本领域的其他技术人员能够在各种实施例中利用适用于特定用途的各种修改来最佳地利用和实践本发明。本发明的范围由所附权利要求限定。

Claims (18)

1.一种用于提供显示器的可变VCOM电平的方法，包括：

接收垂直频率信号；

以参考频率提供参考时钟；

检测所述垂直频率信号中的第一脉冲；

检测所述垂直频率信号中的第二脉冲，其中所述第二脉冲在所述第一脉冲之后；

在检测到所述第一脉冲时，使用由所述参考时钟计时的计数器电路对所述第一脉冲和所述第二脉冲之间的多个参考时钟周期进行计数以获得第一计数值；

基于所述第一计数值，选择寄存器块中的第一寄存器以输出到数模转换器DAC电路，其中所述第一寄存器存储第一二进制值；

基于所述第一二进制值产生第一DAC电压输出；和

基于所述第一DAC电压输出，在VCOM电压输出线上产生第一VCOM电压输出电平,

所述方法还包括：

通过数字接口电路藉由数字接口控制信号来编程存储在所述寄存器块的第一寄存器中的所述第一二进制值。

2.根据权利要求1所述的方法，包括：

检测所述垂直频率信号中的第三脉冲，其中所述第三脉冲在所述第二脉冲之后；

在获得第一计数值之后，将所述计数器电路复位为零；

在检测到所述第二脉冲时，使用所述计数器电路对所述第二脉冲和所述第三脉冲之间的多个参考时钟周期进行计数，以获得第二计数值；

基于所述第二计数值，选择所述寄存器块中的第二寄存器以输出到所述DAC电路，其中所述第二寄存器存储第二二进制值，并且所述第二二进制值与所述第一二进制值不同；

基于所述第二二进制值产生第二DAC电压输出，其中所述第二DAC电压输出与所述第一DAC电压输出不同；

基于所述第二DAC电压输出，在所述VCOM电压输出线处，从所述第一VCOM电压输出电平变为第二VCOM电压输出电平，其中所述第二VCOM电压输出电平与所述第一VCOM电压输出电平不同。

3.根据权利要求2所述的方法，其中当所述第一计数值大于所述第二计数值时，所述第二VCOM电压输出电平大于所述第一VCOM电压输出电平。

4.根据权利要求2所述的方法，其中当所述第一计数值大于所述第二计数值时，所述第二VCOM电压输出电平小于所述第一VCOM电压输出电平。

5.根据权利要求1所述的方法，其中所述垂直频率信号是从显示面板的定时控制器电路电路接收的。

6.根据权利要求1所述的方法，其中基于所述第一DAC电压输出在VCOM电压输出线上产生第一VCOM电压输出电平包括：

通过至少一个运算放大器电路将数模转换器DAC电路的输出耦合到所述VCOM电压输出线。

7.根据权利要求1所述的方法，其中基于所述第一DAC电压输出在VCOM电压输出线上产生第一VCOM电压输出电平包括：

通过至少两个运算放大器电路将数模转换器DAC电路的输出耦合到所述VCOM电压输出线。

8.根据权利要求1所述的方法，包括：

提供耦合在第一电源线和第一节点之间的第一阻抗值；

提供耦合到第二电源线和所述第一节点之间的第二阻抗值；和

将所述第一节点耦合到运算放大器电路的输入，其中所述运算放大器电路的输出耦合到所述VCOM电压输出线。

9.根据权利要求7所述的方法，其中所述至少两个运算放大器电路包括第一运算放大器电路和第二运算放大器电路，并且所述方法包括：

在所述第一运算放大器电路和所述第二运算放大器电路之间耦合晶体管。

10.根据权利要求1所述的方法，其中所述计数器电路和DAC电路驻留在单个集成电路上。

11.根据权利要求2所述的方法，包括：

将所述DAC电路的输出耦合到第一运算放大器电路；

将所述第一运算放大器电路的输出耦合到晶体管；和

将所述晶体管耦合到第二运算放大器电路的输入，其中所述第二运算放大器电路的输出包括所述VCOM电压输出线。

12.一种用于提供显示器的VCOM电平的设备，包括：

频率检测器电路，耦合到所述显示器的垂直频率信号线，其中所述频率检测器电路包括计数器电路；

寄存器块，耦合到频率检测器电路，其中所述寄存器块接收基于所述计数器电路的值；

数模转换器电路，耦合到所述寄存器块；

第一运算放大器，包括耦合到所述数模转换器电路的第一输入；

晶体管，耦合到所述第一运算放大器的输出和第二输入；和

第二运算放大器，包括耦合到所述晶体管的第一输入和耦合到VCOM电压输出的输出。

13.根据权利要求12所述的设备，包括：

数字接口控制电路，耦合到所述寄存器块。

14.如权利要求12所述的设备，包括：

耦合在电源线和第一节点之间的第一阻抗；和

耦合在所述第一节点和地线之间的第二阻抗，

其中所述第一节点耦合到所述第二运算放大器的第一输入。

15.如权利要求12所述的设备，包括：

耦合到所述第二运算放大器的电源线；和

耦合在所述电源线和所述数模转换器电路之间的第三阻抗。

16.根据权利要求12所述的设备，其中所述数模转换器电路是7位数模转换器电路，并且所述寄存器块为7位宽。

17.根据权利要求12所述的设备，其中所述寄存器块包括8个寄存器，并且所述VCOM电压输出可以提供多达8个不同的VCOM电压电平。

18.根据权利要求12所述的设备，其中所述频率检测器电路、所述计数器电路、所述数模转换器电路和所述寄存器块驻留在单个集成电路上。

Images