JP2007128035A

JP2007128035A - 液晶表示装置及びその駆動方法

Info

Publication number: JP2007128035A
Application number: JP2006174987A
Authority: JP
Inventors: Jung Wook Shin; 正旭申
Original assignee: LG Philips LCD Co Ltd
Current assignee: LG Display Co Ltd
Priority date: 2005-10-31
Filing date: 2006-06-26
Publication date: 2007-05-24
Also published as: KR20070046432A; US7990357B2; KR101211219B1; US20070097057A1

Abstract

【課題】液晶セル間の充電特性のばらつきを防止するようにした液晶表示装置及びその駆動方法を提供すること。
【解決手段】本発明による液晶表示装置は、複数のゲートラインと複数のデータラインとを有し、同一のデータラインを共有する液晶セルを含む画像表示部と、ゲートラインにスキャンパルスを順次供給するためのゲート駆動部と、第１の水平期間周期の第１のソース出力イネーブル信号と、第１の水平期間の１／２より長く且つ第１の水平期間より短い時間Ｄ１だけ、第１のソース出力イネーブル信号から遅延された第２のソース出力イネーブル信号とを交互に発生するソース出力イネーブル信号生成部と、第１及び第２のソース出力イネーブル信号に応じて、データ電圧をデータラインに供給するデータドライバーと、を備える。
【選択図】図７

Description

本発明は、液晶表示装置に係り、特に、液晶セル間の充電特性のばらつきを防止するようにした液晶表示装置及びその駆動方法に関する。

通常、液晶表示装置は、電界を用いて液晶の光透過率を調節することで画像を表示している。これのために、液晶表示装置は、液晶セルがマトリックス形態で配列された液晶表示パネルと、この液晶表示パネルを駆動するためのドライバーとを備える。

液晶表示パネルには、ゲートラインとデータラインとが交差して配列され、そのゲートラインとデータラインとの交差により設けられる画素領域に液晶セルが位置する。この液晶表示パネルには、液晶セルのそれぞれに電界を印加するための画素電極と共通電極とが設けられる。画素電極は、スイッチング素子の薄膜トランジスタ(以下、「ＴＦＴ」という。)のソース端子及びドレーン端子を経て、データラインの何れか一つに接続される。ＴＦＴのゲート端子は、スキャンパルスが供給されるゲートラインの何れか一つに接続される。

ドライバーは、ゲートラインにスキャンパルスまたはゲートパルスを供給するためのゲートドライバーと、デジタルビデオデータをアナログデータ電圧に変換し、データラインに供給するためのデータドライバーと、ゲートドライバーとデータドライバーを制御するためのタイミングコントローラと、液晶表示装置で使用される様々な駆動電圧を供給する電源供給部とを備える。タイミングコントローラは、ゲートドライバー及びデータドライバーの駆動タイミングを制御すると共に、データドライバーにデジタルビデオデータを供給する。電源供給部は、直流―直流変換器を用いて、共通電圧ＶＣＯＭ、ゲートハイ電圧ＶＧＨ、ゲートロー電圧ＶＧＬなど、液晶表示パネルに供給される駆動電圧を発生する。

このような液晶表示装置は、大画面、高解像度になることによって、データラインの数とゲートラインの数が増加している。データラインとゲートラインが増加すると、データドライバーとゲートドライバーの集積回路の数も増加する問題が生じる。

最近では、データドライバーの数を減らすために、隣り合う液晶セルが一つのデータラインを共有するようにすることで、データラインの数を半分に減らすことができる液晶表示装置が提案されている。図１は、このような液晶表示パネルを概略的に示すものであり、図２は、図１に示されている液晶表示パネルの駆動波形を示す波形図である。

図１に示すように、データライン共有構造の液晶表示パネルは、互いに異なるゲートラインＧＬ１〜ＧＬｎから供給される互いに異なるスキャンパルスにより独立的に選択され、同一のデータラインＤＬ１〜ＤＬｍからのデータを時分割して充電する液晶セル１０、２０を備える。

奇数列に配置される第１の液晶セル１０は、各奇数ゲートラインＧＬ１、ＧＬ３，‥‥、ＧＬｎ−１に接続され、各データラインＤＬ１〜ＤＬｍの左側に接続された第１のＴＦＴ１４と、第１のＴＦＴ１４に接続された奇数列の第１の画素電極１２とを含む。第１のＴＦＴ１４のソース電極は、各データラインＤＬ１〜ＤＬｍの左側に接続され、ドレーン電極は、第１の画素電極１２に接続される。そして、第１のＴＦＴ１４のゲート電極は、各奇数ゲートラインＧＬ１、ＧＬ３，‥‥、ＧＬｎ−１に接続される。

偶数列に配置される第２の液晶セル２０は、各偶数ゲートラインＧＬ２、ＧＬ４、‥‥、ＧＬｎに接続され、各データラインＤＬ１〜ＤＬｍの右側に接続された第２のＴＦＴ２４と、第２のＴＦＴ２４に接続された偶数列の第２の画素電極２２とを含む。第２のＴＦＴ２４のソース電極は、各データラインＤＬ１〜ＤＬｍの右側に接続され、ドレーン電極は、第２の画素電極２２に接続される。そして、第２のＴＦＴ２４のゲート電極は、各偶数ゲートラインＧＬ２、ＧＬ４、‥‥、ＧＬｎに接続される。

各奇数ゲートラインＧＬ１、ＧＬ３，‥‥、ＧＬｎ−１には、第１のゲートドライバーにより、１水平期間でハイ論理のＴＦＴオン電圧を保持する奇数ゲートパルスが順次供給される。そして、偶数ゲートラインＧＬ２、ＧＬ４、‥‥、ＧＬｎには、第２のゲートドライバーにより、１水平期間でハイ論理のＴＦＴオン電圧を保持する偶数ゲートパルスが順次供給される。奇数ゲートパルスあるいは偶数ゲートパルスの間では、重畳期間がないが、隣り合う奇数ゲートパルスと偶数ゲートパルスとの間では、１／２水平期間だけの重畳期間が存在する。

図１のような液晶表示パネルに、ラインインバージョン方式によりデータ電圧が供給されると、図２に示されているように、奇数水平ラインと偶数水平ラインとの間で、液晶セルの充電特性が変わる。ラインインバージョン方式のデータドライバーは、水平ライン単位でデータの極性を反転させ、液晶セルにデータを供給する。図１及び図２において、‘ＲＯ’、‘ＢＯ’及び‘ＧＥ’は、奇数列の赤色、緑色及び青色の液晶セルであり、‘ＧＯ’、‘ＲＥ’及び‘ＢＥ’は、偶数列の赤色、緑色及び青色の液晶セルである。そして、‘ＳＯＥ’は、データドライバーのデータ出力を指示するソース出力イネーブル信号であって、このＳＯＥ信号の立下りから立ち上がりの期間で、データドライバーは、データラインＤＬ１〜ＤＬｍにデータ電圧を供給する。

奇数または偶数のフレーム期間で、奇数水平ラインに配置された液晶セルには、負極性のデータ電圧が充電され、偶数水平ラインに配置された液晶セルには、正極性のデータ電圧が充電される動作を仮定して、図１に示されている液晶表示パネルの動作を説明する。

図１及び図２に示したように、奇数水平ラインに含まれた液晶セルに負極性のデータを充電するために、第１及び第２のゲートラインＧＬ１、ＧＬ２には、１／２水平期間で重畳される第１及び第２のゲートパルスが順次供給される。すると、第１のゲートパルスの前半期で第１の水平ラインに含まれた奇数列の液晶セルＲＯ、ＢＯ、ＧＥは、直前のフレーム期間の最後のデータ電圧により、正極性電圧をプリチャージした後、第１のゲートパルスの後半期と第２のゲートパルスの前半期に該当するＰ１の期間で表示される負極性のデータ電圧−ＲＯ、−ＢＯ、−ＧＥを充電する。Ｐ１の期間で第１の水平ラインに含まれた偶数列の液晶セルＧＯ、ＲＥ、ＢＥは、負極性のデータ電圧−ＲＯ、−ＢＯ、−ＧＥをプリチャージする。このようにしてＰ１の期間で負極性電圧をプリチャージした第１の水平ラインに含まれた偶数列の液晶セルＧＯ、ＲＥ、ＢＥは、第２のゲートパルスの後半期に該当するＰ２の期間で表示される負極性のデータ電圧−ＧＯ、−ＲＥ、−ＢＥを充電する。

続いて、偶数水平ラインに含まれた液晶セルに正極性のデータを充電するために、第３及び第４のゲートラインＧＬ３、ＧＬ４には、１／２水平期間で重畳される第３及び第４のゲートパルスが順次供給される。すると、第２のゲートパルスの後半期と第３のゲートパルスの前半期に該当するＰ２の期間で第２の水平ラインに含まれた奇数列の液晶セルＲＯ、ＢＯ、ＧＥは、負極性電圧−ＧＯ、−ＲＥ、−ＢＥをプリチャージした後、第３のゲートパルスの後半期に該当するＰ３の期間で正極性のデータ電圧＋ＲＯ、＋ＢＯ、＋ＧＥを充電する。

Ｐ３の期間で第２の水平ラインに含まれた偶数列の液晶セルＧＯ、ＲＥ、ＢＥは、正極性のデータ電圧＋ＲＯ、＋ＢＯ、＋ＧＥをプリチャージする。このようにしてＰ３の期間で正極性電圧をプリチャージした第２の水平ラインに含まれた偶数列の液晶セルＧＯ、ＲＥ、ＢＥは、第４のゲートパルスの後半期に該当するＰ４の期間で表示される正極性のデータ電圧＋ＧＯ、＋ＲＥ、＋ＢＥを充電する。

結果として、図１及び図２のような液晶表示装置は、奇数列の液晶セルと偶数列の液晶セルとが同一のデータラインを共有することから、同一のデータラインを介して供給されるデータ電圧を奇数列の液晶セルと偶数列の液晶セルとに時分割して供給し、液晶セルの充電速度を高めるために、直前の水平ラインのデータ電圧に次の水平ラインの液晶セルをプリチャージさせる。

また、図１及び図２のような液晶表示装置において、奇数列の液晶セルは、奇数ゲートパルスにより正極性電圧(または、負極性電圧)をプリチャージした後、表示される負極性のデータ電圧(または、正極性のデータ電圧)を充電し、一方、偶数列の液晶セルは、偶数ゲートパルスにより負極性電圧(または、正極性電圧)をプリチャージした後、表示される負極性のデータ電圧(または、正極性のデータ電圧)を充電する。即ち、奇数列の液晶セルは、プリチャージ電圧と異なる極性のデータ電圧を充電する反面、偶数列の液晶セルは、プリチャージ電圧と同一の極性のデータ電圧を充電する。これにより、図１及び図２のような液晶表示装置は、同一の階調の電圧を、奇数列の液晶セルと偶数列の液晶セルに供給しても、奇数列の液晶セルに比べて偶数列の液晶セルに充電される電圧が相対的に大きいため、縦向きのストライプが表れる。

従って、本発明の目的は、隣り合う液晶セルが同一のデータラインを共有する液晶表示パネルにおいて、その液晶表示パネルにラインインバージョン方式によりデータを供給する際に、液晶セル間の充電特性のばらつきを防止するようにした液晶表示装置及びその駆動方法を提供することである。

前記目的を達成するために、本発明による液晶表示装置は、複数のゲートラインと複数のデータラインとを有し、同一のデータラインを共有する液晶セルを含む画像表示部と、前記ゲートラインにスキャンパルスを順次供給するためのゲート駆動部と、第１の水平期間周期の第１のソース出力イネーブル信号と、前記第１の水平期間の１／２より長く且つ前記第１の水平期間より短い時間Ｄ１だけ、前記第１のソース出力イネーブル信号から遅延された第１のソース出力イネーブル信号とを交互に発生するソース出力イネーブル信号生成部と、前記第１及び第２のソース出力イネーブル信号に応じて、データ電圧を前記データラインに供給するデータドライバーと、を備える。

前記液晶セルは、前記データラインの左側に配置され、互いに異なる極性のデータ電圧を連続して充電する奇数列の第１の液晶セルと、前記データラインの右側に配置され、同一の極性のデータ電圧を連続して充電する偶数列の第２の液晶セルと、を含む。

前記第１の液晶セルは、奇数ゲートラインからのスキャンパルスに応じて、前記データラインからのデータ電圧を前記第１の液晶セルに供給する第１の薄膜トランジスタを備える。

前記第２の液晶セルは、偶数ゲートラインからのスキャンパルスに応じて、前記データラインからのデータ電圧を前記第２の液晶セルに供給する第２の薄膜トランジスタを備える。

前記第１の液晶セルは、前記第１のソース出力イネーブル信号により第１のデータ電圧をプリチャージした後、前記第２のソース出力イネーブル信号により表示する第２のデータ電圧を充電する。

前記第２の液晶セルは、前記第２のソース出力イネーブル信号により前記第２のデータ電圧をプリチャージした後、前記第１のソース出力イネーブル信号により表示する第３のデータ電圧を充電する。

前記ゲートドライバーは、奇数ゲートラインに第１のスキャンパルスを順次供給する第１のゲートドライバーと、偶数ゲートラインに第２のスキャンパルスを順次供給する第２のゲートドライバーと、を備える。

前記第１及び第２のスキャンパルスのそれぞれは、１水平期間で発生し、前記第１のスキャンパルスの後半期は、前記第２のスキャンパルスの前半期と重畳される。

前記ゲートドライバーは、前記画像表示部と共に同一の基板上に形成される。

前記データドライバーは、前記データ電圧の極性を１水平期間単位で反転させる。

前記液晶表示装置の駆動方法は、第１の水平期間周期の第１のソース出力イネーブル信号と、前記第１の水平期間の１／２より長く且つ前記第１の水平期間より短い時間Ｄ１だけ、前記第１のソース出力イネーブル信号から遅延された第１のソース出力イネーブル信号とを交互に発生するステップと、前記ゲートラインにスキャンパルスを順次供給するステップと、前記第１及び第２のソース出力イネーブル信号に応じて、データ電圧を前記データラインに供給するステップと、を含む。

上述のように、本発明による液晶表示装置及びその駆動方法は、ソース出力イネーブル信号の周期を１／２水平期間毎に異なって制御することで、プリチャージ電圧とデータ電圧の極性が同一の液晶セルの充電特性と、プリチャージ電圧とデータ電圧との極性が異なる液晶セルの充電特性とを均一にさせる。

以下、図３乃至図７を参照して、本発明の望ましい実施例を説明する。

図３は、本実施例における液晶表示装置の駆動装置を概略的に示すものである。
図３を参照すると、本実施例における液晶表示装置は、複数のゲートラインＧＬ１〜ＧＬｎと複数のデータラインＤＬ１〜ＤＬｍとを有し、各データラインＤＬ１〜ＤＬｍのうち１つのデータラインを共有する第１及び第２の液晶セル１１０、１２０の組み合わせを複数含む画像表示部１０２と、ゲートラインＧＬ１〜ＧＬｎにスキャンパルスを順次供給するための第１及び第２のゲートドライバー１０６Ａ、１０６Ｂと、第１及び第２の液晶セル１１０、１２０にビデオデータをラインインバージョン方式で供給するデータドライバー１０４と、第１及び第２のゲートドライバー１０６Ａ、１０６Ｂとデータドライバー１０４とを制御するタイミングコントローラ１０８とを備える。

奇数列に配置される第１の液晶セル１１０は、奇数ゲートラインＧＬ１、ＧＬ３，‥‥、ＧＬｎ−１に接続され、データラインＤＬ１〜ＤＬｍの左側に接続された第１のＴＦＴ１１４と、第１のＴＦＴ１１４に接続された奇数列の第１の画素電極１１２とを含む。第１のＴＦＴ１１４のソース電極は、データラインＤＬ１〜ＤＬｍの左側に接続され、ドレーン電極は、第１の画素電極１１２に接続される。そして、第１のＴＦＴ１１４のゲート電極は、奇数ゲートラインＧＬ１、ＧＬ３，‥‥、ＧＬｎ−１に接続される。

偶数列に配置される第２の液晶セル１２０は、偶数ゲートラインＧＬ２、ＧＬ４、‥‥、ＧＬｎに接続され、データラインＤＬ１〜ＤＬｍの右側に接続された第２のＴＦＴ１２４と、第２のＴＦＴ１２４に接続された偶数列の第２の画素電極１２２とを含む。第２のＴＦＴ１２４のソース電極は、データラインＤＬ１〜ＤＬｍの右側に接続され、ドレーン電極は、第２の画素電極１２２に接続される。そして、第２のＴＦＴ１２４のゲート電極は、偶数ゲートラインＧＬ２、ＧＬ４、‥‥、ＧＬｎに接続される。

奇数ゲートラインＧＬ１、ＧＬ３，‥‥、ＧＬｎ−１には、第１のゲートドライバー１０６Ａにより、１水平期間でハイ論理のＴＦＴオン電圧を保持する奇数ゲートパルスが順次供給される。そして、偶数ゲートラインＧＬ２、ＧＬ４、‥‥、ＧＬｎには、第２のゲートドライバー１０６Ｂにより、１水平期間でハイ論理のＴＦＴオン電圧を保持する偶数ゲートパルスが順次供給される。奇数ゲートパルス或いは偶数ゲートパルスの間では、重畳期間がないが、隣り合う奇数ゲートパルスと偶数ゲートパルスとの間では、１／２水平期間だけの重畳期間が存在する。

タイミングコントローラ１０８は、外部から入力されるデジタルビデオデータをデータドライバー１０４に供給する。また、タイミングコントローラ１０８は、外部システムからデータイネーブル信号(ＤＥ)、水平同期信号（Ｈｓｙｎｃ）、垂直同期信号(Ｖｓｙｎｃ)及びドットクロック(ＤＣＬＫ)を用いて、ゲート駆動部１０６Ａ、１０６Ｂの駆動タイミングを制御するためのゲートスタートパルス(ＧＳＰ)、複数のゲートシフトクロック(ＧＳＣ)及びゲート出力イネーブル信号(ＧＯＥ)を含むゲート制御信号ＧＤＳ１、ＧＤＳ２を生成する。ここで、第１及び第２のゲートドライバー１０６Ａ、１０６Ｂから発生されるゲートパルスが重畳されることができるように、第１及び第２のゲートドライバー１０６Ａ、１０６Ｂに供給されるゲートスタートパルス（ＧＳＰ）には位相差が存在する。

そして、タイミングコントローラ１０８は、データイネーブル信号(ＤＥ)、水平同期信号（Ｈｓｙｎｃ）、垂直同期信号（Ｖｓｙｎｃ）及びドットクロック(ＤＣＬＫ)を用いて、データドライバー１０４の駆動タイミングを制御するためのソーススタートパルス(ＳＳＰ)、ソースシフトクロック(ＳＳＣ)、極性制御信号(ＰＯＬ)及びソース出力イネーブル信号（ＳＯＥ＿ＮＥＷ）を含むデータ制御信号ＤＣＳを発生し、そのデータ制御信号ＤＳＣをデータドライバー１０４に供給する。データドライバー１０４は、極性制御信号（ＰＯＬ）に応じて、水平ライン単位でデータ電圧の極性を反転させ、ソース出力イネーブル信号（ＳＯＥ＿ＮＥＷ）に応じて、奇数列液晶セルのプリチャージ時間と偶数列液晶セルのプリチャージ時間とを異なって制御する。

第１のゲートドライバー１０６Ａは、タイミングコントローラ１０８から供給される第１のゲート制御信号ＧＤＳ１によってスキャンパルスを生成し、奇数ゲートラインＧＬ１、ＧＬ３、‥‥、ＧＬｎ−１に順次供給する。

第２のゲートドライバー１０６Ｂは、タイミングコントローラ１０４から供給される第２のゲート制御信号ＧＤＳ２によってスキャンパルスを生成し、偶数ゲートラインＧＬ２、ＧＬ４、‥‥、ＧＬｎに順次供給する。

このような第１及び第２のゲートドライバー１０６Ａ、１０６Ｂは、画像表示部１０２が形成される基板上にその画像表示部１０２と共に形成され、または、画像表示部１０２とは別の基板上に形成されることもできる。

データドライバー１０４は、タイミングコントローラ１０８からのデータ制御信号ＤＣＳに応じて、タイミングコントローラ１０８から供給されるデジタルビデオデータＤａｔａをアナログガンマ補償電圧に変換してアナログビデオ電圧を発生し、そのアナログビデオ電圧を極性制御信号（ＰＯＬ）によってラインインバージョン方式により反転させた後、ソース出力イネーブル信号（ＳＯＥ＿ＮＥＷ）によってラインインバージョン方式により極性が反転されるアナログビデオ電圧をデータラインＤＬ１〜ＤＬｍに供給する。

図４は、タイミングコントローラ１０８のソース出力イネーブル信号生成部２００を示すものであり、図５は、ソース出力イネーブル信号生成部２００の入出力波形を示すものである。

図４及び図５に示すように、ソース出力イネーブル信号生成部２００は、第１のソース出力イネーブル信号生成部２１０、第２のソース出力イネーブル信号生成部２２０、選択信号生成部２３０、及び選択部２４０を備える。

第１のソース出力イネーブル信号生成部２１０は、奇数列の第１の液晶セル１１０に供給されるプリチャージ電圧と、偶数列の第２の液晶セル１２０に供給されるデータ電圧の出力時点を指示する第１のソース出力イネーブル信号ＳＯＥ１とを発生する。

第２のソース出力イネーブル信号生成部２２０は、偶数列の第２の液晶セル１２０に供給されるプリチャージ電圧と、奇数列の第１の液晶セル１１０に供給されるデータ電圧の出力時点を指示する第２のソース出力イネーブル信号ＳＯＥ２とを発生する。

第１及び第２のソース出力イネーブル信号ＳＯＥ１、ＳＯＥ２のそれぞれは、１水平期間１Ｈの周期で発生される。第２のソース出力イネーブル信号ＳＯＥ２は、１／２水平期間より長く、１水平期間より短い時間Ｄ１だけ、第１のソース出力イネーブルＳＯＥ１から遅延される。尚、第１及び第２のソース出力イネーブル信号ＳＯＥ１、ＳＯＥ２のタイミングは、デジタル回路の設計用論理シミュレータであるベリログ（Verilog）に使用する言語であるＶｅｒｉｌｏｇＨＤＬなど、公知の手段を用いて自由に調整することができる。

選択信号生成部２３０は、第２のデータイネーブル信号ＤＥ＿ＮＥＷを入力され、その第２のデータイネーブル信号ＤＥ＿ＮＥＷの立ち上がりにおいて、第２のデータイネーブル信号ＤＥ＿ＮＥＷを反転させ、選択信号ＳＥＬを発生する。第２のデータイネーブル信号ＤＥ＿ＮＥＷは、外部システムから入力されるデータイネーブル信号（ＤＥ）の位相より２倍早い位相を有する。選択信号生成部２３０は、一例であり、図６に示したように、第２のデータイネーブル信号ＤＥ＿ＮＥＷがクロック端子ＣＬＫに入力され、反転された選択信号ＳＥＬが、Ｄ端子に入力されるＤフリップフロップ３０２と、選択信号ＳＥＬを反転させるインバーター３０１を含む回路とで具現されることもできる。

選択部２４０は選択信号ＳＥＬを用いて第１のソース出力イネーブル信号ＳＯＥ１と第２のソース出力イネーブル信号ＳＯＥ２とが交互に発生されるソース出力イネーブルＳＯＥ＿ＮＥＷ信号を出力する。

本発明による液晶表示装置は、奇数水平ラインに配置された液晶セルに負極性のデータ電圧を供給する反面、偶数水平ラインに配置された液晶セルには、正極性のデータ電圧が充電されるラインインバージョン方式により液晶表示パネルにデータを供給し、そのデータの極性をフレーム単位で反転させる。このような液晶表示装置の動作について、図３及び図７に基づいて詳しく説明する。

図３及び図７に示したように、奇数水平ラインに含まれた液晶セルに負極性のデータを充電するために、第１及び第２のゲートラインＧＬ１、ＧＬ２には、１／２水平期間で重畳される第１及び第２のゲートパルスが順次供給される。すると、第１のゲートパルスの前半期で、第１の水平ラインに含まれた奇数列の液晶セルＲＯ、ＢＯ、ＧＥは、直前フレーム期間の最後のデータ電圧により正極性電圧をプリチャージした後、第１のゲートパルスの後半期と第２のゲートパルスの前半期に該当するＰ１の期間で表示される負極性のデータ電圧−ＲＯ、−ＢＯ、−ＧＥを充電する。ここで、データドライバー１０４は、ソース出力イネーブルＳＯＥ＿ＮＥＷに応じて、Ｐ１の期間が開始される１／２水平期間より遅い時点から負極性のデータ電圧−ＲＯ、−ＢＯ、−ＧＥを出力する。Ｐ１の期間内で、比較的に遅く発生されるソース出力イネーブルＳＯＥ＿ＮＥＷの立下りから第１の水平ラインに含まれた偶数列の液晶セルＧＯ、ＲＥ、ＢＥは、負極性のデータ電圧−ＲＯ、−ＢＯ、−ＧＥをプリチャージした後、第２のゲートパルスの後半期に該当するＰ２の期間の開始と共に発生されるソース出力イネーブルＳＯＥ＿ＮＥＷの立下りから表示する負極性のデータ電圧−ＧＯ、−ＲＥ、−ＢＥを充電する。

ここで、データドライバー１０４は、Ｐ３の期間内で、比較的に遅く発生されるソース出力イネーブルＳＯＥ＿ＮＥＷに応じて、Ｐ３の期間が開始される１／２水平期間より遅い時点から正極性のデータ電圧＋ＲＯ、＋ＢＯ、＋ＧＥを出力する。Ｐ３の期間内で、比較的に遅く発生されるソース出力イネーブルＳＯＥ＿ＮＥＷの立下りから第２の水平ラインに含まれた偶数列の液晶セルＧＯ、ＲＥ、ＢＥは、正極性のデータ電圧＋ＲＯ、＋ＢＯ、＋ＧＥをプリチャージした後、第４のゲートパルスの後半期に該当するＰ４の期間で表示される正極性のデータ電圧＋ＧＯ、＋ＲＥ、＋ＢＥを充電する。

結果として、本発明による液晶表示装置及びその駆動方法は、ソース出力イネーブル信号ＳＯＥ＿ＮＥＷの周期を、１／２水平期間毎に異なって制御することで、プリチャージ電圧とデータ電圧との極性が同一の液晶セルのプリチャージ時間を、プリチャージ電圧とデータ電圧との極性が異なる液晶セルのプリチャージ時間より短くする。

従来技術による液晶表示パネルを概略的に示すものである。図１に示されている液晶表示パネルの駆動波形を示すものである。本発明の実施例による液晶表示装置の駆動装置を概略的に示すものである。図３に示されているソース出力イネーブル信号生成部を概略的に示す回路図である。図４に示されているソース出力イネーブル信号生成部の入出力波形を示す波形図である。図４に示されている選択信号生成部の一例を示す回路図である。本発明の実施例による液晶表示装置の駆動方法を説明するための波形図である。

符号の説明

１０、１１０：第１の液晶セル
１２、１１２：第１の画素電極
１４、１１４：第１のＴＦＴ
２０、１２０：第２の液晶セル
２２、１２２：第２の画素電極
２４、１２４：第２のＴＦＴ
１０２：画像表示部
１０４：データドライバー
１０６Ａ：第１のゲートドライバー
１０６Ｂ：第２のゲートドライバー
１０８：タイミングコントローラ
２００：ソース出力イネーブル信号生成部
２１０：第１のソース出力イネーブル信号生成部
２２０：第２のソース出力イネーブル信号生成部
２３０：選択信号生成部
３０１：インバーター
３０２：Ｄフリップフロップ

Claims

複数のゲートラインと複数のデータラインとを有し、同一のデータラインを共有する液晶セルを含む画像表示部と、
前記ゲートラインにスキャンパルスを順次供給するためのゲート駆動部と、
第１の水平期間周期の第１のソース出力イネーブル信号と、前記第１の水平期間の１／２より長く且つ前記第１の水平期間より短い時間Ｄ１だけ、前記第１のソース出力イネーブル信号から遅延された第２のソース出力イネーブル信号とを交互に発生するソース出力イネーブル信号生成部と、
前記第１及び第２のソース出力イネーブル信号に応じて、データ電圧を前記データラインに供給するデータドライバーと、
を備えることを特徴とする液晶表示装置。
前記液晶セルは、前記データラインの左側に配置され、互いに異なる極性のデータ電圧を連続して充電する奇数列の第１の液晶セルと、前記データラインの右側に配置され、同一の極性のデータ電圧を連続して充電する偶数列の第２の液晶セルと、を含むことを特徴とする請求項１に記載の液晶表示装置。
前記第１の液晶セルは、奇数ゲートラインからのスキャンパルスに応じて、前記データラインからのデータ電圧を前記第１の液晶セルに供給する第１の薄膜トランジスタを備え、前記第２の液晶セルは、偶数ゲートラインからのスキャンパルスに応じて、前記データラインからのデータ電圧を前記第２の液晶セルに供給する第２の薄膜トランジスタを備えることを特徴とする請求項２に記載の液晶表示装置。
前記第１の液晶セルは、前記第１のソース出力イネーブル信号により第１のデータ電圧をプリチャージした後、前記第２のソース出力イネーブル信号により表示する第２のデータ電圧を充電し、前記第２の液晶セルは、前記第２のソース出力イネーブル信号により前記第２のデータ電圧をプリチャージした後、前記第１のソース出力イネーブル信号により表示する第３のデータ電圧を充電することを特徴とする請求項３に記載の液晶表示装置。
前記ゲートドライバーは、奇数ゲートラインに第１のスキャンパルスを順次供給する第１のゲートドライバーと、偶数ゲートラインに第２のスキャンパルスを順次供給する第２のゲートドライバーと、を備え、
前記第１及び第２のスキャンパルスのそれぞれは、１水平期間で発生し、前記第１のスキャンパルスの後半期は、前記第２のスキャンパルスの前半期と重畳されることを特徴とする請求項１に記載の液晶表示装置。
前記ゲートドライバーは、前記画像表示部と共に同一の基板上に形成されることを特徴とする請求項５に記載の液晶表示装置。
前記データドライバーは、前記データ電圧の極性を１水平期間単位で反転させることを特徴とする請求項１に記載の液晶表示装置。
複数のゲートラインと複数のデータラインとを有し、同一のデータラインを共有する液晶セルを含む画像表示部を有する液晶表示装置の駆動方法において、
第１の水平期間周期の第１のソース出力イネーブル信号と、前記第１の水平期間の１／２より長く且つ前記第１の水平期間より短い時間Ｄ１だけ、前記第１のソース出力イネーブル信号から遅延された第２のソース出力イネーブル信号とを交互に発生するステップと、
前記ゲートラインにスキャンパルスを順次供給するステップと、
前記第１及び第２のソース出力イネーブル信号に応じて、データ電圧を前記データラインに供給するステップと、
を含むことを特徴とする液晶表示装置の駆動方法。
前記液晶セルは、前記データラインの左側に配置され、互いに異なる極性のデータ電圧を連続して充電する奇数列の第１の液晶セルと、前記データラインの右側に配置され、同一の極性のデータ電圧を連続して充電する偶数列の第２の液晶セルと、を含むことを特徴とする請求項８に記載の液晶表示装置の駆動方法。
前記第１の液晶セルは、奇数ゲートラインからのスキャンパルスに応じて、前記データラインからのデータ電圧を前記第１の液晶セルに供給する第１の薄膜トランジスタを備え、前記第２の液晶セルは、偶数ゲートラインからのスキャンパルスに応じて、前記データラインからのデータ電圧を前記第２の液晶セルに供給する第２の薄膜トランジスタを備えることを特徴とする請求項９に記載の液晶表示装置の駆動方法。
前記第１の液晶セルは、前記第１のソース出力イネーブル信号により第１のデータ電圧をプリチャージした後、前記第２のソース出力イネーブル信号により表示する第２のデータ電圧を充電し、前記第２の液晶セルは、前記第２のソース出力イネーブル信号により前記第２のデータ電圧をプリチャージした後、前記第１のソース出力イネーブル信号により表示する第３のデータ電圧を充電することを特徴とする請求項１０に記載の液晶表示装置の駆動方法。
前記ゲートラインにスキャンパルスを順次供給するステップは、奇数ゲートラインに第１のスキャンパルスを順次供給するステップと、偶数ゲートラインに第２のスキャンパルスを順次供給するステップと、を含み、
前記第１及び第２のスキャンパルスのそれぞれは、１水平期間で発生し、前記第１のスキャンパルスの後半期は、前記第２のスキャンパルスの前半期と重畳されることを特徴とする請求項８に記載の液晶表示装置の駆動方法。
前記データ電圧の極性を１水平期間単位で反転させるステップをさらに含むことを特徴とする請求項８に記載の液晶表示装置の駆動方法。
複数のゲートラインと複数のデータラインとを有し、同一のデータラインを共有する液晶セルを含む画像表示部と、
前記ゲートラインにスキャンパルスを順次供給するためのゲート駆動部と、
第１の水平期間周期の第１のソース出力イネーブル信号と、前記第１のソース出力イネーブル信号から遅延された第２のソース出力イネーブル信号とを交互に発生するソース出力イネーブル信号生成部と、
前記第１及び第２のソース出力イネーブル信号に応じて、前記データラインの一方側と他方側とに連結された液晶セルに、互いに異なる時間でデータ電圧を供給するデータドライバーと、
を備えることを特徴とする液晶表示装置。
前記第２のソース出力イネーブル信号は、前記第１の水平期間の１／２より長く且つ前記第１の水平期間より短い時間Ｄ１だけ、前記第１のソース出力イネーブル信号から遅延されることを特徴とする請求項１４に記載の液晶表示装置。
前記データドライバーは、前記液晶セルにビデオデータ信号をラインインバージョン形態で供給し、前記ビデオデータ信号の極性は、フレーム単位で反転されることを特徴とする請求項１５に記載の液晶表示装置。
前記データラインの一方側に連結された液晶セルには、前記他方側に連結された液晶セルに比べて、さらに長い時間、データ電圧が供給されることを特徴とする請求項１４に記載の液晶表示装置。
複数のゲートラインと複数のデータラインとを有し、同一のデータラインを共有する液晶セルを含む画像表示部と、
前記ゲートラインにスキャンパルスを順次供給するためのゲート駆動部と、
第１の周期のソース出力イネーブル信号と、前記第１の周期より短い第２の周期のソース出力イネーブル信号とを交互に発生するソース出力イネーブル信号生成部と、
前記第１及び第２の周期のソース出力イネーブル信号に応じて、データ電圧を前記データラインに供給するデータドライバーと、
を備えることを特徴とする液晶表示装置。