JP2011187684A - 半導体装置及びその製造方法 - Google Patents

Abstract

【課題】 リードフレームを用いた樹脂封止型の半導体装置において、製造プロセスの複雑化及び／又は実装信頼性の低下を抑制しながら、リードフレームの下面に外部端子を形成して多端子化を実現する。
【解決手段】 半導体装置１００は、半導体素子１２０と、リードフレーム１３０と、半導体素子１２０上の複数の電極パッドをリードフレーム１３０に接続する複数の導電体１６０、１６１と、半導体素子１２０及び導電体１６０、１６１を封止するモールド樹脂１４０とを含む。リードフレーム１３０は、半導体ダイ１２０を搭載するダイ搭載面１３２ａ側に複数の凹部１３２ｄを有する。凹部１３２ｄは、ダイ搭載面とは反対側の面１３２ｂから突出した突起端子１３２ｐを形作る。凹部１３２ｄは、リードフレーム１３０のダイ搭載面１３２ａ側で接着材１５０によって塞がれ、内部にモールド樹脂１４０を含まない。
【選択図】 図３Ａ

Description

本発明は、リードフレームを用いた樹脂封止型半導体装置に関する。

近年、電子機器の高性能化及び軽薄短小化の傾向から、例えば特定用途向け集積回路（ＡＳＩＣ）等のＬＳＩの高機能化及び高集積化が進められている。また、ＬＳＩの動作周波数は高周波化の傾向にあり、ノイズを低減するために電源及びグランドの配線を強化する必要が生じている。このような状況の下、ＬＳＩ等を搭載する半導体装置（パッケージ）においては、信号、電源及びグランドのそれぞれの外部端子数（ピン数）が増加してきている。

半導体パッケージの形態として、ＳＯＰ（Small Outline Package）及びＱＦＰ（Quad Flat Package）等、リードフレームを用いた樹脂封止型の半導体パッケージが広く用いられている。この形態の半導体パッケージでは、ＱＦＰのようにパッケージの４つの側面に外部端子を設け、外部端子の狭ピッチ化により多端子化を図ってきた。

ここで、図１及び図２を用いて、典型的なＱＦＰ型半導体装置１０を説明する。図１の断面図に示すように、半導体装置１０は、半導体素子（ダイ）２０と、リードフレーム３０と、モールド樹脂４０とを有している。半導体装置１０は更に、半導体素子２０をリードフレーム３０に接着する接着材５０と、半導体素子２０上の複数の電極パッドをリードフレーム３０に電気的に接続する複数のボンディングワイヤ６０とを有している。

リードフレーム３０は、図２の平面図に示すように単層のリードフレームである。リードフレーム３０は、レール部３１と、半導体素子２０が搭載されるステージ部（ダイパッド）３２と、ステージ部３２をレール部３１に接続して支持するサポート部３３と、半導体素子２０と外部との電気接続のための多数のリード部３４とを含んでいる。リードフレーム３０は一般的に、複数個の半導体装置１０用のリードフレームがレール部３１で接続された構成を有し、モールド樹脂４０によるモールド後に個片化される。リード部３４は、モールド樹脂４０内にあって、ボンディングワイヤ６０が接続されるインナーリード部３４ｉと、モールド樹脂４０の外部にあって、実装基板等の接続パッドに接続されるアウターリード部３４ｏとを含んでいる。アウターリード部３４ｏは所謂ガルウィング状に成形されている。

ＱＦＰ型半導体装置１０において、リード部３４、特にアウタリード部３４ｏ、のピッチを狭める場合、アウターリード部３４ｏ自体の幅が細くなり、必要な外部端子強度を確保することが困難になる。また、セットメーカーにおいて半導体装置１０を実装基板に実装する際、位置精度よく実装しないと、隣接し合う端子間で電気的なショートが発生しやすくなる。故に、狭ピッチ化には限界があり、更なる多端子化を実現しようとすると、パッケージの外形サイズが大きくなり、軽薄短小化の要求に応えることができない。

ＱＦＰ型パッケージを上回る多端子化を可能にし得る半導体パッケージとして、ボール・グリッド・アレイ（ＢＧＡ）型の半導体パッケージが開発されてきた。ＢＧＡ型パッケージは、基板の片面に半導体素子を搭載し、もう一方の面に外部端子としてアレイ状に半田ボールを形成し、該基板を貫通するビア等を介して半導体素子の電極と半田ボールとを接続したものである。ＢＧＡ型パッケージは、ＱＦＰ型パッケージと比較して、同じ外部端子数でも外部端子ピッチを大きくすることができる。しかし、ＢＧＡ型パッケージは、ＱＦＰ型パッケージより構成要素が多く、構造が複雑である。また、ＢＧＡ型パッケージは、基板との線膨張係数のミスマッチから生じる応力や外部応力が半田ボールに集中し、半田破壊が加速度的に進むおそれがある。すなわち、半田ボールの応力吸収作用はＱＦＰ型パッケージのアウターリードのそれより小さいため、ＢＧＡ型パッケージの半田ボールは、実装基板との間での接続信頼性を低下させる要因となり得る。そのため、ＢＧＡ型パッケージの使用は増えつつあるものの、ＢＧＡ型パッケージは、コスト及び／又は実装信頼性の観点から、リードフレームを用いた樹脂封止型パッケージを完全に置き換え得るものではない。

ところで、リードフレームを用いた樹脂封止型の半導体装置において、ＢＧＡ型パッケージのように、半田ボール等の突起状の外部端子を形成する技術が幾つか提案されている。例えば、リードフレームの下面側にパッケージから露出した半田ボールを形成する技術や、突起がエッチング形成された金属放熱板をダイパッド兼電源系プレーンとして用いる技術が知られている。

特開平７−２３１０６９号公報 特開平６−１３３４４１号公報 特開平９−１１６０４５号公報

リードフレームを用いた樹脂封止型の半導体装置において突起状の外部端子を形成する既知の技術は、半導体装置の外部端子数を増加させる可能性を有するものの、幾つかの新たな問題を生じさせる。例えば、半田ボール又は金属突起などの外部端子を形成するために追加の工程を必要とし、半導体装置の製造プロセスが複雑化する。また、半導体装置と実装基板との間の線膨張係数のミスマッチによる応力及び外部応力が、半田ボールとリードフレームとの接合面、又は金属突起と実装基板との接合面に集中し、そこでクラックが発生し得る。これらの問題は、半導体装置の製造コストの上昇、及び半導体装置と実装基板との間の接続信頼性の低下をもたらし、ＱＦＰ型パッケージが有する利点を損ねるものである。

故に、リードフレームを用いた樹脂封止型の半導体装置において、有意な製造プロセスの複雑化及び／又は実装信頼性の低下を伴うことなく、リードフレームの下面に外部端子を形成して多端子化を図ることを可能にする技術が望まれる。

一観点によれば、半導体ダイと、リードフレームと、半導体ダイ上の複数の電極パッドをリードフレームに接続する複数の導電体と、半導体ダイ及び導電体を封止するモールド樹脂とを含む半導体装置が提供される。リードフレームは、半導体ダイを搭載するダイ搭載面側に複数の凹部を有する。該凹部は、ダイ搭載面とは反対側の面から突出した突起端子を形作る。該凹部は内部にモールド樹脂を含まない。

他の一観点によれば、半導体装置の製造方法が提供される。当該方法は、リードフレームをパターニングする工程と、リードフレームを成形する工程と、リードフレームに半導体ダイを搭載し、半導体ダイ上の複数の電極パッドとリードフレームとを複数の導電体で接続する工程とを含む。リードフレームの成形工程は、半導体ダイを搭載するダイ搭載面側に複数の凹部を形成することを含む。該凹部により、ダイ搭載面とは反対側の面に、複数の突起端子が形成される。当該方法は更に、該凹部上を接着材で塞ぐ工程と、半導体ダイ及び導電体をモールド樹脂で封止する工程とを含む。接着材により、上記凹部内へのモールド樹脂の侵入が阻止される。

製造プロセスの複雑化を抑えながら、リードフレームの下面に突起端子を形成することができる。また、突起端子の応力吸収作用により、実装基板との間で生じる応力などを緩和し、実装信頼性を確保することができる。

従来技術に係る半導体装置を示す断面図である。 図１の半導体装置に使用され得るリードフレームを示す上面図である。 第１実施形態に係る半導体装置を示す図である。 第１実施形態に係る半導体装置の突起端子を示す図である。 突起端子の形状の変形例を示す図である。 突起端子の一効果を説明する断面図である。 図３Ａの半導体装置の製造方法を示すフローチャートである。 図６のステップＳ１後の構造を示す図である。 図６のステップＳ２後の構造を示す図である。 図６のステップＳ３後の構造を示す図である。 図６のステップＳ４後の構造を示す図である。 図６のステップＳ５を説明する断面図である。 図３Ａの半導体装置の変形例を説明する上面図である。 第２実施形態に係る半導体装置を示す図である。 図１３の半導体装置に使用され得るリードフレームを示す上面図である。 第３実施形態に係る半導体装置に使用され得るリードフレームを示す上面図である。 第３実施形態に係る半導体装置の内部構成を示す上面図である。 第３実施形態に係る半導体装置に使用され得る他のリードフレームを示す上面図である。 第４実施形態に係る半導体装置を示す図である。

以下、図面を参照しながら実施形態について詳細に説明する。なお、図面において、種々の構成要素は必ずしも同一の尺度で描かれていない。また、図面全体を通して、同一あるいは対応する構成要素には同一あるいは類似の参照符号を付する。

（第１実施形態）
先ず、第１実施形態に係る半導体装置１００を説明する。

図３Ａの（ａ）は半導体装置１００の底面図を示し、（ｂ）は（ａ）の直線Ａ−Ａに沿った断面図を示している。半導体装置１００は、リードフレームを用いた樹脂封止型の半導体装置であり、特に限定されないが、パッケージの４つの側面からアウターリードが突出する点でＱＦＰ的な構造を有している。

半導体装置１００は、半導体素子（ダイ）１２０と、リードフレーム１３０と、モールド樹脂１４０とを有している。半導体装置１００は更に、半導体素子１２０をリードフレーム１３０に接着する接着材１５０と、半導体素子１２０上の複数の電極パッドをリードフレーム１３０に電気的に接続する複数の導電体１６０とを有している。半導体素子１２０は、例えば、シリコン（Ｓｉ）ウェハ又はシリコン・オン・インシュレータ（ＳＯＩ）ウェハ等の半導体基板を用いて製造されたＡＳＩＣとし得る。導電体１６０は、典型的にボンディングワイヤであり、例えば金（Ａｕ）ワイヤとし得る。

リードフレーム１３０は、ここでは単層のリードフレームであり、電気伝導率が高く且つ機械的強度が高い金属材料を有し、例えば、熱伝導性に優れた銅合金又はＳｉとの熱膨張率差が小さい４２アロイ（４２％ニッケル−鉄合金）を有する。リードフレーム１３０は、半導体素子１２０が搭載されるステージ部（ダイパッド）１３２と、該ステージ部の周囲に配置された多数のリード部１３４とを含んでいる。リード部１３４は、モールド樹脂１４０内にあって、ボンディングワイヤ１６０が接続されるインナーリード部１３４ｉと、モールド樹脂１４０の外部にあって、実装基板等の接続パッドに接続されるアウターリード部１３４ｏとを含んでいる。アウターリード部１３４ｏは、所謂ガルウィング状に成形されている。しかしながら、アウターリード部１３４ｏは、所謂Ｊリード形状など、実装基板への表面実装に適したその他の形状に成形されていてもよい。

リードフレームのステージ部１３２は、半導体素子１２０が搭載される面であるダイ搭載面１３２ａ側に、複数の凹部（dimple）１３２ｄを有している。凹部１３２ｄは、リードフレーム１３０の板材をプレス加工などを用いて成形することによって形成され、ステージ部１３２のダイ搭載面１３２ａの反対側の面１３２ｂに突起（projection）１３２ｐを形作っている。突起１３２ｐは、ステージ部の下面１３２ｂ側のモールド樹脂１４０を貫通し、半導体装置１００の下面側から突出した突起端子を構成する。典型的に、突起端子１３２ｐの実装基板との接合部の高さ位置（実装高さ）は、アウターリード部１３４ｏの実装高さに等しい。なお、突起端子の数、位置及び／又は大きさ等は適宜変更することができる。

図３Ｂに、突起端子１３２ｐの形状の一例を斜視図にて示す。突起端子１３２ｐは、好ましくは、リードフレーム１３０の板材を貫通するように設けられた貫通穴１３５を有する。図５を参照して後述する応力吸収作用を高めるためである。この例において、突起端子１３２ｐは、貫通穴１３５の存在により、２つのガルウィング形状を連結したような構造を有する。貫通穴１３５は、突起端子１３２ｐ上のモールド樹脂１４０で覆われない位置に設けられている。また、貫通穴１３５を通して、ステージ部１３２と半導体素子１２０との間に設けられた接着材１５０が露出されている。すなわち、突起端子１３２ｐを形作る凹部１３２ｄは中空状態にある。なお、突起端子１３２ｐが貫通穴１３５を有しない場合、凹部１３２ｄは、該突起端子と接着材１５０とにより密閉された中空を形成する。

なお、突起端子１３２ｐ及び貫通穴１３５の形状は、図３Ｂに示した形状に限定されず、例えば図４に示すような様々な形状をとり得る。図４（ａ）及び（ｂ）において、突起電極１３２ｐは１つの貫通穴１３５により形成された所謂Ｊリード的な形状を有する。また、４つの貫通穴を有する図４（ｃ）の突起端子のように、突起電極１３２ｐはより多くの貫通穴１３５を有していてもよい。また、ステージ部の下面１３２ｂに平行な平面内で、突起端子１３２ｐは好ましくは、該端子のプレス加工や実装基板への実装後に外力や応力などが一部に集中してクラックが発生しないよう、角部が存在しない形状を有することが好ましい。そのような形状の例には、円形、楕円形、又は図３Ａ（ａ）及び図３Ｂに示したような直線部と円弧部とを含む陸上競技トラック状の形状が含まれる。

また、貫通穴１３５は、図３Ａ（ａ）に示した例において、ステージ部１３２の４つの辺のそれぞれに沿ったグループごとに９０°回転された向きを有している。しかしながら、貫通穴の向きはこれに限定されず、例えば、ステージ部１３２の中心に対して放射状の向きとなるように徐々に回転される等、予想される半導体装置１００の反りに応じて決定されてもよい。

接着材１５０は、電気絶縁性を有し、半導体素子１２０をステージ部１３２に接着するとともに、ステージ部の凹部１３２ｄを塞いでモールド樹脂１４０の侵入を阻止する蓋として機能する。故に、図１２を参照して後述するように、半導体素子１２０に覆われない位置に凹部１３２ｄが形成される場合、そのような凹部１３２ｄを塞ぐためにも設けられる。接着材１５０は、例えば、エポキシ樹脂又はポリミド樹脂を主成分とした樹脂フィルムであり、予めシート状に形成されたものを貼ることにより形成され得る。代替的に、接着材１５０は、エポキシ樹脂又ポリミド樹脂を主成分としたペーストを塗布することによって形成されてもよい。また、接着材１５０は、熱伝導率を高めるためのフィラー等を含んでいてもよい。

リードフレームのステージ部１３２は、図３Ａ（ｂ）の断面図に示すように、導電体１６１（異なる断面にあるため破線で示す）によって半導体素子１２０上の電極パッドに電気的に接続されている。導電体１６１は、例えば、リード部１３４に接続された導電体１６０と同様のボンディングワイヤとし得る。ステージ部１３２のワイヤ１６１が接続される電極パッドは、好ましくは、半導体素子１２０上の電源パッド又はグランド（ＧＮＤ）パッドとし得る。その場合、ステージ部１３２は電源プレーン又はグランドプレーンとしても機能し、その突起端子１３２ｐは半導体装置１００の電源端子又はグランド端子として機能する。突起端子１３２ｐを電源端子及びグランド端子の何れとするかは、半導体装置１００が搭載する半導体素子１２０に応じて選択し得る。

故に、アウターリード１３４ｏに加えてリードフレームのステージ部１３２に突起端子１３２ｐを形成することにより、半導体装置の外部端子数を増加させることができる。そして、突起端子１３２ｐを電源又はグランドの端子として用いることにより、アウターリード１３４ｏのうちのより多くを信号端子として用いることができる。また、半導体素子１２０上のパッドをステージ部１３２に接続するワイヤ１６１は、インナーリード部１３４ｉに接続するワイヤ１６０より短くすることが可能であり、電源系の等価直列抵抗を低減することができる。

ここで、図５の模式図を参照して、突起電極１３２ｐが有する応力吸収作用を説明する。図５（ａ）は、１つの突起端子１３２ｐを実装基板７０の接続パッド７１に半田１７２を用いて接合した状態を断面図にて示している。また、図５（ｂ）は、比較例として、図１の半導体装置１０のダイパッド３２の下面側にエッチング等により金属ランド３２ｌを形成した場合に、該ランド３２ｌを実装基板７０の接続パッド７１に半田７２によって接合した状態を示している。ただし、図５（ｂ）においても、図５（ａ）のモールド樹脂１４０と同様に、モールド樹脂４０がダイパッド３２の下面側に形成されるとしている。

図５（ａ）に示すように、半田１７２は、突起端子１３２ｐの外表面に沿って上方に濡れ上がり、強固な半田フィレットを形成し得る。また、突起端子１３２ｐは、それと表裏一体に形成された凹部１３２ｄがモールド樹脂１４０を含まずに中空を為しているため、図５（ｂ）の構造と比較して容易に変形し得る。故に、突起端子１３２ｐは、半導体装置と実装基板７０との線膨張係数のミスマッチから生じる応力や外部応力を吸収し、半導体装置の実装信頼性を高めることができる。なお、例えばＱＦＮ（Quad Flat Non-leaded）型パッケージ等におけるモールド樹脂で固定されたランドを比較例に採ったとしても、突起端子１３２ｐは、同じ理由により、半導体装置の実装信頼性を高めることができる。さらに、突起端子１３２ｐは、リードフレームに接続された半田ボール等とは異なり、リードフレーム１３０（ステージ部１３２）に一体的に形成されているため、外部端子の接続強度を有意に低下させ得る部分を半導体装置の内部に生じさせない。

次に、第１実施形態に係る半導体装置１００の製造方法を説明する。図６は、この方法の主な工程Ｓ１−Ｓ６を含むフローチャートであり、図７−１１は、工程Ｓ１−Ｓ５の各工程を説明するための図である。

先ず、工程Ｓ１にて、打ち抜き又はエッチングによってリードフレームのパターニングを行う。図７（ａ）は、パターニング後のリードフレーム１３０を、１つの半導体装置１００に相当する部分について例示している。

リードフレーム１３０は、この例において、１枚の板材から成形された単層のリードフレームである。図７（ａ）に示すように、リードフレーム１３０は、レール部１３１と、ステージ部１３２と、ステージ部１３２をレール部１３１に接続して支持するサポート部１３３と、多数のリード部１３４とを有し得る。ステージ部１３２は、必要に応じて、各対が後に形成される各突起端子に対応する複数対の貫通穴１３５を有する。図７（ｂ）は、一対の貫通穴１３５（図７（ａ）の破線で囲まれた部分Ｂ）を拡大して示している。リードフレーム１３０が有するこれらの構成は、貫通穴１３５も含めて、１つの金型を用いた一度の打ち抜き又は一度のエッチングによってパターニングすることができる。

続いて、工程Ｓ２にて、図８に示すように、金型を用いてリードフレームをその厚さ方向に成形する。これにより、必要に応じて、ステージ部１３２とリード部１３４との間に高低差が形成されるよう、ステージ部１３２をレール部１３１に接続する各サポート部１３３に段差１３３ｓが形成される。同時に、ステージ部１３２に複数の突起端子１３２ｐ（凹部１３２ｄ）が形成され得る。図８（ｂ）及び（ｃ）は、それぞれ、１つの突起端子１３２ｐの底面図及び斜視図を示している。これらの図において、破線１４０’は、後にモールド樹脂１４０で覆われる範囲の境界線を示しており、後の樹脂モールド工程Ｓ５（図１１参照）においてモールド樹脂１４０による封止範囲は破線１４０’の外側に制限される。

続いて、工程Ｓ３にて、図９に示すように、リードフレームのステージ部１３２のダイ搭載面側１３２ａの所定領域に接着材１５０を設け得る。この例においては、図３Ａ（ｂ）に示したように半導体素子１２０が搭載される領域に接着材１５０を設ければよく、それにより、ダイ搭載面１３２ａ側に形成された複数の凹部１３２ｄは全て、接着材１５０によって蓋をされる。なお、この接着材１５０のように半導体素子１２０を接着するためのものは、リードフレーム１３０上ではなく、半導体素子１２０の搭載に先立って該素子１２０の裏面に設けてもよい。接着材１５０は、例えば、エポキシ樹脂又はポリミド樹脂を主成分として有し、予めシート状に形成されたとした樹脂フィルムを接着してもよいし、樹脂ペーストを塗布してもよい。なお、樹脂ペーストを塗布する場合、凹部１３２ｄを中空にしながら該凹部上に形成されるのに十分な粘性を有することが好ましい。なお、典型的に、上述の接着材１５０はモールド樹脂１４０より剛性が低く、突起端子１３２ｐの変形を許容し得るので、樹脂ペーストは凹部１３２ｄ内に侵入してもよい。

続いて、工程Ｓ４にて、半導体素子１２０を搭載し、その上面に形成された多数の電極パッド１２１を例えばワイヤボンディングによってリードフレーム１３０に電気接続する。例えば、図１０に示すように、多数の電極パッド１２１のうち、グランドパッド１２１ｇをボンディングワイヤ１６１でステージ部１３２に接続し、それ以外の電極パッドをボンディングワイヤ１６０でリード部１３４（インナーリード部１３４ｉ）の先端部に接続する。ステージ部１３２に接続する電極パッド１２１は、設計に応じて、グランドパッド１２１ｇに代えて電源パッドとしてもよい。また、ステージ部１３２に接続されるように選択された電極パッド群（図１０ではグランドパッド１２１ｇ）の一部はリード部１３４に接続されてもよい。また、図１０中のリード部１３４’のように、ボンディングワイヤ１６０’を介してステージ部１３２に接続されるリード部が存在してもよい。

続いて、工程Ｓ５にて、モールド樹脂１４０による樹脂封止を行う。先ず、図１１（ａ）に示すように、ワイヤ接続後の構造物を上型及び下型のモールド金型１８１及び１８２によって挟み込む。下型１８２は、突起端子１３２ｐに位置に対応した位置に窪み１８３を有する。窪み１８３は、図８に示した境界線１４０’の位置で突起端子１３２ｐと嵌合するように、寸法及び形状が定められている。また、突起端子１３２ｐ内の凹部１３２ｄは、上述のように接着材１５０（及び、この実施形態においては半導体素子１２０）で蓋をされた状態にある。故に、図１１（ｂ）に示すように、金型１８１と１８２との間に注入されたモールド樹脂１４０は、凹部１３２ｄ内に侵入することなく、半導体装置１００を樹脂封止することができる。

最後に、工程Ｓ６にて、モールド樹脂１４０の外部において、リードフレーム１３０の切断及び成形を行う。すなわち、アウターリード１３４ｏを例えばガルウィング状などの所望の形状に成形するとともに、リードフレーム１３０のレール部１３１で連結されていた複数の半導体装置１００を個片化する。以上により、図３Ａに示した半導体装置１００が完成する。

斯くして、半導体装置１００は、リードフレームのパターニングから樹脂モールドまでの各工程において金型などの変更はあるものの、一般的なＱＦＰ型パッケージの製造方法に対して工程数を増加させることなく製造し得る。なお、図６に示したフローチャートは概略的なものであり、例えば、リードフレームの表面処理（めっき膜の形成など）、及び／又はパターニング後のリードフレームの固定用テープの貼り付け等、その他の工程を含んでいてもよい。

次に、図１０（工程Ｓ４）に対応する図１２を参照して、第１の実施形態に係る半導体装置１００の変形例を説明する。

図３Ａに示した半導体装置１００においては、リードフレームのステージ部の凹部１３２ｄ及び突起端子１３２ｐは、半導体素子１２０の真下（以下、ダイ搭載領域と称する）に形成されている。この構成は、突起端子１３２ｐを形成するためのスペースをステージ部１３２に追加する必要がないという利点を有する。しかしながら、突起端子１３２ｐは、ステージ部１３２のダイ搭載領域以外の領域（以下、周辺領域と称する）に形成されてもよい。このように突起端子１３２ｐを周辺領域に設けることにより、半導体装置の実装信頼性を更に高めることができる。このような周辺領域では、半導体素子１２０とリードフレーム１３０との間の線膨張係数のミスマッチによる影響が、ダイ搭載領域においてより小さいからである。なお、突起端子１３２ｐの必要数などに応じて、突起端子１３２ｐをダイ搭載領域と周辺領域との双方に設けることも可能である。

図１２（ａ）に示すリードフレーム１３０は、ステージ部１３２の周辺領域に、ダイ搭載領域を取り囲むように複数の突起端子１３２ｐ（凹部１３２ｄ）を有している。ステージ部のダイ搭載面側１３２ａにおいて、周辺領域の複数の凹部１３２ｄは、半導体素子１２０をステージ部１３２に接着する接着材１５０（図９参照）とは別個のリング状の接着材１５１で塞がれている。この接着材１５１は、凹部１３２ｄ内にモールド樹脂１４０が侵入することを阻止する役割を果たす。以下では接着材１５０をダイ接着材、接着材１５１を蓋材とも称する。蓋材１５１は、上面に接着性を有する必要はなく、また、電気絶縁性を有していなくてよい。故に、蓋材１５１は、製造工程の簡略化の観点から接着材１５０と同じ接着フィルムとすることが好ましいが、異なる材料を有する接着フィルムとしてもよい。

蓋材１５１は、例えば図１２（ｂ）及び（ｃ）に示すような異なる形状を有していてもよい。図１２（ｂ）及び（ｃ）は、図１２（ａ）中の破線で囲まれた領域Ｃの変形例を示すものである。蓋材１５１は、例えば、半導体素子１２０の各辺に隣接する幾つかの凹部１３２ｄごと又は１つの凹部１３２ｄごとに形成されてもよい。また、ダイ接着材１５０をダイ搭載領域だけでなく周辺領域まで拡張し、該拡張部を蓋材１５１としてもよい。このように周辺領域の蓋材１５１と一体化されたダイ接着材１５０は、ステージ部１３２のボンディングワイヤ１６１との接続領域に対応して開口が形成される。蓋材１５１の形状は、使用する材料、及び／又は貼り付け若しくは塗布などの形成方法に応じて選択され得る。

（第２実施形態）
次に、第２実施形態に係る半導体装置２００を説明する。

図１３（ａ）は半導体装置２００の底面図を示し、図１３（ｂ）は図１３（ａ）の直線Ａ−Ａに沿った断面図を示している。半導体装置２００は、第１実施形態に係る半導体装置１００の構成要素に対応する数多くの構成要素を有しており、それらには類似の参照符号を付する。また、本実施形態に特有でない構成要素については詳細には説明しない。

半導体装置２００は、半導体素子２２０と、リードフレーム２３０と、モールド樹脂２４０とを有している。半導体装置２００は更に、半導体素子２２０をリードフレーム２３０に接着する接着材２５０と、半導体素子２２０上の複数の電極パッドをリードフレーム２３０に電気的に接続する例えばボンディングワイヤである複数の導電体２６０とを有している。

ここで、リードフレーム２３０を成形後のリードフレームの平面構成として示した図１４を併せて参照する。リードフレーム２３０は、半導体素子２２０が搭載される第１のステージ部（ダイパッド）２３２と、第１のステージ部２３２の周囲に配置された第２のステージ部２３６と、第２のステージ部の周囲に配置された多数のリード部２３４とを含んでいる。第１のステージ部２３２は、サポート部２３３によってレール部２３１に接続されるように形成される。また、第２のステージ部２３６は、第１のステージ部２３２のサポート部２３３によって、４つに分割されている。第２のステージ部２３６の各々も、自身に付随するサポート部２３３によってレール部２３１に接続されるように形成される。各サポート部２３３は必要に応じて段差２３３ｓを有する。リード部２３４は、モールド樹脂２４０内にあって、ボンディングワイヤ２６０が接続されるインナーリード部２３４ｉと、モールド樹脂２４０の外部にあって、実装基板等の接続パッドに接続されるアウターリード部２３４ｏとを含んでいる。

第１のステージ部２３２は、半導体素子２２０が搭載される面であるダイ搭載面側に、複数の凹部２３２ｄを有している。また、第２のステージ部２３６も同様に複数の凹部２３６ｄを有している。凹部２３２ｄ及び２３６ｄは、それぞれ、ステージ部２３２及び２３６の反対側の面に突起端子２３２ｐ及び２３６ｐを形作っている。第１のステージ部の凹部２３２ｄは、半導体素子２２０を接着するための接着材２５０で上を塞がれ、第２のステージ部の凹部２３６ｄは、別の接着材（蓋材）２５２で上を塞がれている。接着材２５０及び２５２は、上述の半導体装置１００の接着材１５０と１５１との間の関係と同様に、同じ材料を有していてもよいし、異なる材料を有していてもよい。また、各突起端子２３２ｐ及び２３６ｐは、好ましくは、リードフレーム２３０の板材を貫通する貫通穴２３５を有し、貫通穴２３５は、モールド樹脂２４０が形成されない位置に設けられる。凹部２３２ｄ及び２３６ｄは好ましくは中空状態にある。

第１のステージ部２３２は、図１３（ｂ）の断面図に示すように、導電体２６１（異なる断面にあるため破線で示す）によって半導体素子２２０上の電極パッドに電気的に接続されている。また、第２のステージ部２３６は、導電体２６２（やはり異なる断面にあるため破線で示す）によって半導体素子２２０上の電極パッドに電気的に接続されている。導電体２６１及び２６２は、インナーリード部２３４ｉに接続された導電体２６０と同様のボンディングワイヤとし得る。第１のステージ部２３２のワイヤ２６１が接続される電極パッドは、好ましくは、半導体素子２２０上の電源パッド又はグランドパッドのうちの一方である。また、第２のステージ部２３６のワイヤ２６２が接続される電極パッドは、好ましくは、電源パッド又はグランドパッドのうちの他方である。すなわち、好ましくは、ステージ部２３２及び２３６は電源プレーン及びグランドプレーンを構成し、それぞれの突起端子２３２ｐ及び２３６ｐは半導体装置２００の電源端子及びグランド端子を構成する。

故に、リードフレームのステージ部を第１及び第２のステージ部２３２及び２３６に分割し、それぞれに突起端子２３２ｐ及び２３６ｐを形成することにより半導体装置の外部端子数を増加させることができる。そして、突起端子２３２ｐ及び２３６ｐを電源及びグランドの端子として用いることにより、アウターリード２３４ｏのうちのより多くを信号端子として用いることができる。また、半導体素子２２０上のパッドを第１、第２のステージ部２３２、２３６に接続するワイヤ２６１、２６２は、インナーリード部２３２ｉに接続するワイヤ２６０より短くすることが可能であり、電源系の等価直列抵抗を低減することができる。

さらに、突起端子２３２ｐ及び２３６ｐは、凹部２３２ｄ及び２３６ｄがモールド樹脂２４０を含まずに中空を為しているため比較的容易に変形することができ、それによる応力吸収作用により、半導体装置の実装信頼性を高めることができる。

半導体装置２００は、蓋材２５２を追加する必要があるものの、図６に示したフローチャートに従って製造することができる。

（第３実施形態）
次に、図１５及び図１６を参照して、第３実施形態に係る半導体装置３００を説明する。半導体装置３００も、図６に示したフローチャートに従って製造することができる。半導体装置３００は、第１及び第２の実施形態に係る半導体装置１００及び２００の構成要素に対応する数多くの構成要素を有しており、それらには類似の参照符号を付する。また、本実施形態に特有でない構成要素については詳細には説明しない。

図１５は、半導体装置３００が有する成形後のリードフレーム３３０の平面図を示し、図１６は、半導体装置３００の内部構成として、リードフレーム３３０に半導体素子３２０を搭載しワイヤボンディングを行った後の構造を示している。

リードフレーム３３０は、半導体素子３２０が搭載される第１のステージ部（ダイパッド）３３２と、第１のステージ部３３２の周囲に配置された第２のステージ部３３６と、第２のステージ部３３６の周囲に配置された多数のリード部３３４とを含んでいる。

第１のステージ部３３２は、１つの半導体素子３２０が接着されるが、図示の例において、４つのステージ部３３２−１乃至４に分割されている。第１のステージ部の分割数及び各ステージ部３３２−１乃至４の寸法は、半導体素子３２０が有する機能回路の数及びそのレイアウトに応じて決定され得る。機能回路の例には、プロセッサ、その他のデジタル回路、アナログ回路、及び電源回路などが含まれる。また、第２のステージ部３３６は、第１のステージ部３３２−１乃至４の各々をリードフレームのレール部３３１に接続する４つのサポート部３３３によって、４つに分割されている。第２のステージ部３３６の各々もまた、自身に付随するサポート部３３３によってレール部３３１に接続されるように形成される。第１のステージ部３３２−１乃至４の各々は、半導体素子３２０が搭載される面であるダイ搭載面側に、好ましくは複数の凹部３３２ｄを有している。また、第２のステージ部３３６も同様に、好ましくは複数の凹部３３６ｄを有している。凹部３３２ｄ及び３３６ｄは、それぞれ、ステージ部３３２及び３３６の反対側の面に突起端子３３２ｐ及び３３６ｐを形作っている。

第１のステージ部の凹部３３２ｄは、半導体素子３２０を接着するための接着材３５０（図１６において、半導体素子３２０の下に位置する）で上を塞がれ、第２のステージ部の凹部３３６ｄは、別の接着材（蓋材）３５２で上を塞がれている。接着材３５０及び３５２は、同じ材料を有していてもよいし、異なる材料を有していてもよい。また、各突起端子３３２ｐ及び３３６ｐは、好ましくは、リードフレーム３３０の板材を貫通する貫通穴３３５を有し、貫通穴３３５は、モールド樹脂３４０が形成されない位置に設けられる。凹部３３２ｄ及び３３６ｄは好ましくは中空状態にある。

第１のステージ部３３２は、図１６に示すように、導電体３６１によって半導体素子３２０上の電極パッドに電気的に接続される。より詳細には、図示の例において、半導体素子３２０は４つの機能回路１乃至４を有し、ステージ部３３２−１は機能回路１の電極パッドに接続され、ステージ部３３２−２は機能回路２の電極パッドに接続され、等々と接続される。また、第２のステージ部３３６は、導電体３６２によって機能回路１乃至４の何れかの電極パッドに電気的に接続される。導電体３６１及び３６２は、リード部３３４に接続された導電体３６０と同様のボンディングワイヤとし得る。

第１のステージ部３３２のワイヤ３６１が接続される電極パッドは、好ましくは、半導体素子３２０の電源パッド又はグランドパッドのうちの一方である。また、第２のステージ部３３６のワイヤ３６２が接続される電極パッドは、好ましくは、電源パッド又はグランドパッドのうちの他方である。例えば、ワイヤ３６１及び３６２は、それぞれ、半導体素子３２０の電源パッド及びグランドパッドに接続される。この場合、第１のステージ部３３２−１乃至４は半導体素子３２０の機能回路１乃至４ごとの電源プレーンを構成し、第２のステージ部３３６は半導体素子３２０のグランドプレーンを構成する。故に、突起端子３３２ｐは、半導体素子３２０の機能回路１乃至４ごとに分離された半導体装置３００の電源端子を構成し、突起端子３３６ｐは半導体装置３００のグランド端子を構成する。

図示の例において、半導体装置３００は、突起端子が形成された第２のステージ部を有する点で第２実施形態に係る半導体装置２００に似た構成を有する。故に、半導体装置３００は、半導体装置２００と同様に、アウターリードのうちのより多くを信号端子として用いること、及び電源系の等価直列抵抗を低減することを可能とする。また、突起端子３３２ｐ及び３３６ｐの応力吸収作用により、実装信頼性を高めることができる。さらに、第１のステージ部３３２を分割することにより、例えば、複数の機能回路ごとにグランドを分離して相互間での干渉によるノイズを低減すること、又は異なる電源電圧を要する複数の機能回路の各々に対応した電源突起端子を設けることが可能になる。

なお、ここでは、第２のステージ部３３６を有する構成において、第１のステージ部３３２を機能回路ごとに分割したものとして半導体装置３００を説明した。しかしながら、第３実施形態に係る半導体装置は、図３Ａに示した半導体装置１００のように第２のステージ部を有しない構成において、ステージ部を機能回路ごとに分割した構成としてもよい。

また、第３実施形態に係る半導体装置は、図１７に示すように、第２のステージ部３３６をも機能回路ごとに分割したリードフレームを有していてもよい。

図１７は、図１５に対応した上面図であり、該一変形例に係る成形後のリードフレーム３３０’を示している。リードフレーム３３０’は、８つに分割された第２のステージ部３３６−１乃至８を有している。第２のステージ部３３６−１及び２は、第１のステージ部３３２−１とともに半導体素子３２０の機能回路１（図１６参照）の電源及びグランドプレーンを構成する。また、ステージ部３３６−３及び４が、ステージ部３３２−２とともに機能回路２の電源及びグランドプレーンを構成するなど、その他のステージ部も機能回路ごとに分離された電源又はグランドプレーンを構成する。

故に、リードフレーム３３０’は、電源及びグランドの双方を半導体素子の機能回路ごとに分離し、機能回路間での干渉によるノイズを更に低減することができる。

（第４実施形態）
次に、図１８を参照して、第４実施形態に係る半導体装置４００を説明する。半導体装置４００は、パッケージ側面から突出するアウターリードを有しておらず、工程Ｓ６におけるアウターリード部の例えばガルウィング状への成形を要しない点を除いて、図６に示したフローチャートに従って製造することができる。半導体装置４００は、第１乃至第３の実施形態に係る半導体装置１００、２００及び３００の構成要素に対応する数多くの構成要素を有しており、それらには類似の参照符号を付する。また、本実施形態に特有でない構成要素については詳細には説明しない。

図１８（ａ）は、半導体装置４００が有する成形後のリードフレーム４３０の上面図を示し、図１８（ｂ）は、図１８（ａ）の直線Ａ−Ａに対応する断面おける完成後の半導体装置４００を示している。

リードフレーム４３０は、半導体素子４２０が搭載される第１のステージ部（ダイパッド）４３２と、第１のステージ部４３２の周囲に配置された第２のステージ部４３６と、第２のステージ部４３６の周囲に配置された多数のリード部４３４とを含んでいる。

第１のステージ部４３２は、半導体素子４２０が搭載される面であるダイ搭載面側に、複数の凹部４３２ｄを有しており、第２のステージ部４３６も同様に複数の凹部４３６ｄを有している。また、リード部４３４は、モールド樹脂内に封止される、ボンディングワイヤ４６０が接続されるインナーリード部４３４ｉを有するとともに、凹部４３２ｄ及び４３６ｄと同様の凹部４３４ｄを有している。これらの凹部４３２ｄ、４３６ｄ及び４３４ｄは、それぞれ、ステージ部４３２、４３６及びリード部４３４の反対側の面に突起端子４３２ｐ、４３６ｐ及び４３４ｐを形作っている。図示の例において、リードフレーム４３０はその成形後において、ステージ部４３２及び４３６とリード部４３４を同一平面内に有しており、それぞれの突起端子４３２ｐ、４３６ｐ及び４３４ｐは該平面から同一の突出高さを有している。他の例においては、リード部４３４がステージ部４３２及び４３６より上方の平面内に位置付けられ、それに応じてリード部４３４からの突起端子４３４ｐの突出高さが増大されてもよい。

第１のステージ部の凹部４３２ｄは、半導体素子４２０を接着するための接着材４５０で上を塞がれている。第２のステージ部の凹部４３６ｄ及びリード部の凹部４３４ｄは、それぞれ、接着材（蓋材）４５２及び４５３で上を塞がれている。これらの接着材４５０、４５２及び４５３は、同じ材料を有していてもよいし、異なる材料を有していてもよい。また、各突起端子４３２ｐ、４３４ｐ及び４３６ｐは、好ましくは、応力吸収作用を増大させるために、リードフレーム４３０の板材を貫通する貫通穴する。該貫通穴は、モールド樹脂４４０が形成されない位置に設けられ、各凹部４３２ｄ、４３４ｄ及び４３６ｄ内にモールド樹脂４４０が侵入することが阻止される。

ステージ部４３２、４３６、及びリード部４３４と半導体素子４２０上の電極パッドとの接続は、図１３に示した半導体装置２００と同様とし得る。例えば、ステージ部４３２及び４３６は、それぞれ、ボンディングワイヤ４６１及び４６２（ワイヤ４６０と異なる断面にあるため破線で示す）によって半導体素子４２０上のグランドパッド及び電源パッドに電気的に接続される。すなわち、ステージ部４３２及び４３６が、それぞれ、グランドプレーン及び電源プレーンを構成することにより、それぞれの突起端子４３２ｐ及び４３６ｐは半導体装置４００のグランド端子及び電源端子を構成してもよい。

斯くして、半導体装置４００は、外部端子として、パッケージの下面から突出したアレイ状の多数の突起端子４３２ｐ、４３４ｐ及び４３６ｐを有する。これらの突起端子は、リードフレームの成形工程においてリードフレームと一体的に形成され、また、応力吸収作用を有する。故に、本実施形態によれば、一般的なＱＦＰ型パッケージ等の製造工程を用いながら、より小型で実装信頼性の高い半導体装置を得ることができる。

以上、実施形態について詳述したが、本発明は特定の実施形態に限定されるものではなく、特許請求の範囲に記載された要旨の範囲内において、種々の変形及び変更が可能である。例えば、第４実施形態に第３実施形態を適用して半導体装置４００のリードフレーム部４３２及び／又は４３６を機能回路ごとに分割する等、第１乃至第４の実施形態は適宜相互に組み合わせ得る。また、例えば突起端子及びその貫通穴の形状や向き、並びに接着材の形状など、第１実施形態に関連して説明した種々の詳細事項は、その他の実施形態にも同様に適用し得る。

以上の説明に関し、更に以下の付記を開示する。
（付記１）
半導体ダイと、
前記半導体ダイを搭載するダイ搭載面側に複数の凹部を有し、該凹部が、前記ダイ搭載面とは反対側の面から突出した突起端子を形作る、リードフレームと、
前記半導体ダイ上の複数の電極パッドを前記リードフレームに接続する複数の導電体と、
前記半導体ダイ及び前記導電体を封止するモールド樹脂と、
を有し、前記凹部は内部に前記モールド樹脂を含まない、
ことを特徴とする半導体装置。
（付記２）
前記突起端子は、前記リードフレームの板材を貫通する貫通穴を有する、ことを特徴とする付記１に記載の半導体装置。
（付記３）
前記リードフレームの前記ダイ搭載面に配置され、前記凹部の蓋をなす樹脂フィルム、を更に有することを特徴とする付記１又は２に記載の半導体装置。
（付記４）
前記突起端子は前記半導体ダイの電源パッド又はグランドパッドに接続されている、ことを特徴とする付記１乃至３の何れか一に記載の半導体装置。
（付記５）
前記リードフレームは、前記半導体ダイを搭載し且つ前記突起端子を有するステージ部と、該ステージ部の周囲に配置され、当該半導体装置の側面から突出する複数のアウターリードを形成するリード部とを有する、ことを特徴とする付記１乃至４の何れか一に記載の半導体装置。
（付記６）
前記リードフレームは、前記半導体ダイを搭載するステージ部と、該ステージ部の周囲に配置されたリード部とを有し、前記ステージ部及び前記リード部の双方が前記突起端子を有する、ことを特徴とする付記１乃至４の何れか一に記載の半導体装置。
（付記７）
前記ステージ部は、前記半導体ダイが有する複数の機能回路に対応して分割されている、ことを特徴とする付記５又は６に記載の半導体装置。
（付記８）
前記ステージ部は、前記半導体ダイが搭載された第１ステージ部と、該第１ステージ部と前記リード部との間に配置された第２ステージ部とを有し、
前記第１ステージ部及び前記第２ステージ部の双方が前記突起端子を有し、
前記第１ステージ部は前記半導体ダイ上の電源パッド及びグランドパッドのうちの一方に電気的に接続され、前記第２ステージ部は前記半導体ダイ上の電源パッド及びグランドパッドのうちの他方に電気的に接続されている、
ことを特徴とする付記５乃至７の何れか一に記載の半導体装置。
（付記９）
リードフレームをパターニングする工程と、
前記リードフレームを成形する成形工程であり、半導体ダイを搭載するダイ搭載面側に複数の凹部を形成することにより、前記ダイ搭載面とは反対側の面側に、前記凹部により形作られた複数の突起端子を形成する成形工程と、
前記凹部上を接着材で塞ぐ工程と、
前記リードフレームに半導体ダイを搭載し、該半導体ダイ上の複数の電極パッドと前記リードフレームとを複数の導電体で接続する工程と、
前記半導体ダイ及び前記導電体をモールド樹脂で封止する封止工程であり、前記接着材が前記凹部内への前記モールド樹脂の侵入を阻止する封止工程と
を有することを特徴とする半導体装置の製造方法。
（付記１０）
前記リードフレームをパターニングする工程は、前記凹部の各々が形成される領域内に貫通穴を形成することを有し、前記封止工程は、前記突起端子に嵌合する窪みを有する金型を用いることにより、前記貫通穴から前記凹部内への前記モールド樹脂の侵入を阻止する、ことを特徴とする付記９に記載の半導体装置の製造方法。

１００、２００、３００、４００ 半導体装置（パッケージ）
１２０、２２０、３２０、４２０ 半導体素子（ダイ）
１２１、３２１ 電極パッド
１３０、２３０、３３０、３３０’、４３０ リードフレーム
１３１、２３１、３３１、４３１ レール部
１３２、２３２、３３２、４３２ （第１）ステージ部
１３２ｄ、２３２ｄ、３３２ｄ、４３２ｄ （第１）ステージ部の凹部
１３２ｐ、２３２ｐ、３３２ｐ、４３２ｐ （第１）ステージ部の突起端子
１３３、２３３、３３３、４３３ サポート部
１３３ｓ、２３３ｓ 段差
１３４、２３４、３３４、４３４ リード部
１３４ｉ、２３４ｉ、３３４ｉ、４３４ｉ インナーリード部
１３４ｏ、２３４ｏ、３３４ｏ、４３４ｏ インナーリード部
１３５、２３５、３３５、４３５ 突起端子の貫通穴
２３６、３３６、４３６ 第２ステージ部
２３６ｄ、３３６ｄ、４３６ｄ 第２ステージ部の凹部
２３６ｐ、３３６ｐ、４３６ｐ 第２ステージ部の突起端子
４３４ｄ リード部の凹部
４３４ｐ リード部の突起端子
１４０、２４０、３４０、４４０ モールド樹脂
１５０、２５０、３５０、４５０ 接着材（ダイ接着材）
１５１、２５２、３５２、４５２、４５３ 接着材（蓋材）
１６０、１６１、２６０、２６１、２６２、３６０、３６１、３６２、４６０、４６１、４６２ 導電体（ボンディングワイヤ）
１８１、１８２ モールド金型
１８３ モールド金型の窪み

Claims (6)

1. 半導体ダイと、
   前記半導体ダイを搭載するダイ搭載面側に複数の凹部を有し、該凹部が、前記ダイ搭載面とは反対側の下面側から突出した突起端子を形作る、リードフレームと、
   前記半導体ダイ上の複数の電極パッドを前記リードフレームに接続する複数の導電体と、
   前記半導体ダイ及び前記導電体を封止するモールド樹脂と、
   を有し、前記凹部は内部に前記モールド樹脂を含まない、
   ことを特徴とする半導体装置。
2. 前記突起端子は、前記リードフレームの板材を貫通する貫通穴を有する、ことを特徴とする請求項１に記載の半導体装置。
3. 前記リードフレームは、前記半導体ダイを搭載し且つ前記突起端子を有するステージ部と、該ステージ部の周囲に配置され、当該半導体装置の側面から突出する複数のアウターリードを形成するリード部とを有する、ことを特徴とする請求項１又は２に記載の半導体装置。
4. 前記ステージ部は、前記半導体ダイが有する複数の機能回路に対応して分割されている、ことを特徴とする請求項３に記載の半導体装置。
5. 前記ステージ部は、前記半導体ダイが搭載された第１ステージ部と、該第１ステージ部と前記リード部との間に配置された第２ステージ部とを有し、
   前記第１ステージ部及び前記第２ステージ部の双方が前記突起端子を有し、
   前記第１ステージ部は前記半導体ダイ上の電源パッド及びグランドパッドのうちの一方に電気的に接続され、前記第２ステージ部は前記半導体ダイ上の電源パッド及びグランドパッドのうちの他方に電気的に接続されている、
   ことを特徴とする請求項３又は４に記載の半導体装置。
6. リードフレームをパターニングする工程と、
   前記リードフレームを成形する成形工程であり、半導体ダイを搭載するダイ搭載面側に複数の凹部を形成することにより、前記ダイ搭載面とは反対側の下面側に、前記凹部により形作られた複数の突起端子を形成する成形工程と、
   前記凹部上を接着材で塞ぐ工程と、
   前記リードフレームに半導体ダイを搭載し、該半導体ダイ上の複数の電極パッドと前記リードフレームとを複数の導電体で接続する工程と、
   前記半導体ダイ及び前記導電体をモールド樹脂で封止する封止工程であり、前記接着材が前記凹部内への前記モールド樹脂の侵入を阻止する封止工程と
   を有することを特徴とする半導体装置の製造方法。