JP2011179849A - 異常波形検出回路 - Google Patents
異常波形検出回路 Download PDFInfo
- Publication number
- JP2011179849A JP2011179849A JP2010041928A JP2010041928A JP2011179849A JP 2011179849 A JP2011179849 A JP 2011179849A JP 2010041928 A JP2010041928 A JP 2010041928A JP 2010041928 A JP2010041928 A JP 2010041928A JP 2011179849 A JP2011179849 A JP 2011179849A
- Authority
- JP
- Japan
- Prior art keywords
- comparator
- waveform
- waveform data
- circuit
- outputs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
Abstract
【課題】基準波形データを用いることなく異常波形を検出できる異常波形検出回路を提供する。
【解決手段】波形データを入力し、波形データが所定の監視レベルで定められる範囲内に留まっているか否かを示す比較信号を出力する入力波形比較器と、比較信号に基づいて波形データが監視レベルで定められる範囲内に留まっている時間を計測する時間計測回路と、計測された時間が所定のトリガ設定値を超過した場合に異常検出信号を出力する比較器とを備えた異常波形検出回路。
【選択図】図2
【解決手段】波形データを入力し、波形データが所定の監視レベルで定められる範囲内に留まっているか否かを示す比較信号を出力する入力波形比較器と、比較信号に基づいて波形データが監視レベルで定められる範囲内に留まっている時間を計測する時間計測回路と、計測された時間が所定のトリガ設定値を超過した場合に異常検出信号を出力する比較器とを備えた異常波形検出回路。
【選択図】図2
Description
本発明は、商用交流電源等の異常波形を検出する異常波形検出回路に関する。
特許文献1には、商用交流電源の電源波形に現れる瞬停、サグ、ノイズ等の異常現象を補足する電源異常波形検出装置が記載されている。図8は、従来の電源異常波形検出装置において異常波形を検出する回路の構成を示すブロック図である。
本図に示すように、異常波形を検出する電源異常波形検出回路600は、50Hz、60Hz等の商用交流電源から得られた波形データを入力し、異常波形を検出するとトリガ信号を出力する回路であり、比較器601、メモリコントローラ602、基準波形メモリ603、差分算出器604、絶対値回路605、累算器606、比較器607を備えている。
基準波形メモリ603には、入力波形データに対応した理想的な波形データを基準波形データとしてあらかじめ記録しておく。ここでは、入力波形データ、基準波形データは、いずれもデジタルデータであるとする。
比較器601は、同期トリガ設定値と入力波形データとを比較することで入力波形データの波形サイクルの開始を示す同期トリガ信号を出力する。メモリコントローラ602は、同期トリガ信号を基準に、入力波形データのサンプリングタイミングに対応した基準波形データを基準波形メモリ603から順次読み出す。
基準波形メモリ603から読み出された基準波形データと入力波形データとの差分が、差分算出器604で算出され、絶対値回路605で絶対値に変換される。そして、差分絶対値の、波形サイクル毎の累算値が累算器606で算出される。
差分絶対値の累積値は、比較器607においてトリガ設定値と比較され、差分絶対値の累積値がトリガ設定値を超えると入力波形データが異常であるとして、異常波形が検出されたことを示すトリガ信号を出力する。
このように、従来の電源異常波形検出回路600は、入力波形データに対応した基準波形データを用意し、入力波形データと基準波形データとを比較することで異常波形を検出するようにしている。このため、あらかじめ計測する交流電源の入力波形データに対応した基準波形データを生成し、基準波形メモリ603に記録しておかなければならない。
基準波形データを、過去の入力波形データを用いて自動的に生成する方法も考えられるが、基準波形データを生成するための構成が別途必要になる。
そこで、本発明は、基準波形データを用いることなく簡易な構成で異常波形を検出できる異常波形検出回路を提供することを目的とする。
上記課題を解決するため、本発明の第1の態様である異常波形検出回路は、波形データを入力し、前記波形データが所定の監視レベルで定められる範囲内に留まっているか否かを示す比較信号を出力する入力波形比較器と、前記比較信号に基づいて前記波形データが前記監視レベルで定められる範囲内に留まっている時間を計測する時間計測回路と、計測された前記時間が所定のトリガ設定値を超過した場合に異常検出信号を出力する比較器とを備えたことを特徴とする。
また、上記課題を解決するため、本発明の第2の態様である異常波形検出回路は、波形データを入力し、前記波形データが所定の第1監視レベルで定められる範囲内に留まっているか否かを示す第1比較信号を出力する第1入力波形比較器と、前記波形データを入力し、前記波形データが前記第1監視レベルよりも小さい所定の第2監視レベルで定められる範囲内に留まっているか否かを示す第2比較信号を出力する第2入力波形比較器と、前記第1比較信号に基づいて前記波形データが前記第1監視レベルで定められる範囲内に留まっている第1時間を計測する第1時間計測回路と、前記第2比較信号に基づいて前記波形データが前記第2監視レベルで定められる範囲内に留まっている第2時間を計測する第2時間計測回路と、計測された前記第1時間が所定の第1トリガ設定値を超過した場合に異常検出信号を出力する第1比較器と、計測された前記第2時間が所定の第2トリガ設定値を超過した場合に異常検出信号を出力する第2比較器と、前記第1比較器および前記第2比較器のいずれかが異常検出信号を出力した場合に、異常検出が検出されたことを示すトリガ信号を出力する検出部と、を備えたことを特徴とする。
ここで、前記波形データを入力するハイパスフィルタ回路と、前記ハイパスフィルタ回路の出力値の大きさが所定の第3トリガ設定値を超過した場合に異常検出信号を出力する第3比較器とをさらに備え、前記検出部は、前記第1比較器、前記第2比較器、前記第3比較器のいずれかが異常検出信号を出力した場合に、異常検出が検出されたことを示すトリガ信号を出力するようにしてもよい。
このとき、前記ハイパスフィルタは、前記波形データを入力するローパスフィルタと、前記ローパスフィルタの遅延量と同じ遅延量を前記波形データに与える遅延補正回路と、前記遅延補正回路の出力と前記ローパスフィルタの出力の差分を算出する差分算出回路とを備えて構成することができる。
いずれの態様においても、前記検出部は、異常検出信号を出力した比較器を特定する信号をさらに出力することができる。
本発明によれば、基準波形データを用いることなく簡易な構成で異常波形を検出できる異常波形検出回路が提供される。
本発明の実施の形態について図面を参照して説明する。図1は、本実施形態に係る異常波形検出装置100の構成を示すブロック図である。本図に示すように、異常波形検出装置100は、増幅器10、A/D変換器20、サンプリングコントローラ30、異常波形検出回路40、メモリコントローラ50、波形メモリ60、表示コントローラ70、表示器80を備えている。
増幅器10は、50Hz/60Hzの商用電源等であるアナログ入力信号を、適当なレベルに増幅する。A/D変換器20は、サンプリングコントローラ30によって定められるサンプリングタイミングに従って、増幅器10で増幅されたアナログ入力信号をデジタル値の入力波形データに変換する。変換された入力波形データは、波形メモリ60および異常波形検出回路40に入力される。
波形メモリ60は、所定サイクル数の入力波形データを逐次更新しながら記憶する。異常波形検出回路40は、変換された入力波形データを入力して、異常波形を検出する。
異常波形検出回路40が異常波形を検出すると、トリガ信号をメモリコントローラ50に出力する。トリガ信号が出力されると、メモリコントローラ50は、異常波形が検出された入力波形データのアドレスを特定し、波形メモリ60に通知する。
そして、波形メモリ60は、通知されたアドレスに対応した異常波形データを読み出し、表示コントローラ70に出力する。この異常波形データは、表示コントローラ70の制御の下で、表示器80に表示される。
図2は、本実施形態に係る異常波形検出回路40の機能構成を示すブロック図である。本図に示すように、異常波形検出回路40は、波形データを入力し、異常波形を検出するとトリガ信号を出力する回路であり、第1入力波形比較器401、第2入力波形比較器402、第1時間計測回路403、第2時間計測回路404、第1比較器405、第2比較器406、遅延補正回路407、フィルタ回路408、差分算出器409、絶対値回路410、第3比較器411、検出部412を備えている。
入力波形データは、第1入力波形比較器401、第2入力波形比較器402、遅延補正回路407、フィルタ回路408に入力される。本実施形態では、入力波形データはデジタル化されているものとするが、アナログ波形のまま処理を行なう構成としてもよい。
ここで、第1入力波形比較器401、第2入力波形比較器402は、入力波形データを、それぞれ第1監視レベル、第2監視レベルと比較し、入力波形データが監視レベルで定められる範囲内に留まっているか否かを示す比較信号を、それぞれ第1時間計測回路403、第2時間計測回路404に出力する。
第1時間計測回路403、第2時間計測回路404は、それぞれ、入力波形データが第1監視レベル、第2監視レベルで定められる範囲内に留まっている時間を計測して、それぞれ第1比較器405、第2比較器406に出力する。
すなわち、入力波形データに対して図3の上段に示すような第N監視レベルを設定した場合には、図3の中段に示すような比較信号が第N入力波形比較器から出力されることになる。ここでは、入力波形データが第N監視レベルを超えた状態でハイを出力し、入力波形データが第N監視レベル範囲内に留まっている状態でロウを出力している。
そして、第N時間計測回路は、図3の下段に示すように、入力波形データが第N監視レベルで定められる範囲内に留まっている時間t1、時間t2、時間t3…を計測する。
本実施形態では、図4(a)に示すように、第1監視レベルを第2監視レベルよりも大きい値に設定し、第1監視レベルを用いてサグの発生を検出し、第2監視レベルを用いて瞬停の発生を検出するものとする。
このため、第1監視レベルの大きさは、正常時のピーク・トゥ・ピーク電圧よりも小さく、サグとみなす電圧低下時よりも少し大きな値を設定し、サグの発生時に、入力波形データが第1監視レベル内に収まるようにする。第2監視レベルの大きさは、瞬停とみなす電圧レベルよりも少し大きな値を設定し、瞬停の発生時に、入力波形データが第2監視レベル内に収まるようにする。
もちろん、これらの監視レベルの値は、異常波形検出装置100の使用目的、使用状況等に応じて適宜調整することができる。また、監視レベルによる監視対象は、2つに限られず、例えば、サグのみ、瞬停のみであってもよく、さらには3つ異常であってもよい。
図2の説明に戻って、第1比較器405、第2比較器406は、それぞれ、第1時間計測回路403、第2時間計測回路404が出力する時間と、第1トリガ設定、第2トリガ設定値とを比較し、第1時間計測回路403、第2時間計測回路404が出力する時間が、第1トリガ設定、第2トリガ設定値を超過した場合に異常検出信号を検出部412に出力する。
すなわち、入力波形データが正常であれば、その値は周期的に変化し、第1時間計測回路403、第2時間計測回路404が出力する時間も、入力波形データのサイクルに対応して一定のはずである。しかしながら、サグ、瞬停が生じた場合には、入力波形データが監視レベルを超えないため、第1時間計測回路403、第2時間計測回路404が出力する時間が伸びることになる。
このため、第1時間計測回路403、第2時間計測回路404が出力する時間を、第1トリガ設定値、第2トリガ設定値と比較することにより、周期性に異常が生じたことを検出することができ、この結果、サグ、あるいは、瞬停が発生したことを検出することができる。
第1トリガ設定値、第2トリガ設定値は、異常波形検出装置100の使用目的、使用状況等に応じて任意に設定することができるが、本実施形態では、サグ検出に用いる第1トリガ設定値は、図4(b)に示すように、入力波形データの2サイクル程度の時間にし、瞬停検出に用いる第2トリガ設定値は、図4(c)に示すように、半サイクル程度の時間にしている。
このように設定することで、図4(a)の入力波形データで発生しているサグと、瞬停とが、図4(b)、図4(c)で検出されている。
図2の説明に戻って、フィルタ回路408は、入力波形データの平滑化を行なうフィルタであり、本実施形態ではローパスフィルタを用いている。遅延補正回路407は、フィルタ回路403における遅延量と同じ遅延量を入力波形データに与える。差分算出器409は、遅延した入力波形データとフィルタ回路408により平滑化された入力波形データの差分を算出する。遅延した入力波形データと、平滑化された入力波形データは同位相であるため、差分算出器409の出力は、入力波形データの高周波ノイズ成分となる。
例えば、入力波形データが図5(a)に示すようなノイズ成分を含んだものである場合、フィルタ回路408により図5(b)に示すような平滑化された波形が得られる。これらの波形の位相を揃えて差分を算出すると、図5(c)に示すように入力波形データの高周波ノイズ成分が取り出されることになる。
このように、遅延補正回路407とフィルタ回路408と差分算出器409とでハイパスフィルタを構成していることになる。本実施形態では、実装化が容易なローパスフィルタを用いているが、遅延補正回路407とフィルタ回路408と差分算出器409とに代えて、図6に示すように、ハイパスのフィルタ回路420を用いるようにしてもよい。
入力波形データの高周波ノイズ成分は、絶対値回路410により絶対値に変換され、第3比較器411において、第3トリガ設定値と比較される。第3トリガ設定値は、高周波成分をノイズとみなす大きさを設定しておく。そして、図4(c)に示すように第3トリガ設定値よりも大きなノイズ成分が検出されると、第3比較器411は、異常検出信号を検出部412に出力する。
なお、フィルタ回路408の特性、第3トリガ設定値は、異常波形検出装置100の使用目的、使用状況等に応じて適宜調整することができる。また、フィルタ回路408を、移動平均フィルタで構成することで回路規模を小さくできる。
検出部412は、第1比較器405、第2比較器406、第3比較器411のいずれかから異常検出信号が入力されると、異常波形が検出されたことを示すトリガ信号を出力する。
なお、検出部412は、異常検出信号を出力した比較器に基づいて、異常波形の検出原因を示す検出要因信号を出力することができる。例えば、第1比較器から異常検出信号が入力された場合には、サグが発生したことを示す検出要因信号を出力し、第2比較器から異常検出信号が入力された場合には、瞬停が発生したことを示す検出要因信号を出力し、第3比較器から異常検出信号が入力された場合には、ノイズが発生したことを示す検出要因信号を出力する。
また、一部の異常波形現象を対象に検出を行なうようにしてもよい。この場合、検出対象となる異常波形現象を検出対象要因設定信号で指定することができる。このようにすることで、例えば、サグのみを対象に異常波形を検出したり、瞬停のみを対象に異常波形を検出することができる。
次に、本実施形態の異常波形検出回路40の変形例について図7のブロック図を参照して説明する。図7は、図2に示したブロック図との相違部分(破線矩形内)を抽出して記載したブロック図であり、他のブロックについては図2に示したブロック図と同様である。
本変形例では、入力波形データを第1入力波形比較器401、第2入力波形比較器402に入力せずに、第1絶対値回路421、第2絶対値回路423に入力し、絶対値に変換してから、それぞれ第3比較器422、第4比較器424で、第1監視レベル、第2監視レベルと比較するようにしている。本変形例によっても、上述の構成と同様の効果が得られる。さらに、絶対値に変換せずに、監視レベルと比較するようにする簡易な構成を用いることもできるが、一般に検出確度は劣化する。
以上説明したように、本実施形態の異常波形検出回路は、基準波形データを用いることなく、また、基準波形データを生成するための構成も不要な簡易な構成で異常波形を検出することができる。
10…増幅器、20…A/D変換器、30…サンプリングコントローラ、40…異常波形検出回路、50…メモリコントローラ、60…波形メモリ、70…表示コントローラ、80…表示器、100…異常波形検出装置、401…第1入力波形比較器、402…第2入力波形比較器、403…フィルタ回路、403…第1時間計測回路、404…第2時間計測回路、405…第1比較器、406…第2比較器、407…遅延補正回路、408…フィルタ回路、409…差分算出器、410…絶対値回路、411…第3比較器、412…検出部、420…フィルタ回路、421…第1絶対値回路、422…第3比較器、423…第2絶対値回路、424…第4比較器、600…電源異常波形検出回路、601…比較器、602…メモリコントローラ、603…基準波形メモリ、604…差分算出器、605…絶対値回路、606…累算器、607…比較器
Claims (5)
- 波形データを入力し、前記波形データが所定の監視レベルで定められる範囲内に留まっているか否かを示す比較信号を出力する入力波形比較器と、
前記比較信号に基づいて前記波形データが前記監視レベルで定められる範囲内に留まっている時間を計測する時間計測回路と、
計測された前記時間が所定のトリガ設定値を超過した場合に異常検出信号を出力する比較器とを備えたことを特徴とする異常波形検出回路。 - 波形データを入力し、前記波形データが所定の第1監視レベルで定められる範囲内に留まっているか否かを示す第1比較信号を出力する第1入力波形比較器と、
前記波形データを入力し、前記波形データが前記第1監視レベルよりも小さい所定の第2監視レベルで定められる範囲内に留まっているか否かを示す第2比較信号を出力する第2入力波形比較器と、
前記第1比較信号に基づいて前記波形データが前記第1監視レベルで定められる範囲内に留まっている第1時間を計測する第1時間計測回路と、
前記第2比較信号に基づいて前記波形データが前記第2監視レベルで定められる範囲内に留まっている第2時間を計測する第2時間計測回路と、
計測された前記第1時間が所定の第1トリガ設定値を超過した場合に異常検出信号を出力する第1比較器と、
計測された前記第2時間が所定の第2トリガ設定値を超過した場合に異常検出信号を出力する第2比較器と、
前記第1比較器および前記第2比較器のいずれかが異常検出信号を出力した場合に、異常検出が検出されたことを示すトリガ信号を出力する検出部と、
を備えたことを特徴とする異常波形検出回路。 - 請求項2に記載の異常波形検出回路であって、
前記波形データを入力するハイパスフィルタ回路と、
前記ハイパスフィルタ回路の出力値の大きさが所定の第3トリガ設定値を超過した場合に異常検出信号を出力する第3比較器とをさらに備え、
前記検出部は、前記第1比較器、前記第2比較器、前記第3比較器のいずれかが異常検出信号を出力した場合に、異常検出が検出されたことを示すトリガ信号を出力することを特徴とする異常波形検出回路。 - 請求項3に記載の異常波形検出回路であって、
前記ハイパスフィルタは、前記波形データを入力するローパスフィルタと、前記ローパスフィルタの遅延量と同じ遅延量を前記波形データに与える遅延補正回路と、前記遅延補正回路の出力と前記ローパスフィルタの出力の差分を算出する差分算出回路とを備えて構成されることを特徴とする異常波形検出回路。 - 請求項2〜4のいずれか1項に記載の異常波形検出回路であって、
前記検出部は、異常検出信号を出力した比較器を特定する信号をさらに出力することを特徴とする異常波形検出回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010041928A JP2011179849A (ja) | 2010-02-26 | 2010-02-26 | 異常波形検出回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010041928A JP2011179849A (ja) | 2010-02-26 | 2010-02-26 | 異常波形検出回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011179849A true JP2011179849A (ja) | 2011-09-15 |
Family
ID=44691523
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010041928A Pending JP2011179849A (ja) | 2010-02-26 | 2010-02-26 | 異常波形検出回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011179849A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017003425A (ja) * | 2015-06-10 | 2017-01-05 | 日本電信電話株式会社 | ノイズ電圧測定装置およびノイズ電圧測定方法 |
JP2018033279A (ja) * | 2016-08-26 | 2018-03-01 | シャープ株式会社 | 電源装置およびテレビジョン装置 |
KR20220165658A (ko) | 2021-06-08 | 2022-12-15 | 도쿄엘렉트론가부시키가이샤 | 이상 검출 방법 및 이상 검출 장치 |
-
2010
- 2010-02-26 JP JP2010041928A patent/JP2011179849A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017003425A (ja) * | 2015-06-10 | 2017-01-05 | 日本電信電話株式会社 | ノイズ電圧測定装置およびノイズ電圧測定方法 |
JP2018033279A (ja) * | 2016-08-26 | 2018-03-01 | シャープ株式会社 | 電源装置およびテレビジョン装置 |
KR20220165658A (ko) | 2021-06-08 | 2022-12-15 | 도쿄엘렉트론가부시키가이샤 | 이상 검출 방법 및 이상 검출 장치 |
US11762035B2 (en) | 2021-06-08 | 2023-09-19 | Tokyo Electron Limited | Abnormality detection method and abnormality detection apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6204474B2 (ja) | 入力電力及び電流測定のシステム及び方法 | |
KR101334138B1 (ko) | 전기설비에 대한 고장 예측 시스템 및 방법 | |
JP5877350B2 (ja) | 電力計測装置 | |
JP2011179849A (ja) | 異常波形検出回路 | |
JP2011133256A (ja) | 電力計測装置 | |
JP6126372B2 (ja) | 接地抵抗計および接地抵抗測定方法、ならびにプログラム | |
KR101444582B1 (ko) | 주파수 검출 장치 및 방법 | |
JP6341812B2 (ja) | 測定装置および信号種類判別方法 | |
JP5455776B2 (ja) | 電流測定装置 | |
JP2010117234A (ja) | 測定装置 | |
JP2010017023A (ja) | 停電検出装置 | |
JP5350025B2 (ja) | 抵抗測定装置 | |
JP5060168B2 (ja) | 回転振動位相検出装置及び方法 | |
JP4835417B2 (ja) | 電力制御方法および電力制御装置 | |
JP6373138B2 (ja) | 測定装置 | |
JP2012098146A (ja) | ノイズ測定装置 | |
JP6150552B2 (ja) | 波形測定装置、電流測定装置および電力測定装置 | |
KR101499889B1 (ko) | 인버터 제어를 위한 신호의 옵셋 보상방법 및 장치 | |
JP5488914B2 (ja) | 波形測定装置 | |
JP2015148478A (ja) | 電力の測定方法 | |
JP2012181133A (ja) | Pwm制御された交流電流の測定方法およびその装置 | |
JP2012154761A (ja) | 測定装置および判定方法 | |
JP5530343B2 (ja) | 測定装置および判定方法 | |
JP6312062B2 (ja) | 電力計測装置及び電力計測方法 | |
JP2007292673A (ja) | 測定装置 |