JP5488914B2 - 波形測定装置 - Google Patents

Description

本発明は、波形メモリに記憶されている入力信号の波形データの外縁にウィンドウ幅を作成し、このウィンドウ幅から入力信号が外れた時にトリガを発生させる波形測定装置に関し、詳しくは、入力信号が方形波の場合でも、波形の立ち上がり、立ち下がり領域の判定範囲であるウィンドウ幅を自動で生成し、正確にリアルタイムで波形判定を行うことが可能な波形測定装置に関するものである。

デジタルオシロスコープ等に代表される波形測定装置は、電源異常（瞬時停電（瞬停）、サグ、サージ、周波数変動、電圧降下等）の検出に使用されることがある。従来の波形測定装置には、電源の異常時の波形を捉えるために、ウェーブウィンドウトリガと呼ばれるトリガ機能が用意されている。

図４および図５を用いて、ウェーブウィンドウトリガを説明する。図４は、ウェーブウィンドウトリガのウィンドウ幅の作成を説明する説明図である。図５は、ウェーブウィンドウトリガの動作例を説明する説明図である。

図４に示すように、波形測定装置に取り込まれる電源波形は、繰り返し波形となっている。波形測定装置は、ユーザから同期信号を発生させる電圧レベルや電源波形の変化方向（立ち上がりまたは立ち下がり）を設定され、電源波形の取り込み時に同期信号を発生させる。図４の例では、Ａ〜Ｄで示される各枠の紙面向かって左端が同期信号発生ポイントとなる。

ウェーブウィンドウトリガ機能で対象波形との比較に用いられる基準波形（リアルタイムテンプレート）を作成する過程を説明する。まず、図４に示すように対象波形となる１周期分の現在の波形から１〜４周期前の波形を平均して平均波形を作成する。なお、平均する波形の周期数はユーザが設定できる。この平均波形に許容値（ウィンドウ幅）を設定してリアルタイムテンプレートを作成する。

ウェーブウィンドウトリガ機能使用時には、波形測定装置は、このリアルタイムテンプレートと対象波形を比較し、図５に示すように、リアルタイムテンプレートのウィンドウ幅から現在の波形が外れるとトリガを発生させる。そして、トリガが発生すると、予め設定された規定回数の波形データを取り込み、測定を終了する。

図６は、従来の波形測定装置の一例を示した構成図である。
図６において、増幅器１は、測定の対象となる入力信号が入力され、適正な電圧に変換して出力する。Ａ／Ｄ変換器２は、増幅器１で変換された入力信号を予め設定されたサンプリング周期でサンプリングし、デジタルデータである波形データを出力する。メモリコントローラ３は、Ａ／Ｄ変換器２からの波形データを波形メモリ４へ順次書き込むと共に書き込んだアドレスを出力する。

波形メモリ４は、メモリコントローラ３からの波形データを順次記憶する。同期検出回路５は、Ａ／Ｄ変換器２からの波形データが入力され、予め設定された条件を満たした時に同期信号を出力する。ここで、予め設定された条件とは、前述のように、電圧レベルや入力信号の変化方向（立ち上がりまたは立ち下がり）等を指している。

アドレスコントローラ６は、メモリコントローラ３からのアドレスと同期検出回路５からの同期信号がそれぞれ入力され、同期信号が発生する度に、メモリコントローラ３からのアドレスを記憶する。また、アドレスコントローラ６は、同期信号が発生する度に、１つ前の同期信号の発生時に記憶されたアドレスである前回アドレスを波形メモリ４に出力し、入力信号の取り込みタイミング（Ａ／Ｄ変換器２のサンプリング周期）に応じて、前回アドレスからカウントアップしたアドレスを波形メモリ４に順次出力する。

ウィンドウ幅作成回路７は、波形メモリ４から読み出された波形データが入力され、この波形データに予め設定された許容値を加算した上限比較データと、波形データから予め設定された許容値を減算した下限比較データとを生成して出力する。データ比較回路８は、ウィンドウ幅作成回路７からの上限比較データと下限比較データとがそれぞれ入力され、Ａ／Ｄ変換器２からのデジタルデータが上限比較データと下限比較データの間（ウィンドウ幅）に入っているか否かを比較判定する。

このような波形測定装置の動作を説明する。
波形測定装置に入力信号が入力されると、増幅器１でＡ／Ｄ変換器２に入力できるように適正な電圧に変換される。Ａ／Ｄ変換器２で変換された波形データは、メモリコントローラ３を介して波形メモリ４に順次記憶される。一方、同期検出回路５は、Ａ／Ｄ変換器２からの波形データが予め設定された条件を満たした時に同期信号を出力する。アドレスコントローラ６は、同期検出回路５からの同期信号に応じて、１つ前の同期信号の発生時に記憶したアドレスである前回アドレスを波形メモリ４に出力する。

波形メモリ４は、アドレスコントローラ６から入力されたアドレスに応じて、このアドレスに記憶している波形データを出力する。同様に、アドレスコントローラ６は、入力信号の取り込みタイミングに応じて、前回アドレスからカウントアップしたアドレスを波形メモリ４に順次出力する。すなわち、アドレスコントローラ６は、前回アドレスを起点として入力信号の１周期分の波形データを読み出すように波形メモリ４にアドレスを出力する。

ウィンドウ幅作成回路７は、波形メモリ４から読み出された波形データに基づいて、ウィンドウ幅の上限値と下限値とを生成して出力する。データ比較回路８は、Ａ／Ｄ変換器２からのデジタルデータが、ウィンドウ幅の上限値と下限値の間に入っているか否かを比較し、ウィンドウ幅に入っていない場合には、トリガ信号を出力する。そして、波形測定装置は、トリガ信号を検出すると、予め設定された規定回数の波形データを取り込み、測定を終了する。

特許文献１には、電源の入力信号に起こる全ての異常波形を確実に検出することができる電源異常波形検出装置が記載されている。

特開２００２−１５６３９４号公報

図６に示す従来例では、入力信号が図４に示すような正弦波であれば、問題無く波形の判定を行うことができる。しかし、判定範囲であるウィンドウ幅は、１つ前の波形データに許容値を加算および減算して作成しているので、図７に示すような方形波の場合には、破線で示すように、入力信号のサンプリングタイミングが１点でもずれると、ウィンドウ幅から外れてトリガ信号が発生し、波形判定を行うことができないという問題があった。

なお、図７は、入力信号が方形波の場合の説明図であり、（ａ）は元の波形を表し、（ｂ）は入力信号のサンプリングタイミングがずれて判定範囲から外れた場合を表している。

また、このような状態は、入力信号のサンプリング周波数が低く、入力信号の波形の変化が大きい場合に同様なことが発生し、波形判定を行うことができなかった。

そこで本発明の目的は、入力信号が方形波の場合でも、波形の立ち上がり、立ち下がり領域の判定範囲であるウィンドウ幅を自動で生成し、正確にリアルタイムで波形判定を行うことが可能な波形測定装置を実現することにある。

請求項１記載の発明は、
波形メモリに記憶されている入力信号の波形データの外縁にウィンドウ幅を作成し、このウィンドウ幅から前記入力信号が外れた時にトリガを発生させる波形測定装置において、
前記入力信号の波形データが記憶される前記波形メモリのアドレスを同期信号に応じて記憶すると共に１つ前の前記同期信号の発生時に記憶されたアドレスである前回アドレスを前記波形データの時間軸の前方向にずらした減算アドレスと前記前回アドレスを前記波形データの時間軸の後ろ方向にずらした加算アドレスとを生成し、前記減算アドレスと前記加算アドレスを起点として前記入力信号の取り込みタイミングに応じて前記波形メモリにアドレスを出力するアドレスコントローラと、
前記減算アドレスに基づいて前記波形メモリから読み出された第１の波形データと前記加算アドレスに基づいて前記波形メモリから読み出された第２の波形データのそれぞれに許容値を加算して得られた値の最大値と、前記減算アドレスに基づいて前記波形メモリから読み出された第１の波形データと前記加算アドレスに基づいて前記波形メモリから読み出された第２の波形データのそれぞれから許容値を減算して得られた値の最小値とを前記ウィンドウ幅として出力するウィンドウ幅作成回路と
を備えたことを特徴とするものである。
請求項２記載の発明は、請求項１記載の発明において、
前記アドレスコントローラは、
前記同期信号に応じて前記波形メモリのアドレスを保持するアドレスホールド回路と、
このアドレスホールド回路で保持した前記波形メモリのアドレスを記憶すると共に１つ前の前記同期信号の発生時に記憶されたアドレスである前回アドレスを出力するアドレスレジスタと、
前記前回アドレスを前記波形データの時間軸の前方向にずらした減算アドレスを生成するアドレス減算回路と、
前記前回アドレスを前記波形データの時間軸の後ろ方向にずらした加算アドレスを生成するアドレス加算回路と、
前記減算アドレスと前記加算アドレスを起点として前記入力信号の取り込みタイミングに応じて前記波形メモリにアドレスを出力するアドレス発生回路と
を有することを特徴とするものである。
請求項３記載の発明は、請求項１または２記載の発明において、
前記ウィンドウ幅作成回路は、
前記減算アドレスに基づいて前記波形メモリから読み出された第１の波形データに前記許容値を加算した第１の加算波形データと、前記第１の波形データから前記許容値を減算した第１の減算波形データとを生成して出力する第１のデータ加減算回路と、
前記加算アドレスに基づいて前記波形メモリから読み出された第２の波形データに前記許容値を加算した第２の加算波形データと、前記第２の波形データから前記許容値を減算した第２の減算波形データとを生成して出力する第２のデータ加減算回路と、
前記第１のデータ加減算回路からの前記第１の加算波形データと前記第２のデータ加減算回路からの前記第２の加算波形データを比較して最大値を出力する第１の比較値生成回路と、
前記第１のデータ加減算回路からの前記第１の減算波形データと前記第２のデータ加減算回路からの前記第２の減算波形データを比較して最小値を出力する第２の比較値生成回路と
を有することを特徴とするものである。

本発明によれば、以下のような効果がある。
波形メモリに記憶されている入力信号の波形データの外縁にウィンドウ幅を作成し、このウィンドウ幅から前記入力信号が外れた時にトリガを発生させる波形測定装置において、前記入力信号の波形データが記憶される前記波形メモリのアドレスを同期信号に応じて記憶すると共に１つ前の前記同期信号の発生時に記憶されたアドレスである前回アドレスを前記波形データの時間軸の前方向にずらした減算アドレスと前記前回アドレスを前記波形データの時間軸の後ろ方向にずらした加算アドレスとを生成し、前記減算アドレスと前記加算アドレスを起点として前記入力信号の取り込みタイミングに応じて前記波形メモリにアドレスを出力するアドレスコントローラと、前記減算アドレスに基づいて前記波形メモリから読み出された第１の波形データと前記加算アドレスに基づいて前記波形メモリから読み出された第２の波形データのそれぞれに許容値を加算して得られた値の最大値と、前記減算アドレスに基づいて前記波形メモリから読み出された第１の波形データと前記加算アドレスに基づいて前記波形メモリから読み出された第２の波形データのそれぞれから許容値を減算して得られた値の最小値とをウィンドウ幅として出力するウィンドウ幅作成回路とを備えたことにより、入力信号が方形波の場合でも、波形の立ち上がり、立ち下がり領域の判定範囲であるウィンドウ幅を自動で生成するので、正確にリアルタイムで波形判定を行うことができる。

本発明の波形測定装置の一実施例を示した構成図である。 アドレスコントローラおよびウィンドウ幅作成回路の一実施例を示した構成図である。 ウィンドウ幅の作成動作を説明する説明図である。 ウェーブウィンドウトリガのウィンドウ幅の作成を説明する説明図である。 ウェーブウィンドウトリガの動作例を説明する説明図である。 従来の波形測定装置の一例を示した構成図である。 入力信号が方形波の場合の説明図である。

以下、図面を用いて本発明の実施の形態を説明する。
図１は、本発明の波形測定装置の一実施例を示した構成図である。ここで、図６と同一のものは同一符号を付し、説明を省略する。図１において、図６に示す構成と異なる点は、アドレスコントローラ６の代わりにアドレスコントローラ１０が設けられている点、ウィンドウ幅作成回路７の代わりにウィンドウ幅作成回路１１が設けられている点である。

図１において、アドレスコントローラ１０は、メモリコントローラ３からのアドレスと同期検出回路５からの同期信号がそれぞれ入力され、波形メモリ４のアドレスを同期信号に応じて記憶すると共に１つ前の同期信号の発生時に記憶されたアドレスである前回アドレスを波形データの時間軸の前方向にずらした減算アドレスと前回アドレスを波形データの時間軸の後ろ方向にずらした加算アドレスとを生成し、減算アドレスと加算アドレスを起点として入力信号の取り込みタイミングに応じて波形メモリ４にアドレスを出力する。

ウィンドウ幅作成回路１１は、波形メモリ４から読み出された波形データが入力され、減算アドレスに基づいて波形メモリ４から読み出された波形データＷＤ１と加算アドレスに基づいて波形メモリ４から読み出された波形データＷＤ２のそれぞれに許容値を加算して得られた値の最大値と、波形データＷＤ１と波形データＷＤ２のそれぞれから許容値を減算して得られた値の最小値とをウィンドウ幅として出力する。

図２は、アドレスコントローラ１０およびウィンドウ幅作成回路１１の一実施例を示した構成図である。アドレスコントローラ１０は、アドレスホールド回路２１、アドレスレジスタ２２、アドレス減算回路２３、アドレス加算回路２４およびアドレス発生回路２５を有している。また、ウィンドウ幅作成回路１１は、データ加減算回路３１、データ加減算回路３２、比較値作成回路３３および比較値作成回路３４を有している。

アドレスホールド回路２１は、メモリコントローラ３からのアドレスと同期検出回路５からの同期信号がそれぞれ入力され、同期信号に応じて波形メモリ４のアドレスを保持する。アドレスレジスタ２２は、アドレスホールド回路２１で保持した波形メモリ４のアドレスを記憶すると共に１つ前の同期信号の発生時に記憶されたアドレスである前回アドレスを出力する。

アドレス減算回路２３は、アドレスレジスタ２２からの前回アドレスが入力され、前回アドレスを波形データの時間軸の前方向にずらした減算アドレスを生成する。アドレス加算回路２４は、アドレスレジスタ２２からの前回アドレスが入力され、前回アドレスを波形データの時間軸の後ろ方向にずらした加算アドレスを生成する。

アドレス発生回路２５は、アドレス減算回路２３からの減算アドレスとアドレス加算回路２４からの加算アドレスがそれぞれ入力され、減算アドレスと加算アドレスを起点として入力信号の取り込みタイミングに応じて波形メモリ４にアドレスを出力する。また、アドレス発生回路２５は、減算アドレスに基づいて波形メモリ４からの読み出しを行っていることを示すステータス信号ＳＴ１と加算アドレスに基づいて波形メモリ４からの読み出しを行っていることを示すステータス信号ＳＴ２をウィンドウ幅作成回路１１へそれぞれ出力する。

データ加減算回路３１は、波形メモリ４からの波形データとアドレス発生回路２５からのステータス信号ＳＴ１がそれぞれ入力され、減算アドレスに基づいて波形メモリ４から読み出された波形データＷＤ１に許容値を加算した加算波形データＡＷＤ１と、波形データＷＤ１から許容値を減算した減算波形データＳＷＤ１とを生成して出力する。データ加減算回路３２は、波形メモリ４からの波形データとアドレス発生回路２５からのステータス信号ＳＴ２がそれぞれ入力され、加算アドレスに基づいて波形メモリ４から読み出された波形データＷＤ２に許容値を加算した加算波形データＡＷＤ２と、波形データＷＤ２から許容値を減算した減算波形データＳＷＤ２とを生成して出力する。

比較値作成回路３３は、データ加減算回路３１からの加算波形データＡＷＤ１とデータ加減算回路３２からの加算波形データＡＷＤ２がそれぞれ入力され、加算波形データＡＷＤ１と加算波形データＡＷＤ２を比較して最大値を出力する。比較値作成回路３４は、データ加減算回路３１からの減算波形データＳＷＤ１とデータ加減算回路３２からの減算波形データＳＷＤ２がそれぞれ入力され、減算波形データＳＷＤ１と減算波形データＳＷＤ２を比較して最小値を出力する。

このような波形測定装置の動作を図３を用いて説明する。
図３は、ウィンドウ幅の作成動作を説明する説明図である。増幅器１、Ａ／Ｄ変換器２、メモリコントローラ３、波形メモリ４、同期検出回路５およびデータ比較回路８の動作は、図６に示す従来例と同じため、説明を省略する。

アドレスコントローラ１０のアドレスホールド回路２１は、同期検出回路５からの同期信号に応じて、メモリコントローラ３からの波形メモリ４のアドレスを一時的に保持する。アドレスレジスタ２２は、アドレスホールド回路２１に保持されている波形メモリ４のアドレスを記憶する。すなわち、アドレスレジスタ２２は、同期信号が発生する度に、その時にメモリコントローラ３から波形メモリ４へ出力されているアドレスを記憶する。

また、アドレスレジスタ２２は、同期信号に応じて、１つ前の同期信号の発生時に記憶されたアドレスである前回アドレスを出力する。アドレス減算回路２３は、アドレスレジスタ２２からの前回アドレスを波形データの時間軸の前方向にずらした減算アドレスを生成する。アドレス発生回路２５は、アドレス減算回路２３で生成された減算アドレスを波形メモリ４へ出力する。波形メモリ４は、アドレス発生回路２５からの減算アドレスを受けて、減算アドレスに記憶されている波形データを出力する。

この時に波形メモリ４から出力される波形データは、図３（ａ）に示される波形である。図３（ａ）に示す波形は、図３（ｄ）の元の波形よりも時間的に前のデータから読み出されている。

一方、アドレス加算回路２４は、アドレスレジスタ２２からの前回アドレスを波形データの時間軸の後ろ方向にずらした加算アドレスを生成する。アドレス発生回路２５は、アドレス加算回路２４で生成された加算アドレスを波形メモリ４へ出力する。波形メモリ４は、アドレス発生回路２５からの加算アドレスを受けて、加算アドレスに記憶されている波形データを出力する。

この時に波形メモリ４から出力される波形データは、図３（ｂ）に示される波形である。図３（ｂ）に示す波形は、図３（ｄ）の元の波形よりも時間的に後ろのデータから読み出されている。

そして、アドレス発生回路２５は、入力信号の取り込みタイミングに応じて、アドレス減算回路２３からの減算アドレスを起点としたアドレスを出力し、続いてアドレス加算回路２４からの加算アドレスを起点としたアドレスを出力する。すなわち、入力信号の取り込みタイミングが発生する度に、波形メモリ４からは、減算アドレスを起点とした波形データＷＤ１と加算アドレスを起点とした波形データＷＤ２が時系列に１データずつ読み出される。

データ加減算回路３１は、減算アドレスに基づいて波形メモリ４から読み出された波形データＷＤ１に許容値を加算した加算波形データＡＷＤ１と、波形データＷＤ１から許容値を減算した減算波形データＳＷＤ１とを生成して出力する（図３（ａ）参照）。なお、この許容値は、ユーザにより、予め設定されているものとする。

同様に、データ加減算回路３２は、加算アドレスに基づいて波形メモリ４から読み出された波形データＷＤ２に許容値を加算した加算波形データＡＷＤ２と、波形データＷＤ２から許容値を減算した減算波形データＳＷＤ２とを生成して出力する（図３（ｂ）参照）。

比較値作成回路３３は、データ加減算回路３１からの加算波形データＡＷＤ１とデータ加減算回路３２からの加算波形データＡＷＤ２を比較して最大値を出力する。比較値作成回路３３からの出力値は、図３（ｃ）に示すように、ウィンドウ幅の上限値となる。

同様に、比較値作成回路３４は、データ加減算回路３１からの減算波形データＳＷＤ１とデータ加減算回路３２からの減算波形データＳＷＤ２を比較して最小値を出力する。比較値作成回路３４からの出力値は、図３（ｃ）に示すように、ウィンドウ幅の下限値となる。

データ比較回路８は、Ａ／Ｄ変換器２からのデジタルデータが、ウィンドウ幅の上限値と下限値の間に入っているか否かを比較し、ウィンドウ幅に入っていない場合には、トリガ信号を出力する。そして、波形測定装置は、トリガ信号を検出すると、予め設定された規定回数の波形データを取り込み、測定を終了する。

このように、アドレスコントローラ１０が、同期信号に応じて、前回アドレスを波形データの時間軸の前方向にずらした減算アドレスと前回アドレスを波形データの時間軸の後ろ方向にずらした加算アドレスとを生成し、ウィンドウ幅作成回路１１が、減算アドレスに基づいて波形メモリ４から読み出された波形データＷＤ１と加算アドレスに基づいて波形メモリ４から読み出された波形データＷＤ２のそれぞれに許容値を加算して得られた値の最大値と、波形データＷＤ１と波形データＷＤ２のそれぞれから許容値を減算して得られた値の最小値とを用いてウィンドウ幅を作成することにより、入力信号が方形波の場合でも、波形の立ち上がり、立ち下がり領域の判定範囲であるウィンドウ幅を自動で生成するので、正確にリアルタイムで波形判定を行うことができる。

４ 波形メモリ
１０ アドレスコントローラ
１１ ウィンドウ幅作成回路
２１ アドレスホールド回路
２２ アドレスレジスタ
２３ アドレス減算回路
２４ アドレス加算回路
２５ アドレス発生回路
３１，３２ データ加減算回路
３３，３４ 比較値作成回路

Claims (3)

1. 波形メモリに記憶されている入力信号の波形データの外縁にウィンドウ幅を作成し、このウィンドウ幅から前記入力信号が外れた時にトリガを発生させる波形測定装置において、
   前記入力信号の波形データが記憶される前記波形メモリのアドレスを同期信号に応じて記憶すると共に１つ前の前記同期信号の発生時に記憶されたアドレスである前回アドレスを前記波形データの時間軸の前方向にずらした減算アドレスと前記前回アドレスを前記波形データの時間軸の後ろ方向にずらした加算アドレスとを生成し、前記減算アドレスと前記加算アドレスを起点として前記入力信号の取り込みタイミングに応じて前記波形メモリにアドレスを出力するアドレスコントローラと、
   前記減算アドレスに基づいて前記波形メモリから読み出された第１の波形データと前記加算アドレスに基づいて前記波形メモリから読み出された第２の波形データのそれぞれに許容値を加算して得られた値の最大値と、前記減算アドレスに基づいて前記波形メモリから読み出された第１の波形データと前記加算アドレスに基づいて前記波形メモリから読み出された第２の波形データのそれぞれから許容値を減算して得られた値の最小値とを前記ウィンドウ幅として出力するウィンドウ幅作成回路と
   を備えたことを特徴とする波形測定装置。
2. 前記アドレスコントローラは、
   前記同期信号に応じて前記波形メモリのアドレスを保持するアドレスホールド回路と、
   このアドレスホールド回路で保持した前記波形メモリのアドレスを記憶すると共に１つ前の前記同期信号の発生時に記憶されたアドレスである前回アドレスを出力するアドレスレジスタと、
   前記前回アドレスを前記波形データの時間軸の前方向にずらした減算アドレスを生成するアドレス減算回路と、
   前記前回アドレスを前記波形データの時間軸の後ろ方向にずらした加算アドレスを生成するアドレス加算回路と、
   前記減算アドレスと前記加算アドレスを起点として前記入力信号の取り込みタイミングに応じて前記波形メモリにアドレスを出力するアドレス発生回路と
   を有することを特徴とする請求項１記載の波形測定装置。
3. 前記ウィンドウ幅作成回路は、
   前記減算アドレスに基づいて前記波形メモリから読み出された第１の波形データに前記許容値を加算した第１の加算波形データと、前記第１の波形データから前記許容値を減算した第１の減算波形データとを生成して出力する第１のデータ加減算回路と、
   前記加算アドレスに基づいて前記波形メモリから読み出された第２の波形データに前記許容値を加算した第２の加算波形データと、前記第２の波形データから前記許容値を減算した第２の減算波形データとを生成して出力する第２のデータ加減算回路と、
   前記第１のデータ加減算回路からの前記第１の加算波形データと前記第２のデータ加減算回路からの前記第２の加算波形データを比較して最大値を出力する第１の比較値生成回路と、
   前記第１のデータ加減算回路からの前記第１の減算波形データと前記第２のデータ加減算回路からの前記第２の減算波形データを比較して最小値を出力する第２の比較値生成回路と
   を有することを特徴とする請求項１または２記載の波形測定装置。