JP2011171546A - 受光素子 - Google Patents

受光素子 Download PDF

Info

Publication number
JP2011171546A
JP2011171546A JP2010034519A JP2010034519A JP2011171546A JP 2011171546 A JP2011171546 A JP 2011171546A JP 2010034519 A JP2010034519 A JP 2010034519A JP 2010034519 A JP2010034519 A JP 2010034519A JP 2011171546 A JP2011171546 A JP 2011171546A
Authority
JP
Japan
Prior art keywords
light
layer
diffusion layer
light receiving
receiving element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010034519A
Other languages
English (en)
Other versions
JP5488030B2 (ja
Inventor
Jun Higuchi
潤 樋口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Victor Company of Japan Ltd
Original Assignee
Victor Company of Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Victor Company of Japan Ltd filed Critical Victor Company of Japan Ltd
Priority to JP2010034519A priority Critical patent/JP5488030B2/ja
Publication of JP2011171546A publication Critical patent/JP2011171546A/ja
Application granted granted Critical
Publication of JP5488030B2 publication Critical patent/JP5488030B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Light Receiving Elements (AREA)

Abstract

【課題】従来よりも受光感度を向上させることが可能な受光素子を提供する。
【解決手段】受光素子30は、第1導電型の半導体基板1と、半導体基板1上に形成された第1導電型の半導体層2と、半導体層2における表面を含む所定の領域に形成され、外部から前記半導体層との間に電位差を生じさせたときに前記半導体層との界面及びその近傍の領域に第1の空乏層P2を発生する第2導電型の拡散層3と、拡散層3の上方に形成され、外部から拡散層3との間に電位差を生じさせたときに拡散層3の表面及びその近傍の領域に第2の空乏層P1を発生する電極6と、を備えている。
【選択図】図2

Description

本発明は、集積化受光素子(PDIC)等の受光素子に係り、特に短波長の光、例えば405nm帯の青色波長の光に対しても高感度を有する受光素子に関する。
現在、CD(Compact Disc)やDVD(Digital Versatile Disc)等の光ディスクにレーザ光を照射し、その反射光を受光して光電変換することによって、光ディスクに記録されている情報を電気信号に変換して再生する光ディスク再生装置が普及している。
光ディスクに照射されるレーザ光の発振波長は再生される光ディスクによって異なる。例えば、CDに用いられるレーザ光の発振波長は780nm帯の近赤外波長であり、DVDに用いられるレーザ光の発振波長は635nm帯または650nm帯の赤色波長である。
通常、光ディスク再生装置は、これら各種光ディスクに対応できるように、上記各発振波長のレーザ光をそれぞれ照射する複数の半導体レーザ素子と、上記各発振波長に対して高感度を有する受光素子とを備えている。
このような受光素子の一例が特許文献1に開示されている。
特開平9−237912号公報
ところで、近年、CDやDVDよりもさらに情報記録容量の大きい次世代光ディスクとしてBlu-ray Disc(以下、BDと称す)が着目されている。
BDに用いられるレーザ光の発振波長は、CDやDVDに用いられるレーザ光の発振波長よりもさらに短い405nm帯の青色波長である。
しかしながら、発明者が鋭意実験した結果、特許文献1に記載されているような受光素子では、405nm帯の青色波長における受光感度が、上述の780nm帯の近赤外波長や635nm帯または650nm帯の赤色波長における受光感度と比較して低いことが確認されており、405nm帯の青色波長における受光感度の向上が望まれている。
405nm帯の青色波長における受光感度が低い原因について説明する。
受光素子に照射されるレーザ光の発振波長が短いほど、その光電変換領域は受光素子の表面を含むより浅い領域となる。この表面を含むより浅い領域に高ドーパント濃度の拡散層が存在すると、拡散層中での少数キャリアの再結合が発生する。少数キャリアの再結合は光電変換効率を悪化させる要因の1つであり、このため受光素子の受光感度が悪化する。
そこで、本発明は、従来よりも特に短波長の光、例えば405nm帯の青色波長の光に対しても高感度を有する受光素子を提供することを目的とする。
上記の課題を解決するために、本発明は次の受光素子を提供する。
1)第1導電型の半導体基板(1)と、前記半導体基板上に形成された第1導電型の半導体層(2)と、前記半導体層における表面を含む所定の領域に形成され、外部から前記半導体層との間に電位差を生じさせたときに前記半導体層との界面及びその近傍の領域に第1の空乏層(P2)を発生する第2導電型の拡散層(3)と、前記拡散層の上方に形成され、外部から前記拡散層との間に電位差を生じさせたときに前記拡散層の表面及びその近傍の領域に第2の空乏層(P1)を発生する電極(6)と、を備えていることを特徴とする受光素子(30)。
2)前記拡散層の表面及びその近傍の領域に外部から所定の波長を有する第1の光(LB)が入射したときに、前記第1の光は前記拡散層で光電変換されて第1の電荷(e1)となり、前記第1の電荷は前記第2の空乏層によって形成された電位勾配により、前記拡散層における前記第2の空乏層よりも深い領域に移動し、前記半導体層に外部から前記所定の波長よりも長い波長を有する第2の光(LR)が入射したときに、前記第2の光は前記半導体層で光電変換されて第2の電荷(e2)となり、前記第2の電荷は前記第1の空乏層によって形成された電位勾配により、前記拡散層の前記深い領域に移動することを特徴とする1)記載の受光素子。
3)前記第1の電荷及び前記第2の電荷を増幅させて電気信号に変換するアンプ部(20,21)をさらに備えていることを特徴とする2)記載の受光素子。
本発明によれば、従来よりも特に短波長の光、例えば405nm帯の青色波長の光に対しても高感度を有するという効果を奏する。
本発明の受光素子の実施例を説明するための回路構成図である。 本発明の受光素子の実施例を説明するための模式的断面図である。 実施例の受光素子における拡散層の深さ方向におけるドーパント濃度分布を示す図である。 シリコン(Si)における入射光の波長と光吸収係数との関係を示す図である。 実施例の受光素子における空乏層が形成されたときのポテンシャル状態を説明するための模式図である。 実施例の受光素子を製造するための製造方法を説明するための模式的断面図である。 実施例の受光素子を製造するための製造方法を説明するための模式的断面図である。 実施例の受光素子を製造するための製造方法を説明するための模式的断面図である。 実施例の受光素子を製造するための製造方法を説明するための模式的断面図である。
本発明の実施の形態を、好ましい実施例により図1〜図9を用いて説明する。
なお、図1〜図9では説明をわかりやすくするために同じ構成部には同じを符号を付している。
<実施例>
本発明の受光素子の実施例として集積化受光素子(PDIC)を例に挙げて説明するが、これに限定されるものではなく、入射光を電荷に光電変換する受光部を備えた受光素子全般に対して本発明を適用できる。
まず、図1及び図2を用いて、実施例の受光素子30について説明する。
図1に示すように、受光素子30は、入射光、例えば405nm帯の波長帯域を有する青色光LB、及び650nm帯の波長帯域を有する赤色光LRをそれぞれ受光して電荷に光電変換する受光部10と、光電変換された電荷を増幅して電気信号に変換するIV変換アンプ部20と、を備えている。
また、受光素子30は、帰還抵抗Raをさらに備えた構成としてもよい。
次に、受光素子30における受光部10及びCMOSトランジスタ21について図2及び図3を用いて説明する。
まず、受光部10について図2及び図3を用いて説明する。
図2に示すように、n+型のシリコン基板1上にn型のシリコンエピタキシャル層2が形成されている。
なお、n+型とはn型よりもn型ドーパント濃度が高いことを示すものである。即ち、シリコン基板1のn型ドーパント濃度がシリコンエピタキシャル層2のn型ドーパント濃度よりも高いことを示している。
実施例では、n型のシリコンエピタキシャル層2の比抵抗を10Ω・cmとし、厚さを10μmとした。
受光部10は、n型のシリコンエピタキシャル層2の表面及びその近傍の領域に形成されたp型の拡散層3と、拡散層3に接続するp+型の拡散層4と、拡散層3上に形成された酸化膜5と、酸化膜5上に形成された電極6と、電極6上に拡散層3を覆うように形成された反射防止膜7と、を有して構成されている。
なお、p+型とはp型よりもp型ドーパント濃度が高いことを示すものである。即ち、拡散層4のp型ドーパント濃度が拡散層3のp型ドーパント濃度よりも高いことを示している。
実施例では、拡散層3の表面から深さ方向の厚さt3を1μmとした。
電極6の内部でも光電変換が起こるが、電極6内部での光電変換は受光感度に寄与しないので、電極6は内部抵抗が大きくならない範囲において薄くすることが望ましい。
実施例では、電極6としてリンがドープされた導電性のポリシリコン膜を形成し、その厚さを50nmとした。
また、実施例では、酸化膜5としてSiO2膜を形成した。
また、実施例では、反射防止膜7としてSiN膜を形成した。反射防止膜7としてSiN膜の他に、SiO2膜とSiN膜とが交互に積層された多層膜を用いることもできる。
ここで、実施例における、拡散層3の表面から深さ方向のp型ドーパントの濃度分布について、図3を用いて説明する。
図3において、横軸は拡散層3の表面からの距離を示す。即ち、横軸における“0.0”は拡散層3の表面の位置を示し、“1”は拡散層3の表面から1μmの深さの位置を示し、“2”は拡散層3の表面から2μmの深さの位置を示す。
また、図3において、縦軸は拡散層3のp型ドーパント濃度を示す。図3の縦軸における“1.0e+14”は“1.0×1014”を示し、“1.0e+15”は“1.0×1015”を示し、“1.0e+16”は“1.0×1016”を示し、“1.0e+17”は“1.0×1017”を示す。
図3に示すように、拡散層3のp型ドーパント濃度は、表面近傍で最も高く、深くなるに従って低くなる濃度分布を有する。
次に、CMOSトランジスタ21について図2に戻って説明する。
図2のCMOSトランジスタ21は、図1のIV変換アンプ部20に含まれる主要構成部である。
図2に示すように、CMOSトランジスタ21は、n型のシリコンエピタキシャル層2の表面及びその近傍の領域に形成されたp+型の拡散層であるソース22及びドレイン23と、ソース22及びドレイン23上に形成された酸化膜24と、酸化膜24上に形成されたゲート電極25と、を有するp型トランジスタを備えている。
また、図2では図示されていないが、CMOSトランジスタ21は、n+型の拡散層であるソース及びドレインと、酸化膜上に形成されたゲート電極と、を有するn型トランジスタを備えている。
実施例では、ゲート電極25としてリンがドープされた導電性のポリシリコン膜を形成した。
受光部10とCMOSトランジスタ21とはフィールド酸化膜26によって分離されている。
次に、上述した受光素子30の受光部10に405nm帯の波長帯域を有する青色光LB、及び650nm帯の波長帯域を有する赤色光LRがそれぞれ入射したときに発生する電荷の取出し方法について図1〜図3と共に図4及び図5を用いて説明する。
図5は、実施例の受光素子30の受光部10(図2参照)において、電極6及びシリコン基板1(シリコンエピタキシャル層2)にそれぞれ5Vの電圧を印加し、拡散層3に2.5Vの電圧を印加したときのポテンシャル状態を模式的に示した図である。受光素子30の受光部10において、図5の左側は図2の上側に対応し、図5の右側は図2の下側に対応する。
まず、受光部10に405nm帯の波長帯域を有する青色光LBが入射した場合について説明する。青色光LBは、例えばBDに情報を記録したりBDに記録されている情報を再生する際に用いられるレーザ光である。
電極6に所定の電圧(例えば5V)を印加し、フォトダイオードのアノードである拡散層3に所定の電圧よりも低い電圧(例えば2.5V)を印加する(図1及び図2参照)。
これにより、電極6と拡散層3との間に電位差が生じるため、拡散層3の表面及びその近傍の領域に空乏層P1が電位差に応じた厚さで形成される(図5参照)。
即ち、空乏層P1は上記電位差が大きいほど厚く形成され、小さいほど薄く形成される。
例えば、電極6に5Vの電圧を印加し、拡散層3に2.5Vの電圧を印加したときの空乏層P1は、拡散層3の表面から0.35μmの深さまでの範囲に形成される。
ところで、図4に示すように、入射光の波長が405nmのときのシリコンの光吸収係数は4×104cm-1である。入射光に対するシリコンの吸収深さは光吸収係数の逆数で表すことができるので、青色光LBは拡散層3の表面から深さ0.25μmの位置及びその近傍の領域を中心にして吸収される。
図5に示すように、拡散層3には、青色光LBが吸収される領域に空乏層P1が形成されており、青色光LBが拡散層3で光電変換されることによって生成される電荷e1は、空乏層P1の電位勾配によって拡散層3における空乏層P1よりも深い領域に速やかに移動する。
前述したように、拡散層3のp型ドーパント濃度は表面近傍で最も高く、深くなるに従って低くなる濃度分布を有する(図3参照)。
少数キャリアの再結合はp型ドーパント濃度に依存するため、拡散層3の表面及びその近傍で発生した電荷e1を拡散層3の深さ方向に速やかに移動させることにより、少数キャリアの再結合を抑制することができる。
拡散層3の内部に移動した電荷e1は拡散層4を通ってIV変換アンプ部20(CMOSトランジスタ21)で増幅され、電気信号に変換されて出力される(図1及び図2参照)。
次に、受光部10に650nm帯の波長帯域を有する赤色光LRが入射した場合について説明する。赤色光LRは、例えばDVDに情報を記録したりDVDに記録されている情報を再生する際に用いられるレーザ光である。
フォトダイオードのカソードであるn+型のシリコン基板1(n型のシリコンエピタキシャル層2)に所定の電圧(例えば5V)を印加し、フォトダイオードのアノードであるp型の拡散層3に所定の電圧よりも低い電圧(例えば2.5V)を印加する(図1及び図2参照)。
これにより、シリコンエピタキシャル層2と拡散層3との間に電位差が生じるため、シリコンエピタキシャル層2における拡散層3との界面及びその近傍の領域に空乏層P2が電位差に応じた厚さで形成される(図5参照)。
即ち、空乏層P2は電位差が大きいほど厚く形成され、電位差が小さいほど薄く形成される。
例えば、シリコン基板1(シリコンエピタキシャル層2)に5Vの電圧を印加し、拡散層3に2.5Vの電圧を印加したときの空乏層P2は、拡散層3の表面に対して深さ1μmから深さ5μmまでの範囲に形成される。
ところで、図4に示すように、入射光の波長が650nmのときのシリコンの光吸収係数は3×103cm-1である。入射光の吸収深さは光吸収係数の逆数で表すことができるので、波長650nmの入射光は拡散層3から深さ3.3μmの位置で吸収される。
図5に示すように、シリコンエピタキシャル層2には、赤色光LRが吸収される領域に空乏層P2が形成されており、赤色光LRがシリコンエピタキシャル層2で光電変換されることによって生成される電荷e2は、空乏層P2の電位勾配によって拡散層3の深い領域に速やかに移動する。
拡散層3に移動した電荷e2は拡散層4を通ってIV変換アンプ部20(CMOSトランジスタ21)で増幅され、電気信号に変換されて出力される(図1及び図2参照)。
次に、上述した受光素子30の製造方法について、図2と共に図6〜図9を用いて説明する。
なお、図6〜図9では、説明をわかりやすくするために、図2と同じ構成部には同じ符号を付している。
[酸化膜形成工程](図6参照)
n+型のシリコン基板1上に形成されたn型のシリコンエピタキシャル層2の表面及びその近傍の領域を選択酸化法を用いて酸化させ、酸化膜5,酸化膜24,及びフィールド酸化膜26を形成する。
[拡散層及び電極形成工程](図7参照)
シリコンエピタキシャル層2の酸化膜5が形成されている領域に対応する領域に、p型ドーパントを例えばイオン注入法を用いて注入し、さらに所定の温度で所定の時間、熱拡散処理を行って、p型の拡散層3を形成する。
実施例では、p型ドーパントとしてボロン(B)を用いた。
次に、酸化膜5上に、リン(P)がドープされた導電性のポリシリコン膜を、例えばCVD法を用いて形成し、さらにポリシリコン膜をフォトリソグラフィ法を用いてパターン化することによって電極6を形成する。
[ゲート電極形成工程](図8参照)
酸化膜24上に、リン(P)がドープされた導電性のポリシリコン膜を、例えばCVD法を用いて形成し、さらにポリシリコン膜をフォトリソグラフィ法を用いてパターン化することによってゲート電極25を形成する。
[拡散層、ソース及びドレイン形成工程](図9参照)
酸化膜5,電極6,酸化膜24,及びフィールド酸化膜26上における所定の領域にパターン化されたレジスト膜40を形成する。
次にレジスト膜40をマスクとしてp型ドーパントを例えばイオン注入法を用いて注入し、さらに所定の温度で所定の時間、熱拡散処理を行って、p+型の拡散層4,ソース22,及びドレイン23を形成する。
実施例では、p型ドーパントとしてボロン(B)を用いた。
また、実施例では、p+型の拡散層4の表面から深さ方向の厚さを0.3μmとした。
[反射防止膜形成工程](図2参照)
レジスト膜40を除去した後、酸化膜5,電極6,酸化膜24,ゲート電極25,及びフィールド酸化膜26上に例えばSiN膜をCVD法を用いて形成し、さらにSiN膜をフォトリソグラフィ法を用いてパターン化することにより、反射防止膜7を形成する。
上述した工程により、受光素子30が形成される。
本発明に係る受光素子によれば、短波長(例えば405nm)の入射光を受光部で受光したときに、受光部で光電変換されて生成された電荷が受光部の内部に速やかに移動するため、少数キャリアの再結合が抑制されるので、光電変換効率が従来よりも改善する。そのため、受光素子の受光感度を従来よりも向上させることができる。
また、本発明に係る受光素子によれば、1つの受光素子で短波長(例えば405nm)の光(例えば青色光)にも長波長(例えば650nm)の光(例えば赤色光)にも対応できるので、本発明に係る受光素子を例えば光ピックアップに用いた場合、1つの受光素子でBD及びDVDの2種類の光ディスクに対応することができる。
本発明の実施例は、上述した構成及び手順に限定されるものではなく、本発明の要旨を逸脱しない範囲において変形例としてもよいのは言うまでもない。
例えば、実施例ではカソードコモン型としたが、これに限定されるものではなく、各p型及びn型がそれぞれ逆になるアノードコモン型の構成としてもよい。
アノードコモン型の場合、シリコン基板(シリコンエピタキシャル層)及び電極(6)への印加電圧は例えば0Vであり、拡散層(3)への印加電圧は例えば2.5Vである。
1_n+型のシリコン基板、 2_n型のシリコンエピタキシャル層、 3_p型の拡散層、 4_p+型の拡散層、 5,24_酸化膜、 6_電極、 7_反射防止膜、 10_受光部、 20_IV変換アンプ部、 21_CMOSトランジスタ、 22_ソース、 23_ドレイン、 25_ゲート電極、 26_フィールド酸化膜、 30_受光素子、 40_レジスト膜、 LB_青色光、 LR_赤色光、 t3_厚さ

Claims (3)

  1. 第1導電型の半導体基板と、
    前記半導体基板上に形成された第1導電型の半導体層と、
    前記半導体層における表面を含む所定の領域に形成され、外部から前記半導体層との間に電位差を生じさせたときに前記半導体層との界面及びその近傍の領域に第1の空乏層を発生する第2導電型の拡散層と、
    前記拡散層の上方に形成され、外部から前記拡散層との間に電位差を生じさせたときに前記拡散層の表面及びその近傍の領域に第2の空乏層を発生する電極と、
    を備えていることを特徴とする受光素子。
  2. 前記拡散層の表面及びその近傍の領域に外部から所定の波長を有する第1の光が入射したときに、前記第1の光は前記拡散層で光電変換されて第1の電荷となり、前記第1の電荷は前記第2の空乏層によって形成された電位勾配により、前記拡散層における前記第2の空乏層よりも深い領域に移動し、
    前記半導体層に外部から前記所定の波長よりも長い波長を有する第2の光が入射したときに、前記第2の光は前記半導体層で光電変換されて第2の電荷となり、前記第2の電荷は前記第1の空乏層によって形成された電位勾配により、前記拡散層の前記深い領域に移動することを特徴とする請求項1記載の受光素子。
  3. 前記第1の電荷及び前記第2の電荷を増幅させて電気信号に変換するアンプ部をさらに備えていることを特徴とする請求項2記載の受光素子。
JP2010034519A 2010-02-19 2010-02-19 受光素子 Active JP5488030B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010034519A JP5488030B2 (ja) 2010-02-19 2010-02-19 受光素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010034519A JP5488030B2 (ja) 2010-02-19 2010-02-19 受光素子

Publications (2)

Publication Number Publication Date
JP2011171546A true JP2011171546A (ja) 2011-09-01
JP5488030B2 JP5488030B2 (ja) 2014-05-14

Family

ID=44685341

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010034519A Active JP5488030B2 (ja) 2010-02-19 2010-02-19 受光素子

Country Status (1)

Country Link
JP (1) JP5488030B2 (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS64349U (ja) * 1987-06-19 1989-01-05
JPH11214668A (ja) * 1997-11-20 1999-08-06 Nikon Corp 固体撮像装置、並びに受光素子
JP2002141419A (ja) * 2000-11-06 2002-05-17 Texas Instr Japan Ltd 半導体装置
JP2002151674A (ja) * 2000-11-14 2002-05-24 Sony Corp 固体撮像素子
JP2005010114A (ja) * 2003-06-23 2005-01-13 Japan Science & Technology Agency 入射光の測定方法及びそれを用いた分光機構を有するセンサー
JP2007103591A (ja) * 2005-10-03 2007-04-19 Seiko Instruments Inc Cmosイメージセンサ
JP2008187081A (ja) * 2007-01-31 2008-08-14 Victor Co Of Japan Ltd 受光素子
JP2009302319A (ja) * 2008-06-13 2009-12-24 Rohm Co Ltd 分光機能を有する光電変換素子およびこれを用いたイメージセンサー

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS64349U (ja) * 1987-06-19 1989-01-05
JPH11214668A (ja) * 1997-11-20 1999-08-06 Nikon Corp 固体撮像装置、並びに受光素子
JP2002141419A (ja) * 2000-11-06 2002-05-17 Texas Instr Japan Ltd 半導体装置
JP2002151674A (ja) * 2000-11-14 2002-05-24 Sony Corp 固体撮像素子
JP2005010114A (ja) * 2003-06-23 2005-01-13 Japan Science & Technology Agency 入射光の測定方法及びそれを用いた分光機構を有するセンサー
JP2007103591A (ja) * 2005-10-03 2007-04-19 Seiko Instruments Inc Cmosイメージセンサ
JP2008187081A (ja) * 2007-01-31 2008-08-14 Victor Co Of Japan Ltd 受光素子
JP2009302319A (ja) * 2008-06-13 2009-12-24 Rohm Co Ltd 分光機能を有する光電変換素子およびこれを用いたイメージセンサー

Also Published As

Publication number Publication date
JP5488030B2 (ja) 2014-05-14

Similar Documents

Publication Publication Date Title
US8030728B2 (en) Optical semiconductor device
WO2007135809A1 (ja) 光半導体装置およびその製造方法
JP5007614B2 (ja) Pinフォトダイオード
WO2007135810A1 (ja) 光半導体装置およびその製造方法
JP2008235510A (ja) 光半導体装置
US6573578B2 (en) Photo semiconductor integrated circuit device and optical recording reproducing apparatus
JP4086860B2 (ja) 半導体装置
JP2010103221A (ja) 光半導体装置
TWI303107B (en) Semiconductor device
JP2009260160A (ja) 光半導体装置
JP2006128592A (ja) 多波長受光素子及びその製造方法
JP5488030B2 (ja) 受光素子
JP2005159366A (ja) フォトダイオード及びその製造方法
JP4835658B2 (ja) Pinフォトダイオードおよびその製造方法
KR100528331B1 (ko) 수광소자 및 그 제조방법 및 이를 적용한 광전자 집적 회로
JP2003197949A (ja) 受光素子および回路内蔵型受光装置および光ディスク装置
JP2005019947A (ja) 受光素子および増幅素子が一体形成された半導体装置およびその製造方法
JP2007129024A (ja) 半導体装置
JP2008187081A (ja) 受光素子
JP2010183032A (ja) 受光素子、半導体装置とその製造方法、光ピックアップ装置及び光ディスク記録再生装置
JP2010074041A (ja) フォトダイオード及びそれを備えた集積化受光素子
JP2010153515A (ja) フォトダイオードを形成した半導体装置及びその製造方法並びに光ディスク装置
JP5304797B2 (ja) 半導体装置及びその製造方法
JP2003051607A (ja) 受光素子及びその製造方法並びにその受光素子を用いた受光装置
JP2009081162A (ja) 受光素子及びその製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20111012

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130618

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130625

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130823

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131029

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140128

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140210

R150 Certificate of patent or registration of utility model

Ref document number: 5488030

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150