JP2010074041A - フォトダイオード及びそれを備えた集積化受光素子 - Google Patents
フォトダイオード及びそれを備えた集積化受光素子 Download PDFInfo
- Publication number
- JP2010074041A JP2010074041A JP2008242301A JP2008242301A JP2010074041A JP 2010074041 A JP2010074041 A JP 2010074041A JP 2008242301 A JP2008242301 A JP 2008242301A JP 2008242301 A JP2008242301 A JP 2008242301A JP 2010074041 A JP2010074041 A JP 2010074041A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- photodiode
- type
- semiconductor substrate
- diffusion layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Light Receiving Elements (AREA)
Abstract
【課題】従来よりも受光感度が向上し高速応答できるフォトダイオード及びそれを備えた集積化受光素子を提供する。
【解決手段】フォトダイオード20は、N型及びP型のうちの一方である第1の導電型の半導体基板1と、半導体基板1上に形成されN型及びP型のうちの他方である第2の導電型の半導体層2と、半導体層2に半導体基板1とは離間して形成された第1の導電型の第1の拡散層3と、半導体層2に半導体基板1及び第1の拡散層3とは離間して形成された第2の導電型の第2の拡散層4と、を有する。そして、半導体基板1,第1の拡散層3に外部から電圧Vdd,Vkを印加することにより半導体層2に空乏層60を発生させる。
【選択図】図3
【解決手段】フォトダイオード20は、N型及びP型のうちの一方である第1の導電型の半導体基板1と、半導体基板1上に形成されN型及びP型のうちの他方である第2の導電型の半導体層2と、半導体層2に半導体基板1とは離間して形成された第1の導電型の第1の拡散層3と、半導体層2に半導体基板1及び第1の拡散層3とは離間して形成された第2の導電型の第2の拡散層4と、を有する。そして、半導体基板1,第1の拡散層3に外部から電圧Vdd,Vkを印加することにより半導体層2に空乏層60を発生させる。
【選択図】図3
Description
本発明は、光ピックアップ等に用いられるフォトダイオード及びそれを備えた集積化受光素子に関する。
光ディスクは、CD(Compact Disc),DVD(Digital Versatile Disc),BD(Blu-ray Disc)へと記録密度の高密度化が進んでいる。
光ディスクの記録密度の高密度化に応じて、光ディスクに記録されている情報を読み出す際の光ピッアップの読み出し速度の高速度化が求められている。
光ピッアップの読み出し速度の高速度化に応じて、光ピッアップに用いられるフォトダイオードでは受光感度の向上及び高速応答が求められている。
光ディスクの記録密度の高密度化に応じて、光ディスクに記録されている情報を読み出す際の光ピッアップの読み出し速度の高速度化が求められている。
光ピッアップの読み出し速度の高速度化に応じて、光ピッアップに用いられるフォトダイオードでは受光感度の向上及び高速応答が求められている。
ここで、例えば特許文献1に開示されているような一般的なフォトダイオード及びそれを備えた集積化受光素子について図4を用いて説明する。
図4は、一般的なフォトダイオード及びそれを備えた集積化受光素子を説明するための図であり、同図中の(a)は回路図、(b)は(a)中のフォトダイオード100の構造を示す模式的断面図である。
図4は、一般的なフォトダイオード及びそれを備えた集積化受光素子を説明するための図であり、同図中の(a)は回路図、(b)は(a)中のフォトダイオード100の構造を示す模式的断面図である。
図4(a)に示すように、集積化受光素子200は、フォトダイオード100、IVアンプ(電流−電圧変換アンプ)110、電源120、及び抵抗130を有して構成されている。
図4(b)に示すように、フォトダイオード100は、N+型の半導体基板102と、半導体基板102上に形成されたN型のエピタキシャル層104と、エピタキシャル層104に形成されたP+型の拡散層106と、エピタキシャル層104及び拡散層106上に形成された反射防止膜108と、を有して構成されている。半導体基板102及びエピタキシャル層104はSi(シリコン)からなる。
そして、フォトダイオード100のカソードであるN+型の半導体基板102に所定の電圧Vddを印加することによって空乏層150が発生する。
この空乏層150に外部から光が照射されると、この光は空乏層150で光電変換され信号電流Ipとしてフォトダイオード100のアノードであるP+型の拡散層106から出力される。
信号電流IpはIVアンプ110で電流・電圧変換されて信号電圧Voutとして出力される。ここで、抵抗130の抵抗値をRfとすると、Vout=Ip×Rfで表すことができる。
実開平4−59164号公報
図4(b)に示すように、フォトダイオード100は、N+型の半導体基板102と、半導体基板102上に形成されたN型のエピタキシャル層104と、エピタキシャル層104に形成されたP+型の拡散層106と、エピタキシャル層104及び拡散層106上に形成された反射防止膜108と、を有して構成されている。半導体基板102及びエピタキシャル層104はSi(シリコン)からなる。
そして、フォトダイオード100のカソードであるN+型の半導体基板102に所定の電圧Vddを印加することによって空乏層150が発生する。
この空乏層150に外部から光が照射されると、この光は空乏層150で光電変換され信号電流Ipとしてフォトダイオード100のアノードであるP+型の拡散層106から出力される。
信号電流IpはIVアンプ110で電流・電圧変換されて信号電圧Voutとして出力される。ここで、抵抗130の抵抗値をRfとすると、Vout=Ip×Rfで表すことができる。
上述したフォトダイオード100の容量Cpは(1)式で表される。
Cp=S(εSi×ε0)/d ...(1)式
ここで、Sはアノード(拡散層106)の面積、εSiはSiの比誘電率、ε0は真空誘電率、dは空乏層150の幅(厚さ)である。
(1)式からわかるように、空乏層150の幅dが広いほどフォトダイオード100の容量Cpは小さくなるので高速応答が可能になる。また、空乏層150の幅dが広いほど光電変換領域である空乏層150が大きく形成されるため受光感度が向上する。
Cp=S(εSi×ε0)/d ...(1)式
ここで、Sはアノード(拡散層106)の面積、εSiはSiの比誘電率、ε0は真空誘電率、dは空乏層150の幅(厚さ)である。
(1)式からわかるように、空乏層150の幅dが広いほどフォトダイオード100の容量Cpは小さくなるので高速応答が可能になる。また、空乏層150の幅dが広いほど光電変換領域である空乏層150が大きく形成されるため受光感度が向上する。
空乏層150の幅dは(2)式で表される。
d={2εSi×ε0(V+Vd)/(q×Nd)}×(1/2)
...(2)式
ここで、Vは印加電圧、Vdは拡散電圧、qは電子の電荷量、NdはN型のエピタキシャル層104のドーパント濃度である。
(2)式からわかるように、空乏層150の幅dを広げるためには、N型のエピタキシャル層104のドーパント濃度Ndを小さくするか、印加電圧Vを大きくすればよい。
d={2εSi×ε0(V+Vd)/(q×Nd)}×(1/2)
...(2)式
ここで、Vは印加電圧、Vdは拡散電圧、qは電子の電荷量、NdはN型のエピタキシャル層104のドーパント濃度である。
(2)式からわかるように、空乏層150の幅dを広げるためには、N型のエピタキシャル層104のドーパント濃度Ndを小さくするか、印加電圧Vを大きくすればよい。
しかしながら、ドーパント濃度Ndが小さい高比抵抗のN型のエピタキシャル層104を形成することは技術的に難しいため、実際にはドーパント濃度Ndを十分に小さくすることは難しい。
印加電圧Vは、電源120からIVアンプ110に印加される基準電圧Vref、及びフォトダイオード100のアノードに印加される電圧Vddに対して、V=Vdd−Vrefの関係を有する。
また、高速動作するIVアンプ110には高い電圧を印加することができないので、通常、電圧Vddは5V程度である。基準電圧Vrefを2.5Vとすると印加電圧Vは2.5V程度にしかならならないので、このときの空乏層150の幅dは約3.3μmであり、これ以上空乏層150の幅dを広げることは難しい。
また、高速動作するIVアンプ110には高い電圧を印加することができないので、通常、電圧Vddは5V程度である。基準電圧Vrefを2.5Vとすると印加電圧Vは2.5V程度にしかならならないので、このときの空乏層150の幅dは約3.3μmであり、これ以上空乏層150の幅dを広げることは難しい。
そこで、本発明が解決しようとする課題は、従来よりも受光感度が向上し、高速応答できるフォトダイオード及びそれを備えた集積化受光素子を提供することにある。
上記の課題を解決するために、本願各発明は次のフォトダイオード及びそれを備えた集積化受光素子を提供する。
1)N型及びP型のうちの一方である第1の導電型の半導体基板(1)と、前記半導体基板上に形成され、N型及びP型のうちの他方である第2の導電型の半導体層(2)と、前記半導体層に前記半導体基板とは離間して形成された前記第1の導電型の第1の拡散層(3)と、前記半導体層に前記半導体基板及び前記第1の拡散層とは離間して形成された前記第2の導電型の第2の拡散層(4)と、を有し、前記半導体基板及び前記第1の拡散層に外部から電圧(Vdd,Vk)をそれぞれ印加することにより、前記半導体層に空乏層(60)を発生させるフォトダイオード(20)。
2)1)記載のフォトダイオードと、前記フォトダイオードの前記第2の拡散層に接続されたアンプ(30)と、を有し、前記空乏層に外部から光が照射された際に、前記光を前記空乏層で光電変換し信号電流(IP)として前記第2の拡散層から出力し、前記信号電流を前記アンプで信号電圧(Vout)に変換して出力する集積化受光素子(80)。
1)N型及びP型のうちの一方である第1の導電型の半導体基板(1)と、前記半導体基板上に形成され、N型及びP型のうちの他方である第2の導電型の半導体層(2)と、前記半導体層に前記半導体基板とは離間して形成された前記第1の導電型の第1の拡散層(3)と、前記半導体層に前記半導体基板及び前記第1の拡散層とは離間して形成された前記第2の導電型の第2の拡散層(4)と、を有し、前記半導体基板及び前記第1の拡散層に外部から電圧(Vdd,Vk)をそれぞれ印加することにより、前記半導体層に空乏層(60)を発生させるフォトダイオード(20)。
2)1)記載のフォトダイオードと、前記フォトダイオードの前記第2の拡散層に接続されたアンプ(30)と、を有し、前記空乏層に外部から光が照射された際に、前記光を前記空乏層で光電変換し信号電流(IP)として前記第2の拡散層から出力し、前記信号電流を前記アンプで信号電圧(Vout)に変換して出力する集積化受光素子(80)。
本発明に係るフォトダイオード及びそれを備えた集積化受光素子によれば、従来よりも受光感度が向上し、高速応答が可能になるという効果を奏する。
本発明の実施の形態を、好ましい実施例により図1〜図3を用いて説明する。
図1は、本発明に係るフォトダイオードの実施例を説明するための図であり、同図中の(a)は実施例のフォトダイオードの平面図、(b)は(a)のA−A線における模式的断面図である。
図1は、本発明に係るフォトダイオードの実施例を説明するための図であり、同図中の(a)は実施例のフォトダイオードの平面図、(b)は(a)のA−A線における模式的断面図である。
<実施例>
図1に示すように、フォトダイオード20は、N+型の半導体基板1と、半導体基板1上に形成されたP型のエピタキシャル層2と、エピタキシャル層2の表面及びその近傍に半導体基板1とは離間して形成されたN+型の第1の拡散層3と、エピタキシャル層2の表面及びその近傍に半導体基板1及び第1の拡散層3とは離間して形成されたP+型の第2の拡散層4と、半導体基板1とエピタキシャル層2と界面及びその近傍に第1の拡散層3及び第2の拡散層4を囲って形成されたN型の埋め込み層5と、エピタキシャル層2における埋め込み層5上に形成されたN型の絶縁層6と、エピタキシャル層2上に形成された反射防止膜7と、を有して構成されている。
図1に示すように、フォトダイオード20は、N+型の半導体基板1と、半導体基板1上に形成されたP型のエピタキシャル層2と、エピタキシャル層2の表面及びその近傍に半導体基板1とは離間して形成されたN+型の第1の拡散層3と、エピタキシャル層2の表面及びその近傍に半導体基板1及び第1の拡散層3とは離間して形成されたP+型の第2の拡散層4と、半導体基板1とエピタキシャル層2と界面及びその近傍に第1の拡散層3及び第2の拡散層4を囲って形成されたN型の埋め込み層5と、エピタキシャル層2における埋め込み層5上に形成されたN型の絶縁層6と、エピタキシャル層2上に形成された反射防止膜7と、を有して構成されている。
次に、上述したフォトダイオード20の製造方法について図2を用いて説明する。図2は上述したフォトダイオード20の製造方法の実施例を説明するための模式的断面図であり、同図中の(a)〜(d)は各製造過程を示すものである。
まず、図2(a)に示すように、Si(シリコン)ウエハ等のN+型の半導体基板1における所定の領域にP(リン)をイオン注入してN型のイオン注入層10を形成する。
次に、図2(b)に示すように、半導体基板1上にP型のエピタキシャル層2を形成する。このとき、N型のイオン注入層10は、注入されているイオン(P)がエピタキシャル層2に拡散して上述のN型の埋め込み層5になる。
実施例では、エピタキシャル層2において、厚さを5μm、ドーパント濃度を1×1015atoms/cm3、比抵抗を15Ω・cmとした。
実施例では、エピタキシャル層2において、厚さを5μm、ドーパント濃度を1×1015atoms/cm3、比抵抗を15Ω・cmとした。
次に、図2(c)に示すように、エピタキシャル層2におけるN型の埋め込み層5に対応する領域にPをイオン注入して熱処理を施すことにより、埋め込み層5上に上述のN型の絶縁層6を形成する。
次に、図2(d)に示すように、エピタキシャル層2の所定の領域にAs(砒素)をイオン注入し、上記所定の領域とは異なる領域にB(ボロン)をイオン注入した後、熱処理を施すことにより、Asが熱拡散した領域が上述のN+型の第1の拡散層3になり、Bが熱拡散した領域が上述のP+型の第2の拡散層4になる。
その後、上述の工程を経たエピタキシャル層2上に反射防止膜7を形成することにより、前述した図1のフォトダイオード20を得る。
また、後述するIVアンプ30は、フォトダイオード20と同様に半導体基板1上に形成される。IVアンプ30は、周知のCMOSプロセスやバイポーラプロセスにより形成することができる。
また、上記第1の拡散層3及び第2の拡散層4として、これらCMOSプロセスやバイポーラプロセスにより形成された拡散層を用いてもよい。
また、上記第1の拡散層3及び第2の拡散層4として、これらCMOSプロセスやバイポーラプロセスにより形成された拡散層を用いてもよい。
次に、本発明に係る集積化受光素子の実施例について図3を用いて説明する。図3は本発明に係る集積化受光素子の実施例を説明するための図であり、同図中の(a)は回路図であり、(b)は図1の(b)に対応するものであり、エピタキシャル層2に空乏層60が発生した状態を示すものである。
図2に示すように、集積化受光素子80は、上述したフォトダイオード20、IVアンプ(電流−電圧変換アンプ)30、電源40、及び抵抗50を有して構成されている。
フォトダイオード20は、第1のフォトダイオード22及び第2のフォトダイオード24を有して構成されている。
第1のフォトダイオード22は、アノードがP+型の第2の拡散層4であり、カソードがN+型の半導体基板1である。
第2のフォトダイオード24は、アノードがP+型の第2の拡散層4であり、カソードがN+型の第1の拡散層3である。
第1のフォトダイオード22は、アノードがP+型の第2の拡散層4であり、カソードがN+型の半導体基板1である。
第2のフォトダイオード24は、アノードがP+型の第2の拡散層4であり、カソードがN+型の第1の拡散層3である。
そして、第1のフォトダイオード22のカソードであるN+型の半導体基板1に所定の電圧Vddを印加し、第2のフォトダイオード24のカソードであるN+型の第1の拡散層3に所定の電圧Vddよりも高い電圧である電圧Vkを印加することにより、図3(b)に示すように、P型のエピタキシャル層2の広い領域に空乏層60が発生する。
電圧Vddを5V、電圧Vkを10Vとし、電源40からIVアンプ30に印加される基準電圧Vrefを2.5Vとすると、空乏層60の第1の幅(厚さ)d1は約3.3μmとなり、第2の幅(厚さ)d2は約2μmとなる。
電圧Vddを5V、電圧Vkを10Vとし、電源40からIVアンプ30に印加される基準電圧Vrefを2.5Vとすると、空乏層60の第1の幅(厚さ)d1は約3.3μmとなり、第2の幅(厚さ)d2は約2μmとなる。
この空乏層60に外部から光が照射されると、この光は空乏層60で光電変換され、信号電流Ipとして第1のフォトダイオード22及び第2のフォトダイオード24の共通のアノードであるP+型の第2の拡散層4から出力される。
信号電流Ipは、IVアンプ30で電流・電圧変換されて信号電圧Voutとして出力される。
信号電流Ipは、IVアンプ30で電流・電圧変換されて信号電圧Voutとして出力される。
上述したフォトダイオード及びそれを備えた集積化受光素子によれば、従来よりも、空乏層の幅を広くすることができ光電変換領域である空乏層が大きくなるため、フォトダイオードの受光感度が向上し、高速応答が可能になる。
本発明の実施例は、上述した構成及び手順に限定されるものではなく、本発明の要旨を逸脱しない範囲において変形例としてもよいのは言うまでもない。
例えば、実施例では、フォトダイオードと他の領域との絶縁性を向上させる目的で埋め込み層5及び絶縁層6を形成したが、これに限定されるものではない。
1_N+型の半導体基板(カソード)、 2_P型のエピタキシャル層、 3_N+型の第1の拡散層(カソード)、 4_P+型の第2の拡散層(アノード)、 5_N型の埋め込み層、 6_N型の絶縁層、 7_反射防止膜、 20_フォトダイオード、 30_IVアンプ、 40_電源、 50_抵抗、 60_空乏層、 80_集積化受光素子
Claims (2)
- N型及びP型のうちの一方である第1の導電型の半導体基板と、
前記半導体基板上に形成され、N型及びP型のうちの他方である第2の導電型の半導体層と、
前記半導体層に前記半導体基板とは離間して形成された前記第1の導電型の第1の拡散層と、
前記半導体層に前記半導体基板及び前記第1の拡散層とは離間して形成された前記第2の導電型の第2の拡散層と、
を有し、
前記半導体基板及び前記第1の拡散層に外部から電圧をそれぞれ印加することにより、前記半導体層に空乏層を発生させるフォトダイオード。 - 請求項1記載のフォトダイオードと、
前記フォトダイオードの前記第2の拡散層に接続されたアンプと、
を有し、
前記空乏層に外部から光が照射された際に、
前記光を前記空乏層で光電変換し信号電流として前記第2の拡散層から出力し、
前記信号電流を前記アンプで信号電圧に変換して出力する集積化受光素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008242301A JP2010074041A (ja) | 2008-09-22 | 2008-09-22 | フォトダイオード及びそれを備えた集積化受光素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008242301A JP2010074041A (ja) | 2008-09-22 | 2008-09-22 | フォトダイオード及びそれを備えた集積化受光素子 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010074041A true JP2010074041A (ja) | 2010-04-02 |
Family
ID=42205532
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008242301A Pending JP2010074041A (ja) | 2008-09-22 | 2008-09-22 | フォトダイオード及びそれを備えた集積化受光素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010074041A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20200137024A (ko) | 2018-05-15 | 2020-12-08 | 가부시끼가이샤 구레하 | 전극 합제, 전극 합제의 제조방법, 전극 구조체, 전극 구조체의 제조방법 및 이차전지 |
KR20210002633A (ko) | 2018-05-15 | 2021-01-08 | 가부시끼가이샤 구레하 | 전극 합제, 전극 합제의 제조방법, 전극 구조체, 전극 구조체의 제조방법 및 이차전지 |
-
2008
- 2008-09-22 JP JP2008242301A patent/JP2010074041A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20200137024A (ko) | 2018-05-15 | 2020-12-08 | 가부시끼가이샤 구레하 | 전극 합제, 전극 합제의 제조방법, 전극 구조체, 전극 구조체의 제조방법 및 이차전지 |
KR20210002633A (ko) | 2018-05-15 | 2021-01-08 | 가부시끼가이샤 구레하 | 전극 합제, 전극 합제의 제조방법, 전극 구조체, 전극 구조체의 제조방법 및 이차전지 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7863701B2 (en) | Optical semiconductor device and method for manufacturing the same | |
US8030728B2 (en) | Optical semiconductor device | |
TW200535976A (en) | Semiconductor apparatus, solid state image pickup device using the same, and method of manufacturing them | |
JP2009164604A (ja) | イメージセンサー及びその製造方法 | |
JP2006194784A (ja) | 赤外線固体撮像装置およびその製造方法 | |
JP4671981B2 (ja) | 光半導体装置 | |
US20230019977A1 (en) | Gate-Controlled Charge Modulated Device for CMOS Image Sensors | |
WO2007135810A1 (ja) | 光半導体装置およびその製造方法 | |
JP2009065155A (ja) | イメージセンサー | |
US20090261441A1 (en) | Optical semiconductor device | |
FR3100657A1 (fr) | Pixel comprenant une photodiode | |
JP2020077780A (ja) | 光検出素子、光センサ、及び光検出素子の製造方法 | |
JP2010074041A (ja) | フォトダイオード及びそれを備えた集積化受光素子 | |
CN101383358B (zh) | 分割光电二极管 | |
JP2009065156A (ja) | イメージセンサーの製造方法 | |
JP2005159366A (ja) | フォトダイオード及びその製造方法 | |
TWI240427B (en) | Light receiving element, method for producing the same, and light receiving element with built-in circuit | |
JP2004260181A (ja) | 受光素子及びその製造方法及びそれを適用した光電子集積回路 | |
JP2006134915A (ja) | 半導体基板、固体撮像装置および固体撮像装置の製造方法 | |
TW200410405A (en) | Spatially modulated photodetectors | |
JP2005019947A (ja) | 受光素子および増幅素子が一体形成された半導体装置およびその製造方法 | |
JP5364668B2 (ja) | 赤外線撮像装置 | |
JP2008187081A (ja) | 受光素子 | |
JP5488030B2 (ja) | 受光素子 | |
JP2010153515A (ja) | フォトダイオードを形成した半導体装置及びその製造方法並びに光ディスク装置 |