JP2011165971A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2011165971A
JP2011165971A JP2010028022A JP2010028022A JP2011165971A JP 2011165971 A JP2011165971 A JP 2011165971A JP 2010028022 A JP2010028022 A JP 2010028022A JP 2010028022 A JP2010028022 A JP 2010028022A JP 2011165971 A JP2011165971 A JP 2011165971A
Authority
JP
Japan
Prior art keywords
body region
semiconductor device
depth
trench
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010028022A
Other languages
English (en)
Other versions
JP5647420B2 (ja
Inventor
Takahide Sugiyama
隆英 杉山
Satoru Machida
悟 町田
Jun Saito
順 斎藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Toyota Central R&D Labs Inc
Original Assignee
Toyota Motor Corp
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp, Toyota Central R&D Labs Inc filed Critical Toyota Motor Corp
Priority to JP2010028022A priority Critical patent/JP5647420B2/ja
Publication of JP2011165971A publication Critical patent/JP2011165971A/ja
Application granted granted Critical
Publication of JP5647420B2 publication Critical patent/JP5647420B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】 耐圧の低下が抑制された半導体装置を提供することを目的とする。
【解決手段】 半導体装置100は、トレンチゲート30とダミートレンチ24を備える。ダミートレンチ24は、トレンチゲート30よりも半導体層16の深い位置まで伸びている。半導体層16は、ボディ領域13と、ボディ領域13上に選択的に設けられているともにエミッタ電極18に電気的に接続する第1半導体領域14を有している。ボディ領域13は、第1深さD12を有する第1ボディ領域12と、第1深さD12よりも深い第2深さD10を有する第2ボディ領域10を有している。第1ボディ領域12は、トレンチゲート30の側面に接している。第2ボディ領域10は、ダミートレンチ24の側面の少なくとも一部に接している。第1半導体領域14は、トレンチゲート30の側面に接している。
【選択図】図1

Description

本発明は、トレンチゲートとダミートレンチを有する半導体装置に関する。
トレンチゲートを有する半導体装置の特性を改善するために、ダミートレンチを設ける技術が知られている。その一例が、特許文献1に開示されている。特許文献1には、ダミートレンチがトレンチゲートよりも深い位置まで伸びているIGBT(Insulated Gate Bipolar Transistor)が開示されている。特許文献1に開示されるIGBTは、ダミートレンチをトレンチゲートよりも深く形成することにより、トレンチゲートの底面の電界集中を緩和し、トレンチゲート近傍の正孔(ホール)のキャリア密度を低減させ、ラッチアップの発生を抑制させている。
特開2008−21918号公報
しかしながら、ダミートレンチがトレンチゲートよりも深く形成されていると、ボディ領域からダミートレンチの底面までの距離が長くなり、ダミートレンチの底面の電界強度が高くなる。そのため、電界強度が許容値を越えると、ダミートレンチの絶縁膜が破壊されてしまう。本明細書は、ダミートレンチがトレンチゲートよりも深く形成された半導体装置において、ダミートレンチの底面の電界強度を低下させる技術を提供することを目的とする。
本明細書で開示される技術は、異なる深さのボディ領域を形成することを特徴としている。浅いボディ領域がトレンチゲートに対応して設けられており、深いボディ領域がダミートレンチに対応して設けられている。このような構造を採用することにより、ボディ領域からダミートレンチの底面までの距離を短く維持することができ、ダミートレンチの底部の電界強度を低く抑えることができる。
すなわち、本明細書に開示する半導体装置は、半導体層と主電極とトレンチゲートとダミートレンチを備えている。半導体層は、第1主面と第2主面を有している。主電極は、半導体層の第1主面上に設けられている。トレンチゲートは、半導体層の第1主面から第2主面に向けて伸びている。ダミートレンチは、半導体層の第1主面から第2主面に向けて伸びているとともに、トレンチゲートよりも深い位置まで伸びている。半導体層は、第1導電型のボディ領域と、そのボディ領域上に選択的に設けられているともに主電極に電気的に接続される第2導電型の第1半導体領域を有している。ボディ領域は、第1深さの第1ボディ領域と、その第1深さよりも深い第2深さの第2ボディ領域を有している。第1ボディ領域は、トレンチゲートの側面に接している。第2ボディ領域は、ダミートレンチの側面の少なくとも一部に接している。第1半導体領域は、トレンチゲートの側面に接している。なお、この技術分野では、ボディ領域のことをベース領域と称することもある。
上記の半導体装置では、ボディ領域が異なる深さの第1ボディ領域と第2ボディ領域を有している。浅い第1ボディ領域がトレンチゲートに対応して設けられており、深い第2ボディ領域がダミートレンチに対応して設けられている。これにより、第1ボディ領域では、トレンチゲートとの間で所望のチャネル特性を得るために、その第1深さを設定することができる。また、第2ボディ領域では、ダミートレンチの底面の電界強度を低下させるために、その第2深さを設定することができる。ボディ領域が異なる深さの第1ボディ領域と第2ボディ領域を有することにより、トレンチゲートのチャネル特性とダミートレンチの電界強度の双方を考慮した設計が可能になる。なお、第2ボディ領域は、ダミートレンチの側面の少なくとも一部に形成されていればよい。例えば、ダミートレンチの底面のうちの電界強度が特に強い場所に応じて第2ボディ領域が形成されていてもよい。
上記の半導体装置では、第2ボディ領域の底面が、深さ方向に観測したときに、トレンチゲートの底面とダミートレンチの底面の間に位置することが好ましい。第2ボディ領域の第2深さは深いほうが望ましいが、ダミートレンチよりも深く形成されていると、帰還容量の増加が問題となる。したがって、第2ボディ領域の底面が上記範囲に形成されていると、ダミートレンチゲートの底面の電界強度を低下させることと、帰還容量の増加を抑制することの双方を両立させることができる。
深さ方向における第2ボディ領域の最大不純物濃度が、深さ方向における第1ボディ領域の最大不純物濃度よりも薄いことが好ましい。上記した半導体装置では、第2ボディ領域が第1ボディ領域よりも深いので、半導体層内のキャリアは、第1ボディ領域よりも第2ボディ領域に移動し易い。このため、半導体層内のキャリア濃度を上昇させ、オン電圧を低減させるためには、第2ボディ領域内でキャリアを蓄積させることが効果的である。第2ボディ領域の最大不純物濃度を第1ボディ領域の最大不純物濃度よりも薄くすれば、第2ボディ領域内に多くのキャリアを効果的に蓄積させることができ、この結果、半導体層内のキャリア濃度が上昇し、オン電圧を低減させることができる。
上記のように、第1ボディ領域よりも深く形成されているとともに、第1ボディ領域の最大不純物濃度よりも薄い最大不純物濃度を有する第2ボディ領域を形成するためには、イオン注入技術を利用して、第2ボディ領域を形成することが望ましい。さらに、導入されるイオンのピーク位置を半導体層内に設定することが望ましい。この結果、深さ方向における第2ボディ領域の不純物濃度が、極大値を有することとなる。すなわち、第2ボディ領域の不純物濃度が、半導体層の第1主面から第2主面に向けて単調減少するのではなく、半導体層の第1主面から第2主面に向けて増加した後に減少することが好ましい。第2ボディ領域がこのような濃度分布を有すると、第2ボディ領域内にさらに多くのキャリアを蓄積することができ、オン電圧をさらに低減することができる。
第2ボディ領域の不純物濃度が極大値を有する場合、半導体層は、第2導電型のキャリア蓄積層をさらに有していることが好ましい。そのキャリア蓄積層は、第2ボディ領域上に設けられていることが好ましい。この場合、主電極とダミートレンチが電気的に接続されていることが好ましい。第2ボディ領域の不純物濃度が極大値を有するように形成されていると、半導体層の表面における第2ボディ領域の不純物濃度が低くなる。この結果、第2ボディ領域の表面の導電型を容易に反転させることができるので、キャリア蓄積層を容易に形成することができる。キャリア蓄積層が設けられていると、第2ボディ領域内におけるキャリアの蓄積をさらに向上させることができ、オン電圧をさらに低減させることができる。
なお、第2導電型のキャリア蓄積層は、半導体層内に第1導電型の不純物を注入して第2ボディ領域を形成するときに、半導体層の表層に注入する第1導電型の不純物の濃度を低く抑えることによって形成されてもよい。これにより、半導体層の表層に注入される第1導電型の不純物の濃度が、半導体層に元々含まれる第2導電型の不純物の濃度よりも薄くなり、第2導電型のキャリア蓄積層が形成される。あるいは、キャリア蓄積層は、第2導電型の不純物を第1導電型の第2ボディ領域の表層に注入し、第2ボディ領域の表層を第2導電型に反転させることによって形成されてもよい。
本明細書で開示される技術によると、ダミートレンチがトレンチゲートよりも深く形成されている半導体装置において、ダミートレンチの底面の電界強度を低下させることができる。
図1は、実施例1の半導体装置の要部断面図を示す。 図2は、実施例1の半導体装置の要部斜視図を示す。 図3は、第1ボディ領域と第2ボディ領域の深さ方向における不純物濃度分布を示す。 図4は、実施例1の半導体装置について、ダミートレンチの深さとトレンチゲートの深さとの差を変化させたときの、半導体装置の耐圧に関するシミュレーション結果を示す。 図5は、実施例1の半導体装置について、ダミートレンチの深さとトレンチゲートの深さとの差を変化させたときの、半導体装置の耐圧に関するシミュレーション結果を示す。 図6は、実施例1の半導体装置について、ダミートレンチの深さとトレンチゲートの深さとの差に対する第2ボディ領域の深さの割合と、半導体装置の耐圧の関係を示す。 図4は、実施例1の半導体装置について、ダミートレンチの深さとトレンチゲートの深さとの差を変化させたときの、半導体装置のオン電圧に関するシミュレーション結果を示す。 図8は、ダミートレンチの深さとトレンチゲートの深さとの差を変化させたときの、半導体装置の帰還容量に関するシミュレーション結果を示す。 図9は、実施例2の半導体装置の要部斜視図を示す。 図10は、実施例3の半導体装置の要部斜視図を示す。 図11は、実施例4の半導体装置の要部斜視図を示す。 図12は、実施例5の半導体装置の要部斜視図を示す。 図13は、実施例6の半導体装置の要部斜視図を示す。 図14は、実施例7の半導体装置の要部斜視図を示す。 図15は、実施例8の半導体装置の要部斜視図を示す。 図16は、比較例の半導体装置の要部断面図を示す。
実施例を説明する前に、実施例の技術的特徴の幾つかを以下に簡潔に記す。
(特徴1)半導体装置は、トレンチゲートとトレンチゲートよりも長いダミートレンチを備えている。トレンチゲートとダミートレンチは、平面視したときに、素子領域の一端から他端に向けて第1方向に沿って伸びており、ストライプ状に配置されていることが望ましい。また、平面視において、第1方向に直交する第2方向に観測したときに、トレンチゲートとトレンチゲートの間に複数のダミートレンチが配置されていることが望ましい。トレンチゲートとダミートレンチは、半導体層の表面からボディ領域を貫通してドリフト領域に達している。トレンチゲートとダミートレンチの間には、第1深さを有する第1ボディ領域が設けられていることが望ましい。ダミートレンチとダミートレンチの間には、第1深さよりも深い第2深さを有する第2ボディ領域が設けられていることが望ましい。
(特徴2)第2ボディ領域は、ダミートレンチの側面に接しており、ダミートレンチとともに第1方向に沿って伸びていることが望ましい。
(特徴3)本明細書で開示される半導体装置の形態は、ホールの移動経路を制御し、ラッチアップの抑制にも効果を奏することができる。このため、本明細書で開示される半導体装置は、縦型のIGBTであることが望ましい。第2ボディ領域が深く形成されていると、ホールが第2ボディ領域内に移動しやすいので、ホールが、トレンチゲートの周囲ではなく、ダミートレンチの周囲に集中する。その結果、寄生npnトランジスタが動作することが抑制され、ラッチアップの発生が抑制される。
図1及び図2を参照し、半導体装置100について説明する。なお、図2に示すI-I線に対応する断面が図1の断面図である。また、図2の斜視図では、半導体装置の平面レイアウトを明瞭化するために、エミッタ電極18が除去されて図示されている。
半導体装置100は、縦型のIGBTであり、半導体層16と、半導体層16の第1主面17上に設けられているエミッタ電極18と、半導体層16の第2主面3上に設けられているコレクタ電極2とを備えている。半導体層16の半導体材料には、シリコン単結晶が用いられている。エミッタ電極18の材料には、アルミニウムが用いられている。コレクタ電極2は、アルミニウム,チタン,ニッケル及び金の積層体である。
半導体層16は、p型のコレクタ領域4とn型のバッファ領域6とn型のドリフト領域8とp型のボディ領域13とn型のエミッタ領域14とを備えている。
コレクタ領域4は、半導体層16の裏層部に形成されており、コレクタ電極2に接触して電気的に接続されている。コレクタ領域4は、イオン注入技術を利用して、半導体層16の裏面からホウ素(B)を注入することにより形成されている。コレクタ領域4の最大不純物濃度はおよそ1×1018cm−3である。
バッファ領域6は、コレクタ領域4とドリフト領域8の間に設けられている。バッファ領域6は、イオン注入技術を利用して、半導体層16の裏面からリン(P)を注入することにより形成されている。バッファ領域6の最大不純物濃度はおよそ1×1017cm−3である。
ドリフト領域8は、バッファ領域6とボディ領域13の間に設けられている。ドリフト領域8は、用意された半導体層16を、所望の厚さに研磨されることで形成されている。ドリフト領域8の不純物としてリンが用いられており、その不純物濃度は厚み方向(z方向)で一定であり、およそ6×1013cm−3である。
ボディ領域13は、半導体層16の表層部に形成されており、ドリフト領域8上に設けられている。ボディ領域13は、第1ボディ領域12と第2ボディ領域10を備えている。第1ボディ領域12は第1深さD12を有しており、第2ボディ領域10は第2深さD10を有している。第2ボディ領域10の深さD10は、第1ボディ領域12の深さD12よりも深い。第1ボディ領域12は、イオン注入技術を利用して、半導体層16の第1主面からホウ素を注入することで形成されており、その最大不純物濃度はおよそ2×1017cm−3である。第2ボディ領域10は、イオン注入技術を利用して、半導体層16の第1主面からホウ素を注入することによって形成されており、その最大不純物濃度はおよそ1×1015cm−3である。
図3に、第1ボディ領域12と第2ボディ領域10の深さ方向(z方向)における不純物濃度分布を示す。図3に示されるように、第1ボディ領域12は、半導体層16の第1主面17で最大不純物濃度を有し、深さ方向(z方向)に単調減少する。第2ボディ領域10は、深さ方向(z方向)における不純物濃度が極大値を有する。すなわち、第2ボディ領域10は、その不純物濃度が半導体層16の第1主面17から極大値に向けて増大し、極大値から第2主面3に向けて減少する。第2ボディ領域10の最大不純物濃度は、第1ボディ領域12の最大不純物濃度よりも薄い。さらに、第2ボディ領域10の最大不純物濃度は、その深さにおける第1ボディ領域12の不純物濃度よりも薄い。第1ボディ領域12は、1回のイオン注入で形成される。第2ボディ領域10は、異なる注入エネルギーのイオン注入を複数回行うことにより形成される。イオン注入を複数回行うことにより、第2ボディ領域10では、その深さD10が第1ボディ領域12の深さD12よりも深くなるとともに、上記した濃度関係が得られる。
エミッタ領域14は、半導体層16の表層部に選択的に設けられている。エミッタ領域14は、請求項に記載の第1半導体領域に相当する。エミッタ領域14は、第1ボディ領域12上に設けられており、第2ボディ領域10上には設けられていない。また、図2に示されるように、エミッタ領域14は、トレンチゲート30及びダミートレンチ24の長手方向に沿って分散して設けられており、第1ボディ領域12上の一部分に設けられている。エミッタ領域14は、エミッタ電極18に接触して電気的に接続されている。エミッタ領域14は、イオン注入技術を利用して、半導体層16の第1主面からリンを注入することによって形成されており、その最大不純物濃度はおよそ1×1020cm−3である。
トレンチゲート30は、トレンチゲート電極28と、トレンチゲート電極28を被覆するゲート絶縁膜26を備えている。トレンチゲート電極28の材料はポリシリコンであり、ゲート絶縁膜26の材料は酸化シリコン(SiO)である。トレンチゲート30は、半導体層16の第1主面17から第2主面3に向けて伸びており、第1ボディ領域12を貫通してドリフト領域8に達している。トレンチゲート30の両側面に第1ボディ領域12及びエミッタ領域14が接している。トレンチゲート電極28は、ゲート絶縁膜26を介して、エミッタ領域14とドリフト領域8を分離している第1ボディ領域12に対向している。トレンチゲート電極28の表面に絶縁分離膜32が設けられており、トレンチゲート電極28とエミッタ電極18が絶縁されている。トレンチゲート30の深さD30は、第1ボディ領域12の深さD12よりも深い。
ダミートレンチ24は、ダミートレンチ電極22と、ダミートレンチ電極22を被覆するダミー絶縁膜20を備えている。ダミートレンチ電極22の材料はポリシリコンであり、ダミー絶縁膜20の材料は酸化シリコンである。ダミートレンチ電極22は、エミッタ電極18に接触して電気的に接続されている。ダミートレンチ24は、半導体層16の第1主面17から第2主面3に向けて伸びており、第1ボディ領域12及び第2ボディ領域10を貫通してドリフト領域8に達している。ダミートレンチ24の一方の側面には第2ボディ領域10が接しており、他方の側面には第1ボディ領域12が接している。ダミートレンチ24の深さD24は、第1ボディ領域12の深さD12及び第2ボディ領域10の深さD10よりも深い。そのため、ダミートレンチ24の底部がボディ領域13に覆われることはない。
トレンチゲート30及びダミートレンチ24は、長手方向(y方向)に沿って、素子領域の一端から他端まで連続して伸びている。トレンチゲート30は、幅方向(x方向)で隣り合うダミートレンチ24の間に配置されている。トレンチゲート30とダミートレンチ24の間には、第1ボディ領域12が配置されており、第2ボディ領域10は配置されていない。第2ボディ領域10は、ダミートレンチ24とダミートレンチ24の間に配置されている。第1ボディ領域12及び第2ボディ領域10は、y方向に沿って素子領域の一端から他端まで連続して伸びている。
半導体装置100の動作について説明する。コレクタ電極2に正電圧が印加されているとともにエミッタ電極18が接地された状態で、トレンチゲート電極28に閾値電圧よりも高い正電圧が印加されると、電子のチャネルがエミッタ領域14とドリフト領域8を隔てている第1ボディ領域12に形成され、半導体装置100がオン状態となる。半導体装置100のオン状態では、電子がエミッタ領域14からドリフト領域8に注入され、ホールがコレクタ領域4からドリフト領域8に注入される。ドリフト領域8内に注入されたホールと電子によって伝動度変調が生じ、ドリフト領域8内の抵抗が小さくなる。
トレンチゲート電極28に印加する電圧が閾値電圧よりも小さくなると、第1ボディ領域12に形成されていた電子のチャネルが消失し、半導体装置100はオフ状態となる。半導体装置100がオフすると、ドリフト領域8内に蓄積していた電子がコレクタ電極2に排出され、ドリフト領域8に蓄積していたホールがエミッタ電極18に排出される。半導体装置100がオフすると、ボディ領域13からドリフト領域8に向けて空乏層が伸び、その空乏化された領域でコレクタ電極2とエミッタ電極18の間の電位差を負担する。
従来技術のように深い第2ボディ領域10が形成されていない場合を考える。この場合、空乏化領域内の電位線分布が深いダミートレンチ近傍で屈曲し、電界強度が高くなる。一方、半導体装置100では、深い第2ボディ領域10がダミートレンチ24に対応して設けられているので、空乏化領域内の電位線分布がダミートレンチ24の近傍で屈曲する現象が抑えられ、電界強度が低くなる。これにより、ダミートレンチ24の底部の電界集中が緩和され、ダミートレンチ24の絶縁破壊が抑制され、半導体装置100の耐圧が高くなる。
半導体装置100はさらに、以下の特徴をも有する。上記したように、第2ボディ領域10の深さD10は、第1ボディ領域12の深さD12よりも深い。そのため、コレクタ領域4からドリフト領域8に注入されたホールは、第1ボディ領域12よりも第2ボディ領域10に移動しやすい。第1ボディ領域12にホールが集中することが抑制されるので、n型のエミッタ領域14とp型の第1ボディ領域12とn型のドリフト領域8の寄生npnトランジスタが動作することが抑制され、ラッチアップの発生が抑制される。なお、第2ボディ領域10側にホールが集中するが、第2ボディ領域10には寄生npnトランジスタが存在しないので、ラッチアップの発生が抑制される。
半導体装置100では、ダミートレンチ24の間にトレンチゲート30が配置されている。そのため、半導体装置100は、帰還容量(ゲート−コレクタ間容量)の一部をコレクタ−エミッタ間容量に置換することができる。そのため、半導体装置100は、ダミートレンチ24が配置されていない半導体装置に比べ、帰還容量が小さく、スイッチング速度が速い(スイッチング損失が小さい)。なお、ダミートレンチ24の深さD24をトレンチゲート30の深さD30に対して深くするほど、半導体装置100の帰還容量が小さくなる。すなわち、ダミートレンチ24の深さD24とトレンチゲート30の深さD30の差D38が大きくなるほど、半導体装置100の帰還容量が小さくなる。
また、ダミートレンチ24とトレンチゲート30のx方向の間隔を短くするほど、半導体装置の帰還容量が小さくなる。特に、ダミートレンチ24とトレンチゲート30のx方向の間隔を3μm以下とすれば、帰還容量を十分に小さくすることができる。但し、ダミートレンチ24とトレンチゲート30のx方向の間隔を1μm以下にすると、第1ボディ領域12からホールが排出されにくくなり、ラッチアップの問題が生じる。そのため、ダミートレンチ24とトレンチゲート30のx方向の間隔は、1μm〜3μmであることが好ましい。
また、上記したように、ホールは、第1ボディ領域12よりも第2ボディ領域10に移動しやすい。そして、第2ボディ領域10の最大不純物濃度は、第1ボディ領域12の最大不純物濃度よりも薄い。第2ボディ領域10のホールに対する抵抗が高いので、第2ボディ領域10内に多くのホールを蓄積させることができ、オン電圧を低減することができる。さらに、第2ボディ領域10は、深さ方向(z方向)において不純物濃度が極大値を有する。この不純物分布によると、半導体層16の表層部における第2ボディ領域10の不純物濃度が極めて薄くなるので、第2ボディ領域10の表層部からホールが抜けにくくなる。この結果、第2ボディ領域10内に多くのホールを蓄積させることができ、オン電圧を低減することができる。
図4は、半導体装置100について、ダミートレンチ24の深さD24とトレンチゲート30の深さD30との差D38を変化させたときの、耐圧に関するシミュレーション結果を示す。グラフの横軸は差D38の長さ(μm)を示し、縦軸は半導体装置100の耐圧(V)を示す。横軸の目盛0は、D24=D30である場合であり、ダミートレンチ24の深さとトレンチゲート30の深さが等しいことを示す。曲線60は第2ボディ領域10の最大不純物濃度が2×1017cm−3の結果を示し、曲線62は第2ボディ領域10の最大不純物濃度が1×1015cm−3の結果を示す。曲線64は比較例であり、第2ボディ領域10が設けられていない例(すなわち、ボディ領域13の深さが、第1ボディ領域12の深さD12で一定)である。なお、曲線60及び62で示す本実施例のシミュレーションでは、第2ボディ領域10の深さD10がダミートレンチ24の深さD24と同一とした(すなわち、ダミートレンチ24が深くなれば、第2ボディ領域10もそれに伴って深く設定されている)。また、本シミュレーションでは、ダミートレンチ24とトレンチゲート30のx方向の間隔を0.5μmとした。
曲線64の比較例では、差D38が大きくなるに従って耐圧が顕著に低下する。すなわち、トレンチゲート30に対するダミートレンチ24の深さが深くなるに従って耐圧が顕著に低下する。これは、ダミートレンチ24がトレンチゲートよりも深くなることで、ダミートレンチ24の底面に電界が集中し、ダミートレンチ24のダミー絶縁膜20が破壊されたことが原因である。一方、曲線60及び62の本実施例の半導体装置100では、トレンチゲート30に対するダミートレンチ24の深さが深くなっても、耐圧の低下が抑えられている。これは、深い第2ボディ領域10が設けられていることにより、ダミートレンチ24の底部の電界集中が緩和されたからである。なお、曲線60,曲線62に示すように、第2ボディ領域10の最大不純物濃度が変化しても、半導体装置100の耐圧に顕著な差はみられなかった。
図5は、半導体装置100について、ダミートレンチ24の深さD24とトレンチゲート30の深さD30との差D38を変化させたときの、耐圧に関するシミュレーション結果を示す。グラフの横軸は差D38の長さ(μm)を示し、縦軸は半導体装置100の耐圧(V)を示す。曲線71〜76は、ダミートレンチ24の深さD24とトレンチゲート30の深さD30との差D38に対する、第2ボディ領域10の深さD10の割合が異なる。なお、本シミュレーションでも、ダミートレンチ24とトレンチゲート30のx方向の間隔を0.5μmとした。
曲線71は、深さD10が差D38に対して100%である。すなわち、第2ボディ領域10の深さD10がダミートレンチ24の深さD24と同じである。曲線72は、深さD10が差D38に対して80%である。曲線73は、深さD10が差D38に対して60%である。曲線74は、深さD10が差D38に対して40%である。曲線75は、深さD10が差D38に対して20%である。曲線76は、深さD10が差D38に対して0%である。すなわち、第2ボディ領域10の深さD10が第1ボディ領域12の深さD12と同じである。これは、図15に示す半導体装置900の結果を示す。
曲線71〜76に示すように、差D38に対する第2ボディ領域10の深さD10の割合が大きくなるほど(曲線76,75,74,73,72,71の順に)、耐圧が向上している。これは、第2ボディ領域10の深さD10がダミートレンチ24の深さD24に近づくに従って、ダミートレンチ24近傍の電界強度が低くなることを示している。なお、差D38に対する第2ボディ領域10の深さD10の割合が小さくなるほど(曲線71,72,73,74,75,76の順に)、差D38の長さに伴って耐圧の低下が著しくなる。この結果より、耐圧の低下を抑制しつつトレンチゲート30に対するダミートレンチ24の深さを深くするためには、第2ボディ領域10の深さD10をダミートレンチ24の深さD24に近づけることが望ましい。第2ボディ領域10の深さD10をダミートレンチ24の深さD24に近づけるに従って、トレンチゲート30に対するダミートレンチ24の深さを深くでき、帰還容量を低減させることができる。なお、第2ボディ領域10の深さD10をダミートレンチ24の深さD24よりも深くすると、ダミートレンチ24の底部が第2ボディ領域10で覆われることがある。ダミートレンチ24の底部が第2ボディ領域10で覆われると、半導体装置100の帰還容量を低減させることができない。そのため、第2ボディ領域10の深さD10は、ダミートレンチ24の深さD24以下であることが好ましい。
図6は、図6の横軸の数値(差D38)が3μmのときの、差D38に対する第2ボディ領域10の深さD10の割合と、半導体装置100の耐圧との関係を示す。グラフの横軸は、差D38に対する深さD10の割合(%)を示している。縦軸は、半導体装置100の耐圧(V)を示している。図5で説明したように、差D38に対する深さD10の割合が大きくなるほど、半導体装置100の耐圧の耐圧が高くなる。なお、差D38(ダミートレンチ24の深さD24とトレンチゲート30の深さD30との差)が3μm以上になると、帰還容量の低減が顕著となる。そのことについては、図8に示すシミュレーション結果で後述する。
図7は、半導体装置100について、ダミートレンチ24の深さD24とトレンチゲート30の深さD30との差D38を変化させたときの、オン電圧に関するシミュレーション結果を示す。グラフの横軸は差D38の長さ(μm)を示し、縦軸は半導体装置100に流れる電流が200Aのときのオン電圧(V)を示す。曲線50は第2ボディ領域10の最大不純物濃度が2×1017cm−3の結果を示し、曲線52は第2ボディ領域10の最大不純物濃度が1×1016cm−3の結果を示し、曲線50は第2ボディ領域10の最大不純物濃度が1×1015cm−3の結果を示す。なお、本シミュレーションでは、ダミートレンチ24とトレンチゲート30のx方向の間隔を0.5μmとした。また、第2ボディ領域10の深さD10は、ダミートレンチ24の深さD24と同一とした。
曲線50,52,54が示すとおり、第2ボディ領域10の最大不純物濃度を薄くするほど、オン電圧が低下した。これは、第2ボディ領域10の最大不純物濃度を薄くすれば、ホールが第2ボディ領域10内に蓄積され易くなることを示す。上記したように、第1ボディ領域10の最大不純物濃度はおよそ2×1017cm−3である。第2ボディ領域10の最大不純物濃度を第1ボディ領域10の最大不純物濃度よりも薄くすることにより、半導体装置100のオン電圧を低減させることができる。
第2ボディ領域10の最大不純物濃度が濃いほど(曲線50,52,54の順に)、差D38が大きくなるに従って、オン電圧が上昇する傾向がみられる。換言すると、第2ボディ領域10の最大不純物濃度が薄いほど、オン電圧を低く維持しつつ、ダミートレンチ24の深さD24とトレンチゲート30の深さD30との差D38を大きくすることができる。
図8に、ダミートレンチ24の深さD24とトレンチゲート30の深さD30との差D38を変化させたときの、半導体装置の帰還容量に関するシミュレーション結果を示す。なお、本シミュレーションは、図16に示す半導体装置900についての結果を示す。グラフの横軸は、差D38の長さ(μm)を示す。グラフの縦軸は、半導体装置900の帰還容量(nF)を示す。曲線40がオン電圧を示し、曲線42が帰還容量を示す。なお、本シミュレーションでも、ダミートレンチ24とトレンチゲート30のx方向の間隔を0.5μmとした。なお、半導体装置900は、深さが一定のボディ領域913が半導体層916の表層部に形成されている。
図8に示すように、差D38が長くなるほど、半導体装置900の帰還容量が小さくなる。特に、差D38が0μmから1μmに変化する間は、帰還容量の低下が著しい。差D38が1μmを越えると、帰還容量の低下はなだらかになる。そのため、差D38が1μm以上であれば、十分に帰還容量を低減することができる。図8のグラフから、特に、差D38が3μm以上になると、帰還容量の低減が顕著となる。
図9を参照し、半導体装置200について説明する。半導体装置200は半導体装置100の変形例であり、半導体装置100と実質的に同じ構造については、同じ参照番号を付すことにより説明を省略する。半導体装置200では、第2ボディ領域10上に、n型のキャリア蓄積層33が選択的に設けられている。キャリア蓄積層33のy方向の長さは、エミッタ領域14のy方向の長さと同じである。また、キャリア蓄積層33の不純物濃度は、エミッタ領域14の不純物濃度と同じである。そのため、キャリア蓄積層33は、エミッタ領域14と共通の製造工程で同時に形成してもよい。
半導体装置200では、キャリア蓄積層33が、第2ボディ領域10内のホールが半導体装置200外に排出されることを阻害する。そのため、半導体装置100に比べ、第2ボディ領域10内にホールを多く蓄積することができる。半導体装置200は、半導体装置100よりもオン電圧を小さくすることができる。なお、第2ボディ領域10内にホールが蓄積されることにより、n型のキャリア蓄積層33とp型の第2ボディ領域10とn型のドリフト領域8の寄生トランジスタが動作すると思われるかもしれない。しかしながら、第2ボディ領域10は、第1ボディ領域12よりも深く形成されており、キャリア蓄積層33とドリフト領域8の距離が離れている。そのため、第2ボディ領域10内にホールが蓄積されても、ラッチアップが発生し易くなることはない。
図10を参照し、半導体装置300について説明する。半導体装置300は半導体装置200の変形例であり、半導体装置200と実質的に同じ構造については、同じ参照番号を付すことにより説明を省略する。半導体装置300は、キャリア蓄積層33aのy方向の長さが、エミッタ領域14のy方向の長さよりも長い。半導体装置300は、半導体装置200よりもキャリア蓄積層33aの面積が大きく、半導体装置200よりもオン電圧を小さくすることができる。
上記実施例2及び3において、第2ボディ領域10の表層部に注入されるp型不純物(ホウ素)の濃度を、ドリフト領域8に含まれているn型不純物(リン)の濃度よりも薄くすることにより、第2ボディ領域10の表層部にキャリア蓄積層33,33aを形成してもよい。その場合、キャリア蓄積層33,33aのn型不純物の濃度が、エミッタ領域14のn型不純物の濃度と異なることがある。
図11を参照し、半導体装置400について説明する。半導体装置400は半導体装置100又は200の変形例であり、半導体装置100,200と実質的に同じ構造については、同じ参照番号を付すことにより説明を省略する。半導体装置400では、絶縁膜34が、第2ボディ領域10の表面を覆っている。そのため、第2ボディ領域10とエミッタ電極18(図1を参照)との間が絶縁される。絶縁膜34によって、第2ボディ領域10内のホールが半導体装置400外に排出されることを物理的に阻害することができる。半導体装置400は、半導体装置100よりもオン電圧を小さくすることができる。
図12を参照し、半導体装置500について説明する。半導体装置500は半導体装置400の変形例であり、半導体装置400と実質的に同じ構造については、同じ参照番号を付すことにより説明を省略する。半導体装置500では、第2ボディ領域10上の絶縁膜34の一部に開口36が設けられている。そのため、第2ボディ領域10の一部がエミッタ電極18(図1を参照)に接触して電気的に接続することができる。半導体装置400(図11を参照)のように第2ボディ領域10の表面を絶縁膜34で覆っても、実際には、第2ボディ領域10とエミッタ電極18との間に部分的な電流経路が確保される。絶縁膜34の一部に開口36を設けると、その電流経路の位置を制御することができ、エミッタ電極18の電位を全体的に均一にすることができる。それにより、第2ボディ領域10の電位を固定することができ、半導体装置500のスイッチング動作を安定させることができる。なお、開口36のサイズを調整することにより、第2ボディ領域10に蓄積されるホール量を調整することができる。半導体装置500は、第2ボディ領域10におけるホールの蓄積と排出のバランスをとることにより、オン抵抗を小さく維持しつつスイッチング動作を安定させることができる。
図13を参照し、半導体装置600について説明する。半導体装置600は半導体装置100の変形例であり、半導体装置100と実質的に同じ構造については、同じ参照番号を付すことにより説明を省略する。半導体装置600では、ダミートレンチ24aが、y方向において素子領域の一端から他端まで連続していない。換言すると、y方向において、ダミートレンチ24aの一部が分断されている。これにより、第1ボディ領域12と第2ボディ領域10が、y方向において部分的に連結される。半導体装置100の微細化を推し進めると、ダミートレンチ24とトレンチゲート30のx方向の間隔が狭くなりすぎることがある。前述したように、半導体装置100では、ダミートレンチ24とトレンチゲート30のx方向の間隔を1μm以下にすると、第1ボディ領域12からホールが排出されにくくなる。その結果、第1ボディ領域12内にホールが過剰に蓄積し、第1ボディ領域12の電位が不安定になることがある。
半導体装置600は、ダミートレンチ24とトレンチゲート30のx方向の間隔が狭くなっても、第1ボディ領域12内のホールを第2ボディ領域10から排出することができる。そのため、第1ボディ領域12内にホールが過剰に蓄積することを抑制することができる。また、第1ボディ領域12の電位を固定し、スイッチング動作を安定させることもできる。半導体装置600は、第2ボディ領域10におけるホールの蓄積と排出のバランスをとることにより、オン抵抗を小さく維持しつつスイッチング動作を安定させることができる。なお、y方向においてダミートレンチ24aの一部を分断する技術は、トレンチゲート30とダミートレンチ24の間x方向の間隔が1μm以下のときに特に有用である。
図14を参照し、半導体装置700について説明する。半導体装置700は半導体装置200の変形例であり、半導体装置200と実質的に同じ構造については、同じ参照番号を付すことにより説明を省略する。半導体装置700では、ダミートレンチ24bのy方向の長さが、トレンチゲート30のy方向の長さよりも短い。これにより、第1ボディ領域12と第2ボディ領域10が、y方向において部分的に連結される。半導体装置700は、半導体装置600と同様に、トレンチゲート30とダミートレンチ24bの間隔が狭くなっても、第1ボディ領域12の電位を固定し、スイッチング動作を安定させることができる。半導体装置700も、第2ボディ領域10におけるホールの蓄積と排出のバランスをとることにより、オン抵抗を小さく維持しつつスイッチング動作を安定させることができる。なお、y方向におけるダミートレンチ24bの長さをトレンチゲート30の長さよりも短くする技術も、トレンチゲート30とダミートレンチ24の間x方向の間隔が1μm以下のときに特に有用である。
図15を参照し、半導体装置800について説明する。半導体装置800は半導体装置400又は600の変形例であり、半導体装置400及び600と実質的に同じ構造については、同じ参照番号を付すことにより説明を省略する。半導体装置800では、y方向においてダミートレンチ24の一部が分断されており、さらに、隣り合うダミートレンチ24bの間において第2ボディ領域10の表面に絶縁膜34aが設けられている。換言すると、半導体装置800は、半導体装置400のダミートレンチ24及び絶縁膜34を、y方向において分断している。半導体装置800も、半導体装置600及び700と同様に、トレンチゲート30とダミートレンチ24bの間隔が狭くなっても、第1ボディ領域12の電位を固定し、スイッチング動作を安定させることができる。半導体装置800も、第2ボディ領域10におけるホールの蓄積と排出のバランスをとることにより、オン抵抗を小さく維持しつつスイッチング動作を安定させることができる。なお、ダミートレンチ24及び絶縁膜34をy方向において分断する技術も、トレンチゲート30とダミートレンチ24の間x方向の間隔が1μm以下のときに特に有用である。
上記実施例では、半導体材料にシリコンを用いた半導体装置を例にして説明した。しかしながら、本明細書で開示される技術は、シリコン以外の半導体材料、例えば、窒化ガリウム、炭化珪素、ガリウム砒素等の化合物半導体を用いた半導体装置にも有用である。
上記実施例では、第2ボディ領域は、ダミートレンチの側面に沿ってストライプ状に伸びている。第2ボディ領域は、ダミートレンチの側面に部分的に設けられていてもよい。例えば、y方向において、第1ボディ領域と第2ボディ領域とを交互に設けてもよい。
上記実施例では、ダミートレンチとトレンチゲートの間には、第1ボディ領域が設けられている。ダミートレンチの側面からダミートレンチとトレンチゲートの中間まで第2ボディ領域を設け、その中間からトレンチゲートの側面まで第1ボディ領域を設けてもよい。ダミートレンチの両側面に第2ボディ領域が配置されるので、ダミートレンチの底部の電界集中がより緩和される。
上記実施例の半導体装置は、第2ボディ領域10の深さD10が、第1ボディ領域12の深さD12よりも深いという共通の特徴を有している。半導体装置内の全ての領域において、この共通した特徴が用いられていなくてもよい。例えば、半導体装置の中心領域にだけ上記実施例の特徴を採用し、半導体装置の周辺領域では上記実施例の特徴を採用しなくてもよい。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時の請求項に記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数の目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
2:コレクタ電極(主電極)
3:第2主面
10:第2ボディ領域
12:第1ボディ領域
13:ボディ領域
14:エミッタ領域(第1半導体領域)
16:半導体層
17:第1主面
24:ダミートレンチ
30:トレンチゲート
32,32a:キャリア蓄積層
100,200,300,400,500,600,700,800:半導体装置

Claims (5)

  1. 第1主面と第2主面を有する半導体層と、
    前記半導体層の前記第1主面上に設けられている主電極と、
    前記半導体層の前記第1主面から前記第2主面に向けて伸びているトレンチゲートと、
    前記半導体層の前記第1主面から前記第2主面に向けて伸びているとともに、前記トレンチゲートよりも深い位置まで伸びているダミートレンチと、を備えており、
    前記半導体層は、第1導電型のボディ領域と、そのボディ領域上に選択的に設けられているともに主電極に電気的に接続される第2導電型の第1半導体領域とを有し、
    前記ボディ領域は、第1深さの第1ボディ領域と、その第1深さよりも深い第2深さの第2ボディ領域とを有し、
    前記第1ボディ領域は、前記トレンチゲートの側面に接しており、
    前記第2ボディ領域は、前記ダミートレンチの側面の少なくとも一部に接しており、
    前記第1半導体領域は、前記トレンチゲートの側面に接している半導体装置。
  2. 前記第2ボディ領域の底面が、深さ方向に観測したときに、前記トレンチゲートの底面と前記ダミートレンチの底面の間に位置する請求項1に記載の半導体装置。
  3. 深さ方向における前記第2ボディ領域の最大不純物濃度が、深さ方向における前記第1ボディ領域の最大不純物濃度よりも薄い請求項1又は2に記載の半導体装置。
  4. 深さ方向における前記第2ボディ領域の不純物濃度が、極大値を有する請求項3に記載の半導体装置。
  5. 前記半導体層は、第2導電型のキャリア蓄積層をさらに有しており、
    前記キャリア蓄積層は、前記第2ボディ領域上に設けられており、
    前記主電極と前記ダミートレンチが電気的に接続されている請求項4に記載の半導体装置。
JP2010028022A 2010-02-10 2010-02-10 半導体装置 Expired - Fee Related JP5647420B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010028022A JP5647420B2 (ja) 2010-02-10 2010-02-10 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010028022A JP5647420B2 (ja) 2010-02-10 2010-02-10 半導体装置

Publications (2)

Publication Number Publication Date
JP2011165971A true JP2011165971A (ja) 2011-08-25
JP5647420B2 JP5647420B2 (ja) 2014-12-24

Family

ID=44596287

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010028022A Expired - Fee Related JP5647420B2 (ja) 2010-02-10 2010-02-10 半導体装置

Country Status (1)

Country Link
JP (1) JP5647420B2 (ja)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013120809A (ja) * 2011-12-07 2013-06-17 Hitachi Ltd 半導体装置及びそれを用いた電力変換装置
JP2014179373A (ja) * 2013-03-13 2014-09-25 Mitsubishi Electric Corp 半導体装置及びその製造方法
WO2015045563A1 (ja) * 2013-09-25 2015-04-02 株式会社日立製作所 半導体装置およびこれを用いた電力変換装置
US9006823B2 (en) 2013-01-31 2015-04-14 Toyota Jidosha Kabushiki Kaisha Semiconductor device and method of manufacturing semiconductor device
WO2016114131A1 (ja) * 2015-01-16 2016-07-21 株式会社デンソー 半導体装置
JP2016136620A (ja) * 2015-01-16 2016-07-28 株式会社デンソー 半導体装置
CN106356399A (zh) * 2015-07-14 2017-01-25 瑞萨电子株式会社 半导体器件
US9929260B2 (en) 2015-05-15 2018-03-27 Fuji Electric Co., Ltd. IGBT semiconductor device
WO2018105749A1 (ja) * 2016-12-09 2018-06-14 国立大学法人九州工業大学 絶縁ゲートバイポーラトランジスタ装置、半導体装置の生産方法、及び、絶縁ゲートバイポーラトランジスタ装置の生産方法
US10032874B2 (en) 2016-03-14 2018-07-24 Kabushiki Kaisha Toshiba Semiconductor device with reduced on-state resistance
JP2018182279A (ja) * 2017-04-03 2018-11-15 富士電機株式会社 半導体装置
US10217738B2 (en) 2015-05-15 2019-02-26 Smk Corporation IGBT semiconductor device
US10319808B2 (en) 2017-04-03 2019-06-11 Fuji Electric Co., Ltd. Semiconductor device
JP2020136543A (ja) * 2019-02-21 2020-08-31 株式会社デンソー 半導体装置
US10818782B2 (en) 2015-12-11 2020-10-27 Fuji Electric Co., Ltd. Insulated-gate bipolar transistor (IGBT) including a branched gate trench
CN113871469A (zh) * 2021-09-16 2021-12-31 上海擎茂微电子科技有限公司 一种用于优化饱和电压/关断损耗的绝缘栅双极型晶体管
CN117594658A (zh) * 2023-11-16 2024-02-23 深圳芯能半导体技术有限公司 一种沟槽型场效应晶体管及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004153112A (ja) * 2002-10-31 2004-05-27 Toshiba Corp 電力用半導体装置
JP2008288386A (ja) * 2007-05-17 2008-11-27 Hitachi Ltd 半導体装置
JP2009043782A (ja) * 2007-08-06 2009-02-26 Toshiba Corp 半導体装置及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004153112A (ja) * 2002-10-31 2004-05-27 Toshiba Corp 電力用半導体装置
JP2008288386A (ja) * 2007-05-17 2008-11-27 Hitachi Ltd 半導体装置
JP2009043782A (ja) * 2007-08-06 2009-02-26 Toshiba Corp 半導体装置及びその製造方法

Cited By (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013120809A (ja) * 2011-12-07 2013-06-17 Hitachi Ltd 半導体装置及びそれを用いた電力変換装置
US9006823B2 (en) 2013-01-31 2015-04-14 Toyota Jidosha Kabushiki Kaisha Semiconductor device and method of manufacturing semiconductor device
JP2014179373A (ja) * 2013-03-13 2014-09-25 Mitsubishi Electric Corp 半導体装置及びその製造方法
WO2015045563A1 (ja) * 2013-09-25 2015-04-02 株式会社日立製作所 半導体装置およびこれを用いた電力変換装置
US10186606B2 (en) 2015-01-16 2019-01-22 Denso Corporation Semiconductor device
WO2016114131A1 (ja) * 2015-01-16 2016-07-21 株式会社デンソー 半導体装置
JP2016136620A (ja) * 2015-01-16 2016-07-28 株式会社デンソー 半導体装置
US10217738B2 (en) 2015-05-15 2019-02-26 Smk Corporation IGBT semiconductor device
US9929260B2 (en) 2015-05-15 2018-03-27 Fuji Electric Co., Ltd. IGBT semiconductor device
CN106356399A (zh) * 2015-07-14 2017-01-25 瑞萨电子株式会社 半导体器件
JP2017022311A (ja) * 2015-07-14 2017-01-26 ルネサスエレクトロニクス株式会社 半導体装置
US10818782B2 (en) 2015-12-11 2020-10-27 Fuji Electric Co., Ltd. Insulated-gate bipolar transistor (IGBT) including a branched gate trench
US10411099B2 (en) 2016-03-14 2019-09-10 Kabushiki Kaisha Toshiba Semiconductor device for reduced on-state resistance
US10032874B2 (en) 2016-03-14 2018-07-24 Kabushiki Kaisha Toshiba Semiconductor device with reduced on-state resistance
US10840365B2 (en) 2016-12-09 2020-11-17 Kyushu Institute Of Technology Insulated gate bipolar transistor device, manufacturing method for semiconductor device, and manufacturing method for insulated gate bipolar transistor device
CN110036488B (zh) * 2016-12-09 2023-10-31 国立大学法人九州工业大学 绝缘栅双极型晶体管器件、半导体器件的生产方法以及绝缘栅双极型晶体管器件的生产方法
WO2018105749A1 (ja) * 2016-12-09 2018-06-14 国立大学法人九州工業大学 絶縁ゲートバイポーラトランジスタ装置、半導体装置の生産方法、及び、絶縁ゲートバイポーラトランジスタ装置の生産方法
JP7104917B2 (ja) 2016-12-09 2022-07-22 国立大学法人九州工業大学 絶縁ゲートバイポーラトランジスタ装置、半導体装置の生産方法、及び、絶縁ゲートバイポーラトランジスタ装置の生産方法
CN110036488A (zh) * 2016-12-09 2019-07-19 国立大学法人九州工业大学 绝缘栅双极型晶体管器件、半导体器件的生产方法以及绝缘栅双极型晶体管器件的生产方法
JPWO2018105749A1 (ja) * 2016-12-09 2019-10-24 国立大学法人九州工業大学 絶縁ゲートバイポーラトランジスタ装置、半導体装置の生産方法、及び、絶縁ゲートバイポーラトランジスタ装置の生産方法
JP7056031B2 (ja) 2017-04-03 2022-04-19 富士電機株式会社 半導体装置
US10319808B2 (en) 2017-04-03 2019-06-11 Fuji Electric Co., Ltd. Semiconductor device
JP2018182279A (ja) * 2017-04-03 2018-11-15 富士電機株式会社 半導体装置
JP2020136543A (ja) * 2019-02-21 2020-08-31 株式会社デンソー 半導体装置
JP7200739B2 (ja) 2019-02-21 2023-01-10 株式会社デンソー 半導体装置
CN113871469A (zh) * 2021-09-16 2021-12-31 上海擎茂微电子科技有限公司 一种用于优化饱和电压/关断损耗的绝缘栅双极型晶体管
CN117594658A (zh) * 2023-11-16 2024-02-23 深圳芯能半导体技术有限公司 一种沟槽型场效应晶体管及其制备方法

Also Published As

Publication number Publication date
JP5647420B2 (ja) 2014-12-24

Similar Documents

Publication Publication Date Title
JP5647420B2 (ja) 半導体装置
JP5762689B2 (ja) 半導体装置
JP5604892B2 (ja) 絶縁ゲートバイポーラトランジスタ
CN109075199B (zh) 半导体装置
JP5867617B2 (ja) 半導体装置
CN110914996B (zh) 半导体器件
US9620638B1 (en) Kind of power tri-gate LDMOS
EP3061135A1 (en) Semiconductor structure with high energy dopant implantation technology
JP5865618B2 (ja) 半導体装置
JP6356803B2 (ja) 絶縁ゲートバイポーラトランジスタ
US9054152B2 (en) Semiconductor device
JP2007266134A (ja) 半導体装置
JP6287407B2 (ja) 半導体装置
JP5531700B2 (ja) 絶縁ゲートバイポーラトランジスタ
JP7435645B2 (ja) 半導体装置
JP2016225333A (ja) Sbd
JP5682097B2 (ja) 半導体装置
JP5200373B2 (ja) 半導体装置
US20110233607A1 (en) Semiconductor device and method for manufacturing same
JP2023550032A (ja) 複数のゲート・トレンチを有する半導体パワー・デバイス及びそのようなデバイスを形成する方法
JP7325931B2 (ja) 半導体装置
US9059237B2 (en) Semiconductor device having an insulated gate bipolar transistor
KR20140044075A (ko) 반도체 소자 및 그 제조 방법
JP2008177297A (ja) 半導体装置
US20160079350A1 (en) Semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120425

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131010

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131015

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140430

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140610

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141104

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141107

R150 Certificate of patent or registration of utility model

Ref document number: 5647420

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees