JP2011158707A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2011158707A5 JP2011158707A5 JP2010020299A JP2010020299A JP2011158707A5 JP 2011158707 A5 JP2011158707 A5 JP 2011158707A5 JP 2010020299 A JP2010020299 A JP 2010020299A JP 2010020299 A JP2010020299 A JP 2010020299A JP 2011158707 A5 JP2011158707 A5 JP 2011158707A5
- Authority
- JP
- Japan
- Prior art keywords
- inspection
- output
- substrate
- source
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Description
本発明の請求項1に記載されたアクティブマトリクス型表示パネル用基板の発明は、透明基板上の表示領域内に、互いに平行に延在させて配設された複数のソースラインと、
前記表示領域内に、互いに平行に前記ソースラインに交差するように延在させて配設された複数のゲートラインと、
前記複数のゲートライン及び前記複数のソースラインとの各交差点に一つ配置され、前記複数のゲートライン及び複数のソースラインに接続された駆動用スイッチング素子と、
前記複数のゲートライン及び前記複数のソースラインとの各交差点に一つ配置され、前記薄膜トランジスタを介して前記複数のゲートライン及び前記複数のソースラインに接続された画素電極と、を備えるアクティブマトリクス型表示パネル用基板であって、
前記透明基板上の表示領域を除いた領域である非表示領域に、
検査を行うための検査信号電圧を出力する検査出力配線と、
前記ソースライン又は前記ゲートラインと前記検査出力配線との間の導通をオン・オフする検査用スイッチング素子と、
検査用スイッチング素子のオン・オフを制御する信号電圧を出力する検査制御配線と、
前記複数のソースラインとそれぞれ接続される複数のソース出力配線と、
前記複数のゲートラインとそれぞれ接続される複数のゲート出力配線と、が引き回し配設され、
前記検査出力配線は、
前記複数のソース出力配線及び前記複数のゲート出力配線のうち、前記透明基板の基板端面に最も近接して引き回された1本の出力配線と前記基板端面との間に引き回し配設されている1本の基板欠け検知用検査出力配線を含み、
前記検査出力配線のうち、該1本の基板欠け検知用検査出力配線を除く残りの前記検査出力配線は、
前記複数のソース出力配線と前記複数のゲート出力配線のうち、前記透明基板の基板端面から最も離れて引き回された1本の出力配線と前記表示領域との間に引き回し配設されていること、を特徴とするものである。
前記表示領域内に、互いに平行に前記ソースラインに交差するように延在させて配設された複数のゲートラインと、
前記複数のゲートライン及び前記複数のソースラインとの各交差点に一つ配置され、前記複数のゲートライン及び複数のソースラインに接続された駆動用スイッチング素子と、
前記複数のゲートライン及び前記複数のソースラインとの各交差点に一つ配置され、前記薄膜トランジスタを介して前記複数のゲートライン及び前記複数のソースラインに接続された画素電極と、を備えるアクティブマトリクス型表示パネル用基板であって、
前記透明基板上の表示領域を除いた領域である非表示領域に、
検査を行うための検査信号電圧を出力する検査出力配線と、
前記ソースライン又は前記ゲートラインと前記検査出力配線との間の導通をオン・オフする検査用スイッチング素子と、
検査用スイッチング素子のオン・オフを制御する信号電圧を出力する検査制御配線と、
前記複数のソースラインとそれぞれ接続される複数のソース出力配線と、
前記複数のゲートラインとそれぞれ接続される複数のゲート出力配線と、が引き回し配設され、
前記検査出力配線は、
前記複数のソース出力配線及び前記複数のゲート出力配線のうち、前記透明基板の基板端面に最も近接して引き回された1本の出力配線と前記基板端面との間に引き回し配設されている1本の基板欠け検知用検査出力配線を含み、
前記検査出力配線のうち、該1本の基板欠け検知用検査出力配線を除く残りの前記検査出力配線は、
前記複数のソース出力配線と前記複数のゲート出力配線のうち、前記透明基板の基板端面から最も離れて引き回された1本の出力配線と前記表示領域との間に引き回し配設されていること、を特徴とするものである。
好ましくは、前記検査出力配線は複数本配設され、
前記検査用スイッチング素子は、前記ソースラインと前記複数の検査出力配線のうち1本との間の導通をオン・オフする第1の検査用スイッチング素子と、
前記ゲートラインと前記複数の検査出力配線の残りのうちの1本との間の導通をオン・オフする第2の検査用スイッチング素子と、を含む。
好ましくは、前記検査用スイッチング素子は、前記ソースラインと前記複数の検査出力配線のうち1本である第1の検査出力配線との間の導通をオン・オフする第1の検査用スイッチング素子と、
前記ゲートラインと前記複数の検査出力配線のうち前記第1の検査出力配線を除いた中の1本である第2の検査出力配線との間の導通をオン・オフする第2の検査用スイッチング素子と、
前記ソース出力配線と前記複数の検査出力配線のうち前記第1乃至第2の検査出力配線を除いた中の1本である第3の検査出力配線との間の導通をオン・オフする第3の検査用スイッチング素子と、
前記ゲート出力配線と前記複数の検査出力配線のうち前記第1乃至第3の検査出力配線を除いた中の1本である第4の検査出力配線との間の導通をオン・オフする第4の検査用スイッチング素子とを含む。
好ましくは、前記透明基板の前記非表示領域には、表示信号電圧及び走査信号電圧を出力する駆動制御装置が搭載される矩形状の駆動制御装置搭載領域が設けられ、
前記駆動制御装置搭載領域には、前記検査出力配線と接続し、入力された前記検査信号電圧を前記検査出力配線に供給する検査端子部と、
前記複数のソース出力配線とそれぞれ接続し、入力された前記表示信号電圧を前記各ソース出力配線にそれぞれ供給する複数のソース出力端子が配列されたソース出力端子部と、
前記複数のゲート出力配線とそれぞれ接続し、入力された前記走査信号電圧を前記各ゲート出力配線にそれぞれ供給する複数のゲート出力端子が配列されたゲート出力端子部と、が配置され、
前記ソース出力端子部及び前記ゲート出力端子部は前記駆動制御装置搭載領域の前記表示領域と対向する辺と平行な直線上に設置され、
前記検査端子部は、前記駆動制御装置搭載領域の前記平行な直線と交差する二つの縁辺のうち一方の縁辺から、前記ソース出力端子部及び前記ゲート端子部の前記平行な直線と交差する各端部のうち前記一方の縁辺に最も近い端部よりも離れて配置され、且つ前記二つの縁辺のうち他方の縁辺から、前記各端部のうち前記他方の縁辺に最も近い端部よりも離れて配置されている。
好ましくは、前記検査端子部は前記基板欠け検知用検査出力配線と接続された基板欠け検知用検査端子部を含む。
好ましくは、前記画素電極が赤、緑、青のうちの何れかの色を表示する画素に対応し、赤、緑、青の各色に対応する画素電極がデルタ配列されている。
前記検査用スイッチング素子は、前記ソースラインと前記複数の検査出力配線のうち1本との間の導通をオン・オフする第1の検査用スイッチング素子と、
前記ゲートラインと前記複数の検査出力配線の残りのうちの1本との間の導通をオン・オフする第2の検査用スイッチング素子と、を含む。
好ましくは、前記検査用スイッチング素子は、前記ソースラインと前記複数の検査出力配線のうち1本である第1の検査出力配線との間の導通をオン・オフする第1の検査用スイッチング素子と、
前記ゲートラインと前記複数の検査出力配線のうち前記第1の検査出力配線を除いた中の1本である第2の検査出力配線との間の導通をオン・オフする第2の検査用スイッチング素子と、
前記ソース出力配線と前記複数の検査出力配線のうち前記第1乃至第2の検査出力配線を除いた中の1本である第3の検査出力配線との間の導通をオン・オフする第3の検査用スイッチング素子と、
前記ゲート出力配線と前記複数の検査出力配線のうち前記第1乃至第3の検査出力配線を除いた中の1本である第4の検査出力配線との間の導通をオン・オフする第4の検査用スイッチング素子とを含む。
好ましくは、前記透明基板の前記非表示領域には、表示信号電圧及び走査信号電圧を出力する駆動制御装置が搭載される矩形状の駆動制御装置搭載領域が設けられ、
前記駆動制御装置搭載領域には、前記検査出力配線と接続し、入力された前記検査信号電圧を前記検査出力配線に供給する検査端子部と、
前記複数のソース出力配線とそれぞれ接続し、入力された前記表示信号電圧を前記各ソース出力配線にそれぞれ供給する複数のソース出力端子が配列されたソース出力端子部と、
前記複数のゲート出力配線とそれぞれ接続し、入力された前記走査信号電圧を前記各ゲート出力配線にそれぞれ供給する複数のゲート出力端子が配列されたゲート出力端子部と、が配置され、
前記ソース出力端子部及び前記ゲート出力端子部は前記駆動制御装置搭載領域の前記表示領域と対向する辺と平行な直線上に設置され、
前記検査端子部は、前記駆動制御装置搭載領域の前記平行な直線と交差する二つの縁辺のうち一方の縁辺から、前記ソース出力端子部及び前記ゲート端子部の前記平行な直線と交差する各端部のうち前記一方の縁辺に最も近い端部よりも離れて配置され、且つ前記二つの縁辺のうち他方の縁辺から、前記各端部のうち前記他方の縁辺に最も近い端部よりも離れて配置されている。
好ましくは、前記検査端子部は前記基板欠け検知用検査出力配線と接続された基板欠け検知用検査端子部を含む。
好ましくは、前記画素電極が赤、緑、青のうちの何れかの色を表示する画素に対応し、赤、緑、青の各色に対応する画素電極がデルタ配列されている。
本発明の請求項7に記載されたアクティブマトリクス型表示パネル用基板の発明は、透明基板上の表示領域内に、互いに平行に延在させて配設された複数のソースラインと、
前記表示領域内に、互いに平行に前記ソースラインに交差するように延在させて配設された複数のゲートラインと、
前記複数のゲートライン及び前記複数のソースラインとの各交差点に一つ配置され、前記複数のゲートライン及び複数のソースラインに接続された駆動用スイッチング素子と、
前記複数のゲートライン及び前記複数のソースラインとの各交差点に一つ配置され、前記薄膜トランジスタを介して前記複数のゲートライン及び前記複数のソースラインに接続された画素電極と、を備えるアクティブマトリクス型表示パネル用基板であって、
前記透明基板上の表示領域を除いた領域である非表示領域に、
検査を行うための検査信号電圧を出力する検査出力配線と、
前記ソースライン又は前記ゲートラインと前記検査出力配線との間の導通をオン・オフする検査用スイッチング素子と、
検査用スイッチング素子のオン・オフを制御する信号電圧を出力する検査制御配線と、
前記複数のソースラインとそれぞれ接続される複数のソース出力配線と、
前記複数のゲートラインとそれぞれ接続される複数のゲート出力配線と、が引き回し配設され、
前記検査出力配線は、
前記複数のソース出力配線及び前記複数のゲート出力配線のうち、前記透明基板の基板端面に最も近接して引き回された1本の出力配線と前記基板端面との間に引き回し配設されている1本の基板欠け検知用検査出力配線を含み、
前記検査出力配線のうち、該1本の基板欠け検知用検査出力配線を除く残りの前記検査出力配線は、
前記複数のソース出力配線と前記複数のゲート出力配線のうち、前記透明基板の基板端面から最も離れて引き回された1本の出力配線と前記表示領域との間に引き回し配設されていることを特徴とするアクティブマトリクス型表示パネル用基板と、全ての前記画素電極と対向するコモン電極が形成された対向基板と、で液晶を挟持してなる。
前記表示領域内に、互いに平行に前記ソースラインに交差するように延在させて配設された複数のゲートラインと、
前記複数のゲートライン及び前記複数のソースラインとの各交差点に一つ配置され、前記複数のゲートライン及び複数のソースラインに接続された駆動用スイッチング素子と、
前記複数のゲートライン及び前記複数のソースラインとの各交差点に一つ配置され、前記薄膜トランジスタを介して前記複数のゲートライン及び前記複数のソースラインに接続された画素電極と、を備えるアクティブマトリクス型表示パネル用基板であって、
前記透明基板上の表示領域を除いた領域である非表示領域に、
検査を行うための検査信号電圧を出力する検査出力配線と、
前記ソースライン又は前記ゲートラインと前記検査出力配線との間の導通をオン・オフする検査用スイッチング素子と、
検査用スイッチング素子のオン・オフを制御する信号電圧を出力する検査制御配線と、
前記複数のソースラインとそれぞれ接続される複数のソース出力配線と、
前記複数のゲートラインとそれぞれ接続される複数のゲート出力配線と、が引き回し配設され、
前記検査出力配線は、
前記複数のソース出力配線及び前記複数のゲート出力配線のうち、前記透明基板の基板端面に最も近接して引き回された1本の出力配線と前記基板端面との間に引き回し配設されている1本の基板欠け検知用検査出力配線を含み、
前記検査出力配線のうち、該1本の基板欠け検知用検査出力配線を除く残りの前記検査出力配線は、
前記複数のソース出力配線と前記複数のゲート出力配線のうち、前記透明基板の基板端面から最も離れて引き回された1本の出力配線と前記表示領域との間に引き回し配設されていることを特徴とするアクティブマトリクス型表示パネル用基板と、全ての前記画素電極と対向するコモン電極が形成された対向基板と、で液晶を挟持してなる。
好ましくは、前記アクティブマトリクス型表示パネル用基板の前記非表示領域に、前記コモン電極にコモン信号電圧を出力するコモン出力配線が更に引き回し配設されており、前記アクティブマトリクス型表示パネル用基板と前記対向基板間には、前記コモン電極と前記コモン出力配線を導通接続する基板間導通部材が更に設けられている。
Claims (8)
- 透明基板上の表示領域内に、互いに平行に延在させて配設された複数のソースラインと、
前記表示領域内に、互いに平行に前記ソースラインに交差するように延在させて配設された複数のゲートラインと、
前記複数のゲートライン及び前記複数のソースラインとの各交差点に一つ配置され、前記複数のゲートライン及び複数のソースラインに接続された駆動用スイッチング素子と、
前記複数のゲートライン及び前記複数のソースラインとの各交差点に一つ配置され、前記薄膜トランジスタを介して前記複数のゲートライン及び前記複数のソースラインに接続された画素電極と、を備えるアクティブマトリクス型表示パネル用基板であって、
前記透明基板上の表示領域を除いた領域である非表示領域に、
検査を行うための検査信号電圧を出力する検査出力配線と、
前記ソースライン又は前記ゲートラインと前記検査出力配線との間の導通をオン・オフする検査用スイッチング素子と、
検査用スイッチング素子のオン・オフを制御する信号電圧を出力する検査制御配線と、
前記複数のソースラインとそれぞれ接続される複数のソース出力配線と、
前記複数のゲートラインとそれぞれ接続される複数のゲート出力配線と、が引き回し配設され、
前記検査出力配線は、
前記複数のソース出力配線及び前記複数のゲート出力配線のうち、前記透明基板の基板端面に最も近接して引き回された1本の出力配線と前記基板端面との間に引き回し配設されている1本の基板欠け検知用検査出力配線を含み、
前記検査出力配線のうち、該1本の基板欠け検知用検査出力配線を除く残りの前記検査出力配線は、
前記複数のソース出力配線と前記複数のゲート出力配線のうち、前記透明基板の基板端面から最も離れて引き回された1本の出力配線と前記表示領域との間に引き回し配設されていることを特徴とするアクティブマトリクス型表示パネル用基板。 - 前記検査出力配線は複数本配設され、
前記検査用スイッチング素子は、前記ソースラインと前記複数の検査出力配線のうち1本との間の導通をオン・オフする第1の検査用スイッチング素子と、
前記ゲートラインと前記複数の検査出力配線の残りのうちの1本との間の導通をオン・オフする第2の検査用スイッチング素子と、を含むことを特徴とする請求項1に記載のアクティブマトリクス型表示パネル用基板。 - 前記検査用スイッチング素子は、前記ソースラインと前記複数の検査出力配線のうち1本である第1の検査出力配線との間の導通をオン・オフする第1の検査用スイッチング素子と、
前記ゲートラインと前記複数の検査出力配線のうち前記第1の検査出力配線を除いた中の1本である第2の検査出力配線との間の導通をオン・オフする第2の検査用スイッチング素子と、
前記ソース出力配線と前記複数の検査出力配線のうち前記第1乃至第2の検査出力配線を除いた中の1本である第3の検査出力配線との間の導通をオン・オフする第3の検査用スイッチング素子と、
前記ゲート出力配線と前記複数の検査出力配線のうち前記第1乃至第3の検査出力配線を除いた中の1本である第4の検査出力配線との間の導通をオン・オフする第4の検査用スイッチング素子とを含むことを特徴とする請求項2に記載のアクティブマトリクス型表示パネル用基板。 - 前記透明基板の前記非表示領域には、表示信号電圧及び走査信号電圧を出力する駆動制御装置が搭載される矩形状の駆動制御装置搭載領域が設けられ、
前記駆動制御装置搭載領域には、前記検査出力配線と接続し、入力された前記検査信号電圧を前記検査出力配線に供給する検査端子部と、
前記複数のソース出力配線とそれぞれ接続し、入力された前記表示信号電圧を前記各ソース出力配線にそれぞれ供給する複数のソース出力端子が配列されたソース出力端子部と、
前記複数のゲート出力配線とそれぞれ接続し、入力された前記走査信号電圧を前記各ゲート出力配線にそれぞれ供給する複数のゲート出力端子が配列されたゲート出力端子部と、が配置され、
前記ソース出力端子部及び前記ゲート出力端子部は前記駆動制御装置搭載領域の前記表示領域と対向する辺と平行な直線上に設置され、
前記検査端子部は、前記駆動制御装置搭載領域の前記平行な直線と交差する二つの縁辺のうち一方の縁辺から、前記ソース出力端子部及び前記ゲート端子部の前記平行な直線と交差する各端部のうち前記一方の縁辺に最も近い端部よりも離れて配置され、且つ前記二つの縁辺のうち他方の縁辺から、前記各端部のうち前記他方の縁辺に最も近い端部よりも離れて配置されていることを特徴とする請求項3に記載のアクティブマトリクス型表示パネル用基板。 - 前記検査端子部は前記基板欠け検知用検査出力配線と接続された基板欠け検知用検査端子部を含むことを特徴とする請求項4に記載のアクティブマトリクス型表示パネル用基板。
- 前記画素電極が赤、緑、青のうちの何れかの色を表示する画素に対応し、赤、緑、青の各色に対応する画素電極がデルタ配列されていることを特徴とする請求項1乃至請求項5のうちの何れかの請求項に記載のアクティブマトリクス型表示パネル用基板。
- 請求項1乃至請求項6の何れかに記載のアクティブマトリクス型表示パネル用基板と、全ての前記画素電極と対向するコモン電極が形成された対向基板と、で液晶を挟持してなることを特徴とする液晶表示パネル。
- 前記アクティブマトリクス型表示パネル用基板の前記非表示領域に、前記コモン電極にコモン信号電圧を出力するコモン出力配線が更に引き回し配設されており、前記アクティブマトリクス型表示パネル用基板と前記対向基板間には、前記コモン電極と前記コモン出力配線を導通接続する基板間導通部材が更に設けられていること、を特徴とする請求項7に記載の液晶表示パネル。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010020299A JP5585102B2 (ja) | 2010-02-01 | 2010-02-01 | アクティブマトリクス型表示パネル用基板とこれを用いた液晶表示パネル |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010020299A JP5585102B2 (ja) | 2010-02-01 | 2010-02-01 | アクティブマトリクス型表示パネル用基板とこれを用いた液晶表示パネル |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2011158707A JP2011158707A (ja) | 2011-08-18 |
JP2011158707A5 true JP2011158707A5 (ja) | 2013-03-21 |
JP5585102B2 JP5585102B2 (ja) | 2014-09-10 |
Family
ID=44590693
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010020299A Expired - Fee Related JP5585102B2 (ja) | 2010-02-01 | 2010-02-01 | アクティブマトリクス型表示パネル用基板とこれを用いた液晶表示パネル |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5585102B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20150077317A1 (en) * | 2012-04-25 | 2015-03-19 | Sharp Kabushiki Kaisha | Matrix substrate and display device |
JP6138480B2 (ja) | 2012-12-20 | 2017-05-31 | 株式会社ジャパンディスプレイ | 表示装置 |
CN104575343B (zh) * | 2014-12-31 | 2017-10-13 | 深圳市华星光电技术有限公司 | 一种检测电路及显示装置 |
JP7149209B2 (ja) * | 2019-03-18 | 2022-10-06 | 株式会社ジャパンディスプレイ | 表示装置及び検査方法 |
US20220320235A1 (en) * | 2020-04-26 | 2022-10-06 | Chengdu Boe Optoelectronics Technology Co., Ltd. | Display substrate and display device |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3177702B2 (ja) * | 1998-04-30 | 2001-06-18 | 松下電器産業株式会社 | 液晶表示装置の検査方法 |
JP4795548B2 (ja) * | 2001-02-27 | 2011-10-19 | 東芝モバイルディスプレイ株式会社 | 液晶表示基板検査方法 |
JP2006038988A (ja) * | 2004-07-23 | 2006-02-09 | Seiko Epson Corp | 電気光学装置、電子機器、および実装構造体 |
JP2006106132A (ja) * | 2004-09-30 | 2006-04-20 | Sharp Corp | 表示駆動回路および表示装置 |
JP2006171386A (ja) * | 2004-12-16 | 2006-06-29 | Seiko Epson Corp | 電気光学装置および電子機器 |
KR101129618B1 (ko) * | 2005-07-19 | 2012-03-27 | 삼성전자주식회사 | 액정 표시 패널 및 이의 검사 방법과 이의 제조방법 |
JP5140999B2 (ja) * | 2006-11-22 | 2013-02-13 | カシオ計算機株式会社 | 液晶表示装置 |
WO2009113669A1 (ja) * | 2008-03-14 | 2009-09-17 | シャープ株式会社 | アクティブマトリクス基板、表示装置、アクティブマトリクス基板の検査方法、および表示装置の検査方法 |
-
2010
- 2010-02-01 JP JP2010020299A patent/JP5585102B2/ja not_active Expired - Fee Related
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102034112B1 (ko) | 액정 디스플레이 장치와 이의 구동방법 | |
JP5770796B2 (ja) | 液晶ディスプレイ装置 | |
US20190033648A1 (en) | Liquid crystal display device including trunk lines | |
JP2008070763A5 (ja) | ||
JP2014130321A (ja) | 表示装置 | |
KR20100026412A (ko) | 표시 장치 | |
JP2010054551A (ja) | 表示装置及びこの表示装置の検査プローブ | |
WO2008126768A1 (ja) | 表示装置 | |
JP2013109192A5 (ja) | ||
JP2017211981A (ja) | タッチパネル及び該タッチパネルを備える表示装置 | |
TW200643507A (en) | Fringe field switching mode LCD | |
JP2011158707A5 (ja) | ||
US10429970B2 (en) | Display device | |
US10049611B2 (en) | Display apparatus | |
JP2008015368A5 (ja) | ||
JP5585102B2 (ja) | アクティブマトリクス型表示パネル用基板とこれを用いた液晶表示パネル | |
JP2009003002A (ja) | 液晶表示パネル | |
WO2013080520A1 (ja) | 表示装置 | |
US9589521B2 (en) | Liquid crystal display apparatus having wire-on-array structure | |
US20220365397A1 (en) | Display device | |
KR20120139411A (ko) | 집적 회로 칩 실장 필름 및 이를 포함하는 액정 표시 장치 | |
KR102052741B1 (ko) | 액정 디스플레이 장치 | |
US11119614B2 (en) | Display panel | |
US9664970B2 (en) | LCD panel wherein TFT units to mitigate gate signal delay are disposed opposite to the gate driver and connected to individual gate lines | |
KR20080052907A (ko) | 액정 표시 장치 |