JP2011155271A - 強誘電体層を有する層構造体、および、層構造体の製造方法 - Google Patents
強誘電体層を有する層構造体、および、層構造体の製造方法 Download PDFInfo
- Publication number
- JP2011155271A JP2011155271A JP2011044725A JP2011044725A JP2011155271A JP 2011155271 A JP2011155271 A JP 2011155271A JP 2011044725 A JP2011044725 A JP 2011044725A JP 2011044725 A JP2011044725 A JP 2011044725A JP 2011155271 A JP2011155271 A JP 2011155271A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- ferroelectric
- substrate
- platinum
- ferroelectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
Abstract
【課題】基板と白金層と強誘電体層とを有する層構造体において、白金層と基板の間の接着性を改善する層構造体を提供する。
【解決手段】基板Sと、白金層PSと、白金層PS上に形成された強誘電体層FSとを有しており、基板Sの表面OSは二酸化ケイ素を含み、基板Sと白金層PSとの間にアモルファス酸化アルミニウムから成る中間層ZSが設けられる。この中間層ZSにより強誘電体層FSのモルフォロジーが改善され、層構造体の均一性が保証される。
【選択図】図1
【解決手段】基板Sと、白金層PSと、白金層PS上に形成された強誘電体層FSとを有しており、基板Sの表面OSは二酸化ケイ素を含み、基板Sと白金層PSとの間にアモルファス酸化アルミニウムから成る中間層ZSが設けられる。この中間層ZSにより強誘電体層FSのモルフォロジーが改善され、層構造体の均一性が保証される。
【選択図】図1
Description
本発明は、強誘電体層を有する層構造体、および、層構造体の製造方法に関する。
強誘電体層は強誘電体の誘電性、パイロ電気性、圧電性を利用する素子で使用されている。強誘電体層を有する素子は例えばキャパシタ、パイロ検出器、圧電アクチュエータまたは半導体メモリであり、半導体メモリでは強誘電体層は分極時のヒステリシス効果により絶縁層としても記憶媒体としても利用されている。
強誘電体の薄膜を有する素子は重要な意義を有しており、その製造には高度な構造品質が要求される。通常はこのために基板上で第1の電極層およびその上部の強誘電体層が従来の薄膜プロセスで形成される。強誘電体層の下方に設けられる電極のために電極材料として白金が特に適している。これはこの材料が強誘電体層の堆積条件すなわち酸素を含む雰囲気中高温でも損耗せず、強誘電体層への拡散も生じないからである。拡散が生じると組成の変化が起こり、そのため特性が変化してしまうことがある。
シリコンを含む基板が用いられる場合、白金が酸化ケイ素に対してあまり良好な接着性を有さないという問題が生じる。白金電極を有するストレージキャパシタの製造のためにチタンから成る接着層を設けることがすでに提案されており、このチタンの接着層は白金電極と酸化ケイ素を含む基板表面との間に配置されている(例えばH.N.Al-Shareef et al., Proc. 4th International Symposium on Integrated Ferroelectrics, March 9-11, 1992, Montery, CA, USA 181頁〜196頁参照)。
H.N.Al-Shareef et al., Proc. 4th International Symposium on Integrated Ferroelectrics, March 9-11, 1992, Montery, CA, USA 181頁〜196頁
しかしチタンを含む接着層には、強誘電体キャパシタおよび一般的な強誘電体素子の電気的特性の低下を招く幾つかの欠点がある。良好な強誘電性は結晶性酸化物を含む強誘電体でのみ得られ、この結晶性酸化物を含む強誘電体は酸素を含む雰囲気中高温で形成される。しかしこの場合チタンが白金内へ拡散し、チタンが酸化して酸化チタンTiO2が形成される。これによりかなり大きな体積の増加が起こり、白金電極の表面にいわゆる段丘(Hillock)が生じる。このような構造上の不規則性は上部に堆積されている強誘電体層にまで影響を与え、モルフォロジーを低下させて望ましくない電気的特性または強誘電性を生じさせる。極端な場合には、白金電極の構造上の不規則性が強誘電体素子の回路を短絡させるほど大きくなり、素子全体の故障を生じさせる。
本発明の課題は、強誘電体層を有する層構造体を提供して、良好かつ均一な表面モルフォロジーおよび基板に対する良好な接着性が得られるようにすることである。
この課題は本発明により、請求項1に記載の層構造体を構成して解決される。本発明の有利な実施形態および本発明の層構造体の製造方法は他の請求項に記載されている。
アモルファス酸化アルミニウムの中間層、白金層およびその上部の強誘電体層を有する層構造体が基板上に配置されていると、一方ではきわめて良好な接着性が得られ、他方では強誘電体層にきわめて良好な表面モルフォロジーが得られることがわかった。強誘電体層の表面に段丘は生じず、チタンを含む中間層を有する構造体に比べてより規則的で均一な粒子構造が得られる。また、均一な構造ひいてはより良好な強誘電性を有する強誘電体層は分極しやすく、不均一な構造の強誘電体層よりも分極の状態が長く持続する。
本明細書でアモルファス酸化アルミニウムという語を用いる場合、薄膜堆積プロセスを利用して作製されたAl2O3層を意味し、このAl2O3は微結晶であってもよい。結晶性(または微結晶性)の度合はこの場合選択された堆積温度(以下基板温度と称する)に依存しており、この基板温度は例えば300℃までの温度である。
本発明による層構造体と、本発明により得られた強誘電体層の均一な表面モルフォロジーとから、強誘電体層を従来の強誘電体素子よりも薄く形成することができる。薄い強誘電体層を用いる場合でも、構造上の不規則性に起因する短絡のおそれはない。また本発明によれば強誘電性の多層形素子例えば多層構造のキャパシタを簡単に作製することができ、積層される層の数が増加しても個々の層の構造上の不規則性は相乗的には増加しない。本発明による層構造体を有する強誘電体キャパシタは、従来の層構造体の場合よりも薄く、かつより高いキャパシタンスを有して作製することができる。
中間層の酸化アルミニウムは、酸化性雰囲気中で強誘電体層の製造温度が簡単に800℃以上となる製造条件においても隣接する白金層への拡散を生じさせない。化学的に不活性であるため、白金層を通って拡散してくる強誘電体成分との反応のおそれもない。
中間層では層の厚さ約10nm程度から利点が得られる。中間層の有利な厚さは20nmから120nmである。それ以上の厚さは中間層には必要なく、それどころか中間層の厚さが大きくなると再び問題が生じることがあるため望ましくない。厚い中間層では熱容量および熱放散容量が高くなりパイロ電気素子に用いられる際に欠点となるが、薄い中間層では迅速かつ低コストで堆積できる利点がある。
酸化アルミニウムの中間層により従来の基板材料に対する接着性、特に表面に酸化ケイ素または窒化ケイ素を含む基板に対する接着性が改善される。このため本発明は、一般的な酸化ケイ素の表面層を有するシリコン基板上の強誘電性の層構造体およびこの層構造体から作製された素子に特に適している。窒化ケイ素を含むメンブラン層上に設けられたパイロ検出器においても本発明の利点が利用される。
酸化アルミニウムの中間層を形成するために、薄膜プロセス特にスパッタリング法が用いられる。この場合基板温度は例えば200℃から300℃に調整される。
白金層は同様に任意の薄膜プロセス例えば真空蒸着法、電子ビーム蒸着法または有利には(BIAS)スパッタリング法を用いて形成される。基板温度が例えば100℃から約300℃である場合にこれらの手法により、(111)配列の構造組織を有する白金層が得られる。これにより強誘電体層を規則的な幾何学的配列で密に白金層上に成長させることができる。酸素を含む雰囲気中少なくとも450℃の温度で、スパッタリング後すでに自発分極する強誘電体層を形成することができる。ただし原理的には強誘電体層を形成するために、他のプロセス例えばCVD法またはゾル‐ゲル法を使用することもできる。
中間層および白金層を堆積させるためにスパッタリング法を使用すると、中間層および白金層が同一のスパッタリング装置内で形成できる利点が得られる。中間層および白金層が同一のスパッタリング装置内で形成されない場合、基板を装置から取り出す際に大気に曝露されることにより、層構造体の組成および特性に悪影響を及ぼす望ましくない単分子層が形成されることがある。
本発明を以下に図示の実施例に則して詳細に説明する。
図1では、基板Sとして任意の基板例えばケイ酸塩ガラスまたはシリコンウェハSiが用いられている。ウェハは酸化ケイ素SiO2または窒化ケイ素Si3N4から成る表面層OSを有している。この表面層OSの厚さは、その上に形成される層の接着性やモルフォロジーとは無関係である。
表面層OSの上方に中間層ZSが10nmから約120nmまでの厚さで堆積される。この中間層は例えばAl2O3を基板温度100℃から約300℃でスパッタリングすることにより形成される。
さらに上方に白金層PSが堆積され、有利にはこの層も同様に少なくとも基板温度100℃から約300℃でスパッタリングすることにより形成される。層構造体の利用目的に応じて白金層PSは適切な厚さに形成することができるが、いずれの場合でも適切な最小厚さは例えば0.1μmから0.5μmである。
さらに上方に強誘電体層FSが配設される。この強誘電体層は強誘電体材料有利には鉛を含むチタン酸グループから成り、チタン酸グループはアルカリ土類金属またはジルコニウムのグループから成る種々の添加物を含んでいる。ペロブスカイト構造を有する強誘電体材料のうち最もよく知られるものはジルコン酸チタン酸鉛(PZT)である。強誘電体層FSの厚さは接着性およびモルフォロジーとは無関係である。強誘電体素子の厚さは200nmから約2μmで十分である。
図2にはSEM写真で、本発明による層構造体の強誘電体層の表面構造が2つの分解能で示されている。
図2に対して図3には、チタンを含む中間層を有する従来の層構造体の強誘電体層の表面構造がSEM写真で示されている。直接に比較して明らかなように、本発明による層構造体の強誘電体層(図2)のほうがより均一な粒子構造を示しており、構造的な欠陥(段丘)もない。逆に従来の層構造体(図3)の表面構造は明らかに不均一であり、大きな粒子が表面から突出している形の段丘も見られ、表面の均一性が非常に低下している。
S 基板、 Si シリコンウェハ、 OS 表面層、 ZS 中間層、 PS 白金層、 FS 強誘電体層
Claims (10)
- 少なくとも基板(S)と、白金層(PS)と、白金層(PS)上に形成された強誘電体層(FS)とを有しており、
前記基板(S)と白金層(PS)との間にアモルファスAl2O3の中間層(ZS)が形成されている、
ことを特徴とする層構造体。 - 基板(S)の表面(OS)は二酸化ケイ素を含む、請求項1記載の層構造体。
- 基板(S)は二酸化ケイ素から成る表面層(OS)を有する単結晶シリコンを含む、請求項1または2記載の層構造体。
- 中間層(ZS)は10nmから約1000nmまでの厚さである、請求項1から3までのいずれか1項記載の層構造体。
- 強誘電体層(FS)はPb(Zr,Ti)O3系の材料から選択されている、請求項1から4までのいずれか1項記載の層構造体。
- 基板(S)と、白金層(PS)と、白金層(PS)上に形成された強誘電体層(FS)とを有する層構造体の製造方法において、
基板と白金層の間に薄膜プロセスを用いてAl2O3から成る中間層(ZS)を堆積させる、
ことを特徴とする層構造体の製造方法。 - 基板温度100℃から300℃で中間層(ZS)を堆積させる、請求項6記載の方法。
- 少なくとも基板温度450℃で酸素を含むプラズマにより強誘電体層(FS)を堆積させる、請求項6または7記載の方法。
- 基板温度100℃から300℃で白金層(PS)を堆積させる、請求項6から8までのいずれか1項記載の方法。
- 強誘電体の薄膜素子例えばパイロ検出器、キャパシタおよびメモリを製造するための、請求項1から9までのいずれか1項の方法の使用。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19630110.6 | 1996-07-25 | ||
DE19630110A DE19630110C2 (de) | 1996-07-25 | 1996-07-25 | Schichtaufbau mit einer ferroelektrischen Schicht und Herstellverfahren |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1998508367A Division JP4746161B6 (ja) | 1996-07-25 | 1997-07-02 | 強誘電体層を有する層構造体、および層構造体の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011155271A true JP2011155271A (ja) | 2011-08-11 |
Family
ID=7800872
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011044725A Pending JP2011155271A (ja) | 1996-07-25 | 2011-03-02 | 強誘電体層を有する層構造体、および、層構造体の製造方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US6139971A (ja) |
EP (1) | EP0914677B1 (ja) |
JP (1) | JP2011155271A (ja) |
DE (2) | DE19630110C2 (ja) |
TW (1) | TW362225B (ja) |
WO (1) | WO1998005062A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018125454A1 (en) * | 2016-12-26 | 2018-07-05 | Intel Corporation | Integrated circuit interconnect structure having metal oxide adhesive layer |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10207130B4 (de) * | 2002-02-20 | 2007-09-27 | Infineon Technologies Ag | Verfahren zur Herstellung eines Bauelements sowie Bauelement mit einer Edelmetallschicht, einer Edelmetallsilizidschicht und einer oxidierten Silizidschicht |
JP4601896B2 (ja) | 2002-10-30 | 2010-12-22 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
JP2004281742A (ja) * | 2003-03-17 | 2004-10-07 | Japan Science & Technology Agency | 半導体素子、半導体センサーおよび半導体記憶素子 |
US7599278B2 (en) * | 2003-08-25 | 2009-10-06 | Samsung Electronics Co., Ltd. | Recording medium comprising ferroelectric layer, nonvolatile memory device comprising recording medium, and methods of writing and reading data for the memory device |
US7199002B2 (en) * | 2003-08-29 | 2007-04-03 | Infineon Technologies Ag | Process for fabrication of a ferroelectric capacitor |
JP2005217044A (ja) * | 2004-01-28 | 2005-08-11 | Fujitsu Ltd | 半導体装置及びその製造方法 |
US8080549B2 (en) * | 2007-01-12 | 2011-12-20 | Concert Pharmaceuticals, Inc. | Endothelin receptor antagonists |
WO2008088727A2 (en) | 2007-01-12 | 2008-07-24 | Concert Pharmaceuticals, Inc. | Endothelin receptor antagonists |
US9349392B1 (en) | 2012-05-24 | 2016-05-24 | Western Digital (Fremont), Llc | Methods for improving adhesion on dielectric substrates |
US11121139B2 (en) * | 2017-11-16 | 2021-09-14 | International Business Machines Corporation | Hafnium oxide and zirconium oxide based ferroelectric devices with textured iridium bottom electrodes |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5212620A (en) * | 1992-03-03 | 1993-05-18 | Radiant Technologies | Method for isolating SiO2 layers from PZT, PLZT, and platinum layers |
DE4328067C1 (de) * | 1993-08-20 | 1994-03-31 | Siemens Ag | Verfahren zum Aufbringen von metallischen Schichten auf einem nichtmetallischen Substrat unter Einsatz eines Haftvermittlers |
JP3197782B2 (ja) * | 1994-04-29 | 2001-08-13 | インターナショナル・ビジネス・マシーンズ・コーポレ−ション | 半導体集積回路コンデンサおよびその電極構造 |
US5554564A (en) * | 1994-08-01 | 1996-09-10 | Texas Instruments Incorporated | Pre-oxidizing high-dielectric-constant material electrodes |
US5622893A (en) * | 1994-08-01 | 1997-04-22 | Texas Instruments Incorporated | Method of forming conductive noble-metal-insulator-alloy barrier layer for high-dielectric-constant material electrodes |
US5654222A (en) * | 1995-05-17 | 1997-08-05 | Micron Technology, Inc. | Method for forming a capacitor with electrically interconnected construction |
-
1996
- 1996-07-25 DE DE19630110A patent/DE19630110C2/de not_active Expired - Lifetime
-
1997
- 1997-07-02 EP EP97932728A patent/EP0914677B1/de not_active Expired - Lifetime
- 1997-07-02 US US09/214,809 patent/US6139971A/en not_active Expired - Lifetime
- 1997-07-02 DE DE59708725T patent/DE59708725D1/de not_active Expired - Lifetime
- 1997-07-02 WO PCT/DE1997/001396 patent/WO1998005062A1/de active IP Right Grant
- 1997-07-10 TW TW086109722A patent/TW362225B/zh active
-
2011
- 2011-03-02 JP JP2011044725A patent/JP2011155271A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018125454A1 (en) * | 2016-12-26 | 2018-07-05 | Intel Corporation | Integrated circuit interconnect structure having metal oxide adhesive layer |
US10199266B2 (en) | 2016-12-26 | 2019-02-05 | Intel Corporation | Integrated circuit interconnect structure having metal oxide adhesive layer |
US10714386B2 (en) | 2016-12-26 | 2020-07-14 | Intel Corporation | Integrated circuit interconnect structure having metal oxide adhesive layer |
Also Published As
Publication number | Publication date |
---|---|
DE59708725D1 (de) | 2002-12-19 |
JP4746161B2 (ja) | 2011-08-10 |
WO1998005062A1 (de) | 1998-02-05 |
EP0914677A1 (de) | 1999-05-12 |
US6139971A (en) | 2000-10-31 |
DE19630110C2 (de) | 1998-11-19 |
JP2000515329A (ja) | 2000-11-14 |
EP0914677B1 (de) | 2002-11-13 |
TW362225B (en) | 1999-06-21 |
DE19630110A1 (de) | 1998-01-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2011155271A (ja) | 強誘電体層を有する層構造体、および、層構造体の製造方法 | |
JP3188179B2 (ja) | 強誘電体薄膜素子の製造方法及び強誘電体メモリ素子の製造方法 | |
EP0747937B1 (en) | Method of forming a substrate coated with a ferroelectric thin film | |
JPH0855967A (ja) | 強誘電体薄膜キャパシタの製造方法 | |
JP3476932B2 (ja) | 強誘電体薄膜及び強誘電体薄膜被覆基板並びに強誘電体薄膜の製造方法 | |
JPH0831951A (ja) | 強誘電体薄膜キャパシタ及びその製造方法 | |
JPH10326755A (ja) | 酸素を使用して優先配向された白金薄膜を形成する方法と、その形成方法により製造された素子 | |
JP2001007299A (ja) | 多層状電極の鉛ゲルマネート強誘電体構造およびその堆積方法 | |
KR100378276B1 (ko) | 절연 재료, 절연막 피복 기판, 그 제조 방법 및 박막 소자 | |
JP2001085624A (ja) | 薄膜積層体、薄膜キャパシタ、およびその製造方法 | |
JP3608459B2 (ja) | 薄膜積層体、強誘電体薄膜素子およびそれらの製造方法 | |
US6507060B2 (en) | Silicon-based PT/PZT/PT sandwich structure and method for manufacturing the same | |
JP4746161B6 (ja) | 強誘電体層を有する層構造体、および層構造体の製造方法 | |
US20080019075A1 (en) | Dielectric capacitor | |
JPH08222711A (ja) | 強誘電体キャパシタと、強誘電体キャパシタ及び強誘電体膜の形成方法 | |
JP3381969B2 (ja) | 強誘電体薄膜作製方法 | |
JPH09260516A (ja) | 強誘電体薄膜被覆基板及びそれを用いたキャパシタ構造素子 | |
KR100485409B1 (ko) | 강유전체층을가진층구조물및이의제조방법 | |
JP2002252337A (ja) | 複合構造の記憶ノードおよびその製作方法 | |
JP3138128B2 (ja) | 誘電体薄膜構造物 | |
JP5030349B2 (ja) | 誘電体膜の作製方法 | |
JP2000349362A (ja) | 圧電デバイスおよびその製造方法 | |
JPH1012833A (ja) | 強誘電体膜被覆基体及びその用途 | |
KR100490174B1 (ko) | Pzt박막의 강유전 특성이 향상된 반도체 소자와 그 제조방법 | |
JP2000068454A (ja) | 誘電体薄膜コンデンサ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110302 |
|
A072 | Dismissal of procedure [no reply to invitation to correct request for examination] |
Free format text: JAPANESE INTERMEDIATE CODE: A073 Effective date: 20120711 |