JP2011155220A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2011155220A
JP2011155220A JP2010017245A JP2010017245A JP2011155220A JP 2011155220 A JP2011155220 A JP 2011155220A JP 2010017245 A JP2010017245 A JP 2010017245A JP 2010017245 A JP2010017245 A JP 2010017245A JP 2011155220 A JP2011155220 A JP 2011155220A
Authority
JP
Japan
Prior art keywords
film
manufacturing
semiconductor device
opening
hard mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010017245A
Other languages
English (en)
Other versions
JP5498808B2 (ja
Inventor
Tatsuya Usami
達矢 宇佐美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2010017245A priority Critical patent/JP5498808B2/ja
Priority to US13/013,433 priority patent/US8748314B2/en
Publication of JP2011155220A publication Critical patent/JP2011155220A/ja
Application granted granted Critical
Publication of JP5498808B2 publication Critical patent/JP5498808B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】ビア等となる開口内への金属の埋設において、ボイドの発生を抑制することを課題とする。
【解決手段】基板上に形成された第２のｐ−ＳｉＣＯＨ膜２０４の直上に、ハードマスクとしてＴｉＮ膜２０５を形成する工程と、フォトリソグラフィーとエッチングにより、ＴｉＮ膜２０５および第２のｐ−ＳｉＣＯＨ膜２０４を貫く開口を形成する工程と、前記開口内を洗浄する工程と、前記洗浄工程の後、ＴｉＮ膜２０５を除去する工程と、ＴｉＮ膜２０５を除去後、第２のｐ−ＳｉＣＯＨ膜２０４の直上に、前記開口を埋める第２の金属膜２１４を形成する工程と、を有する半導体装置の製造方法を提供する。
【選択図】図１（Ｊ）

Description

本発明は、半導体装置の製造方法に関する。
ＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ）デバイスの微細化に伴い、配線信号の伝播速度の遅延が問題となってきている。そのため２８ｎｍまたは３２ｎｍ以降のデバイスでは、ｋ≦２．５以下のポーラスＳｉＣＯＨ膜（以下、「ｐ−ＳｉＣＯＨ膜」という）が検討されている。
関連する技術としては、特許文献１に記載されたものがある。
特開２００６−４１５１９号公報
図３（Ａ）〜（Ｌ）を用いて、ｐ−ＳｉＣＯＨ膜（ｋ＝２．４）を用いたｖｉａ−ｆｉｒｓｔによるＤｕａｌ Ｄａｍａｓｃｅｎｅ加工を例に、半導体装置の製造方法に関する問題点を説明する。なお、トレンチファースト法を用いた場合も同様の問題が生じ得る。
まず、図３（Ａ）に示すように、第１のｐ−ＳｉＣＯＨ膜１０１を層間絶縁膜として用いた第１のＣｕ配線１０２を形成した後、その上に、ＳｉＣＮ膜１０３および第２のｐ−ＳｉＣＯＨ膜１０４をこの順に積層する。
次に、図３（Ｂ）に示すように、第２のｐ−ＳｉＣＯＨ膜１０４の上に、ハードマスクとしてＳｉＯ２膜１０６を成膜する。この時、ＳｉＯ２膜１０６の成膜ガスとして、ＴＥＯＳ（Ｔｅｔｒａｅｔｈｏｘｙｓｉｌａｎｅ）,Ｏ２を用いる場合がある。かかる場合、成膜ガス中に酸素が入っているため、ＳｉＯ２膜１０６を成膜した後の第２のｐ−ＳｉＣＯＨ膜１０４のＳｉＯ２膜１０６と接する部分に、ダメージ層１０５が形成される。
次に、図３（Ｃ）に示すように、ＳｉＯ２膜１０６の上に第１の下層レジスト１０７、反射防止膜１０８、および、第１の上層レジスト１０９、を順次形成後、露光、現像により、第１の上層レジスト１０９をビアパターンにパターニングする。その後、パターニングした第１の上層レジスト１０９をマスクとして、反射防止膜１０８、第１の下層レジスト１０７、ＳｉＯ２膜１０６、および、第２のｐ−ＳｉＣＯＨ膜１０４をエッチングしてビアとなる開口を形成する。この時、ダメージ層１０５の一部も除去される。また、第１の上層レジスト１０９および第１の上層レジスト１０９でマスクされていた反射防止膜１０８も除去される。続いて、残っている第１の下層レジスト１０７をプラズマアッシング処理により除去することで、図３（Ｄ）に示す構造を得ることができる。なお、この時、開口の側壁、すなわち、第２のｐ−ＳｉＣＯＨ膜１０４の露出面には、ダメージ層１１０が形成される。
次に、図３（Ｅ）に示すように、ＳｉＯ２膜１０６の上に、ビアとなる開口を埋めるよう第２の下層レジスト１１１を形成した後、その上に、ＬＴＯ（低温酸化膜）膜１１２、第２の反射防止膜１１９、および、第２の上層レジスト１１３を順次形成後、露光、現像により、第２の上層レジスト１１３を、配線となるトレンチパターンにパターニングする。その後、パターニングした第２の上層レジスト１１３をマスクとして、第２の反射防止膜１１９、ＬＴＯ膜１１２、第２の下層レジスト１１１、ＳｉＯ２膜１０６、および、第２のｐ−ＳｉＣＯＨ膜１０４を、第２のｐ−ＳｉＣＯＨ膜１０４の５０％程度の深さに達するまでエッチングすることで、配線となるトレンチとビアとなる開口を含む開口を形成する。この時、ダメージ層１０５および１１０の一部も除去される。また、第２の上層レジスト１１３および第２の上層レジスト１１３でマスクされていた第２の反射防止膜１１９およびＬＴＯ膜１１２も除去される。続いて、残っている第２の下層レジスト１１１をプラズマアッシング処理により除去することで、図３（Ｆ）に示す構造を得ることができる。なお、この時、開口の側壁、すなわち、第２のｐ−ＳｉＣＯＨ膜１０４の露出面には、ダメージ層１１０が形成される。
その後、上記処理により形成した開口を金属で埋めてビアおよび配線を形成することとなるが、開口の側壁に形成されたダメージ層１１０が残存した状態のまま金属を埋めると、誘電率が高くなってしまい、所望の配線間容量が得られないという問題が発生する。そこで、金属埋設の前処理として、ダメージ層１１０を除去する処理を行う必要がある。この処理は、例えばＤＨＦ（Ｄｉｌｕｔｅｄ−ＨＦ）などのフッ酸を含んだ洗浄液を用いて行われる。当該処理により、開口の側壁に形成されたダメージ層１１０を除去することができ、図３（Ｈ）の構造を得ることができる。
なお、図３（Ｈ）の構造では、洗浄処理におけるＳｉＯ２膜１０６とダメージ層１１０とのエッチングレート差（ダメージ層１１０の方がＳｉＯ２エッチングレートより圧倒的に速い）に起因して、ＳｉＯ２膜１０６とその下の層との間に段差が生じる。すなわち、ＳｉＯ２膜１０６によるひさし部Ａが形成される。このようなひさし部Ａが形成されてしまうと、その後の工程において以下のような問題が生じ得る。
まず、図３（Ｈ）に示すようにダメージ層１１０を除去した後には、開口の側壁に沿ってバリアメタル１１４を形成する。しかし、ひさし部Ａが存在する場合、図３（Ｉ）に示すように、ひさし部Ａ付近においてバリアメタル１１４が十分に成膜できないという問題が発生し得る。
また、バリアメタル１１４の形成後には、シードＣｕをスパッタで形成し、その後、メッキ法でＣｕメッキ膜を形成することで、開口を埋めるようにＣｕ膜１１５を形成する。しかし、ひさし部Ａが存在する場合、図３（Ｊ）に示すように、Ｃｕ膜１１５による開口の埋設が完全でなく、ボイド１１６が発生してしまう恐れがある。なお、このボイド１１６は、開口のアスペクト比が高いことにも起因すると考えられる。
さらに、その後のＣｕメッキの熱処理後、ＣｕがＳｉＯ２膜１０６および第２のｐ−ＳｉＣＯＨ膜１０４側に飛び出し、Ｃｕはみ出し１１７が発生する恐れもある（図３（Ｋ））。
結果、その後のＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）処理後、図３（Ｌ）に示すように、ボイド１１６によるスリット１１８が発生し、また、Ｃｕはみ出し１１７がそのまま残ってしまうなどの問題が生じ得る。
なお、上記問題を解決する手段として、開口内に金属を埋める前に、ＳｉＯ２膜１０６（ハードマスク）を除去する手段が考えられる。この手段によれば、ひさし部Ａの除去および開口のアスペクト比の改善が実現される。
しかし、上述のように第２のｐ−ＳｉＣＯＨ膜１０４のＳｉＯ２膜１０６と接する部分にダメージ層１０５が形成されている場合には、ＳｉＯ２膜１０６剥離後の露出面はデコボコとなり、表面積が増加する。すなわち、第２のｐ−ＳｉＣＯＨ膜１０４が空気中の水分を吸収しやすい構造となってしまう。かかる場合、製造過程の早い段階においてＳｉＯ２膜１０６を除去してしまうと、第２のｐ−ＳｉＣＯＨ膜１０４が多くの水分（空気中の水分等）を吸収してしまうという新たな問題が生じることを本発明者は見出した。
なお、上記半導体装置の製造方法においては、以下のような他の問題が生じる恐れもある。
すなわち、図３（Ｈ）の状態を得た後の上記開口内の洗浄処理において、第２のｐ−ＳｉＣＯＨ膜１０４のＳｉＯ２膜１０６と接する部分に形成されたダメージ層１０５の一部または全部が除去されてしまう事態が生じる場合がある（図３（Ｇ））。
かかる場合、ＳｉＯ２膜１０６の一部または全部がリフトオフにより剥離してしまう。その結果、第２のｐ−ＳｉＣＯＨ膜１０４の洗浄液と接する面積が大きくなってしまい、第２のｐ−ＳｉＣＯＨ膜１０４が多くの洗浄液を吸収してしまうという問題が生じる。また、剥がれたＳｉＯ２膜１０６が、半導体装置上の意図しない箇所に付着するという問題が生じる。
本発明によれば、基板上に形成された酸化シリコンより誘電率の低い低誘電率絶縁膜の直上に、ハードマスクとして第１の金属膜またはシリコン膜を形成するハードマスク形成工程と、フォトリソグラフィーとエッチングにより、前記ハードマスクおよび前記低誘電率絶縁膜を貫く開口を形成する開口形成工程と、前記開口内を洗浄する洗浄工程と、前記洗浄工程の後、前記ハードマスクを除去するハードマスク除去工程と、前記ハードマスク除去工程の後、前記低誘電率絶縁膜の直上に、前記開口を埋める第２の金属膜を形成する金属膜形成工程と、を有する半導体装置の製造方法が提供される。
本発明の半導体装置の製造方法では、低誘電率絶縁膜の直上に形成されるハードマスクとして、膜中の組成に酸素が含まれない第１の金属膜またはシリコン膜を形成する。このため、ハードマスク形成処理に起因して、低誘電率絶縁膜のハードマスクと接する部分にダメージ層が形成されるのを抑制することができる。
かかる場合、製造過程の比較的早い段階でハードマスクを除去しても、低誘電率絶縁膜が多くの水分（空気中の水分等）を吸収してしまうなどという不都合が生じにくい。すなわち、ビア等となる開口内に金属を埋める前にハードマスクを除去することが可能となる。
本発明の半導体装置の製造方法では、上述の通り、ビア等となる開口内に金属を埋める前にハードマスクを除去することができるので、開口内に金属を埋める処理の前にひさし部を除去することができる。また、ハードマスクの除去により開口のアスペクト比を低減できる。
その結果、開口内に埋め込んだ金属にボイドが発生するのを抑制することができる。また、Ｃｕメッキの熱処理後、Ｃｕが低誘電率絶縁膜側に飛び出し、Ｃｕはみ出しが発生するのを抑制することができる。
本発明によれば、ビア等となる開口内への金属の埋設において、ボイドの発生を抑制することが可能となる。
実施形態１の半導体装置の製造方法の一例の製造工程を模式的に示した断面図である。 実施形態１の半導体装置の製造方法の一例の製造工程を模式的に示した断面図である。 実施形態１の半導体装置の製造方法の一例の製造工程を模式的に示した断面図である。 実施形態１の半導体装置の製造方法の一例の製造工程を模式的に示した断面図である。 実施形態１の半導体装置の製造方法の一例の製造工程を模式的に示した断面図である。 実施形態１の半導体装置の製造方法の一例の製造工程を模式的に示した断面図である。 実施形態１の半導体装置の製造方法の一例の製造工程を模式的に示した断面図である。 実施形態１の半導体装置の製造方法の一例の製造工程を模式的に示した断面図である。 実施形態１の半導体装置の製造方法の一例の製造工程を模式的に示した断面図である。 実施形態１の半導体装置の製造方法の一例の製造工程を模式的に示した断面図である。 実施形態１の半導体装置の製造方法の一例の製造工程を模式的に示した断面図である。 実施形態１の半導体装置の製造方法の一例の製造工程を模式的に示した断面図である。 実施形態２の半導体装置の製造方法の一例の製造工程を模式的に示した断面図である。 実施形態２の半導体装置の製造方法の一例の製造工程を模式的に示した断面図である。 実施形態２の半導体装置の製造方法の一例の製造工程を模式的に示した断面図である。 実施形態２の半導体装置の製造方法の一例の製造工程を模式的に示した断面図である。 実施形態２の半導体装置の製造方法の一例の製造工程を模式的に示した断面図である。 実施形態２の半導体装置の製造方法の一例の製造工程を模式的に示した断面図である。 実施形態２の半導体装置の製造方法の一例の製造工程を模式的に示した断面図である。 実施形態２の半導体装置の製造方法の一例の製造工程を模式的に示した断面図である。 実施形態２の半導体装置の製造方法の一例の製造工程を模式的に示した断面図である。 実施形態２の半導体装置の製造方法の一例の製造工程を模式的に示した断面図である。 実施形態２の半導体装置の製造方法の一例の製造工程を模式的に示した断面図である。 実施形態２の半導体装置の製造方法の一例の製造工程を模式的に示した断面図である。 実施形態２の半導体装置の製造方法の一例の製造工程を模式的に示した断面図である。 半導体装置の製造方法の一例の製造工程を模式的に示した断面図である。 半導体装置の製造方法の一例の製造工程を模式的に示した断面図である。 半導体装置の製造方法の一例の製造工程を模式的に示した断面図である。 半導体装置の製造方法の一例の製造工程を模式的に示した断面図である。 半導体装置の製造方法の一例の製造工程を模式的に示した断面図である。 半導体装置の製造方法の一例の製造工程を模式的に示した断面図である。 半導体装置の製造方法の一例の製造工程を模式的に示した断面図である。 半導体装置の製造方法の一例の製造工程を模式的に示した断面図である。 半導体装置の製造方法の一例の製造工程を模式的に示した断面図である。 半導体装置の製造方法の一例の製造工程を模式的に示した断面図である。 半導体装置の製造方法の一例の製造工程を模式的に示した断面図である。 半導体装置の製造方法の一例の製造工程を模式的に示した断面図である。
以下、本発明の実施の形態について、図面を用いて説明する。すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
＜実施形態１＞
図１（Ａ）〜（Ｌ）は、本実施形態の半導体装置の製造方法の一例を示す製造工程断面図である。以下、図１（Ａ）〜（Ｌ）を用いて、本実施形態の半導体装置の製造方法の一例について説明する。
（１）ハードマスク形成工程
まず、基板上に形成された低誘電率絶縁膜の直上に、ハードマスクとして第１の金属膜またはシリコン膜を形成する。
例えば、図１（Ａ）に示すように、基板（図示せず）上に、第１のｐ−ＳｉＣＯＨ膜２０１を層間絶縁膜として用いた第１のＣｕ配線２０２を形成した後、その上に、第１のＳｉＣＮ膜２０３（例：膜厚３０ｎｍ）を形成する。その後、その上に、第２のｐ−ＳｉＣＯＨ膜２０４（例：膜厚２００ｎｍ）を形成する。
なお、第２のｐ−ＳｉＣＯＨ膜２０４の代わりに、その他の低誘電率絶縁膜を適用することもできる。低誘電率絶縁膜とは、酸化シリコンより誘電率の低い絶縁膜のことである。このような低誘電率絶縁膜としては、ＳｉＣＯＨ膜、ＨＳＱ（Ｈｙｄｒｏｇｅｎ Ｓｉｌｓｅｑｕｉｏｘａｎｅ）膜、ＭＳＱ（Ｍｅｔｈｙｌ Ｓｉｌｓｅｑｕｉｏｘａｎｅ）膜、有機ポリマー、ポーラスＨＳＱ膜、ポーラスＭＳＱ膜、その他の多孔質絶縁膜などが考えられる。
次に、例えば、図１（Ｂ）に示すように、第２のｐ−ＳｉＣＯＨ膜２０４（低誘電率絶縁膜）の直上に、スパッタ法を用いて、ＴｉＮ膜（ハードマスク）２０５（例：膜厚２０ｎｍ）を形成する。ハードマスクとしてはＴｉＮ膜２０５のほか、Ｔｉ、Ｗ、ＷＮ、ＷＳｉ、Ａｌ、ＡｌＮ、Ｔａ、ＴａＮ、Ｒｕ、ＲｕＮ、Ｃｏ、ＣｏＮ、Ｓｉ、Ｃｒ、および、ＣｒＮの中のいずれかにより形成された膜、またはシリコン膜とすることができる。ハードマスクをこのような膜とした場合、膜中の組成に酸素が含まれないので、ハードマスク形成処理に起因して低誘電率絶縁膜（例：第２のｐ−ＳｉＣＯＨ膜２０４）のハードマスクと接する部分にダメージ層が形成されるのを回避することができる。
（２）開口形成工程
上記ハードマスク形成工程の後、フォトリソグラフィーとエッチングにより、ハードマスクおよび低誘電率絶縁膜を貫く開口を形成する。
例えば、図１（Ｃ）に示すように、ＴｉＮ膜２０５の上に、第１の下層レジスト２０６、反射防止膜２０７、および、第１の上層レジスト２０８を順次形成後、露光、現像により、第１の上層レジスト２０８をビアパターンにパターニングする。その後、パターニングした第１の上層レジスト２０８をマスクとして、反射防止膜２０７、第１の下層レジスト２０６、ＴｉＮ膜２０５、および、第２のｐ−ＳｉＣＯＨ膜２０４をエッチングして、ビアとなる開口を形成する。この処理により、第１の上層レジスト２０８および第１の上層レジスト２０８でマスクされていた反射防止膜２０７も除去される。
その後、残っている第１の下層レジスト２０６をプラズマアッシング処理により除去することで、図１（Ｄ）に示す構造を得ることができる。なお、この時、開口の側壁、すなわち、第２のｐ−ＳｉＣＯＨ膜２０４の露出面には、ダメージ層２０９が形成される。
続いて、第２の配線となるトレンチパターンのフォトリソグラフィーを多層レジスト法により実施してもよい。
例えば、図１（Ｅ）に示すように、ＴｉＮ膜２０５の上に、第２のｐ−ＳｉＣＯＨ膜２０４およびＴｉＮ膜２０５を貫く開口を埋めるように第２の下層レジスト２１０を形成した後、その上に、ＬＴＯ膜２１１、第２の反射防止膜２２０、および、第２の上層レジスト２１２を順次形成後、露光、現像により、第２の上層レジスト２１２を第２の配線となるトレンチパターンにパターニングする。その後、パターニングした第２の上層レジスト２１２をマスクとして、第２の反射防止膜２２０、ＬＴＯ膜２１１、第２の下層レジスト２１０、ＴｉＮ膜２０５、および、第２のｐ−ＳｉＣＯＨ膜２０４を、第２のｐ−ＳｉＣＯＨ膜２０４の５０％程度の深さに達するまでエッチングする。このエッチングにより、第２の配線となるトレンチおよびビアとなる開口を含む開口を形成することができる。この開口形成処理により、第２の上層レジスト２１２と、第２の上層レジスト２１２でマスクされていた第２の反射防止膜２２０およびＬＴＯ膜２１１とが、除去される。続いて、残っている第２の下層レジスト２１０をプラズマアッシング処理により除去することで、図１（Ｆ）に示す構造を得ることができる。なお、この時、開口の側壁、すなわち、第２のｐ−ＳｉＣＯＨ膜２０４の露出面には、ダメージ層２０９が形成される。
（３）洗浄工程
上記開口形成工程の後、開口内を洗浄する。
すなわち、開口内を洗浄することで、開口の側壁に形成されたダメージ層２０９を除去する。この洗浄に用いる洗浄液としてはフッ酸を含んだ洗浄液、例えばＤＨＦまたはＢＨＦ（Ｂｕｆｆｅｒｅｄ−ＨＦ）を利用することができる。その他、洗浄液としては、硫酸や塩酸などを利用することもできる。このような洗浄液を選択すれば、ダメージ層２０９を十分に除去でき、誘電率が高くなってしまうことを回避することができる。
なお、洗浄処理後には、図１（Ｇ）に示すように、洗浄処理におけるＴｉＮ膜２０５とダメージ層２０９とのエッチングレート差（ダメージ層２０９の方がＴｉＮ膜２０５のエッチングレートより圧倒的に速い）に起因して、ＴｉＮ膜２０５とその下の層との間に段差が生じる。すなわち、ＴｉＮ膜２０５によるひさし部Ａが形成される。なお、ＴｉＮ膜２０５を上述のその他の材料からなるハードマスクに置き換えた場合においても同様に、ひさし部Ａが形成される。
（４）ハードマスク除去工程
洗浄工程の後、ハードマスクを除去する。
例えば、図１（Ｇ）に示す構造を得た後、ＴｉＮ膜２０５を、ＤＨＦを含んだ洗浄液を利用した長時間のウェット処理により除去する。ハードマスクを除去する手段は特段制限されず、ハードマスクの種類に応じて様々な手段を選択することができる。ハードマスク除去工程を経ることで、図１（Ｈ）に示す構造が得られる。
なお、本実施形態の場合、第２のｐ−ＳｉＣＯＨ膜２０４のＴｉＮ膜２０５と接する部分に、ダメージ層が形成されていないので、ＴｉＮ膜２０５を除去した後の露出面がデコボコになり、空気中の水分を吸収してしまうなどの不都合が生じることを抑制できる。
（５）金属膜形成工程
ハードマスク除去工程の後、低誘電率絶縁膜の直上に、開口を埋める第２の金属膜を形成する。
例えば、まず、図１（Ｉ）に示すように、バリアメタル２１３としてＴａ（上層）／ＴａＮ（下層）（例：合計膜厚１５ｎｍ）でスパッタする。次に、図１（Ｊ）に示すように、バリアメタル２１３の上にシードＣｕ（例：膜厚４０ｎｍ）でスパッタし、その後、メッキ法でＣｕメッキ膜（例：膜厚３００ｎｍ）を形成することでＣｕ膜２１４を形成する。続いて、例えば窒素雰囲気で３００℃、３０分間の熱処理を実施する。次に、ＣＭＰを行うことで、図１（Ｋ）に示す第２のＣｕ配線２１５を有する構造を得ることができる。
なお、上記処理を繰り返し行うことで、図１（Ｌ）に示すような積層構造を形成してもよい。また、図１（Ｌ）以上の数の層を積層した積層構造を形成してもよい。
次に、本実施形態の半導体装置の製造方法の作用効果について説明する。
本実施形態の半導体装置の製造方法では、低誘電率絶縁膜（例：第２のｐ−ＳｉＣＯＨ膜２０４）の直上に形成されるハードマスクとして、膜中の組成に酸素が含まれない第１の金属膜（例：ＴｉＮ膜２０５）またはシリコン膜を形成する。このため、ハードマスク形成処理に起因して、低誘電率絶縁膜（例：第２のｐ−ＳｉＣＯＨ膜２０４）のハードマスク（例：ＴｉＮ膜２０５）と接する部分にダメージ層が形成されるのを抑制することができる。
かかる場合、製造過程の比較的早い段階でハードマスクを除去しても、低誘電率絶縁膜が多くの水分（空気中の水分等）を吸収してしまうなどという不都合が生じにくい。すなわち、ビア等となる開口内に金属を埋める前にハードマスクを除去することが可能となる。
本実施形態の半導体装置の製造方法では、上述の通り、ビア等となる開口内に金属を埋める前にハードマスクを除去することができるので、開口内に金属を埋める処理の前にひさし部（図１（Ｇ）のＡ参照）を除去することができる。また、ハードマスクの除去により開口のアスペクト比を低減できる。
その結果、開口内に埋め込んだ金属にボイドが発生するのを抑制することができる。また、Ｃｕメッキの熱処理後、Ｃｕが低誘電率絶縁膜側に飛び出し、Ｃｕはみ出しが発生するのを抑制することができる。
その他、本実施形態の半導体装置の製造方法では、上述の通り、低誘電率絶縁膜（例：第２のｐ−ＳｉＣＯＨ膜２０４）のハードマスク（例：ＴｉＮ膜２０５）と接する部分にダメージ層が形成されるのを抑制することができるので、以下のような効果も奏する。
すなわち、金属を埋める開口の側壁に形成されたダメージ層（例：図１（Ｆ）に示すダメージ層２０９）を除去するための洗浄工程において、フッ酸を含んだ洗浄液を用いる等、十分にダメージ層を除去できる洗浄処理を行っても、この洗浄処理に起因してハードマスクの一部または全部が意図せず除去されてしまうという不都合が生じにくい。このため、開口の側壁に形成されたダメージ層を十分に除去することが可能となり、結果、このダメージ層に起因して誘電率が高くなってしまい、所望の配線間容量が得られなくなるという問題を回避することができる。
＜実施形態２＞
実施形態１では、ビアファースト法による例を示したが、本実施形態では、トレンチファースト法による例を示す。
以下、図２（Ａ）〜（Ｍ）を用いて、本実施形態の半導体装置の製造方法の一例について説明する。図２（Ａ）〜（Ｍ）は、本実施形態の半導体装置の製造方法の一例を示す製造工程図である。
（１）ハードマスク形成工程
まず、基板上に形成された低誘電率絶縁膜の直上に、ハードマスクとして第１の金属膜またはシリコン膜を形成する。
例えば、図２（Ａ）に示すように、基板（図示せず）の上に、第１のｐ−ＳｉＣＯＨ膜３０１を層間絶縁膜として用いた第１のＣｕ配線３０２を形成する。続いて、その上に、第１のＳｉＣＮ膜３０３（例：膜厚３０ｎｍ）を形成する。さらに続いて、その上に、第２のｐ−ＳｉＣＯＨ膜３０４（例：膜厚２００ｎ）を形成する。
なお、第２のｐ−ＳｉＣＯＨ膜３０４の代わりに、その他の低誘電率絶縁膜を適用することもできる。低誘電率絶縁膜としては、ＳｉＣＯＨ膜、ＨＳＱ（Ｈｙｄｒｏｇｅｎ Ｓｉｌｓｅｑｕｉｏｘａｎｅ）膜、ＭＳＱ（Ｍｅｔｈｙｌ Ｓｉｌｓｅｑｕｉｏｘａｎｅ）膜、有機ポリマー、ポーラスＨＳＱ膜、ポーラスＭＳＱ膜、その他の多孔質絶縁膜などが考えられる。
次に、図２（Ｂ）に示すように、第２のｐ−ＳｉＣＯＨ膜３０４（低誘電率絶縁膜）の直上に、例えばスパッタ法を用いて、ＴｉＮ膜（ハードマスク）３０５（例：膜厚２０ｎｍ）を形成する。ハードマスクとしてはＴｉＮ膜３０５のほか、Ｔｉ、Ｗ、ＷＮ、ＷＳｉ、Ａｌ、ＡｌＮ、Ｔａ、ＴａＮ、Ｒｕ、ＲｕＮ、Ｃｏ、ＣｏＮ、Ｓｉ、Ｃｒ、ＣｒＮの中のいずれかにより形成された膜、またはシリコン膜とすることができる。ハードマスクをこのような膜とした場合、膜中の組成に酸素が含まれないので、ハードマスク形成処理に起因して低誘電率絶縁膜（例：第２のｐ−ＳｉＣＯＨ膜３０４）のハードマスクと接する部分にダメージが形成されるのを回避することができる。
（２）開口形成工程
上記ハードマスク形成工程の後、フォトリソグラフィーとエッチングにより、ハードマスクおよび低誘電率絶縁膜を貫く開口を形成する。
例えば、ハードマスク形成工程の後、多層レジスト法を用いて、第２のｐ−ＳｉＣＯＨ膜３０４にトレンチパターンを形成する。
まず、図２（Ｃ）に示すように、ＴｉＮ膜３０５の上に、第１の下層レジスト３０６、第１の反射防止膜３０７、および、第１の上層レジスト３０８を順次形成後、露光、現像により、第１の上層レジスト３０８を第２の配線となるトレンチのパターンにパターニングする。その後、パターニングした第１の上層レジスト３０８をマスクとし、塩素系のエッチングガスを利用して、ＴｉＮ膜３０５を加工する。この処理により、第１の上層レジスト３０８および第１の上層レジスト３０８でマスクされていた第１の反射防止膜３０７も除去される。
続いて、残っている第１の下層レジスト３０６をプラズマアッシング処理により除去することで、図２（Ｄ）に示す構造を得ることができる。なお、この時、ＴｉＮ膜３０５に形成された開口の底面となっている第２のｐ−ＳｉＣＯＨ膜３０４の露出面には、ダメージ層３０９が薄く形成される。
上述のように、第２のｐ−ＳｉＣＯＨ膜３０４にトレンチパターンを形成後、例えば、多層レジスト法を用いて、第２のｐ−ＳｉＣＯＨ膜３０４にビアパターンを形成する。
まず、図２（Ｅ）に示すように、ＴｉＮ膜３０５の上に、ＴｉＮ膜３０５に形成された開口を埋めるように第２の下層レジスト３１０を形成した後、その上に、第２の反射防止膜３１１、および、第２の上層レジスト３１２を順次形成後、露光、現像により、第２の上層レジスト３１２をビアパターンにパターニングする。その後、パターニングした第２の上層レジスト３１２をマスクとして、第２の反射防止膜３１１、第２の下層レジスト３１０、および、第２のｐ−ＳｉＣＯＨ膜３０４を、第２のｐ−ＳｉＣＯＨ膜３０４の５０％程度の深さに達するまでエッチングする。第２のｐ−ＳｉＣＯＨ膜３０４のエッチングは、ＣＦ系のエッチングガスを用いて行うことができる。このエッチングにより、第２の配線となるトレンチおよびビアとなる開口を含む開口を形成することができる。このとき、第２の下層レジスト３１０、または、第２の上層レジスト３１２に覆われていないＴｉＮ膜３０５の部分（図示せず）が存在する場合があっても、ＴｉＮ膜３０５はＣＦ系のエッチングガスにより除去されないのでそのまま残存する。かかる場合、このＴｉＮ膜３０５に覆われている第２のｐ−ＳｉＣＯＨ膜３０４は除去されず残存する。
続いて、残っている第２の下層レジスト３１０をプラズマアッシング処理により除去することで、図２（Ｆ）に示す構造を得ることができる。なお、この時、第２のｐ−ＳｉＣＯＨ膜３０４に形成された開口の底面および側壁には、ダメージ層３１３が形成される。
次に、トレンチパターンに加工したＴｉＮ膜３０５をマスクにし、ＣＦ系のガスで第２のｐ−ＳｉＣＯＨ膜３０４を加工することで、図２（Ｇ）の構造を得る。その後、図２（Ｈ）に示すように、第２のｐ−ＳｉＣＯＨ膜３０４をマスクにして、第１のＳｉＣＮ膜３０３をエッチングする。この時、開口の側壁にダメージ層３１４が形成されたが、実施形態１の場合に比べて少なくすることができる。これは実施形態１で開口の側壁に形成されるダメージ層２０９（図１（Ｆ）参照）は、図１（Ｅ）のトレンチエッチング後に残っている第２の下層レジスト２１０を例えば酸素含有のガスによるプラズマアッシング処理により除去する際に形成されるものである。これは、トレンチとビアエッチングによるダメージとレジストのプラズマアッシングによるダメージの総和であるが、プラズマアッシングによるダメージのほうが支配的でダメージ層全体の約８割と推定される。一方、本実施形態で開口の側壁に形成されるダメージ層３１４（図２（Ｈ）参照）は、トレンチエッチングの後には代価層レジストが残っていないため、レジストを剥離するためのプラズマアッシングをする必要がなく、トレンチエッチングによる加工ダメージのみのため、本実施形態の方が開口の側壁に形成されるダメージ層を少なくすることができる。
（３）洗浄工程
上記開口形成工程の後、開口内を洗浄する。
すなわち、開口内を洗浄することで、開口の側壁に形成されたダメージ層３１４を除去する。この洗浄に用いる洗浄液としてはフッ酸を含んだ洗浄液、例えばＤＨＦまたはＢＨＦ（Ｂｕｆｆｅｒｅｄ−ＨＦ）を用いることができる。その他、洗浄液としては、硫酸や塩酸などを利用することもできる。このような洗浄液を選択すれば、ダメージ層３１４を十分に除去でき、誘電率が高くなってしまうことを回避することができる。
以下、洗浄工程以降の処理例について説明する。
例えば、ＤＨＦを含んだ洗浄液を利用した長時間のウェット処理によりＴｉＮ膜３０５を除去する。洗浄工程およびＴｉＮ膜３０５の除去処理を経ることで、図２（Ｉ）に示す構造が得られる。
続いて、例えば、図２（Ｊ）に示すように、バリアメタル３１５としてＴａ（上層）／ＴａＮ（下層）（例：合計膜厚１５ｎｍ）をスパッタする。次に、図２（Ｋ）に示すように、バリアメタル３１５の上にシードＣｕ（例：膜厚４０ｎｍ）をスパッタし、その後、メッキ法でＣｕメッキ膜（例：膜厚３００ｎｍ）を形成することでＣｕ膜３１６を形成する。続いて、例えば窒素雰囲気で３００℃、３０分間の熱処理を実施する。次に、ＣＭＰを行って、図２（Ｌ）に示す構造を得ることができる。
なお、上記処理を繰り返し行うことで、図２（Ｍ）に示すような積層構造を形成してもよい。また、図２（Ｍ）以上の数の層を積層した積層構造を形成してもよい。
以上のような本実施形態の半導体装置の製造方法の場合、実施形態１と同様の作用効果を得ることができるほか、実施形態１の半導体装置の製造方法に比べて、低誘電率絶縁膜に形成した開口の側壁にダメージが形成されにくいので、ＣＤシフト量が少ないというメリットがある。
２０１ 第１のｐ−ＳｉＣＯＨ
２０２ 第１のＣｕ配線
２０３ 第１のＳｉＣＮ膜
２０４ 第２のｐ−ＳｉＣＯＨ
２０５ ＴｉＮ膜
２０６ 第１の下層レジスト
２０７ 反射防止膜
２０８ 第１の上層レジスト
２０９ ダメージ層
２１０ 第２の下層レジスト
２１１ ＬＴＯ膜
２１２ 第２の上層レジスト
２１３ バリアメタル
２１４ Ｃｕ膜
２１５ 第２のＣｕ配線
２１６ 第２のＳｉＣＮ膜
２１７ 第３のｐ−ＳｉＣＯＨ
２１８ 第３のＣｕ配線
２１９ 第３のＳｉＣＮ膜
２２０ 第２の反射防止膜
３０１ 第１のｐ−ＳｉＣＯＨ
３０２ 第１のＣｕ配線
３０３ 第１のＳｉＣＮ膜
３０４ 第２のｐ−ＳｉＣＯＨ
３０５ ＴｉＮ膜
３０６ 第１の下層レジスト
３０７ 第１の反射防止膜
３０８ 第１の上層レジスト
３０９ ダメージ層
３１０ 第２の下層レジスト
３１１ 第２の反射防止膜
３１２ 第２の上層レジスト
３１３ ダメージ層
３１４ ダメージ層
３１５ バリアメタル
３１６ Ｃｕ膜
３１７ 第２のＣｕ配線
３１８ 第２のＳｉＣＮ膜
３１９ 第３のｐ−ＳｉＣＯＨ
３２０ 第３のＣｕ配線
３２１ 第３のＳｉＣＮ膜
Ａ ひさし部

Claims (6)

  1. 基板上に形成された酸化シリコンより誘電率の低い低誘電率絶縁膜の直上に、ハードマスクとして第１の金属膜またはシリコン膜を形成するハードマスク形成工程と、
    フォトリソグラフィーとエッチングにより、前記ハードマスクおよび前記低誘電率絶縁膜を貫く開口を形成する開口形成工程と、
    前記開口内を洗浄する洗浄工程と、
    前記洗浄工程の後、前記ハードマスクを除去するハードマスク除去工程と、
    前記ハードマスク除去工程の後、前記低誘電率絶縁膜の直上に、前記開口を埋める第２の金属膜を形成する金属膜形成工程と、
    を有する半導体装置の製造方法。
  2. 請求項１に記載の半導体装置の製造方法において、
    前記第１の金属膜は、Ｔｉ、ＴｉＮ、Ｗ、ＷＮ、ＷＳｉ、Ａｌ、ＡｌＮ、Ｔａ、ＴａＮ、Ｒｕ、ＲｕＮ、Ｃｏ、ＣｏＮ、Ｓｉ、Ｃｒ、および、ＣｒＮの中のいずれかである半導体装置の製造方法。
  3. 請求項１または２に記載の半導体装置の製造方法において、
    前記低誘電率絶縁膜は、多孔質の絶縁膜である半導体装置の製造方法。
  4. 請求項１から３のいずれか一に記載の半導体装置の製造方法において、
    前記低誘電率絶縁膜は、ＳｉＣＯＨ、ＨＳＱ、ＭＳＱ、および、有機ポリマーの中のいずれかである半導体装置の製造方法。
  5. 請求項１から４のいずれか一に記載の半導体装置の製造方法において、
    前記洗浄工程は、
    前記開口内の側壁に形成されたダメージ層を除去する工程である半導体装置の製造方法。
  6. 請求項５に記載の半導体装置の製造方法において、
    前記洗浄工程は、洗浄液を用いたウェットエッチングである半導体装置の製造方法。
JP2010017245A 2010-01-28 2010-01-28 半導体装置の製造方法 Expired - Fee Related JP5498808B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010017245A JP5498808B2 (ja) 2010-01-28 2010-01-28 半導体装置の製造方法
US13/013,433 US8748314B2 (en) 2010-01-28 2011-01-25 Method of manufacturing a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010017245A JP5498808B2 (ja) 2010-01-28 2010-01-28 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2011155220A true JP2011155220A (ja) 2011-08-11
JP5498808B2 JP5498808B2 (ja) 2014-05-21

Family

ID=44309275

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010017245A Expired - Fee Related JP5498808B2 (ja) 2010-01-28 2010-01-28 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US8748314B2 (ja)
JP (1) JP5498808B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012015197A (ja) * 2010-06-29 2012-01-19 Tokyo Electron Ltd 半導体装置の配線形成方法、半導体装置の製造方法および半導体装置の配線形成システム
EP2547085A1 (en) 2011-07-13 2013-01-16 NEC Biglobe, Ltd. Electronic comic display device, method and program
JP2014072228A (ja) * 2012-09-27 2014-04-21 Renesas Electronics Corp 半導体装置の製造方法
JP2014183127A (ja) * 2013-03-18 2014-09-29 Fujitsu Ltd 半導体装置およびその製造方法
JP2019506750A (ja) * 2016-02-09 2019-03-07 コミサリア ア エナジー アトミック エ オックス エナジーズ オルタネティヴ 電子チップへの接続部を製造する方法
JP2022535444A (ja) * 2019-06-07 2022-08-08 アプライド マテリアルズ インコーポレイテッド 充填による選択的金属用のプロセス統合アプローチ
KR102703578B1 (ko) * 2019-06-07 2024-09-04 어플라이드 머티어리얼스, 인코포레이티드 선택적 금속 비아 충전을 위한 프로세스 통합 접근법

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8349718B2 (en) * 2011-03-24 2013-01-08 Kabushiki Kaisha Toshiba Self-aligned silicide formation on source/drain through contact via
US8461683B2 (en) * 2011-04-01 2013-06-11 Intel Corporation Self-forming, self-aligned barriers for back-end interconnects and methods of making same
KR102003523B1 (ko) 2012-08-17 2019-07-24 삼성전자주식회사 금속 플러그를 포함하는 반도체 장치 및 그 제조 방법
US8809185B1 (en) 2013-07-29 2014-08-19 Tokyo Electron Limited Dry etching method for metallization pattern profiling
US9524902B2 (en) * 2013-12-12 2016-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming integrated circuit with conductive line having line-ends
US9496225B1 (en) 2016-02-08 2016-11-15 International Business Machines Corporation Recessed metal liner contact with copper fill
KR102356754B1 (ko) * 2017-08-02 2022-01-27 삼성전자주식회사 반도체 장치
US10784151B2 (en) * 2018-09-11 2020-09-22 Taiwan Semiconductor Manufacturing Company Ltd. Interconnect structure and manufacturing method for the same
CN109545741B (zh) * 2018-12-05 2020-11-24 上海华力集成电路制造有限公司 钨填充凹槽结构的方法
US11652049B2 (en) 2021-03-10 2023-05-16 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of forming thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002353308A (ja) * 2001-05-28 2002-12-06 Toshiba Corp 半導体装置及びその製造方法
JP2003234412A (ja) * 2001-11-29 2003-08-22 Memscap 誘導マイクロコンポーネントの組み込まれた電子コンポーネントの製造方法
JP2003338539A (ja) * 2002-05-17 2003-11-28 Samsung Electronics Co Ltd 半導体素子の金属配線形成方法
JP2004241776A (ja) * 2003-02-04 2004-08-26 Texas Instruments Inc 低ｋ誘電体フイルムの化学的処理

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100568257B1 (ko) 2004-07-29 2006-04-07 삼성전자주식회사 듀얼 다마신 배선의 제조방법
US7910477B2 (en) * 2007-12-28 2011-03-22 Texas Instruments Incorporated Etch residue reduction by ash methodology

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002353308A (ja) * 2001-05-28 2002-12-06 Toshiba Corp 半導体装置及びその製造方法
JP2003234412A (ja) * 2001-11-29 2003-08-22 Memscap 誘導マイクロコンポーネントの組み込まれた電子コンポーネントの製造方法
JP2003338539A (ja) * 2002-05-17 2003-11-28 Samsung Electronics Co Ltd 半導体素子の金属配線形成方法
JP2004241776A (ja) * 2003-02-04 2004-08-26 Texas Instruments Inc 低ｋ誘電体フイルムの化学的処理

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012015197A (ja) * 2010-06-29 2012-01-19 Tokyo Electron Ltd 半導体装置の配線形成方法、半導体装置の製造方法および半導体装置の配線形成システム
EP2547085A1 (en) 2011-07-13 2013-01-16 NEC Biglobe, Ltd. Electronic comic display device, method and program
JP2014072228A (ja) * 2012-09-27 2014-04-21 Renesas Electronics Corp 半導体装置の製造方法
JP2014183127A (ja) * 2013-03-18 2014-09-29 Fujitsu Ltd 半導体装置およびその製造方法
JP2019506750A (ja) * 2016-02-09 2019-03-07 コミサリア ア エナジー アトミック エ オックス エナジーズ オルタネティヴ 電子チップへの接続部を製造する方法
JP2022535444A (ja) * 2019-06-07 2022-08-08 アプライド マテリアルズ インコーポレイテッド 充填による選択的金属用のプロセス統合アプローチ
JP7343619B2 (ja) 2019-06-07 2023-09-12 アプライド マテリアルズ インコーポレイテッド 充填による選択的金属用のプロセス統合アプローチ
KR102703578B1 (ko) * 2019-06-07 2024-09-04 어플라이드 머티어리얼스, 인코포레이티드 선택적 금속 비아 충전을 위한 프로세스 통합 접근법

Also Published As

Publication number Publication date
US8748314B2 (en) 2014-06-10
JP5498808B2 (ja) 2014-05-21
US20110183518A1 (en) 2011-07-28

Similar Documents

Publication Publication Date Title
JP5498808B2 (ja) 半導体装置の製造方法
KR100653722B1 (ko) 저유전막을 갖는 반도체소자의 제조방법
JP4492947B2 (ja) 半導体装置の製造方法
JP2008294335A (ja) 半導体装置の製造方法
JP2006041519A (ja) デュアルダマシン配線の製造方法
JPWO2007078011A1 (ja) 多層配線の製造方法と多層配線構造
JP2005142369A (ja) 半導体装置の製造方法
JP2012235124A (ja) 半導体装置の製造方法
JP2010109071A (ja) 半導体装置の製造方法および半導体装置
CN106409752B (zh) 半导体结构的形成方法
JP2009076615A (ja) 半導体装置の製造方法
JP2007294625A (ja) 半導体装置の製造方法
JP5047504B2 (ja) ビアキャッピング保護膜を使用する半導体素子のデュアルダマシン配線の製造方法
JP4523351B2 (ja) 半導体装置の製造方法
US7768129B2 (en) Metal etching method for an interconnect structure and metal interconnect structure obtained by such method
JP2011171623A (ja) 半導体装置及びその製造方法
JP2005277375A (ja) 半導体装置の製造方法
JP2007073722A (ja) 洗浄方法および半導体装置の製造方法
KR100651602B1 (ko) 반도체 장치의 금속 배선 형성 방법
JP2007067324A (ja) 半導体装置の製造方法
JP2009194228A (ja) 半導体装置の製造方法
JP2008041783A (ja) 半導体装置の製造方法
JP2005203429A (ja) 半導体装置の製造方法
KR100483838B1 (ko) 금속배선의 듀얼 다마신 방법
JP2007214418A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120808

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131217

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140203

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140225

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140310

R150 Certificate of patent or registration of utility model

Ref document number: 5498808

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees