JP2011154237A - 表示装置、表示駆動方法 - Google Patents
表示装置、表示駆動方法 Download PDFInfo
- Publication number
- JP2011154237A JP2011154237A JP2010016352A JP2010016352A JP2011154237A JP 2011154237 A JP2011154237 A JP 2011154237A JP 2010016352 A JP2010016352 A JP 2010016352A JP 2010016352 A JP2010016352 A JP 2010016352A JP 2011154237 A JP2011154237 A JP 2011154237A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- unit
- line
- video signal
- pixel circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 33
- 238000012937 correction Methods 0.000 claims description 148
- 238000005070 sampling Methods 0.000 claims description 18
- 239000011159 matrix material Substances 0.000 claims description 14
- 239000003990 capacitor Substances 0.000 claims description 13
- 238000003860 storage Methods 0.000 claims description 9
- 239000008186 active pharmaceutical agent Substances 0.000 description 16
- 101100153525 Homo sapiens TNFRSF25 gene Proteins 0.000 description 14
- 102100022203 Tumor necrosis factor receptor superfamily member 25 Human genes 0.000 description 14
- 241000750042 Vini Species 0.000 description 14
- 238000006243 chemical reaction Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 5
- 238000002360 preparation method Methods 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- 101150013423 dsl-1 gene Proteins 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 101150082606 VSIG1 gene Proteins 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000001174 ascending effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000011218 segmentation Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
- G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of El Displays (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
【解決手段】複数の水平ラインを1ユニットとし、同一ユニット内の各画素回路では、閾値補正動作が同時に行われるようにする。閾値補正動作完了後に、各画素回路毎に順次、映像信号電圧を入力させ、入力された映像信号電圧に応じた輝度の発光が行われるようにする。ここで、各ユニット毎に、第1ラインから第Xラインの順番での映像信号電圧の入力と、第Xラインから第1ラインの順番での映像信号電圧の入力とが交互に行われるようにする。
【選択図】図8
Description
有機ELディスプレイにおいては、液晶ディスプレイと同様、その駆動方式として単純マトリクス方式とアクティブマトリクス方式とがある。前者は構造が単純であるものの、大型且つ高精細のディスプレイの実現が難しいなどの問題がある為、現在はアクティブマトリクス方式の開発が盛んに行なわれている。この方式は、各画素回路内部の発光素子に流れる電流を、画素回路内部に設けた能動素子(一般には薄膜トランジスタ:TFT)によって制御するものである。
これらの観点より、各種多様な構成が検討されている。例えば上記特許文献1のように、画素毎での駆動トランジスタの閾値電圧や移動度のバラツキをキャンセルして画素毎の輝度ムラを解消できるようにした画素回路構成や動作は各種提案されている。
本発明では有機EL素子を用いた表示装置として、高周波数化やパネル大型化にも好適な画素回路動作を実現することを目的とする。
また上記書込スキャナは、各画素回路において1発光サイクルの期間内に複数回の閾値補正動作が行われるようにする上記走査パルスを出力する。
又は、ユニット内の各水平ラインの画素回路における上記映像信号電圧の入力の順番が、隣り合うユニットで逆であるものとする。
また本発明の表示装置は、上記画素回路が発光素子と、入力される基準電圧および映像信号電圧に応じた電流を流す駆動トランジスタとを有する。上記画素アレイは、上記画素アレイの各画素回路について複数の水平ラインを1つのユニットとしたときに、ユニット内の各画素回路で同時に上記基準電圧を入力し、上記基準電圧の入力後に、ユニット内の各水平ラインの画素回路で上記映像信号電圧を入力し、ユニット内の各水平ラインの画素回路における上記映像信号電圧の入力の順番が、隣り合うユニットで互いに異なるようにする。
この場合、閾値補正動作時に駆動トランジスタのゲートを閾値補正基準電圧とするために、信号セレクタは信号線に閾値補正基準電圧を供給する。また、ユニット内の各画素回路(駆動トランジスタ)に対して順次、映像信号電圧を与えるために、信号セレクタは信号線に順次、各画素回路に対する映像信号電圧を供給する。例えば1ユニットを3ラインとする場合、3水平期間において、閾値補正基準電圧と、ユニット内の第1ライン目の画素回路に対する映像信号電圧と、第2ライン目の画素回路に対する映像信号電圧と、第3ライン目の画素回路に対する映像信号電圧を供給する。
すると、ユニット内の各画素回路は、閾値補正動作が同時に行われるため、閾値補正動作完了から、映像信号電圧の書込までの待ち時間に差が生ずる。各画素回路に同一輝度の発光を行わせる場合、待ち時間の差に起因して、第1ラインから第3ラインの間(ユニット内)で輝度が異なるシェーディングが発生し、画面上は各ユニット間でスジ状に視認される現象が生ずる。
本発明では、或るユニットではユニット内の先頭ラインから終了ラインに順番に映像信号電圧の書込を行わせ、次のユニットでは、逆にユニット内の終了ラインから先頭ラインに順番に映像信号電圧の書込を行わせる。つまりユニットの偶数番目・奇数番目で交互に信号書込み順を上下反転する。すると、或るユニットでは、ユニット内のシェーディングが明→暗となり、次のユニットではユニット内のシェーディングが暗→明となり、これが各ユニットで繰り返される。すると、ユニット境界がスジ状に見える現象が解消される。
なお、閾値補正基準電圧ではなくとも、何らかの基準電圧をユニット内の各画素回路に設定した後、映像信号電圧の書込までにリーク電流によって駆動トランジスタのゲート・ソース間電圧に差が生じる駆動を行う表示装置であれば、映像信号電圧の入力の順番を、隣り合うユニットで互いに異なる(例えば逆にする)ようにすることが好適である。
これに対して本発明では、ユニット毎にユニット内での各ラインの映像信号電圧の書込順序を反転させることで、ユニット境界における輝度差をキャンセルすることができる。つまり画面上のスジ状の表示を解消できる。
[1.表示装置及び画素回路の構成]
[2.本発明に至る過程で考慮された画素回路動作:分割閾値補正]
[3.本発明に至る過程で考慮された画素回路動作:STC駆動]
[4.実施の形態の画素回路動作]
図1に実施の形態の有機EL表示装置の構成を示す。
この有機EL表示装置は、有機EL素子を発光素子とし、アクティブマトリクス方式で発光駆動を行う画素回路10を含むものである。
図示のように、有機EL表示装置は、多数の画素回路10が列方向と行方向(m行×n列)にマトリクス状に配列された画素アレイ20を有する。なお、画素回路10のそれぞれは、R(赤)、G(緑)、B(青)のいずれかの発光画素となり、各色の画素回路10が所定規則で配列されてカラー表示装置が構成される。
また水平セレクタ11により選択され、表示データとしての輝度信号の信号値(階調値)に応じた電圧を画素回路10に供給する信号線DTL1、DTL2・・・DTL(n)が、画素アレイ上で列方向に配されている。信号線DTL1、DTL2・・・DTL(n)は、画素アレイ20においてマトリクス配置された画素回路10の列数分(n列)だけ配される。
また画素アレイ20上において、行方向に書込制御線WSL1,WSL2・・・WSL(m)、電源制御線DSL1,DSL2・・・DSL(m)が配されている。これらの書込制御線WSL及び電源制御線DSLは、それぞれ、画素アレイ20においてマトリクス配置された画素回路10の行数分(m行)だけ配される。
ライトスキャナ13は、設定された所定のタイミングで、行状に配設された各書込制御線WSL1〜WSL(m)に順次、走査パルスWS(WS1,WS2・・・WS(m))を供給して、画素回路10を行単位で線順次走査する。
なおドライブスキャナ12,ライトスキャナ13は、クロックck及びスタートパルスspに基づいて、走査パルスWS、電源パルスDSのタイミングを設定する。
本実施の形態では、水平セレクタ11は、各信号線に対し、信号線電圧として、閾値補正基準電圧Vofsと映像信号電圧Vsigを供給する。
図示のように、m行の水平ラインでは、3ライン単位でのユニットU1〜U(z)としての各ユニット毎に発光のための動作が行われる。同一ユニット内の画素回路は、閾値補正動作が同時に行われる。
後述するが、この場合、水平セレクタ11は、各信号線に対し、信号線電圧として、3水平期間内に、閾値補正基準電圧Vofs、ユニット内の第1ラインについての映像信号電圧Vsig、第2ラインについての映像信号電圧Vsig、第3ラインについての映像信号電圧Vsigを供給することになる。
なお、図2では簡略化のため、信号線DTLと、書込制御線WSL及び電源制御線DSLが交差する部分に配される1つの画素回路10のみを示している。
画素回路10の発光素子は例えばダイオード構造の有機EL素子1とされ、アノードとカソードを備えている。有機EL素子1のアノードは駆動トランジスタTdのソースに接続され、カソードは所定の配線(カソード電位Vcat)に接続されている。
またサンプリングトランジスタTsのゲートは書込制御線WSLに接続されている。
駆動トランジスタTdのドレインは電源制御線DSLに接続されている。
信号線DTLに映像信号電圧Vsigが印加されたタイミングで、サンプリングトランジスタTsが、書込制御線WSLによってライトスキャナ13から与えられる走査パルスWSによって導通される。これにより信号線DTLからの映像信号電圧Vsigが保持容量Csに書き込まれる。
このとき電流Idsは、駆動トランジスタTdのゲート・ソース間電圧Vgsに応じた値(保持容量Csに保持された電圧に応じた値)となり、有機EL素子1はその電流値に応じた輝度で発光する。
つまりこの画素回路10の場合、保持容量Csに信号線DTLからの映像信号電圧Vsigを書き込むことによって、駆動トランジスタTdのゲート印加電圧を変化させ、これにより有機EL素子1に流れる電流値をコントロールして発光の階調を得る。
Ids=(1/2)・μ・(W/L)・Cox・(Vgs−Vth)2・・・(式1)
但し、Idsは飽和領域で動作するトランジスタのドレイン・ソース間に流れる電流、μは移動度、Wはチャネル幅、Lはチャネル長、Coxはゲート容量、Vthは駆動トランジスタTdの閾値電圧を表している。
この式1から明らかな様に、飽和領域ではドレイン電流Idsはゲート・ソース間電圧Vgsによって制御される。駆動トランジスタTdは、ゲート・ソース間電圧Vgsが一定に保持される為、定電流源として動作し、有機EL素子1を一定の輝度で発光させることができる。
そして駆動トランジスタTdは飽和領域で動作することで有機EL素子1に対して定電流源として機能し、ゲート・ソース間電圧Vgsに応じた電流を有機EL素子1に流すことで、各フレーム期間に有機EL素子1では映像信号の階調値に応じた輝度の発光が行われる。
ここで、本発明に至る過程で考慮された画素回路動作について説明する。これは、各画素回路10の駆動トランジスタTdの閾値、移動度のばらつきによるユニフォミティ劣化を補償するための閾値補正動作、移動度補正動作を含む回路動作である。特に閾値補正動作としては1発光サイクルの期間内に分割して複数回行う分割閾値補正を行う例としている。
例えばポリシリコンTFT等を用いた画素回路では、駆動トランジスタTdの閾値電圧Vthや、駆動トランジスタTdのチャネルを構成する半導体薄膜の移動度μが経時的に変化することがある。また製造プロセスのバラツキによって閾値電圧Vthや移動度μのトランジスタ特性が画素毎に異なったりする。
駆動トランジスタTdの閾値電圧や移動度が画素毎に異なると、画素毎に駆動トランジスタTdに流れる電流値にばらつきが生じる。このため仮に全画素回路10に同一の映像信号値(映像信号電圧Vsig)を与えたとしても、有機EL素子1の発光輝度に画素毎のバラツキが生じ、その結果、画面のユニフォミティ(一様性)が損なわれる。
このことから、画素回路動作においては、閾値電圧Vthや移動度μの変動に対する補正機能を持たせるようにしている。
図3では、水平セレクタ11が信号線DTLに与える信号線電圧を示している。この動作例の場合、水平セレクタ11は信号線電圧として、1水平期間(1H)に、閾値補正基準電圧Vofs及び映像信号電圧Vsigとしてのパルス電圧を信号線DTLに与える。
また図3には、書込制御線WSLを介してライトスキャナ13によってサンプリングトランジスタTsのゲートに与えられる走査パルスWSを示している。nチャネルのサンプリングトランジスタTsは、走査パルスWSがHレベルとされることで導通され、走査パルスWSがLレベルとされることで非導通となる。
また図3では、電源制御線DSLを介してドライブスキャナ12から供給される電源パルスDSを示している。電源パルスDSとしては駆動電圧Vcc又は初期電圧Viniが与えられる。
また図3には、ゲート電圧Vg、ソース電圧Vsとして、駆動トランジスタTdのゲート電圧の変化とソース電圧の変化を示している。
まず、時点tsで電源パルスDS=初期電位Viniとされ、また走査パルスWSがHレベルとなってサンプリングトランジスタTsがオンとされる。
この場合、ソース電位=Viniとなり、またサンプリングトランジスタTsを介して信号線電圧が駆動トランジスタTdのゲートに与えられる。このとき信号線電圧=閾値補正基準電圧Vofsであるため、ゲート電位=Vofsとなる。
ここで初期電位Viniは、Vofs−Vini>Vthとなるように設定されている。Vthは駆動トランジスタTdの閾値電圧である。
即ち閾値補正の準備として、駆動トランジスタのゲート・ソース間電圧が、その閾値電圧Vthよりも十分広げられることになる。
この場合、信号線電圧が閾値補正基準電圧Vofsとなっているタイミングで、ライトスキャナ13が走査パルスWSをHレベルとし、同時にドライブスキャナ12が電源パルスDSを駆動電圧Vccとする。
すると、駆動トランジスタTdのゲートは閾値補正基準電圧Vofsに固定されたまま、ソースノードが上昇する。
これは電源パルスDSを駆動電圧Vccとすることで、電源制御線DSLから有機EL素子1のアノードに向けて電流が流れるためである。有機EL素子1のアノード電位Velが、Vel≦Vcat+Vthel(有機EL素子1の閾値電圧)である限り、駆動トランジスタTdの電流は保持容量Csと容量Coledを充電するために使われる。Vel≦Vcat+Vthelである限りとは、有機EL素子1のリーク電流が駆動トランジスタTdに流れる電流よりもかなり小さいという意味である。
このためアノード電位Vel(駆動トランジスタTdのソース電位)は、時間と共に上昇してゆく。
しかし、ゲートノードを閾値補正基準電圧Vofsに固定できるのは、信号線電圧=Vofsの期間のみである。するとフレームレート等によっては1回の閾値補正動作によっては、ゲート・ソース間電圧が閾値電圧Vthに至るまでソース電位が上昇するための十分な時間がとれない。そこで複数回に分割して閾値補正を行うようにしている。
このとき、ゲート・ソースともフローティングである為、ゲート・ソース間電圧Vgsに応じてドレイン・ソース間に電流が流れブートストラップする。即ち図示のようにゲート電位、ソース電位は上昇する。
さらに期間LT4で閾値補正動作を休止する。2回目の閾値補正で駆動トランジスタTdのゲート・ソース間電圧は、より閾値電圧Vthに近づいているため、2回目の休止期間のブートストラップ量は1回目の休止期間より小さくなる。
また期間LT5で3回目の閾値補正を行い、さらに期間LT6の休止を経て、期間LT7で4回目の閾値補正を行う。
そして最終的に駆動トランジスタTdのゲート・ソース間電圧が閾値電圧Vthとなる。
この時、ソース電位(有機EL素子1のアノード電位Vel)=Vofs−Vth≦Vcat+Vthelとなっている。(Vcatはカソード電位、Vthelは有機EL素子1の閾値電圧)
この図3の場合では、4回目の閾値補正の期間LT7の後、走査パルスWSをLレベルとし、サンプリングトランジスタTsがオフとなって閾値補正動作が完了する。
このとき、駆動トランジスタTdのソース電圧が有機EL素子1の閾値電圧Vthelとカソード電圧Vcatの和を越えなければ、駆動トランジスタTdの電流は保持容量Csと容量Coledを充電するのに使用される。つまり有機EL素子1のリーク電流が駆動トランジスタTdに流れる電流よりもかなり小さければという条件である。
そしてこのときは、駆動トランジスタTdの閾値補正動作は完了しているため、駆動トランジスタTdが流す電流は移動度μを反映したものとなる。
具体的にいうと、移動度が大きいものはこの時の電流量が大きく、ソースの上昇も早い。逆に移動度が小さいものは電流量が小さく、ソースの上昇は遅くなる。
これによって駆動トランジスタTdのゲート・ソース間電圧Vgsは移動度を反映して小さくなり、一定時間経過後に完全に移動度を補正する電圧となる。
閾値補正動作によって各画素回路10での駆動トランジスタTdの閾値電圧Vthのバラツキや、経時変動による閾値電圧Vth変動などに関わらず、信号電位Vsigに応じた電流を有機EL素子1に与えることができる。つまり製造上或いは経時変化による閾値電圧Vthのバラツキをキャンセルして、画面上に輝度ムラ等を発生させずに高画質を維持できる。
また、駆動トランジスタTdの移動度によってもドレイン電流は変動するため、画素回路10毎の駆動トランジスタTdの移動度のバラツキにより画質が低下するが、移動度補正により、駆動トランジスタTdの移動度の大小に応じてソース電位Vsが得られる。結果として各画素回路10の駆動トランジスタTdの移動度のバラツキを吸収するようなゲート・ソース間電圧Vgsに調整されるため、移動度のバラツキによる画質低下も解消される。
高フレームレート化が進むことで、画素回路の動作時間が相対的に短くなっていくため、連続的な閾値補正期間(信号線電圧=閾値補正基準電圧Vofsの期間)を確保することが難しくなる。そこで上記のように時分割的に閾値補正動作を行うことで閾値補正期間として必要な期間を確保して、駆動トランジスタTdのゲート・ソース間電圧を閾値電圧Vthに収束させるものである。
しかしながら、更なる高フレームレート化を進めると、閾値補正動作期間を確保するために、より多数回の分割閾値補正が必要になる。
ここで、より適切に閾値補正時間を確保できるようにする駆動方式としてSTC駆動方式が開発された。
この場合、図1で述べたように、例えば3水平ラインを1ユニットとし、ユニット単位で閾値補正動作を含んだ発光駆動を行うものである。
この図4では、ユニットU1に関して、図1の第1ライン目の画素に対応する走査パルスWS1,電源パルスDS1と、第2ライン目の画素に対応する走査パルスWS2,電源パルスDS2と、第3ライン目の画素に対応する走査パルスWS3,電源パルスDS3を示している。
またユニットU2に関して、図1では省略した第4ライン目の画素に対応する走査パルスWS4,電源パルスDS4と、第5ライン目の画素に対応する走査パルスWS5,電源パルスDS5と、第6ライン目の画素に対応する走査パルスWS6,電源パルスDS6を示している。
3Hの期間は、3水平ラインを1ユニットとすることに対応した期間である。
例えば、1つの信号線DTLにより、ユニットU1(第1ライン〜第3ライン)の各画素回路10に与える映像信号電圧Vsigを、Vsig#1、Vsig#2、Vsig#3として示している。またユニットU2(第4ライン〜第6ライン)の各画素回路10に与える映像信号電圧Vsigを、Vsig#4、Vsig#5、Vsig#6として示している。
なお、ここでは画面上が全て同一輝度で発光されるように映像信号電圧Vsigを与える場合を想定し、Vsig#1=Vsig#2=Vsig#3=Vsig#4=Vsig#5=Vsig#6・・・Vsig#x=Vsig#y=Vsig#zとしている。もちろん、通常の映像表示の際は、各映像信号電圧Vsigは、対応する画素回路10に発光させる輝度に応じた電圧値となる。
水平セレクタ11は、或る3Hの期間(ユニットU1の映像信号電圧Vsigを出力する期間)には、閾値補正基準電圧Vofs、映像信号電圧Vsig#1、Vsig#2、Vsig#3を信号線DTLに与えることになる。
また次の3Hの期間は、ユニットU2の映像信号電圧Vsigを出力する期間として、閾値補正基準電圧Vofs、映像信号電圧Vsig#4、Vsig#5、Vsig#6を信号線DTLに与える。
各ラインの画素回路10に対しての走査パルスWS及び電源パルスDSによる駆動は次のようになる。
また、第2ラインの画素回路10については、時点t1で電源パルスDS2が初期電位Viniとされ、前フレームの発光が終了し、今回のフレームの1サイクルの発光動作が開始される。
また、第3ラインの画素回路10については、時点t2で電源パルスDS3が初期電位Viniとされ、前フレームの発光が終了し、今回のフレームの1サイクルの発光動作が開始される。
なお、ユニットU1の各画素の発光終了タイミングが時点t0,t1,t2と異なっているのは、後述する時点t16,t18,t20としての発光開始タイミングがずれているためである。即ち、視認される輝度差が生じないように、各ラインの画素回路10の発光期間長を同じとするためである。
即ち信号線電圧=閾値補正基準電圧Vofsの期間に、走査パルスWS1、WS2、WS3が同時にHレベルとされる。
これによって第1ライン〜第3ラインの各画素回路10の駆動トランジスタのゲート電圧Vgは閾値補正基準電圧Vofsとされる。またソース電位=Viniである。
初期電位Viniは、Vofs−Vini>Vthとなるように設定されていることから、閾値補正の準備として、駆動トランジスタのゲート・ソース間電圧が、その閾値電圧Vthよりも十分広げられることになる。
即ち信号線電圧=閾値補正基準電圧Vofsの期間に、走査パルスWS1、WS2、WS3が同時にHレベルとされ、また電源パルスDS1、DS2、DS3が同時に駆動電圧Vccとされる。
これによって第1ライン〜第3ラインの各画素回路10では、駆動トランジスタTdのゲートは閾値補正基準電圧Vofsに固定されたまま、ソースノードが上昇する。即ちゲート・ソース間電圧Vgsが閾値電圧Vthに近づいていく。
そして次に、時点t13〜t14として、第1ライン〜第3ラインの各画素回路10で同時に2回目の閾値補正を行う。
即ち信号線電圧=閾値補正基準電圧Vofsの期間に、走査パルスWS1、WS2、WS3が同時にHレベルとされて、2回目の閾値補正動作が行われる。
この例では閾値補正動作が2回に分けて行われるようにしているが、2回目の閾値補正動作によって、駆動トランジスタTdのゲート・ソース間電圧Vgsが閾値電圧Vthとなり、閾値補正動作が完了する。
まず、水平セレクタ11によって信号線電圧として映像信号電圧Vsig#1が与えられている時点t15〜t16で、第1ラインの画素回路10に書込が行われる。つまり時点t15〜t16で走査パルスWS1がHレベルとされる。
これによって第1ラインの各画素回路10では、駆動トランジスタTdのゲートに映像信号電圧Vsig#1が書き込まれるとともに、電源制御線DSLが駆動電圧Vccとなっていることで電流が流れ、ソース電位は時間とともに上昇し、移動度補正が行われる。
このように映像信号電圧Vsig#1の書込及び移動度補正が行われ、ゲート・ソース間電圧Vgsが確定され、時点t16以降、発光状態へと移行する。
さらに、水平セレクタ11によって信号線電圧として映像信号電圧Vsig#3が与えられている時点t19〜t20で、走査パルスWS3がHレベルとされ、第3ラインの画素回路10に書込が行われる。第3ラインの各画素回路10では、駆動トランジスタTdのゲートに映像信号電圧Vsig#3が書き込まれるとともに、移動度補正が行われ、そして時点t20以降、発光状態へと移行する。
ユニットU2においては、第4ライン〜第6ラインの各画素回路10について、ユニットU1とは3H期間ずれた状態で、同様の動作が行われる。
即ち時点t6,t7,t8で、それぞれ電源パルスDS4,DS5,DS6が初期電位Viniとされ、第4ライン〜第6ラインの各画素回路10の前フレームの発光が順次終了され、今回のフレームの1サイクルの発光動作が開始される。
時点t9〜t10で、走査パルスWS4、WS5、WS6が同時にHレベルとされ、第4ライン〜第6ラインの各画素回路10において同時に閾値補正準備が行われる。これによって第4ライン〜第6ラインの各画素回路10の駆動トランジスタのゲート電圧Vgは閾値補正基準電圧Vofsとされる。またソース電位=Viniである。つまり各駆動トランジスタのゲート・ソース間電圧が、その閾値電圧Vthよりも十分広げられる。
さらに補正休止期間後、時点t21〜t22に、走査パルスWS4、WS5、WS6が同時にHレベルとされ、第4ライン〜第6ラインの各画素回路10で同時に2回目の閾値補正が行われる。
まず、信号線電圧=映像信号電圧Vsig#4となっている時点t23〜t24で、走査パルスWS4がHレベルとされ、第4ラインの画素回路10への映像信号電圧Vsig#4の書込及び移動度補正が行われる。そして時点t24以降、発光状態へと移行する。
また信号線電圧=映像信号電圧Vsig#5となっている時点t25〜t26で、走査パルスWS5がHレベルとされ、第5ラインの画素回路10への映像信号電圧Vsig#5の書込及び移動度補正が行われる。そして時点t26以降、発光状態へと移行する。
また信号線電圧=映像信号電圧Vsig#6となっている時点t27〜t28で、走査パルスWS6がHレベルとされ、第6ラインの画素回路10への映像信号電圧Vsig#6の書込及び移動度補正が行われる。そして時点t28以降、発光状態へと移行する。
3ラインまとめて閾値補正オペレーションを行うということは、信号線電圧が閾値補正基準電圧Vofs/映像信号電圧Vsigとなる1オペレーションに3H分使用できるということになる。すなわち、閾値補正動作のための時間を、長く取れることとなり、フレームレートの高速化やパネルサイズ拡大に伴うパルストランジェントの増大に対してもオペレーションマージン増大に有効な駆動方法である。
図5(a)(b)に、通常の分割閾値補正(図3の例)の場合と、STC駆動の場合での閾値補正時間を示す。
図5(a)のように図3のような分割閾値補正を行う場合、1回の閾値補正動作は、1H期間内において信号線電圧が閾値補正基準電圧Vofsとなっている期間内に制限される。
これに対し、上記のSTC駆動の場合、図5(b)のように、3H期間単位でのオペレーションであることで、信号線電圧が閾値補正基準電圧Vofsとなっている期間を長くとることができ、1回の閾値補正動作の期間をより長くできるものとなる。
一方、3ラインでのSTC駆動方式の場合、図5(b)のように、遷移時間のトータルは、4(xτsig+yτws)となる。すなわち2(xτsig+yτws)分だけ、閾値補正の時間マージンを増やすことができる。
以上より、XラインのSTC駆動方式とした場合、通常の駆動に比べて時間マージンは、(X−1)(xτsig+yτws)だけ増加することとなる。
このためSTC駆動は、フレームレートの高速化やパネルサイズ拡大に伴うパルストランジェントの増大に対してもオペレーションマージン増大に有効な駆動方法といえる。
しかし、STC駆動の場合、次に述べる問題が懸念される。
最後の閾値補正終了後から信号書込みまでの待ち時間に着目する。例えば図4のユニットU1の場合で言えば、時点t13〜t14の2回目の閾値補正動作が最後の閾値補正であり、その終了時点t14から映像信号電圧Vsig1,Vsig2,Vsig3の書込までの待ち時間である。
Vg1,Vs1は第1ラインの画素回路10の駆動トランジスタTdのゲート電圧、ソース電圧である。
Vg2,Vs2は第2ラインの画素回路10の駆動トランジスタTdのゲート電圧、ソース電圧である。
Vg3,Vs3は第3ラインの画素回路10の駆動トランジスタTdのゲート電圧、ソース電圧である。
各ラインの画素回路10の駆動トランジスタTdのゲート・ソース間電圧をVgs1,Vgs2,Vgs3として示す。
閾値補正が完了し、Vgs≒Vthとなってはいるものの、駆動トランジスタTdのドレイン・ソース間には微小なリーク電流が流れ続けている。(一般に閾値補正後の電流Ids≒1pA)。
すなわちユニットU1内の第1,第2,第3ラインの待ち時間をそれぞれWT1,WT2,WT3とすると、WT1<WT2<WT3という関係となる。
下段ラインほど待ち時間が長いということは、駆動トランジスタTdのリーク電流によるソース電圧Vsの上昇も大きく、映像信号電圧Vsig書込み直前の同一ユニット内におけるゲート・ソース間電圧Vgsは、Vgs1>Vgs2>Vgs3となる。
つまり待ち時間WTが長い下段のラインほど、リーク電流によりソース電圧Vsの上昇が大きくなり、ゲート・ソース間電圧Vgsが小さくなるという現象により、映像信号電圧Vsigの書込前の時点でゲート・ソース間電圧Vgsの差が生ずる。
そして、その後ユニット内で同一の映像信号電圧(Vsig1=Vsig2=Vsig3)を書き込んだとすると、図7のように、ユニット下段ラインほど輝度が暗くなるシェーディングとなり、ラスター表示時に異なるユニット間ではスジ状に視認されてしまう。
本実施の形態の画素回路動作は、STC駆動を採用しつつ、上記のようにユニット内シェーディングによって画面上にスジが表れることを防止するものである。
このため本実施の形態では、或るユニットではユニット内の先頭ラインから終了ラインに順番に映像信号電圧の書込を行わせ、次のユニットでは、逆にユニット内の終了ラインから先頭ラインに順番に映像信号電圧の書込を行わせる。つまりユニットの偶数番目・奇数番目で交互に信号書込み順を上下反転する。すると、或るユニットでは、ユニット内のシェーディングが明→暗となり、次のユニットではユニット内のシェーディングが暗→明となり、これが各ユニットで繰り返される。すると、ユニット境界がスジ状に見える現象が解消される。
水平セレクタ11が信号線DTLに与える信号線電圧としては、図4の場合と同様、3水平期間(3H)に、閾値補正基準電圧Vofsと、3つの映像信号電圧Vsig#x,Vsig#y、Vsig#zとしてのパルス電圧となる。
またドライブスキャナ12は電源パルスDSとして、駆動電圧Vcc、初期電圧Viniの2値駆動を行う。
本実施の形態の場合、奇数番目のユニットと偶数番目ユニットで、ユニット内の各ラインでの映像信号電圧Vsigの書込順序を反転させる。
ここではユニットU1、U3、U5・・・は、ユニット内の先頭ラインから終了ラインに順番に映像信号電圧の書込を行わせる。そしてユニットU2、U4、U5・・・では、逆にユニット内の終了ラインから先頭ラインに順番に映像信号電圧の書込を行わせることとする。
閾値補正動作等の重複説明を避けるが、ユニットU1の映像信号電圧Vsigの書込については次のようになる。
時点t15〜t16では、水平セレクタ11によって信号線電圧として映像信号電圧Vsig#1が与えられており、このとき走査パルスWS1がHレベルとされ、第1ラインの画素回路10についての映像信号電圧Vsig#1の書込、及び移動度補正が行われる。そして時点t16以降、発光状態へと移行する。
また時点t17〜t18では、水平セレクタ11によって信号線電圧として映像信号電圧Vsig#2が与えられており、このとき走査パルスWS2がHレベルとされ、第2ラインの画素回路10についての映像信号電圧Vsig#2の書込、及び移動度補正が行われる。そして時点t18以降、発光状態へと移行する。
さらに時点t19〜t20では、水平セレクタ11によって信号線電圧として映像信号電圧Vsig#3が与えられており、このとき走査パルスWS3がHレベルとされ、第3ラインの画素回路10についての映像信号電圧Vsig#3の書込、及び移動度補正が行われる。そして時点t20以降、発光状態へと移行する。
時点t23〜t24では、水平セレクタ11によって信号線電圧として映像信号電圧Vsig#6が与えられており、このとき走査パルスWS6がHレベルとされ、第6ラインの画素回路10についての映像信号電圧Vsig#6の書込、及び移動度補正が行われる。そして時点t24以降、発光状態へと移行する。
また時点t25〜t26では、水平セレクタ11によって信号線電圧として映像信号電圧Vsig#5が与えられており、このとき走査パルスWS5がHレベルとされ、第5ラインの画素回路10についての映像信号電圧Vsig#5の書込、及び移動度補正が行われる。そして時点t26以降、発光状態へと移行する。
さらに時点t27〜t28では、水平セレクタ11によって信号線電圧として映像信号電圧Vsig#4が与えられており、このとき走査パルスWS4がHレベルとされ、第4ラインの画素回路10についての映像信号電圧Vsig#4の書込、及び移動度補正が行われる。そして時点t28以降、発光状態へと移行する。
ユニットU1では、ユニット内の先頭ラインである第1ラインが最も待ち時間が短く、ユニット内の終了ラインである第3ラインが最も待ち時間が長い(WT1<WT2<WT3)。従って、図6で説明したリーク電流の影響で、先頭ライン側の輝度が高くなる。
一方ユニットU2では、ユニット内の先頭ラインである第4ラインが最も待ち時間が長く、ユニット内の終了ラインである第6ラインが最も待ち時間が短い(WT6<WT5<WT4)。従って、リーク電流の影響で、先頭ライン側の輝度が低くなる。
即ち、或るユニットの終了ラインと次のユニットの先頭ラインでは、輝度の差がほとんど無くなり、 各ユニットの境界部分で上記図7のように視認されていたスジが解消されることになる。特に視覚上は、図7のようなスジが発生する場合に比べて、図11のようなグラデーションは、殆ど画面全体に均一な輝度の画像に見えることとなる。つまり画面上に同一輝度を表示した場合に視認される画面品質を向上させることができる。
このため、ライトスキャナ13、水平セレクタ11は、それぞれ図9,図10のような構成を採ればよい。
タイミングジェネレータ50は、パルスP1,P2,P3をそれぞれ所定タイミングで出力する。このパルスP1,P2,P3は、図8の時点t14,t17,t19の走査パルスとなるタイミング間隔及びパルス幅のパルスとなる。
シフトレジスタ51〜59は、それぞれ入力されたパルスを3H期間遅延させて出力する。
シフトレジスタ51,52,53の出力は、ラインドライバ71、72,73、及びシフトレジスタ56,55,54に供給される。
シフトレジスタ56,55,54の出力は、ラインドライバ74、75,76、及びシフトレジスタ57,58,59に供給される。
シフトレジスタ57,58,59の出力は、ラインドライバ77、78,79、及び図示しない次ユニットに対応する3つのシフトレジスタに供給される。
ラインドライバ71〜79は、それぞれ書込制御線WSL1〜WSL9に対し、入力されたパルスに応じて走査パルスWS1〜WS9を出力する。
またユニットU2に対するラインドライバ74、75,76は、シフトレジスタ54,55,56からのパルスP1,P2,P3が入力されたときは、書込制御線WSL4、WSL5、WSL6上に、図8の時点t27,t25,t24の各走査パルスWS4、WS4、WS6を出力する。つまり、時間的にみれば、走査パルスWS6、WS5、WS4の順番でパルス出力を行う。
これによってユニット毎に交互に、映像信号電圧Vsigの書込のための走査パルスWSの順序が逆転するようにされる。
映像信号入力部80には、図示しない映像信号処理系から、映像データが供給される。映像信号入力部80はラインバッファとして機能し、1水平ライン毎に、各画素回路10に与えるべき映像データを出力順序変換部81−1〜81−nに転送する。
出力順序変換部81−1〜81−nでは、ユニット毎に、映像データ順序を入れ換えて信号線ドライバ82−1〜82−nに出力する。
即ち映像データD#1→D#2→D#3→D#4→D#5→D#6・・・という順序で供給される映像データを一旦記憶し、D#1→D#2→D#3→D#6→D#5→D#4・・・という順序で読み出して出力する。
例えば映像データD#1、D#2、D#3の入力に対応して、3H期間に、基準電圧Vofs、映像信号電圧Vsig#1,Vsig#2,Vsig#3を出力する。
また次の映像データD#6、D#5、D#4の入力に対応して、次の3H期間に、基準電圧Vofs、映像信号電圧Vsig#6,Vsig#5,Vsig#4を出力する。
これによって、ハイフレームレート化、大パネル化に対して適切に対応できる表示駆動方式とすることができる。
また、1回の閾値補正期間が十分に長く確保でき、ユニット内の全ての画素回路10において1回の閾値補正動作によって閾値補正が完了できるのであれば、必ずしも分割閾値補正としなくてもよい。
またSTC駆動として3ラインを1ユニットとするのは一例であり、4ライン以上を1ユニットとしてSTC駆動を行う場合もあり得る。その場合も、ユニット毎に映像信号電圧Vsigの書込の順番を逆転させればよい。
また、上記例のような閾値補正終了後から映像信号電圧Vsigの書込までの期間に限らず、所定の基準電圧による最初の電圧設定から映像信号電圧Vsigの書込までの期間に、リーク電流によって駆動トランジスタのゲート・ソース間電圧の差が生ずるような駆動を行う画素回路の場合は、本発明を適用することができる。
Claims (6)
- 発光素子と、ドレイン・ソース間に駆動電圧が印加されることで上記発光素子に対してゲート・ソース間電圧に応じた電流印加を行う駆動トランジスタと、導通されることで信号線電圧を上記駆動トランジスタのゲートに入力するサンプリングトランジスタと、上記駆動トランジスタのゲート・ソース間に接続され上記駆動トランジスタの閾値電圧と入力された映像信号電圧とを保持する保持容量と、を有する画素回路が、マトリクス状に配置されて成る画素アレイと、
上記画素アレイの各画素回路について複数の水平ラインを1つのユニットとしたときに、1ユニットの水平ライン数に対応する水平期間において、上記画素アレイ上で列状に配設される各信号線に、上記信号線電圧として、閾値補正基準電圧及びユニット内の各画素回路のそれぞれに対する映像信号電圧を供給する信号セレクタと、
上記画素アレイ上で行状に配設される各電源制御線に電源パルスを与え、上記画素回路の上記駆動トランジスタへの駆動電圧の印加を行う駆動制御スキャナと、
上記画素アレイ上で行状に配設される各書込制御線に走査パルスを与えて上記画素回路の上記サンプリングトランジスタを制御するとともに、1つのユニット内の各画素回路に対する上記走査パルスとして、各画素回路で1発光サイクルの期間内に同時に閾値補正動作が実行されるように上記閾値補正基準電圧を各画素回路に入力させ、閾値補正動作完了後に、ユニット内の各水平ラインの画素回路毎に順次、映像信号電圧を入力させる書込スキャナと、
を備えるとともに、
上記信号セレクタは、上記信号線への映像信号電圧の出力として、ユニット内の先頭ラインから終了ラインへの順番での映像信号電圧の供給と、ユニット内の終了ラインから先頭ラインへの順番での映像信号電圧の供給とを、交互に実行していき、
上記書込スキャナは、各ユニットの画素回路に対して、ユニット内の先頭ラインから終了ラインへの順番での映像信号電圧の入力と、ユニット内の終了ラインから先頭ラインへの順番での映像信号電圧の入力とが交互に行われるように、各書込制御線へ上記走査パルスを出力する表示装置。 - 上記書込スキャナは、各画素回路において1発光サイクルの期間内に複数回の閾値補正動作が行われるようにする上記走査パルスを出力する請求項1に記載の表示装置。
- 発光素子と、ドレイン・ソース間に駆動電圧が印加されることで上記発光素子に対してゲート・ソース間電圧に応じた電流印加を行う駆動トランジスタと、導通されることで信号線電圧を上記駆動トランジスタのゲートに入力するサンプリングトランジスタと、上記駆動トランジスタのゲート・ソース間に接続され上記駆動トランジスタの閾値電圧と入力された映像信号電圧とを保持する保持容量と、を有する画素回路が、マトリクス状に配置されて成る画素アレイと、
上記画素アレイの各画素回路について複数の水平ラインを1つのユニットとしたときに、1ユニットの水平ライン数に対応する水平期間において、上記画素アレイ上で列状に配設される各信号線に、上記信号線電圧として、閾値補正基準電圧及びユニット内の各画素回路のそれぞれに対する映像信号電圧を供給する信号セレクタと、
上記画素アレイ上で行状に配設される各電源制御線に電源パルスを与え、上記画素回路の上記駆動トランジスタへの駆動電圧の印加を行う駆動制御スキャナと、
上記画素アレイ上で行状に配設される各書込制御線に走査パルスを与えて上記画素回路の上記サンプリングトランジスタを制御するとともに、1つのユニット内の各画素回路に対する上記走査パルスとして、各画素回路で1発光サイクルの期間内に同時に閾値補正動作が実行されるように上記閾値補正基準電圧を各画素回路に入力させ、閾値補正動作完了後に、ユニット内の各水平ラインの画素回路毎に順次、映像信号電圧を入力させる書込スキャナと、
を備えた表示装置における表示駆動方法として、
上記信号セレクタが、上記信号線への映像信号電圧の出力として、ユニット内の先頭ラインから終了ラインへの順番での映像信号電圧の供給と、ユニット内の終了ラインから先頭ラインへの順番での映像信号電圧の供給とを、交互に実行していき、
上記書込スキャナが、各ユニットの画素回路に対して、ユニット内の先頭ラインから終了ラインへの順番での映像信号電圧の入力と、ユニット内の終了ラインから先頭ラインへの順番での映像信号電圧の入力とが交互に行われるように、各書込制御線へ上記走査パルスを出力することで、
各画素回路において入力された映像信号電圧に応じた輝度の発光が行われるようにする表示駆動方法。 - 画素回路がマトリクス状に配置されて成る画素アレイを備え、
上記画素アレイは、
上記画素アレイの各画素回路について複数の水平ラインを1つのユニットとしたときに、
ユニット内の各画素回路で同時に基準電圧を入力し、
上記基準電圧の入力後に、ユニット内の各水平ラインの画素回路で映像信号電圧を入力し、
ユニット内の各水平ラインの画素回路における上記映像信号電圧の入力の順番が、隣り合うユニットで互いに異なる表示装置。 - 画素回路がマトリクス状に配置されて成る画素アレイを備え、
上記画素アレイは、
上記画素アレイの各画素回路について複数の水平ラインを1つのユニットとしたときに、
ユニット内の各画素回路で同時に基準電圧を入力し、
上記基準電圧の入力後に、ユニット内の各水平ラインの画素回路で映像信号電圧を入力し、
ユニット内の各水平ラインの画素回路における上記映像信号電圧の入力の順番が、隣り合うユニットで逆である表示装置。 - 画素回路がマトリクス状に配置されて成る画素アレイを備え、
上記画素回路は、
発光素子と、
入力される基準電圧および映像信号電圧に応じた電流を流す駆動トランジスタとを有し、
上記画素アレイは、
上記画素アレイの各画素回路について複数の水平ラインを1つのユニットとしたときに、
ユニット内の各画素回路で同時に上記基準電圧を入力し、
上記基準電圧の入力後に、ユニット内の各水平ラインの画素回路で上記映像信号電圧を入力し、
ユニット内の各水平ラインの画素回路における上記映像信号電圧の入力の順番が、隣り合うユニットで互いに異なる表示装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010016352A JP5532964B2 (ja) | 2010-01-28 | 2010-01-28 | 表示装置、表示駆動方法 |
US12/926,617 US9336711B2 (en) | 2010-01-28 | 2010-11-30 | Display device and display driving method |
CN2011100244074A CN102142227A (zh) | 2010-01-28 | 2011-01-21 | 显示设备和显示驱动方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010016352A JP5532964B2 (ja) | 2010-01-28 | 2010-01-28 | 表示装置、表示駆動方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2011154237A true JP2011154237A (ja) | 2011-08-11 |
JP2011154237A5 JP2011154237A5 (ja) | 2013-02-07 |
JP5532964B2 JP5532964B2 (ja) | 2014-06-25 |
Family
ID=44308633
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010016352A Active JP5532964B2 (ja) | 2010-01-28 | 2010-01-28 | 表示装置、表示駆動方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9336711B2 (ja) |
JP (1) | JP5532964B2 (ja) |
CN (1) | CN102142227A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014029424A (ja) * | 2012-07-31 | 2014-02-13 | Sony Corp | 表示装置および電子機器、ならびに表示パネルの駆動方法 |
JP2015141315A (ja) * | 2014-01-29 | 2015-08-03 | 日本放送協会 | 駆動回路、表示装置、表示装置の駆動方法 |
WO2016103896A1 (ja) * | 2014-12-22 | 2016-06-30 | ソニー株式会社 | 表示装置、駆動回路、および駆動方法 |
CN106898300A (zh) * | 2015-11-27 | 2017-06-27 | 拉碧斯半导体株式会社 | 显示驱动器以及显示驱动器的驱动方法 |
US9747836B2 (en) | 2014-03-31 | 2017-08-29 | Sony Corporation | Signal processing method, display device, and electronic apparatus |
US9792852B2 (en) | 2014-03-31 | 2017-10-17 | Sony Corporation | Signal processing method, display apparatus, and electronic apparatus |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5186888B2 (ja) * | 2007-11-14 | 2013-04-24 | ソニー株式会社 | 表示装置及びその駆動方法と電子機器 |
JP2015184633A (ja) * | 2014-03-26 | 2015-10-22 | ソニー株式会社 | 表示装置及び表示装置の駆動方法 |
US10270992B1 (en) * | 2017-11-30 | 2019-04-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | Sampling device and method for reducing noise |
CN110249378B (zh) * | 2018-11-30 | 2022-05-31 | 京东方科技集团股份有限公司 | 像素电路、驱动方法和显示设备 |
US11813468B2 (en) * | 2021-07-16 | 2023-11-14 | Medtronic, Inc. | Connector conditioning/bore plug |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009139928A (ja) * | 2007-11-14 | 2009-06-25 | Sony Corp | 表示装置及びその駆動方法と電子機器 |
JP2009237041A (ja) * | 2008-03-26 | 2009-10-15 | Sony Corp | 画像表示装置及び画像表示方法 |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2005A (en) * | 1841-03-16 | Improvement in the manner of constructing molds for casting butt-hinges | ||
CN1559064A (zh) * | 2001-09-25 | 2004-12-29 | ���µ�����ҵ��ʽ���� | El显示面板和使用它的el显示装置 |
JP3956347B2 (ja) | 2002-02-26 | 2007-08-08 | インターナショナル・ビジネス・マシーンズ・コーポレーション | ディスプレイ装置 |
WO2003075256A1 (fr) | 2002-03-05 | 2003-09-12 | Nec Corporation | Affichage d'image et procede de commande |
JP3613253B2 (ja) | 2002-03-14 | 2005-01-26 | 日本電気株式会社 | 電流制御素子の駆動回路及び画像表示装置 |
US6911781B2 (en) * | 2002-04-23 | 2005-06-28 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and production system of the same |
AU2003228059A1 (en) * | 2002-06-11 | 2003-12-22 | Koninklijke Philips Electronics N.V. | Line scanning in a display |
JP4846571B2 (ja) * | 2003-04-24 | 2011-12-28 | ディスプレイテック,インコーポレイテッド | 微小表示装置システム及び画像を表示する方法 |
US20060007205A1 (en) * | 2004-06-29 | 2006-01-12 | Damoder Reddy | Active-matrix display and pixel structure for feedback stabilized flat panel display |
US7502040B2 (en) * | 2004-12-06 | 2009-03-10 | Semiconductor Energy Laboratory Co., Ltd. | Display device, driving method thereof and electronic appliance |
JP5245195B2 (ja) | 2005-11-14 | 2013-07-24 | ソニー株式会社 | 画素回路 |
FR2900492B1 (fr) * | 2006-04-28 | 2008-10-31 | Thales Sa | Ecran electroluminescent organique |
CN101779234A (zh) * | 2007-01-04 | 2010-07-14 | 米克罗恩技术公司 | 数字显示器 |
KR101031694B1 (ko) * | 2007-03-29 | 2011-04-29 | 도시바 모바일 디스플레이 가부시키가이샤 | El 표시 장치 |
AU2008258912B2 (en) * | 2007-06-08 | 2013-12-05 | Joled Inc. | Display apparatus, display apparatus driving method, and computer program |
KR101517110B1 (ko) * | 2007-11-14 | 2015-05-04 | 소니 주식회사 | 표시장치 및 그 구동 방법과 전자기기 |
JP5186888B2 (ja) * | 2007-11-14 | 2013-04-24 | ソニー株式会社 | 表示装置及びその駆動方法と電子機器 |
JP5119889B2 (ja) * | 2007-11-26 | 2013-01-16 | ソニー株式会社 | 表示装置及びその駆動方法と電子機器 |
JP2009169071A (ja) * | 2008-01-16 | 2009-07-30 | Sony Corp | 表示装置 |
JP4640449B2 (ja) * | 2008-06-02 | 2011-03-02 | ソニー株式会社 | 表示装置及びその駆動方法と電子機器 |
JP2010008523A (ja) * | 2008-06-25 | 2010-01-14 | Sony Corp | 表示装置 |
US8358256B2 (en) * | 2008-11-17 | 2013-01-22 | Global Oled Technology Llc | Compensated drive signal for electroluminescent display |
-
2010
- 2010-01-28 JP JP2010016352A patent/JP5532964B2/ja active Active
- 2010-11-30 US US12/926,617 patent/US9336711B2/en active Active
-
2011
- 2011-01-21 CN CN2011100244074A patent/CN102142227A/zh active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009139928A (ja) * | 2007-11-14 | 2009-06-25 | Sony Corp | 表示装置及びその駆動方法と電子機器 |
JP2009237041A (ja) * | 2008-03-26 | 2009-10-15 | Sony Corp | 画像表示装置及び画像表示方法 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014029424A (ja) * | 2012-07-31 | 2014-02-13 | Sony Corp | 表示装置および電子機器、ならびに表示パネルの駆動方法 |
JP2015141315A (ja) * | 2014-01-29 | 2015-08-03 | 日本放送協会 | 駆動回路、表示装置、表示装置の駆動方法 |
US9747836B2 (en) | 2014-03-31 | 2017-08-29 | Sony Corporation | Signal processing method, display device, and electronic apparatus |
US9792852B2 (en) | 2014-03-31 | 2017-10-17 | Sony Corporation | Signal processing method, display apparatus, and electronic apparatus |
WO2016103896A1 (ja) * | 2014-12-22 | 2016-06-30 | ソニー株式会社 | 表示装置、駆動回路、および駆動方法 |
JPWO2016103896A1 (ja) * | 2014-12-22 | 2017-09-28 | ソニー株式会社 | 表示装置、駆動回路、および駆動方法 |
US10621917B2 (en) | 2014-12-22 | 2020-04-14 | Sony Corporation | Display device, driver circuit, and driving method |
CN106898300A (zh) * | 2015-11-27 | 2017-06-27 | 拉碧斯半导体株式会社 | 显示驱动器以及显示驱动器的驱动方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5532964B2 (ja) | 2014-06-25 |
CN102142227A (zh) | 2011-08-03 |
US9336711B2 (en) | 2016-05-10 |
US20110181626A1 (en) | 2011-07-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5532964B2 (ja) | 表示装置、表示駆動方法 | |
JP5554411B2 (ja) | 表示装置およびその駆動方法 | |
WO2017115713A1 (ja) | 画素回路ならびに表示装置およびその駆動方法 | |
JP5721736B2 (ja) | 表示装置およびその駆動方法 | |
JP4211820B2 (ja) | 画素回路と画像表示装置及びその駆動方法 | |
JP5726325B2 (ja) | 表示装置およびその駆動方法 | |
CN102081904B (zh) | 显示装置和显示驱动方法 | |
JP5593880B2 (ja) | 表示装置、画素回路、表示駆動方法 | |
JP2011118084A (ja) | 表示装置、表示駆動方法 | |
JP2011145481A (ja) | 表示装置、表示駆動方法 | |
WO2011125361A1 (ja) | 表示装置およびその駆動方法 | |
JP2011118086A (ja) | 表示装置、表示駆動方法 | |
JP2011209370A (ja) | 表示装置、表示駆動方法 | |
JP5531821B2 (ja) | 表示装置、表示駆動方法 | |
JP2011118019A (ja) | 表示装置、表示駆動方法 | |
JP5477004B2 (ja) | 表示装置、表示駆動方法 | |
KR20090104721A (ko) | 표시 장치 | |
JP2011118085A (ja) | 表示装置、表示駆動方法 | |
JP2011191620A (ja) | 表示装置、表示駆動方法 | |
JP2011118083A (ja) | 表示装置、表示駆動方法 | |
JP2005055487A (ja) | 発光表示パネルの駆動装置および駆動方法 | |
JP2011145328A (ja) | 表示装置、表示駆動方法 | |
JP2011118018A (ja) | 表示装置、画素駆動方法 | |
KR102348764B1 (ko) | 유기 발광 표시 장치 및 그 구동 방법 | |
JP2012013741A (ja) | 表示装置、表示駆動方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20110609 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121218 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121218 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130911 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130917 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131030 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131111 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140114 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140307 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140401 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5532964 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140414 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S303 | Written request for registration of pledge or change of pledge |
Free format text: JAPANESE INTERMEDIATE CODE: R316303 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S803 | Written request for registration of cancellation of provisional registration |
Free format text: JAPANESE INTERMEDIATE CODE: R316803 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |